JPH04291240A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH04291240A JPH04291240A JP3055026A JP5502691A JPH04291240A JP H04291240 A JPH04291240 A JP H04291240A JP 3055026 A JP3055026 A JP 3055026A JP 5502691 A JP5502691 A JP 5502691A JP H04291240 A JPH04291240 A JP H04291240A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- picture element
- metal layer
- contact hole
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 239000011159 matrix material Substances 0.000 title claims abstract description 27
- 239000010410 layer Substances 0.000 claims abstract description 48
- 239000010408 film Substances 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000011229 interlayer Substances 0.000 claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 238000009413 insulation Methods 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 239000013078 crystal Substances 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング素子とし
て薄膜トランジスタ（以下「ＴＦＴ」という）を有し、
液晶等の表示媒体と組み合わせて表示装置を構成するた
めの、アクティブマトリクス基板に関する。
て薄膜トランジスタ（以下「ＴＦＴ」という）を有し、
液晶等の表示媒体と組み合わせて表示装置を構成するた
めの、アクティブマトリクス基板に関する。
【０００２】
【従来の技術】近年、液晶等を表示媒体として用いたア
クティブマトリクス表示装置が、活発に研究されている
。中でも、液晶を用いたアクティブマトリクス型の表示
装置は、平面ディスプレイとして研究され、その成果も
着実に上がっている。
クティブマトリクス表示装置が、活発に研究されている
。中でも、液晶を用いたアクティブマトリクス型の表示
装置は、平面ディスプレイとして研究され、その成果も
着実に上がっている。
【０００３】このようなアクティブマトリクス表示装置
は、絵素電極、ＴＦＴ等が形成されたアクティブマトリ
クス基板と、対向電極が形成された対向基板と、これら
の間に封入された液晶層とによって構成されている。ア
クティブマトリクス表示装置の研究に於いては、欠陥の
ない画面を得ることが大きな課題となっている。欠陥の
ない画面を有する表示装置を作製するためには、アクテ
ィブマトリクス基板上のＴＦＴと絵素電極との電気的接
続を、確実に行うことが非常に重要である。
は、絵素電極、ＴＦＴ等が形成されたアクティブマトリ
クス基板と、対向電極が形成された対向基板と、これら
の間に封入された液晶層とによって構成されている。ア
クティブマトリクス表示装置の研究に於いては、欠陥の
ない画面を得ることが大きな課題となっている。欠陥の
ない画面を有する表示装置を作製するためには、アクテ
ィブマトリクス基板上のＴＦＴと絵素電極との電気的接
続を、確実に行うことが非常に重要である。
【０００４】図３に従来のアクティブマトリクス基板の
ＴＦＴ近傍の断面図を示す。この表示装置では、ガラス
基板１１上に、チャネル層１２ａ、１２ｂ、ソース電極
２３及びドレイン電極２４からなる多結晶シリコン薄膜
３０が形成されている。多結晶シリコン薄膜３０上には
、ゲート絶縁膜１３が形成されている。多結晶シリコン
薄膜３０のチャネル層１２ａ及び１２ｂ以外の部分には
イオン注入法によるドーピングが行われ、それらの抵抗
が低減されている。
ＴＦＴ近傍の断面図を示す。この表示装置では、ガラス
基板１１上に、チャネル層１２ａ、１２ｂ、ソース電極
２３及びドレイン電極２４からなる多結晶シリコン薄膜
３０が形成されている。多結晶シリコン薄膜３０上には
、ゲート絶縁膜１３が形成されている。多結晶シリコン
薄膜３０のチャネル層１２ａ及び１２ｂ以外の部分には
イオン注入法によるドーピングが行われ、それらの抵抗
が低減されている。
【０００５】ゲート絶縁膜１３上には、ｎ＋又はｐ＋型
の多結晶シリコンによって、ゲート電極３ａ及び３ｂが
形成されている。この表示装置では２個のＴＦＴ２５ａ
及び２５ｂが形成されている。
の多結晶シリコンによって、ゲート電極３ａ及び３ｂが
形成されている。この表示装置では２個のＴＦＴ２５ａ
及び２５ｂが形成されている。
【０００６】ゲート電極３ａ及び３ｂを覆って基板１１
上の全面には、第１層間絶縁膜１４が形成されている。 第１層間絶縁膜１４には、スルーホール７ａが形成され
、スルーホール７ａ上にはソースバス配線２が形成され
ている。ソースバス配線２はスルーホール７ａを介して
ＴＦＴ２５ａのソース電極２３に接続されている。第１
層間絶縁膜１４上の全面には第２層間絶縁膜１７が形成
され、第１及び第２層間絶縁膜を貫いてコンタクトホー
ル７ｂが形成されている。第２層間絶縁膜１７上には、
ＩＴＯから成る絵素電極４がパターン形成されている。 絵素電極４はコンタクトホール７ｂを介して、ＴＦＴ２
５ｂのドレイン電極２４に接続されている。
上の全面には、第１層間絶縁膜１４が形成されている。 第１層間絶縁膜１４には、スルーホール７ａが形成され
、スルーホール７ａ上にはソースバス配線２が形成され
ている。ソースバス配線２はスルーホール７ａを介して
ＴＦＴ２５ａのソース電極２３に接続されている。第１
層間絶縁膜１４上の全面には第２層間絶縁膜１７が形成
され、第１及び第２層間絶縁膜を貫いてコンタクトホー
ル７ｂが形成されている。第２層間絶縁膜１７上には、
ＩＴＯから成る絵素電極４がパターン形成されている。 絵素電極４はコンタクトホール７ｂを介して、ＴＦＴ２
５ｂのドレイン電極２４に接続されている。
【０００７】
【発明が解決しようとする課題】図３の基板では、ゲー
ト絶縁膜１３の厚さは１００ｎｍ、第１及び第２層間絶
縁膜１４、１６の合計の層厚は１３００ｎｍに設定され
ている。従って、ドレイン電極２４と絵素電極４とを接
続するために設けられたコンタクトホール７ｂの深さは
１４００ｎｍとなる。この基板ではコンタクトホール７
ｂは絵素電極４を構成するＩＴＯによってのみ埋められ
る。ところが、絵素電極２４を作製するためのＩＴＯ膜
の層厚は通常１００ｎｍと小さいため、絵素電極４を構
成するＩＴＯをコンタクトホール７ｂ上に形成するだけ
では、絵素電極４をドレイン電極２４に電気的に確実に
接続した状態で形成することができない場合がある。こ
のような絵素電極４とドレイン電極２４との接続不良は
、表示画面上に現れる点欠陥の大きな原因の一つとなっ
ている。
ト絶縁膜１３の厚さは１００ｎｍ、第１及び第２層間絶
縁膜１４、１６の合計の層厚は１３００ｎｍに設定され
ている。従って、ドレイン電極２４と絵素電極４とを接
続するために設けられたコンタクトホール７ｂの深さは
１４００ｎｍとなる。この基板ではコンタクトホール７
ｂは絵素電極４を構成するＩＴＯによってのみ埋められ
る。ところが、絵素電極２４を作製するためのＩＴＯ膜
の層厚は通常１００ｎｍと小さいため、絵素電極４を構
成するＩＴＯをコンタクトホール７ｂ上に形成するだけ
では、絵素電極４をドレイン電極２４に電気的に確実に
接続した状態で形成することができない場合がある。こ
のような絵素電極４とドレイン電極２４との接続不良は
、表示画面上に現れる点欠陥の大きな原因の一つとなっ
ている。
【０００８】また、特に高精細な表示を行う表示装置に
用いられるアクティブマトリクス基板では、絵素電極４
の面積が非常に小さくなるため、絵素電極４と対向基板
上の対向電極（図示せず）との間に形成されるコンデン
サの容量が小さくなり、映像信号を必要な時間保持でき
ない。この容量不足を補うため、ドレイン電極２４には
ドレイン電極２４と同じ材料からなる電極が形成され、
この電極と付加容量共通電極との間に付加容量が形成さ
れる。ところが、付加容量を設けると絵素電極４の表示
に寄与する部分の面積が小さくなり、表示画面の開口率
が小さくなるという問題点が生じる。
用いられるアクティブマトリクス基板では、絵素電極４
の面積が非常に小さくなるため、絵素電極４と対向基板
上の対向電極（図示せず）との間に形成されるコンデン
サの容量が小さくなり、映像信号を必要な時間保持でき
ない。この容量不足を補うため、ドレイン電極２４には
ドレイン電極２４と同じ材料からなる電極が形成され、
この電極と付加容量共通電極との間に付加容量が形成さ
れる。ところが、付加容量を設けると絵素電極４の表示
に寄与する部分の面積が小さくなり、表示画面の開口率
が小さくなるという問題点が生じる。
【０００９】本発明はこのような問題点を解決するもの
であり、本発明の目的は、ドレイン電極と絵素電極との
接続不良の発生が低減され、しかも、映像信号を保持す
るための付加容量の占める部分の面積が小さいアクティ
ブマトリクス基板を提供することである。
であり、本発明の目的は、ドレイン電極と絵素電極との
接続不良の発生が低減され、しかも、映像信号を保持す
るための付加容量の占める部分の面積が小さいアクティ
ブマトリクス基板を提供することである。
【００１０】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板と、該絶縁性基板上に形成さ
れた、ドレイン電極を有する薄膜トランジスタと、該ド
レイン電極を覆う少なくとも第１及び第２の層間絶縁膜
と、該ドレイン電極上の該第１層間絶縁膜に形成された
第１コンタクトホールと、該第１層間絶縁膜上に形成さ
れ、該第１コンタクトホールを介して該ドレイン電極に
電気的に接続された金属層と、該金属層上の第２層間絶
縁膜に形成された第２コンタクトホールと、該第２層間
絶縁膜上に形成され、該第２コンタクトホールを介して
該金属層に電気的に接続された絵素電極と、を備えてお
り、そのことによって上記目的が達成される。
リクス基板は、絶縁性基板と、該絶縁性基板上に形成さ
れた、ドレイン電極を有する薄膜トランジスタと、該ド
レイン電極を覆う少なくとも第１及び第２の層間絶縁膜
と、該ドレイン電極上の該第１層間絶縁膜に形成された
第１コンタクトホールと、該第１層間絶縁膜上に形成さ
れ、該第１コンタクトホールを介して該ドレイン電極に
電気的に接続された金属層と、該金属層上の第２層間絶
縁膜に形成された第２コンタクトホールと、該第２層間
絶縁膜上に形成され、該第２コンタクトホールを介して
該金属層に電気的に接続された絵素電極と、を備えてお
り、そのことによって上記目的が達成される。
【００１１】また、前記金属層に対向する付加容量電極
を更に有し、該付加容量用電極と前記金属層との間に付
加容量が形成されている構成とすることもできる。
を更に有し、該付加容量用電極と前記金属層との間に付
加容量が形成されている構成とすることもできる。
【００１２】
【作用】本発明のアクティブマトリクス基板では、ドレ
イン電極上に少なくとも２層の層間絶縁膜が形成されて
いる。ドレイン電極と金属層とは第１層間絶縁膜に形成
された第１コンタクトホールを埋める金属層を構成する
金属を介して接続される。金属層と絵素電極とは第２層
間絶縁膜に形成された第２コンタクトホールを埋める絵
素電極を構成する透明導電材料を介して接続される。従
って、ドレイン電極と絵素電極とは金属層を介して電気
的に接続され、絵素電極とドレイン電極との接続不良の
発生は低減される。
イン電極上に少なくとも２層の層間絶縁膜が形成されて
いる。ドレイン電極と金属層とは第１層間絶縁膜に形成
された第１コンタクトホールを埋める金属層を構成する
金属を介して接続される。金属層と絵素電極とは第２層
間絶縁膜に形成された第２コンタクトホールを埋める絵
素電極を構成する透明導電材料を介して接続される。従
って、ドレイン電極と絵素電極とは金属層を介して電気
的に接続され、絵素電極とドレイン電極との接続不良の
発生は低減される。
【００１３】また、金属層を所定の大きさとし、この金
属層に対向する付加容量電極を設ければ、金属層と付加
容量電極との間に付加容量を構成することができる。ま
た、容量を補った付加容量部のＳｉＯ２を薄膜化するこ
とも可能である。この構成によれば、付加容量の面積を
小さくすることができる。
属層に対向する付加容量電極を設ければ、金属層と付加
容量電極との間に付加容量を構成することができる。ま
た、容量を補った付加容量部のＳｉＯ２を薄膜化するこ
とも可能である。この構成によれば、付加容量の面積を
小さくすることができる。
【００１４】
【実施例】本発明の実施例について以下に説明する。図
２に、本発明のアクティブマトリクス基板を用いた、ア
クティブマトリクス表示装置の基本的構造の模式図を示
す。この表示装置では、駆動回路とＴＦＴアレイとが同
一基板上に形成されている。基板１１上に、ゲート駆動
回路５４、ソース駆動回路５５、及びＴＦＴアレイ部５
３が形成されている。ＴＦＴアレイ部５３には、ゲート
駆動回路５４から延びる多数の平行するゲートバス配線
１が配設されている。ソース駆動回路５５からは多数の
ソースバス配線２が、ゲートバス配線１に直交して配設
されている。更に、ソースバス配線２に平行して、付加
容量配線８が配設されている。
２に、本発明のアクティブマトリクス基板を用いた、ア
クティブマトリクス表示装置の基本的構造の模式図を示
す。この表示装置では、駆動回路とＴＦＴアレイとが同
一基板上に形成されている。基板１１上に、ゲート駆動
回路５４、ソース駆動回路５５、及びＴＦＴアレイ部５
３が形成されている。ＴＦＴアレイ部５３には、ゲート
駆動回路５４から延びる多数の平行するゲートバス配線
１が配設されている。ソース駆動回路５５からは多数の
ソースバス配線２が、ゲートバス配線１に直交して配設
されている。更に、ソースバス配線２に平行して、付加
容量配線８が配設されている。
【００１５】ソースバス配線２と、ゲートバス配線１、
１と、付加容量配線８とに囲まれた領域には、ＴＦＴ２
５、絵素５７、及び付加容量２７が設けられている。Ｔ
ＦＴ２５のゲート電極はゲートバス配線１に接続され、
ソース電極はソースバス配線２に接続されている。ＴＦ
Ｔ２５のドレイン電極に接続された絵素電極と対向基板
上の対向電極との間に液晶が封入され、絵素５７が構成
されている。絵素５７は電気的には容量と等価であり、
絵素５７に書き込まれた信号を保持する作用を有する。 また、ＴＦＴ２５のドレイン電極と付加容量配線８との
間には、絵素５７に書き込まれた映像信号を保持するた
めの付加容量２７が形成されている。付加容量配線８は
、対向電極と同じ電位の電極に接続されている。
１と、付加容量配線８とに囲まれた領域には、ＴＦＴ２
５、絵素５７、及び付加容量２７が設けられている。Ｔ
ＦＴ２５のゲート電極はゲートバス配線１に接続され、
ソース電極はソースバス配線２に接続されている。ＴＦ
Ｔ２５のドレイン電極に接続された絵素電極と対向基板
上の対向電極との間に液晶が封入され、絵素５７が構成
されている。絵素５７は電気的には容量と等価であり、
絵素５７に書き込まれた信号を保持する作用を有する。 また、ＴＦＴ２５のドレイン電極と付加容量配線８との
間には、絵素５７に書き込まれた映像信号を保持するた
めの付加容量２７が形成されている。付加容量配線８は
、対向電極と同じ電位の電極に接続されている。
【００１６】図１（ａ）に、本実施例のアクティブマト
リクス基板のＴＦＴ近傍の断面図を示す。また、本実施
例の付加容量近傍の断面図を図１（ｂ）に示す。本実施
例を製造工程に従って説明する。ガラス、石英等の透明
絶縁性基板１１上の全面に、多結晶シリコン薄膜をＣＶ
Ｄ法によって形成した。次に、ＣＶＤ法、スパッタリン
グ法、又はこの多結晶シリコン薄膜３０上面の熱酸化に
よりゲート絶縁膜１３を形成した。ゲート絶縁膜１３の
厚さは１００ｎｍである。また、多結晶シリコン薄膜３
０の層厚は、４０〜８０ｎｍである。
リクス基板のＴＦＴ近傍の断面図を示す。また、本実施
例の付加容量近傍の断面図を図１（ｂ）に示す。本実施
例を製造工程に従って説明する。ガラス、石英等の透明
絶縁性基板１１上の全面に、多結晶シリコン薄膜をＣＶ
Ｄ法によって形成した。次に、ＣＶＤ法、スパッタリン
グ法、又はこの多結晶シリコン薄膜３０上面の熱酸化に
よりゲート絶縁膜１３を形成した。ゲート絶縁膜１３の
厚さは１００ｎｍである。また、多結晶シリコン薄膜３
０の層厚は、４０〜８０ｎｍである。
【００１７】次に、上記多結晶シリコン薄膜３０及びゲ
ート絶縁膜１３のパターニングを行い、チャネル層１２
ａ、１２ｂ、ソース電極２３、ドレイン電極２４及び容
量用下部電極５を形成した。上述のゲート絶縁膜１３の
形成をチャネル層１２ａ、１２ｂ、容量用下部電極５等
のパターン形成の後に行ってもよい。また、ゲート絶縁
膜１３の形成前に、多結晶シリコン薄膜の結晶性を高め
るため、レーザアニール、窒素雰囲気中でのアニール等
の処理を行うことも可能である。次に、容量用下部電極
５の部分にイオン注入を行い、低抵抗の容量用下部電極
５を得た。
ート絶縁膜１３のパターニングを行い、チャネル層１２
ａ、１２ｂ、ソース電極２３、ドレイン電極２４及び容
量用下部電極５を形成した。上述のゲート絶縁膜１３の
形成をチャネル層１２ａ、１２ｂ、容量用下部電極５等
のパターン形成の後に行ってもよい。また、ゲート絶縁
膜１３の形成前に、多結晶シリコン薄膜の結晶性を高め
るため、レーザアニール、窒素雰囲気中でのアニール等
の処理を行うことも可能である。次に、容量用下部電極
５の部分にイオン注入を行い、低抵抗の容量用下部電極
５を得た。
【００１８】次に、後にゲートバス配線１（図２）、ゲ
ート電極３ａ及び３ｂ、並びに付加容量電極６となる多
結晶シリコン層をＣＶＤ法によって４５０ｎｍの厚さに
形成し、ドーピングを行った。これにより、低抵抗の多
結晶シリコン層が得られた。その後、低抵抗多結晶シリ
コン層のパターニングによって、ゲートバス配線１、２
つのゲート電極３ａ及び３ｂ、並びに付加容量電極６を
形成した。付加容量電極６は、表示装置として完成した
後は対向基板上の対向電極と同じ電位の電極に接続され
る。ゲート電極３ａ及び３ｂをマスクとし、且つ、フォ
トリソグラフィ法によって形成されたレジストをマスク
として、ゲート電極３ａ及び３ｂの下方以外の多結晶シ
リコン薄膜３０の部分にイオン注入を行った。これによ
り、ＴＦＴ２５ａ及び２５ｂのソース電極２３及びドレ
イン電極２４が形成される。尚、本実施例ではＴＦＴ２
５は２つのＴＦＴ２５ａ及び２５ｂからなる。
ート電極３ａ及び３ｂ、並びに付加容量電極６となる多
結晶シリコン層をＣＶＤ法によって４５０ｎｍの厚さに
形成し、ドーピングを行った。これにより、低抵抗の多
結晶シリコン層が得られた。その後、低抵抗多結晶シリ
コン層のパターニングによって、ゲートバス配線１、２
つのゲート電極３ａ及び３ｂ、並びに付加容量電極６を
形成した。付加容量電極６は、表示装置として完成した
後は対向基板上の対向電極と同じ電位の電極に接続され
る。ゲート電極３ａ及び３ｂをマスクとし、且つ、フォ
トリソグラフィ法によって形成されたレジストをマスク
として、ゲート電極３ａ及び３ｂの下方以外の多結晶シ
リコン薄膜３０の部分にイオン注入を行った。これによ
り、ＴＦＴ２５ａ及び２５ｂのソース電極２３及びドレ
イン電極２４が形成される。尚、本実施例ではＴＦＴ２
５は２つのＴＦＴ２５ａ及び２５ｂからなる。
【００１９】この基板上の全面に、ＣＶＤ法によって７
００ｎｍの厚さで第１層間絶縁膜１４を形成した。次に
、図１（ａ）に示すように、スルーホール７及び第１コ
ンタクトホール９ａを形成した。次に、信号線として機
能するソースバス配線２（図２）と金属層１０とを、Ａ
ｌ等の低抵抗の金属を用いて同時に形成した。金属層１
０の層厚は６００ｎｍである。ソースバス配線２はスル
ーホール７上を通るように形成される。従って、ソース
バス配線２はスルーホール７を介してソース電極２３に
接続されることになる。また、金属層１０は第１コンタ
クトホール９ａを埋めるように形成される。従って、金
属層１０とドレイン電極２４とは第１コンタクトホール
９ａを介して電気的に接続される。また、本実施例では
図１（ｂ）に示すように、付加容量電極６と対向するよ
うに形成され、付加容量電極６と金属層１０との間にも
付加容量２７が形成されている。
００ｎｍの厚さで第１層間絶縁膜１４を形成した。次に
、図１（ａ）に示すように、スルーホール７及び第１コ
ンタクトホール９ａを形成した。次に、信号線として機
能するソースバス配線２（図２）と金属層１０とを、Ａ
ｌ等の低抵抗の金属を用いて同時に形成した。金属層１
０の層厚は６００ｎｍである。ソースバス配線２はスル
ーホール７上を通るように形成される。従って、ソース
バス配線２はスルーホール７を介してソース電極２３に
接続されることになる。また、金属層１０は第１コンタ
クトホール９ａを埋めるように形成される。従って、金
属層１０とドレイン電極２４とは第１コンタクトホール
９ａを介して電気的に接続される。また、本実施例では
図１（ｂ）に示すように、付加容量電極６と対向するよ
うに形成され、付加容量電極６と金属層１０との間にも
付加容量２７が形成されている。
【００２０】次に、この基板上の全面に、ＣＶＤ法によ
って第２層間絶縁膜１７を６００ｎｍの厚さに形成した
。次に、第２層間絶縁膜１７に第２コンタクトホール９
ｂを形成した。図１（ａ）に示すように、コンタクトホ
ール９ｂは第２層間絶縁膜１７を貫いて金属層１０上に
形成されている。更に、層厚１００ｎｍのＩＴＯから成
る絵素電極４をパターン形成した。１図（ａ）に示すよ
うに、絵素電極４はコンタクトホール９ｂ上にも形成さ
れるので、絵素電極４はコンタクトホール９ｂを介して
金属層１０に電気的に接続される。金属層１０はドレイ
ン電極２４に接続されているので、絵素電極４は金属層
１０を介してドレイン電極２４に電気的に接続されるこ
とになる。
って第２層間絶縁膜１７を６００ｎｍの厚さに形成した
。次に、第２層間絶縁膜１７に第２コンタクトホール９
ｂを形成した。図１（ａ）に示すように、コンタクトホ
ール９ｂは第２層間絶縁膜１７を貫いて金属層１０上に
形成されている。更に、層厚１００ｎｍのＩＴＯから成
る絵素電極４をパターン形成した。１図（ａ）に示すよ
うに、絵素電極４はコンタクトホール９ｂ上にも形成さ
れるので、絵素電極４はコンタクトホール９ｂを介して
金属層１０に電気的に接続される。金属層１０はドレイ
ン電極２４に接続されているので、絵素電極４は金属層
１０を介してドレイン電極２４に電気的に接続されるこ
とになる。
【００２１】本実施例では第１層間絶縁膜１４に形成さ
れている第１コンタクトホール９ａが金属層１０を構成
する金属によって埋められ、更に第２層間絶縁膜１７に
形成されている第２コンタクトホール９ｂが絵素電極４
を構成するＩＴＯによって埋められている。従って、絵
素電極４とドレイン電極２４とは、ＩＴＯ及び金属によ
って電気的に接続されることになるので、これらの間の
接続不良の発生が低減されている。
れている第１コンタクトホール９ａが金属層１０を構成
する金属によって埋められ、更に第２層間絶縁膜１７に
形成されている第２コンタクトホール９ｂが絵素電極４
を構成するＩＴＯによって埋められている。従って、絵
素電極４とドレイン電極２４とは、ＩＴＯ及び金属によ
って電気的に接続されることになるので、これらの間の
接続不良の発生が低減されている。
【００２２】また、付加容量２７は、容量用下部電極５
と付加容量電極６からなる容量と、金属層１０と付加容
量電極６からなる容量とによって構成される。従って、
従来の付加容量に比べ、小さな面積で必要な容量値を得
ることができ、表示画面の開口率を向上させることがで
きる。
と付加容量電極６からなる容量と、金属層１０と付加容
量電極６からなる容量とによって構成される。従って、
従来の付加容量に比べ、小さな面積で必要な容量値を得
ることができ、表示画面の開口率を向上させることがで
きる。
【００２３】
【発明の効果】本発明のアクティブマトリクス基板では
、絵素電極とＴＦＴのドレイン電極との接続不良が低減
されているので、アクティブマトリクス基板の歩留りが
向上する。また、本発明のアクティブマトリクス基板は
、小さな面積で大きな容量値の付加容量を有しているの
で、この基板を用いた表示装置の画面の開口率を向上さ
せることができ、画像品位の向上に寄与することができ
る。
、絵素電極とＴＦＴのドレイン電極との接続不良が低減
されているので、アクティブマトリクス基板の歩留りが
向上する。また、本発明のアクティブマトリクス基板は
、小さな面積で大きな容量値の付加容量を有しているの
で、この基板を用いた表示装置の画面の開口率を向上さ
せることができ、画像品位の向上に寄与することができ
る。
【図１】（ａ）は本発明のアクティブマトリクス基板に
於ける、薄膜トランジスタの近傍の断面図である。 （ｂ）は本発明のアクティブマトリクス基板に於ける、
付加容量の近傍の断面図である。
於ける、薄膜トランジスタの近傍の断面図である。 （ｂ）は本発明のアクティブマトリクス基板に於ける、
付加容量の近傍の断面図である。
【図２】本発明のアクティブマトリクス基板を用いたア
クティブマトリクス表示装置の概略構成を示す図である
。
クティブマトリクス表示装置の概略構成を示す図である
。
【図３】従来のアクティブマトリクス基板に於ける、薄
膜トランジスタの近傍の断面図である。
膜トランジスタの近傍の断面図である。
１ ゲートバス配線
２ ソースバス配線
３ａ，３ｂ ゲート電極
５ 容量用下部電極
６ 付加容量電極
７ スルーホール
８ 付加容量配線
９ａ 第１コンタクトホール
９ｂ 第２コンタクトホール
１０ 金属層
１１ 絶縁性基板
１２ａ，１２ｂ チャネル層
１３ ゲート絶縁膜
１４ 第１層間絶縁膜
１７ 第２層間絶縁膜
２５ａ，２５ｂ ＴＦＴ
３０ 多結晶シリコン薄膜
Claims (2)
- 【請求項１】絶縁性基板と、該絶縁性基板上に形成され
た、ドレイン電極を有する薄膜トランジスタと、該ドレ
イン電極を覆う少なくとも第１及び第２の層間絶縁膜と
、該ドレイン電極上の該第１層間絶縁膜に形成された第
１コンタクトホールと、該第１層間絶縁膜上に形成され
、該第１コンタクトホールを介して該ドレイン電極に電
気的に接続された金属層と、該金属層上の第２層間絶縁
膜に形成された第２コンタクトホールと、該第２層間絶
縁膜上に形成され、該第２コンタクトホールを介して該
金属層に電気的に接続された絵素電極と、を備えたアク
ティブマトリクス基板。 - 【請求項２】前記金属層に対向する付加容量電極を更に
有し、該付加容量用電極と前記金属層との間に付加容量
が形成されている請求項１に記載のアクティブマトリク
ス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5502691A JP2625268B2 (ja) | 1991-03-19 | 1991-03-19 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5502691A JP2625268B2 (ja) | 1991-03-19 | 1991-03-19 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04291240A true JPH04291240A (ja) | 1992-10-15 |
| JP2625268B2 JP2625268B2 (ja) | 1997-07-02 |
Family
ID=12987159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5502691A Expired - Lifetime JP2625268B2 (ja) | 1991-03-19 | 1991-03-19 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2625268B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721601A (en) * | 1994-09-29 | 1998-02-24 | Sanyo Electric Co., Ltd. | Display units having two insolating films and a planarizing film and process for producing the same |
| JP2000312006A (ja) * | 1999-02-26 | 2000-11-07 | Seiko Epson Corp | 半導体装置の製造方法及び電気光学装置の製造方法並びに半導体装置及び電気光学装置 |
| EP1256836A2 (en) * | 1995-06-06 | 2002-11-13 | L.G. Philips LCD Co., Ltd. | LCD with bus lines overlapped by pixel electrodes and insulating layer therebetween |
| US6765230B2 (en) | 1998-11-26 | 2004-07-20 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| JP2005032758A (ja) * | 2003-07-07 | 2005-02-03 | Seiko Epson Corp | 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 |
| US6979839B2 (en) | 2000-05-19 | 2005-12-27 | Seiko Epson Corporation | Electro-optical device, method for making the same, and electronic apparatus |
| US7026236B2 (en) | 2003-07-07 | 2006-04-11 | Seiko Epson Corporation | Method of forming multilayer interconnection structure, method of manufacturing circuit board, and method of manufacturing device |
| US7253437B2 (en) | 1990-12-25 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a thin film transistor |
| JP2007199188A (ja) * | 2006-01-24 | 2007-08-09 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| JP2008070521A (ja) * | 2006-09-13 | 2008-03-27 | Sony Corp | 表示装置 |
| JP2008275937A (ja) * | 2007-04-27 | 2008-11-13 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 |
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP2009124159A (ja) * | 2004-06-29 | 2009-06-04 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ |
| US7675582B2 (en) | 2004-12-03 | 2010-03-09 | Au Optronics Corporation | Stacked storage capacitor structure for a thin film transistor liquid crystal display |
| JP2010091740A (ja) * | 2008-10-07 | 2010-04-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| CN102269901A (zh) * | 2010-06-07 | 2011-12-07 | 三星移动显示器株式会社 | 平板显示设备及其制造方法 |
| JP2013152472A (ja) * | 2013-02-27 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2014089464A (ja) * | 2013-12-23 | 2014-05-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3897006B2 (ja) | 2003-07-30 | 2007-03-22 | セイコーエプソン株式会社 | 多層配線の形成方法 |
| TWI351545B (en) | 2006-10-31 | 2011-11-01 | Au Optronics Corp | Pixel structure and pixel structure of display app |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5949580A (ja) * | 1982-09-14 | 1984-03-22 | 松下電器産業株式会社 | マトリクス表示パネルの製造方法 |
| JPS63121886A (ja) * | 1986-11-11 | 1988-05-25 | セイコーエプソン株式会社 | アクテイブマトリクスパネル |
| JPH02245741A (ja) * | 1989-03-17 | 1990-10-01 | Matsushita Electric Ind Co Ltd | 反射型液晶表示デバイス |
-
1991
- 1991-03-19 JP JP5502691A patent/JP2625268B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5949580A (ja) * | 1982-09-14 | 1984-03-22 | 松下電器産業株式会社 | マトリクス表示パネルの製造方法 |
| JPS63121886A (ja) * | 1986-11-11 | 1988-05-25 | セイコーエプソン株式会社 | アクテイブマトリクスパネル |
| JPH02245741A (ja) * | 1989-03-17 | 1990-10-01 | Matsushita Electric Ind Co Ltd | 反射型液晶表示デバイス |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7375375B2 (en) | 1990-12-25 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7253437B2 (en) | 1990-12-25 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a thin film transistor |
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US5721601A (en) * | 1994-09-29 | 1998-02-24 | Sanyo Electric Co., Ltd. | Display units having two insolating films and a planarizing film and process for producing the same |
| US8198110B2 (en) | 1995-06-06 | 2012-06-12 | Lg Display Co., Ltd. | Method of making a TFT array with photo-imageable insulating layer over address lines |
| EP1256836A2 (en) * | 1995-06-06 | 2002-11-13 | L.G. Philips LCD Co., Ltd. | LCD with bus lines overlapped by pixel electrodes and insulating layer therebetween |
| EP1256836A3 (en) * | 1995-06-06 | 2003-05-02 | L.G. Philips LCD Co., Ltd. | LCD with bus lines overlapped by pixel electrodes and insulating layer therebetween |
| US6872975B2 (en) | 1998-11-26 | 2005-03-29 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6765230B2 (en) | 1998-11-26 | 2004-07-20 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6770909B2 (en) | 1998-11-26 | 2004-08-03 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6569717B1 (en) | 1999-02-26 | 2003-05-27 | Seiko Epson Corporation | Semiconductor device production method, electro-optical device production method, semiconductor device, and electro-optical device |
| JP2000312006A (ja) * | 1999-02-26 | 2000-11-07 | Seiko Epson Corp | 半導体装置の製造方法及び電気光学装置の製造方法並びに半導体装置及び電気光学装置 |
| US6979839B2 (en) | 2000-05-19 | 2005-12-27 | Seiko Epson Corporation | Electro-optical device, method for making the same, and electronic apparatus |
| US6999150B2 (en) | 2000-05-19 | 2006-02-14 | Seiko Epson Corporation | Electro-optical device, method for making the same, and electronic apparatus |
| US7113245B2 (en) | 2000-05-19 | 2006-09-26 | Seiko Epson Corporation | Electro-optical device comprising a precharge circuit |
| US7026236B2 (en) | 2003-07-07 | 2006-04-11 | Seiko Epson Corporation | Method of forming multilayer interconnection structure, method of manufacturing circuit board, and method of manufacturing device |
| JP4617642B2 (ja) * | 2003-07-07 | 2011-01-26 | セイコーエプソン株式会社 | 配線基板の製造方法、及び電気光学装置の製造方法 |
| JP2005032758A (ja) * | 2003-07-07 | 2005-02-03 | Seiko Epson Corp | 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 |
| US9070716B2 (en) | 2004-06-29 | 2015-06-30 | Samsung Display Co., Ltd. | Thin film transistor and method of fabricating the same |
| US9947771B2 (en) | 2004-06-29 | 2018-04-17 | Samsung Display Co., Ltd. | Thin film transistor and method of fabricating the same |
| JP2009124159A (ja) * | 2004-06-29 | 2009-06-04 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ |
| US7675582B2 (en) | 2004-12-03 | 2010-03-09 | Au Optronics Corporation | Stacked storage capacitor structure for a thin film transistor liquid crystal display |
| US8184219B2 (en) | 2004-12-03 | 2012-05-22 | Au Optronics Corporation | Stacked storage capacitor-on-gate structure for a thin film transistor liquid crystal display |
| JP2007199188A (ja) * | 2006-01-24 | 2007-08-09 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| JP2008070521A (ja) * | 2006-09-13 | 2008-03-27 | Sony Corp | 表示装置 |
| JP2008275937A (ja) * | 2007-04-27 | 2008-11-13 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 |
| JP2010091740A (ja) * | 2008-10-07 | 2010-04-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| CN102269901A (zh) * | 2010-06-07 | 2011-12-07 | 三星移动显示器株式会社 | 平板显示设备及其制造方法 |
| JP2011257735A (ja) * | 2010-06-07 | 2011-12-22 | Samsung Mobile Display Co Ltd | 平板表示装置及びその製造方法 |
| US9012273B2 (en) | 2010-06-07 | 2015-04-21 | Samsung Display Co., Ltd. | Method of manufacturing a flat panel display device |
| CN102269901B (zh) * | 2010-06-07 | 2016-04-13 | 三星显示有限公司 | 平板显示设备及其制造方法 |
| JP2013152472A (ja) * | 2013-02-27 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2014089464A (ja) * | 2013-12-23 | 2014-05-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2625268B2 (ja) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2625268B2 (ja) | アクティブマトリクス基板 | |
| EP0661581B1 (en) | Active matrix type liquid crystal display apparatus | |
| JP2800956B2 (ja) | アクティブマトリクス基板 | |
| KR100725566B1 (ko) | 액티브 매트릭스 어드레싱 액정 표시 장치 | |
| JPH03288824A (ja) | アクティブマトリクス表示装置 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JP3454340B2 (ja) | 液晶表示装置 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JPH09318975A (ja) | 薄膜電界効果型トランジスタ素子アレイおよびその製造 方法 | |
| TWI258112B (en) | Display panel and method for repairing the same | |
| US5899548A (en) | Liquid crystal display device and method for manufacturing same | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| JPH03171034A (ja) | 液晶表示装置及びその製造方法 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JPS58190063A (ja) | 透過型液晶表示パネル用薄膜トランジスタ | |
| JP3035263B2 (ja) | 液晶表示装置 | |
| JP2004347779A (ja) | 電気光学装置用基板及びその製造方法並びに電気光学装置 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JP3615212B2 (ja) | スイッチング素子基板 | |
| JP2001183992A (ja) | アクティブマトリクス基板とその製造方法及び電気光学装置並びに電子機器 | |
| JPH05281515A (ja) | アクティブマトリクス基板 | |
| KR100397672B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JP3287070B2 (ja) | 液晶表示パネルと配線パターンの修復方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |