JP3897006B2 - 多層配線の形成方法 - Google Patents
多層配線の形成方法 Download PDFInfo
- Publication number
- JP3897006B2 JP3897006B2 JP2003282579A JP2003282579A JP3897006B2 JP 3897006 B2 JP3897006 B2 JP 3897006B2 JP 2003282579 A JP2003282579 A JP 2003282579A JP 2003282579 A JP2003282579 A JP 2003282579A JP 3897006 B2 JP3897006 B2 JP 3897006B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- opening
- interlayer insulating
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0582—Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
従来、このような開口部の形成工程には、ドライエッチングが用いられていた。
まず、図1,図2を参照しながら、本発明の第1実施形態に係る多層配線基板の製造方法について説明する。図1,図2は3層の配線層を基板上に積層形成する工程に対して本発明を適用した例を示している。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
次に、図1(b)に示すように、この配線層11上の所定の位置に開口部H1,H2を有する層間絶縁膜12を形成する。この層間絶縁膜12は、例えばTEOS(テトラエトキシシラン)や酸素ガスなどを原料としてプラズマCVD法により形成することができる。或いは、SOG等の液体絶縁材料を基板全面に塗布し、これを焼成することによっても形成できる。この液体絶縁材料の塗布方法としては、スピンコート法,ディップコート法,ロールコート法,カーテンコート法,スプレー法,液滴吐出法(インクジェット法)等の公知の方法を用いることができる。特にスピンコート法では、遠心力によって液体材料が引き伸ばされるため、膜厚均一性が高く表面が平坦な層間絶縁膜が形成される。また、液体絶縁材料としては、上述のSOGの他、ポリシラザンやポリイミド,Low−K材等を使用することができる。
そして、このように形成された層間絶縁膜12の上にレジストを塗布し、パターニングにより開口部の形成される領域(開口部の形成予定位置)に開口部を形成する。そして、このレジストをマスクとしてエッチングを行ない、このレジストの開口部に位置する層間絶縁膜を除去することで、図1(b)の構造が得られる。
なお、接続プラグは配線層13と同時に形成してもよい。この場合、図1(b)の段階で撥液膜を形成し、マスク露光により、開口部H1及び配線層13の形成予定位置に配置された撥液膜を分解除去する。そして、このようにして形成された撥液膜のない領域及び開口部H1の内部に液体配線材料を供給することで、配線層13と同時に接続プラグ13aを形成することができる。
次に、図2(a)に示すように、このレジスト14を露光,現像して、開口部H2の形成位置にのみレジストを残す。これにより、基板上には、開口部H2の内部を覆って層間絶縁膜12の上に突出した柱状のマスクピラー(マスク材)14aが形成される。
次に、図2(c)に示すように、マスクピラー14aを剥離液等を用いて除去する。これにより、層間絶縁膜12,15には、開口部H2の形成位置に、配線層11に通じる開口部H3が形成される。
次に、層間絶縁膜15を覆って撥液膜を形成し、マスク露光により、この撥液膜をパターニングし配線形成領域を形成する。そして、この配線形成領域に有機金属化合物を主成分とする液体配線材料を供給し、これを熱処理して配線層16を形成する。この後、基板全体に紫外線を照射して、残りの撥液膜を分解,除去する。なお、接続プラグ16aは配線層16と同時に形成してもよい。
なお、本実施形態では、配線層11と配線層13とを接続する開口部H1をエッチングで形成した例を示したが、開口部H3と同様に、これをマスクピラーの形成/除去により形成することも可能である。しかし、層間の間隔が小さい(即ち、層間に配置される層間絶縁膜の層数が少ない)場合には、この間のコンタクトホールをドライエッチングで形成しても、これにかかるエッチング時間やオーバーエッチング量は少なくなるので、上述した基板へのダメージは小さい。このため、本実施形態のように、配線層11に近い層間絶縁膜をエッチングで開口し、それ以外の層間絶縁膜をマスクピラーの形成/除去によって開口したとしても、本発明の主眼である、配線の接続信頼性の向上という目的は十分に達成される。また、層間絶縁膜の形成時にマスク材の存在が、層間絶縁膜の膜質や該層間絶縁膜と下層膜との界面状態の制御において問題になることがあるが、このような場合には層間絶縁膜形成後に開口部を形成するのが望ましい。
次に、図3〜図5を参照しながら、本発明の第2実施形態に係る多層配線の形成方法について説明する。図3〜図5は、上記第1実施形態と同様に、3層の配線層を基板上に積層形成する工程に対して本発明を適用した例を示している。本実施形態では、1層目と3層目、1層目と2層目、及び2層目と3層目が導通された多層配線の形成方法について説明する。
次に、図3(c)に示すように、マスクピラー22を剥離液等を用いて除去する。これにより、層間絶縁膜23には、配線層21に通じる開口部H4,H5が形成される。
次に、層間絶縁膜23を覆って撥液膜を形成し、マスク露光により、この撥液膜に配線用の溝を形成する。そして、この溝内に有機金属化合物を主成分とする液体配線材料を供給し、これを熱処理して配線層24を形成する。この後、基板全体に紫外線を照射して、残りの撥液膜を分解,除去する。なお、接続プラグは配線層13と同時に形成してもよい。
次に、図4(c)に示すように、このレジスト25を露光,現像して、開口部H4,H5の形成位置にのみレジストを残す。これにより、基板上には、配線層24の形成位置に柱状のマスクピラー25aが形成され、開口部H5の形成位置には、この開口部H5の内部を覆って層間絶縁膜23上に突出した柱状のマスクピラー25bが形成される。
次に、図5(a)に示すように、マスクピラー25a,25bを剥離液等を用いて除去する。これにより、層間絶縁膜26における開口部H4の形成位置には、配線層24に通じる開口部H6が形成される。一方、層間絶縁膜23,26には、開口部H5の形成位置に、配線層21に通じる開口部H7が形成される。
このように本実施形態でも、ドライエッチングを用いずに配線層間のコンタクトホールを形成できるため、配線の接続信頼性を高めることができる。
次に、図6〜図8を参照しながら、本発明の第3実施形態に係る多層配線基板の製造方法について説明する。図6〜図7は、上記第1実施形態と同様に、3層の配線層を基板上に積層形成する工程に対して本発明を適用した例を示している。本実施形態では、1層目と3層目、及び2層目と3層目が導通された多層配線の形成方法について説明する。
次に、マスクピラー32を剥離液等を用いて除去する。これにより、層間絶縁膜33には、配線層31に通じる開口部H8が形成される。なお、この配線層34の形成工程とマスクピラー32の除去工程とは、どちらを先に行なってもよい。
次に、図7(b)に示すように、このレジスト35を露光,現像して、配線層34の形成位置及び開口部H8の形成位置にのみレジストを残す。これにより、基板上には、配線層34の形成位置に柱状のマスクピラー35aが形成され、開口部H8の形成位置には、この開口部H8の内部を覆って層間絶縁膜33の上に突出した柱状のマスクピラー35bが形成される。
次に、図8(a)に示すように、マスクピラー35a,35bを剥離液等を用いて除去する。これにより、層間絶縁膜36における配線層34の形成位置には、配線層34に通じる開口部H9が形成される。一方、層間絶縁膜33,36には、開口部H8の形成位置に、配線層31に通じる開口部H10が形成される。
このように本実施形態でも、ドライエッチングを用いずに配線層間の開口部を形成できるため、配線の接続信頼性を高めることができる。
例えば、上述の実施形態では、配線層が層間絶縁膜を介して3層積層された多層配線の形成方法を例に挙げて説明したが、4層以上の多層配線を形成する場合でも、同様の方法を用いることができる。このような多層配線構造では、接続を行なう配線層の間隔が広くなる程、例えば、接続される配線層間に配置される配線層の数が多くなる程、本発明の効果は大きくなる。
Claims (12)
- 基板上に形成された第1配線層上に第1マスク材を形成する第1マスク材形成工程と、
前記基板上に、前記第1マスク材の膜厚と同等または前記第1マスク材の膜厚以下の膜厚である第1層間絶縁膜を形成する第1層間絶縁膜形成工程と、
前記第1マスク材を除去し、前記基板上に前記第1配線層と前記第1層間絶縁膜とが重ならない第1開口部を形成する第1開口部形成工程と、
前記基板上に、前記第1層間絶縁膜と前記第1開口部とを覆う有機材料層を形成する工程と、
前記第1開口部上に形成された前記有機材料層を残して前記有機材料層を除去し、前記第1開口部上に前記第1層間絶縁膜から突出する第2マスク材を形成する第2マスク材形成工程と、
前記第1層間絶縁膜上に、前記第1層間絶縁膜の膜厚との合計が前記第2マスク材の膜厚と同等または前記第2マスク材の膜厚以下となる膜厚である第2層間絶縁膜を形成する第2層間絶縁膜形成工程と、
前記第2マスクを除去し、前記基板上に前記第1配線層と前記第1層間絶縁膜と前記第2層間絶縁膜とが重ならない第2開口部を形成する第2開口部形成工程と、を含むことを特徴とする多層配線の形成方法。 - 請求項1に記載の多層配線の形成方法において、
前記第2開口部形成工程のあと、前記第2開口部にコンタクト形成材料を供給し、前記第2開口部に前記第1配線層と接続するプラグを形成するプラグ形成工程と、
前記第2層間絶縁膜上に前記プラグと接続する第2の配線層を形成する第2配線形成工程と、を含むことを特徴とする多層配線の形成方法。 - 互いに導通された第1および第2配線層を含む複数の配線層が絶縁膜を介して積層されてなる多層配線の形成方法であって、
基板上に第1配線層を形成する工程と、
前記第1配線層の上に、所定位置に開口部を有する絶縁膜を形成する工程と、
前記絶縁膜の上に前記開口部を介して導通する第2配線層を形成する工程とを備え、
前記絶縁膜の形成工程は、
前記第1配線層の上に、前記所定位置に第1開口部を有する第1絶縁膜を形成する工程と、
前記基板上の前記所定位置に、前記第1開口部の内部を覆って前記第1絶縁膜上に突出するマスク材を形成する工程と、
前記マスク材を除いた前記基板の全面に第2絶縁膜を形成する工程と、
前記マスク材を除去することにより、前記第2絶縁膜を厚み方向に貫通し且つ前記第1開口部と連通する第2開口部を形成する工程とを有することを特徴とする、多層配線の形成方法。 - 請求項3に記載の多層配線の形成方法において、
前記第1絶縁膜と前記第2配線層との間には複数層の絶縁膜が配置され、
前記絶縁膜の形成工程では、前記第1絶縁膜の形成工程後に、前記マスク材の形成工程と、前記第2絶縁膜の形成工程と、前記マスク材の除去工程とを繰り返すことにより、前記第1および第2配線層間に配置される複数層の絶縁膜を連通する開口部を形成することを特徴とする多層配線の形成方法。 - 請求項3または4に記載の多層配線の形成方法において、
前記第1絶縁膜の形成工程は、前記第1配線層上に絶縁膜を形成する工程と、フォトリソグラフィ技術を用いて、前記第1開口部の形成領域に位置する絶縁膜を除去する工程とを有することを特徴とする多層配線の形成方法。 - 請求項3ないし5のいずれかに記載の多層配線の形成方法において、
前記マスク材の形成工程では、前記基板全面に感光性樹脂を形成し、これを露光および現像することで前記マスク材をパターン形成することを特徴とする多層配線の形成方法。 - 請求項3ないし6のいずれかに記載の多層配線の形成方法において、
前記マスク材の形成工程では、前記開口部の形成予定位置に液体有機材料を選択的に吐出し、これを固化させることで前記マスク材を前記開口部の形成予定位置に形成することを特徴とする多層配線の形成方法。 - 基板上に形成された第1配線層の上に、第1液体材料を塗布し第1マスク材を形成する第1マスク材形成工程と、
前記基板上に、前記第1マスク材の膜厚と同等または前記第1マスク材の膜厚以下の膜厚である第1層間絶縁膜を形成する第1層間絶縁膜形成工程と、
前記第1マスク材を除去し、前記基板上に前記第1配線層と前記第1層間絶縁膜とが重ならない第1開口部を形成する第1開口部形成工程と、を含むことを特徴とする多層配線の形成方法。 - 請求項8に記載の多層配線の形成方法において、
前記第1マスク材形成工程が、前記第1配線層上の所定領域の周囲に、前記第1液体材料に対する撥液性を高める撥液処理を行う工程を含み、前記第1マスク材が前記所定領域上に形成されることを特徴とする多層配線の形成方法。 - 請求項8または9に記載の多層配線の形成方法において、
前記第1層間絶縁膜形成工程が、前記基板上に、第2液体材料を塗布する工程を含むことを特徴とする多層配線の形成方法。 - 請求項8ないし10のいずれかに記載の多層配線の形成方法において、
前記第1層間絶縁膜形成工程が、前記第2液体絶縁材料を塗布する前に、前記第1マスク材に、前記液体絶縁材料に対する發液性を高める撥液処理を行う工程を含むことを特徴とする多層配線の形成方法。 - 請求項8ないし11のいずれかに記載の多層配線の形成方法において、
前記第1開口部形成工程のあと、前記第1開口部にコンタクト形成材料を供給し、前記第1開口部に前記第1配線層と接続するプラグを形成するプラグ形成工程と、
前記第1層間絶縁膜上に前記プラグと接続する第1の配線層を形成する第1配線形成工程と、を含むことを特徴とする多層配線の形成方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003282579A JP3897006B2 (ja) | 2003-07-30 | 2003-07-30 | 多層配線の形成方法 |
US10/875,590 US7262128B2 (en) | 2003-07-30 | 2004-06-25 | Method of forming multilayer interconnection structure, and manufacturing method for multilayer wiring boards |
TW093119192A TWI251322B (en) | 2003-07-30 | 2004-06-29 | Method of forming multilayer interconnection structure, and manufacturing method for multilayer wiring boards |
KR1020040057664A KR100650535B1 (ko) | 2003-07-30 | 2004-07-23 | 다층 배선 구조 형성 방법 및 다층 배선 기판 제조 방법 |
CN200410071374.9A CN1585107B (zh) | 2003-07-30 | 2004-07-23 | 形成多层互连结构的方法和多层布线板制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003282579A JP3897006B2 (ja) | 2003-07-30 | 2003-07-30 | 多層配線の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005051106A JP2005051106A (ja) | 2005-02-24 |
JP3897006B2 true JP3897006B2 (ja) | 2007-03-22 |
Family
ID=34101018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003282579A Expired - Fee Related JP3897006B2 (ja) | 2003-07-30 | 2003-07-30 | 多層配線の形成方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7262128B2 (ja) |
JP (1) | JP3897006B2 (ja) |
KR (1) | KR100650535B1 (ja) |
CN (1) | CN1585107B (ja) |
TW (1) | TWI251322B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4100385B2 (ja) * | 2004-09-22 | 2008-06-11 | セイコーエプソン株式会社 | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 |
JP4059260B2 (ja) * | 2004-09-27 | 2008-03-12 | セイコーエプソン株式会社 | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 |
WO2009084300A1 (ja) * | 2007-12-28 | 2009-07-09 | Ibiden Co., Ltd. | インターポーザー及びインターポーザーの製造方法 |
WO2010010609A1 (ja) * | 2008-07-22 | 2010-01-28 | パイオニア株式会社 | コンタクトホールの形成方法、及び回路基板 |
CN106356355B (zh) * | 2015-07-15 | 2020-06-26 | 恒劲科技股份有限公司 | 基板结构及其制作方法 |
KR102663896B1 (ko) | 2019-06-14 | 2024-05-08 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60250650A (ja) | 1984-05-25 | 1985-12-11 | Nec Corp | 層間膜のスル−ホ−ル形成方法 |
JPH0429357A (ja) * | 1990-05-24 | 1992-01-31 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2985326B2 (ja) | 1991-03-19 | 1999-11-29 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2625268B2 (ja) | 1991-03-19 | 1997-07-02 | シャープ株式会社 | アクティブマトリクス基板 |
JPH07122637A (ja) | 1993-10-25 | 1995-05-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH07122638A (ja) | 1993-10-26 | 1995-05-12 | Fujitsu Ltd | 半導体装置の製造方法 |
KR970072086A (ko) | 1996-04-18 | 1997-11-07 | 김주용 | 반도체 소자의 금속 배선 형성 방법 |
US5846876A (en) * | 1996-06-05 | 1998-12-08 | Advanced Micro Devices, Inc. | Integrated circuit which uses a damascene process for producing staggered interconnect lines |
KR100230730B1 (ko) | 1996-06-21 | 1999-11-15 | 김영환 | 반도체 소자의 다층금속배선 제조방법 |
US6010955A (en) | 1996-09-23 | 2000-01-04 | Kabushiki Kaisha Toshiba | Electrical connection forming process for semiconductor devices |
US6133139A (en) * | 1997-10-08 | 2000-10-17 | International Business Machines Corporation | Self-aligned composite insulator with sub-half-micron multilevel high density electrical interconnections and process thereof |
JP2000269336A (ja) | 1999-03-19 | 2000-09-29 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
-
2003
- 2003-07-30 JP JP2003282579A patent/JP3897006B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-25 US US10/875,590 patent/US7262128B2/en not_active Expired - Fee Related
- 2004-06-29 TW TW093119192A patent/TWI251322B/zh not_active IP Right Cessation
- 2004-07-23 CN CN200410071374.9A patent/CN1585107B/zh not_active Expired - Fee Related
- 2004-07-23 KR KR1020040057664A patent/KR100650535B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100650535B1 (ko) | 2006-11-27 |
TWI251322B (en) | 2006-03-11 |
KR20050014679A (ko) | 2005-02-07 |
US20050026419A1 (en) | 2005-02-03 |
CN1585107A (zh) | 2005-02-23 |
CN1585107B (zh) | 2010-04-14 |
US7262128B2 (en) | 2007-08-28 |
TW200504979A (en) | 2005-02-01 |
JP2005051106A (ja) | 2005-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7179733B2 (en) | Method of forming contact holes and electronic device formed thereby | |
CN104952905A (zh) | 有机发光显示面板及其制备方法、显示装置 | |
JP2012209552A (ja) | 半導体装置の製造方法 | |
JP5149603B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009194196A (ja) | 半導体装置の製造方法および半導体装置 | |
US7026236B2 (en) | Method of forming multilayer interconnection structure, method of manufacturing circuit board, and method of manufacturing device | |
KR100739252B1 (ko) | 반도체 소자의 제조 방법 | |
JP3897006B2 (ja) | 多層配線の形成方法 | |
CN104934537A (zh) | 电子器件及其制造方法 | |
US7375774B2 (en) | Method of manufacturing semiconductor device | |
KR20000005759A (ko) | 반도체장치및제조방법 | |
JP2005079288A (ja) | 多層配線の形成方法および電子デバイス | |
JP2008123738A (ja) | 光学装置、光学装置の製造方法および電子機器。 | |
JP2005026103A (ja) | 有機電界発光表示装置およびその製造方法 | |
JP2005118660A (ja) | 撥液領域の形成方法およびパターン形成方法並びに電子デバイス | |
TW201631749A (zh) | 薄膜電晶體基板及其顯示面板 | |
JP4617642B2 (ja) | 配線基板の製造方法、及び電気光学装置の製造方法 | |
JP2005051105A (ja) | 半導体装置の製造方法、電気光学装置の製造方法、電子機器 | |
JP2005072360A (ja) | 電気絶縁膜のパターン製造方法および電子デバイス | |
KR100312648B1 (ko) | 반도체소자의제조방법 | |
KR19990003924A (ko) | 콘택홀 형성을 위한 반도체 장치 제조 방법 | |
JP2005032759A (ja) | 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 | |
JP2009231372A (ja) | パターン形成方法 | |
JP2009081035A (ja) | 表示装置及びその製造方法 | |
JP2007281507A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061211 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |