KR100230730B1 - 반도체 소자의 다층금속배선 제조방법 - Google Patents
반도체 소자의 다층금속배선 제조방법 Download PDFInfo
- Publication number
- KR100230730B1 KR100230730B1 KR1019960022853A KR19960022853A KR100230730B1 KR 100230730 B1 KR100230730 B1 KR 100230730B1 KR 1019960022853 A KR1019960022853 A KR 1019960022853A KR 19960022853 A KR19960022853 A KR 19960022853A KR 100230730 B1 KR100230730 B1 KR 100230730B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal wiring
- forming
- lower metal
- photoresist pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 비반사용 TiN막에 의한 접촉저항의 증가를 방지하고, 상기 비반사용 TiN막을 제거하기 위한 식각 공정에서 발생되는 언더커트로 인하여 동공이 초래되는 것을 방지할 수 있는 반도체 소자의 다층금속배선 제조방법을 개시한다. 본 발명의 반도체 소자의 다층금속배선 제조방법은, 우선, 소정의 집적층이 형성된 반도체 기판 상에 제 1 절연막, 도전막 및 비반사용 TiN막을 순차적으로 형성하고, 상기 비반사용 TiN막 및 도전막을 패터닝하여 하부 금속배선을 형성한 후, 패터닝된 비반사용 TiN막의 중심부상에 감광막 패턴을 형성하고, 이러한 감광막 패턴을 이용한 과소식각 공정을 통해 하부 금속배선에 돌출부를 구비시킨다. 이어서, 전체 상부에 액상 산화막을 형성하고, 하부 금속배선의 돌출부가 노출될 때까지, 액상 산화막 및 감광막 패턴을 동일한 식각율로 에치백한 후, 전체 상부에 평탄화막을 형성한다. 그리고나서, 평탄화막에 하부 금속배선의 돌출부를 노출시키는 콘택홀을 형성하고, 상기 콘택홀 내에 텅스텐 플러그를 형성한 후, 상기 텅스텐 플러그와 콘택되는 상부 금속배선을 형성한다.
Description
제1도 (a) 내지 (d)는 종래 기술에 따른 반도체 소자의 다층금속 배선 제조방법을 설명하기 위한 공정 단면도.
제2도 (a) 내지 (e)는 본 발명의 일실시예에 따른, 반도체 소자의 다층 금속배선 제조방법을 설명하기 위한 공정 단면도.
제3도는 본 발명의 타실시예에 따라 제조된 다층금속배선을 갖는 반도체 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 제 1 절연막
23 : 도전막 23' : 하부 금속배선
24 : 비반사용 TiN막 24' : 비반사용 TiN막 패턴
25 : 제 1 감광막 패턴 26 : 제 2 감광막 패턴
27 : 돌출부 28 : 액상 산화막
29 : 플라즈마 보조 TEOS 산화막 30 : 장벽금속막
31 : 텅스텐 플러그 32 : 상부 금속배선
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은 반도체 소자의 다층금속배선 제조방법에 관한 것으로, 특히, 하부 금속배선에 돌출부를 구비시킨 반도체 소자의 다층금속배선 제조방법에 관한 것이다.
[종래기술]
최근, 반도체 소자의 고집적화 경향으로 인하여, 신호전달 및 전원인가등을 위해서 형성되는 금속배선은 그 자체의 선폭 및 배선들간의 간격이 점점 좁아지고 있다. 따라서, 반도체 소자의 고집적화에 부응하기 위하여, 배선 설계가 자유롭고, 용이하며, 아울러, 배선저항 및 전류용량 등의 설정을 여유있게 할 수 있는 다층금속배선 기술에 대한 연구가 활발히 진행되고 있다. 특히, 이러한 다층금속배선 기술에서는 하부 금속배선과 상부 금속배선간의 안정한 전기적 접속을 위해 텅스텐-플러그를 구비시키고 있다.
첨부한 도면 제 1 도 (a) 내지 (d)는 종래 기술에 따른 반도체 소자의 다층금속배선 제조방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.
우선, (a)에 도시된 바와 같이, 소정의 집적층(도시안됨)이 형성된 반도체 기판(1) 상에 제 1 절연막(2)을 형성하고, 상기 제 1 절연막(2) 상에 도전층(3) 및 비반사용 TiN막(4)을 순차적으로 형성한 후, 상기 비반사용 TiN막(4) 상에 제 1 감광막 패턴(5)을 형성한다.
다음으로, 상기 감광막 패턴(5)을 식각 마스크로하는 식각 공정을 통해, (b)에 도시된 바와 같이, 비반사용 TiN막(4)과 도전막(3)을 식각하여 하부 금속배선(3')을 형성한다. 이후, 식각 마스크로 사용된 제 1 감광막 패턴은 제거된다.
그 다음, (c)에 도시된 바와 같이, 전체 상부에 제 2 절연막(6), SOG막(7) , 및 제 3 절연막(8)을 순차적으로 형성하고, 이어서, 상기 제 3 절연막(8) 상에 비반사용 TiN막(4) 상부 부분을 노출시키기는 제 2 감광막 패턴(9)을 형성한다.
다음으로, (d)에 도시된 바와 같이, 제 2 감광막 패턴을 식각 마스크로 하는 식각 공정을 수행하여, 비반사용 TiN막(4)을 노출시키는 콘택홀을 형성한 다음, 식각 마스크로 사용된 제 2 감광막 패턴을 제거하고, 이어서, 공지의 방법으로 콘택홀 내에 텅스텐 플러그(10)를 형성한 후, 제 3 절연막(8)상에 상기 텅스텐 플러그(10)와 콘택되는 상부 금속배선(11)을 형성한다.
[발명이 이루고자 하는 기술적 과제]
그러나, 상기와 같은 종래 기술에 따른 반도체 소자의 다층금속배선 제조방법은, 비반사용 TiN막(4)과 텅스텐 플러그(10)간의 접촉저항이 큰 문제점이 있고, 또한, 이를 해결하기 위해 비반사용 TiN막(4)을 제거하기 위한 과도식각을 수행할 경우에는 언더커트(undercut) 현상이 발생되어, 이러한 언더커트에 의해 동공(void)이 초래되는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 하부 금속배선에 돌출부를 구비시킴으로써, 비반사용 TiN막에 의한 접촉저항의 증가를 방지하고, 아울러, 비반사용 TiN막의 언더커트로 인한 동공의 발생을 방지할 수 있는 반도체 소자의 다층금속배선 제조방법을 제공하는데, 그 목적이 있다.
[발명의 구성 및 작용]
상기한 목적을 달성하기 위한 본 발명의 반도체 소자의 다층금속배선 제조방법은, 소정의 집적층이 형성된 반도체 기판 상에 제 1 절연막, 도전막 및 비반사용 TiN막을 순차적으로 형성하는 단계; 상기 비반사용 TiN막 및 도전막을 패터닝하여 하부 금속배선을 형성하는 단계; 패터닝된 비반사용 TiN막의 중심부 상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 마스크로해서 노출된 비반사용 TiN막 부분과 그 하부의 하부 금속배선 부분의 일부 두께를 식각하여, 돌출부를 갖는 하부 금속배선을 형성하는 단계; 상기 감광막 패턴을 도포 방지막으로 하여, 전체 상부에 상기 감광막 패턴의 상부 표면 보다 낮은 높이로 액상 산화막을 도포하는 단계; 상기 하부 금속배선의 돌출부 상에 잔류되어 있는 비반사용 TiN막이 제거될 때까지, 상기 감광막 패턴과 액상 산화막을동일한 식각율로 에치백하는 단계; 전체 상부에 평탄화막을 형성하는 단계; 상기 평탄화막에 하부 금속배선의 돌출부를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 텅스텐 플러그를 형성하는 단계; 및 상기 평탄화막 상에 상기 텅스텐 플러그와 콘택되는 상부 금속배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
[실시예]
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 보다 자세하게 설명하도록 한다.
첨부한 도면 제 2 도 (a) 내지 (e)는 본 발명의 일실시예에 따른 반도체 소자의 다층금속배선의 제조방법을 설명하는 공정 단면도로서, 이를 설명하면 다음과 같다.
먼저, (a)에 도시된 바와 같이, 소정의 집적층(도시안됨)이 형성된 반도체 기판(21) 상에 제 1 절연막(22)과 도전막(23) 및 비반사용 TiN막(24)을 순차적으로 형성하고, 상기 비반사용 TiN막(24) 상에 식각 마스크로 이용될 제 1 감광막 패턴(25)을 형성한다. 여기서, 제 1 감광막 패턴(25)은 후속 공정에서 하부 금속배선을 노출시키게 되는 콘택홀의 폭 보다는 더 넓은 폭을 갖도록 형성한다.
다음으로, (b)에 도시된 바와 같이, 제 1 감광막 패턴(25)을 식각 마스크로 하는 식각 공정을 통해, 비반사용 TiN막 및 도전막을 식각하여 비반사용 TiN막 패턴(24')과 하부 금속배선(23')을 형성하고, 이어서, 식각 마스크로 사용된 제 1 감광막 패턴을 제거한다.
그 다음, (c)에 도시된 바와 같이, 비반사용 TiN막 패턴(24') 상에, 바람직하게는, 후속 공정에서 콘택홀이 형성될 영역에 제 2 감광막 패턴(26)을 형성하고, 이어서, 상기 제 2 감광막 패턴(26)을 식각 마스크로 하는 식각 공정을 통해, 노출된 비반사용 TiN막 패턴(24') 부분과 그 하부의 하부 금속배선(23') 부분의 일부 두께를 식각하여, 상기 하부 금속배선(23')에 돌출부(27)를 구비시킨다. 그런다음, 상기 제 2 감광막(26)을 도포방지막으로하여 상기 제 2 감광막 패턴(26)의 상부 표면 보다 낮은 높이로 전체 상부에 액상 산화막(28)을 도포한다.
다음으로, (d)에 도시된 바와 같이, 비반사용 TiN막 패턴이 제거되어, 하부 금속배선(23')에 구비된 돌출부(27)가 노출될 때까지, 제 2 감광막 패턴과 액상 산화막(28)을 에치백한다. 이때, 에치백시에는 액상 산화막(28)과 제 2 감광막(26)을 동일한 식각율로 식각함으로써, 식각전의 제 2 감광막 패턴(26)의 표면과 액상 산화막(28)의 표면 사이의 높이 차가 식각후의 돌출부(27)의 노출 두께와 거의 동일하게 되도록 한다. 이어서, 전체 상부에 평탄화막으로서 플라즈마 보조 TEOS산화막(29)을 5,000~7 ,000Å 두께로 형성한다.
다음으로, (e)에 도시된 바와 같이, 공지된 식각 공정으로 플라즈마 보조 TEOS 산화막(29)에 하부 금속배선(23')의 돌출부(27)를 노출시키는 콘택홀을 형성하고, 이러한 콘택홀 내에 텅스텐막을 매립시켜, 상기 하부 금속배선(23')의 돌출부(27)와 접촉하는 텅스텐 플러그(31)를 형성한 후, 이어서, 텅스텐 플러그(31)의 상부 및 이에 인접된 플라즈마 보조 TEOS 산화막(29)부분 상에 상기 텅스텐 플러그(31)와 콘택하는 상부 금속배선(32)을 형성한다.
첨부한 도면 제 3 도는 본 발명의 타실시예에 따라 형성된 다층금속배선의 단면도로서, 이러한 단면 구조를 얻기 위해서, 우선, 제 2 도의 (a)~(d)까지의 공정을 동일하게 수행한다.
그런다음, 제 2 도의 (e)공정을 실시하기 전에, 텅스텐 플러그(31)와 상부 금속배선(32)을 구성하는 원자들이 플라즈마 보조 TEOS 산화막(29)으로 확산되는 것을 방지하기 위하여, 플라즈마 보조 TEOS 산화막(29)과 상부 금속배선(32) 및 텅스텐 플러그(31)가 접하는 부분과, 텅스텐 플러그(31)와 하부 금속배선(23')의 돌출부(27)가 접하는 부분에 장벽금속막(30)을 형성한다.
여기서, 상기한 장벽금속막(30)을 형성하는 방법을 부연 설명하면 다음과 같다. 우선, 플라즈마 보조 TEOS 산화막(29)에 콘택홀을 형성한 상태에서, 상기 콘택홀을 포함하는 플라즈마 보조 TEOS 산화막(29) 상에 상기 콘택홀의 형상을 유지할 수 있는 정도의 두께로 장벽금속막(30)을 증착한다. 그런다음, 장벽금속막(30) 상에 콘택홀을 매립시킬 수 있을 정도의 두께로 텅스텐막을 증착하고, 이어서, 상기 텅스텐막에 대한 식각, 또는, 연마 공정을 수행하여 텅스텐 플러그(31)를 형성한다. 그리고 나서, 전체 상부에 상부 금속배선용 도전막을 증착한 후, 상기 상부 금속배선용 도전막과 플라즈마 보조 TEOS 산화막(29) 상에 형성된 장벽 금속막(30) 부분을 함께 식각하여 상부 금속배선(32)을 형성한다.
본 발명의 실시예에 따른 반도체 소자의 다층금속배선 제조방법은, 비반사용 TiN막없이 하부 금속배선과 텅스텐 플러그가 직접 콘택되기 때문에, 상기 비반사용 TiN막으로 인한 접촉저항의 증가를 방지할 수 있고, 아울러, 비반사용 TiN막을 제거하기 위한 과도식각을 수행하지 않아도 되므로, 상기 비반사용 TiN막의 과도식각에 기인된 동공은 발생되지 않는다.
[발명의 효과]
이상에서 설명한 바와 같이, 본 발명의 반도체 소자의 다층금속배선 제조방법은, 접촉저항을 감소시키고, 아울러, 동공의 발생을 방지하기 때문에, 반도체 소자의 신뢰성 및 제조수율을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (3)
- 소정의 집적층이 형성된 반도체 기판 상에 제 1 절연막, 도전막 및 비반사용 TiN막을 순차적으로 형성하는 단계; 상기 비반사용 TiN막 및 도전막을 패터닝하여 하부 금속배선을 형성하는 단계; 패터닝된 비반사용 TiN막의 중심부 상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 마스크로해서 노출된 비반사용 TiN막 부분과 그 하부의 하부 금속배선 부분의 일부 두께를 식각하여, 돌출부를 갖는 하부 금속배선을 형성하는 단계; 상기 감광막 패턴을 도포 방지막으로 하여, 전체 상부에 상기 감광막 패턴의 상부 표면 보다 낮은 높이로 액상 산화막을 도포하는 단계; 상기 하부 금속배선의 돌출부 상에 잔류되어 있는 비반사용 TiN막이 제거될 때까지, 상기 감광막 패턴과 액상 산화막을 동일한 식각율로 에치백하는 단계; 전체 상부에 평탄화막을 형성하는 단계; 상기 평탄화막에 하부 금속배선의 돌출부를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 텅스텐 플러그를 형성하는 단계; 및 상기 평탄화막 상에 상기 텅스텐 플러그와 콘택되는 상부 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다층금속배선 제조방법.
- 제 1 항에 있어서, 상기 텅스텐 플러그를 형성하기 전에, 콘택홀 내벽에 장벽금속막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 다층금속배선 제조방법.
- 제 1 항에 있어서, 상기 평탄화 산화막은 플라즈마 보조 TEOS막이고, 5,000~7,000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 다층 금속배선 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022853A KR100230730B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체 소자의 다층금속배선 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022853A KR100230730B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체 소자의 다층금속배선 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006123A KR980006123A (ko) | 1998-03-30 |
| KR100230730B1 true KR100230730B1 (ko) | 1999-11-15 |
Family
ID=19462827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960022853A KR100230730B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체 소자의 다층금속배선 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100230730B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000028094A (ko) * | 1998-10-30 | 2000-05-25 | 김영환 | 반도체 장치의 배선 형성방법 |
| KR100650535B1 (ko) | 2003-07-30 | 2006-11-27 | 세이코 엡슨 가부시키가이샤 | 다층 배선 구조 형성 방법 및 다층 배선 기판 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371835B1 (ko) * | 2001-01-12 | 2003-02-12 | 동부전자 주식회사 | 반도체 장치의 배선 제조 방법 |
| KR100861838B1 (ko) * | 2006-12-28 | 2008-10-07 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성 방법 |
-
1996
- 1996-06-21 KR KR1019960022853A patent/KR100230730B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000028094A (ko) * | 1998-10-30 | 2000-05-25 | 김영환 | 반도체 장치의 배선 형성방법 |
| KR100650535B1 (ko) | 2003-07-30 | 2006-11-27 | 세이코 엡슨 가부시키가이샤 | 다층 배선 구조 형성 방법 및 다층 배선 기판 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006123A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100230730B1 (ko) | 반도체 소자의 다층금속배선 제조방법 | |
| KR19980020482A (ko) | 반도체 장치의 배선구조 및 방법 | |
| JP3815889B2 (ja) | 多層配線の形成方法 | |
| KR100514523B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100226258B1 (ko) | 다층 금속 배선 형성 방법 | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| KR100521453B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| KR100313604B1 (ko) | 반도체장치의 절연층 평탄화 방법 | |
| KR100226786B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100393966B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR20010065145A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100607753B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| KR100579856B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR20010068729A (ko) | 커패시터 제조방법 | |
| KR100576414B1 (ko) | 반도체 소자의 랜딩 비아 제조 방법 | |
| KR100443522B1 (ko) | 반도체소자의제조방법 | |
| KR101068142B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR100198653B1 (ko) | 반도체 소자의 금속배선방법 | |
| KR100279048B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| KR100356482B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR20010112688A (ko) | 메탈 배선 형성 방법 | |
| KR19980058406A (ko) | 반도체 소자의 다층 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050718 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |