KR100226258B1 - 다층 금속 배선 형성 방법 - Google Patents
다층 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100226258B1 KR100226258B1 KR1019960077729A KR19960077729A KR100226258B1 KR 100226258 B1 KR100226258 B1 KR 100226258B1 KR 1019960077729 A KR1019960077729 A KR 1019960077729A KR 19960077729 A KR19960077729 A KR 19960077729A KR 100226258 B1 KR100226258 B1 KR 100226258B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal
- aluminum alloy
- forming
- metal wiring
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 68
- 239000002184 metal Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims description 29
- 239000010410 layer Substances 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 229910001092 metal group alloy Inorganic materials 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 다층 금속 배선에서 상·하부 금속 배선 사이의 전기적 연결 통로인 비아홀의 에스펙트 비 증가에 기인된 비아홀 매립 특성 저하를 방지하기 위하여, 하부 금속 배선 상에 상기 비아홀 대신에 금속 합금막으로 이루어진 금속 폴을 형성하여 상부 금속 배선과 접속시킴으로써, 다층 금속 배선 고정을 단순화시킬 수 있으며, 상·하부 금속 배선을 완전하게 접속시킬수 있다.
Description
도 1a 및 도 1b 는 종래 기술에 따른 다층 금속 배선 형성 방법을 설명하기 위한 공정 단면도
도 2a 내지 도 2e 는 본 발명에 따른 다층 금속 배선 형성을 설명하기 위한 공정 단면도.
도면의 주요 부분에 대한 부호의 설명
11 : 반도체 기판 12 : 제 1 층간 절연막
13 : 제 1 알루미늄 합금막 14 : TiN막
15 : 제 2 알루미늄 합금막 15' : 금속 폴
16 : 제 1 감광막 패턴 17 : 제 2 감광막 패턴
18 : 제 2 층간 절연막 19 : 제 3 알루미늄 합금막
20 : 제 2 층간 절연막 21 : 제 4 알루미늄 합금막
본 발명은 다층 금속 배선 형성 방법에 관한 것으로, 특히, 다층 금속 배선에서 금속 배선들 사이를 접속시키기 위한 비아홀 형성 방법에 관한 것이다.
최근, 반도체 소자의 고집적화 경향으로 배선 설계가 자유롭고 용이하며 배선저항 및 전류용량등의 설정을 여유있게 할 수 있는 다층 금속 배선 기술에 rhks한 연구가 활발히 진행되고 있다.
한편, 다층 금속 배선에서 금속 배선간은 비아홀에 의하여 전기적으로 상호 접속되며, 이러한 금속 배선간의 전기적 접속 통로인 비아홀의 크기는 약 0.5㎛이하로 축소되었으며, 비아홀 자체의 크기와 주변 배선과의 간격이 감소되어 콘택홀의 지름과 깊이의 비인 에스펙트 비(aspect ratio)가 증가된다는 것은 주지의 사실이다.
종래 기술에 따른 다층 금속 배선 형성 방법을 도 1a 및 도 1b 를 참조하여 설명하면 다음과 같다.
도 1a 를 참조하면, 소정의 트랜지스터(도시되지 않음)가 구비된 반도체 기판(1)상에 하부 금속 배선(2)을 형성한 후에, 전체 상부에 층간 절연막(3)을 형성한다. 사진 식각 공정으로 상기 층간 절연막(3)을 식각하여 하부 금속 배선(2)과 이후에 형성될 상부 금속 배선과의 접속 통로인 비아홀(4)을 형성한다.
도 1b 를 참조하면, 전체 상부에 소정 두께의 장벽 금속막(5)을 형성하고, 상기 비아홀(4)이 완전히 매립되도록 금속막(6)을 증착한다. 그리고 나서, 상기 금속막(6) 및 장벽 금속막(5)을 사진식각하여 비아홀을 통하여 상기 하부 금속 배선(2)과 상호 접속되는 상부 금속배선(6')을 형성한다.
[발명이 이루고자 하는 기술적 과제]
그러나, 상기와 같은 종래 기술은, 소자의 고집적화에 따른 비아홀의 에스펙트 비 증가로 인하여, 장벽 금속막이 비아홀 내벽에 균일하게 증착되지 못함으로써, 결국, 비아홀 내에 상부 금속 배선을 형성하기 위한 금속막이 완전하게 매립되지 못하는 문제점이 있으며, 또한, 다층 금속 배선을 형성하기 위한 공정이 복잡하기 때문에 공정상의 결함이 발생될 수 있고, 제조 비용도 많이 드는 문제점이 있었다.
따라서, 본 발명은 상·하부 금속 배선을 상호 접속하기 위한 비아홀 대신에 하부 금속 배선 상에 금속 폴을 형성하여 상부 금속 배선과 상호 접속함으로써, 다층 금속 배선의 신뢰성 향상 및 공정을 단순화시킬 수 있는 다층 금속 배선 형성 방법을 제공하는 것을 목적으로 한다.
[발명의 구성 및 작용]
상기와 같은 목적은, 소정의 트랜지스터 및 제 1 층간 절연막이 형성된 반도체 기판을 제공하는 단계; 상기 제 1 층간 절연막상에 제 1 알루미늄 합금막, TiN 막 및 제 2 알루미늄 합금막을 순차적으로 형성하는 단계; 상기 제 2 알루미늄 합금막 상에 금속 배선을 형성하기 위한 제 1 감광막 패턴을 형성하는 단계; 상기 제 1 감광막 패턴의 형태로 상기 제 2 알루미늄 합금막, TiN막 및 제 1 알루미늄 합금막을 식각하여 금속 배선을 형성하는 단계; 상기 제 2 알루미늄 합금막이 노출되도록 상기 제 1 감광막 패턴을 제거하는 단계; 상기 노출된 제 2 알루미늄 합금막 상에 금속 폴을 형성하기 위한 제 2 감광막 패턴을 형성하는 단계; 상기 노출된 제 2 알루미늄 합금막을 식각하여 금속 폴을 형성하는 단계; 상기 제 2 감광막 패턴을 제거하는 단계; 전체 상부에 제 2 층간 절연막을 형성하는 단계; 및 상기 금속 폴이 노출되도록 상기 제 2 층간 절연막을 평탄화시키는 단계를 포함하는 것을 특징으로 하는 본 발명에 따른 다층 금속 배선 형성 방법에 의하여 달성된다.
본 발명에 따르면, 비아홀 대신에 금속 폴을 이용하여 상·하부 금속 배선사이를 상호 접속함으로써, 공정의 단순화 및 다층 금속 배선의 신뢰성을 향상시킬수 있다.
[실시예]
이하, 도 2a 내지 도 2e 를 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 2a 를 참조하면, 트랜지스터(도시되지 않음)가 구비된 반도체 기판(11)상에 제 1 층간 절연막(12)을 형성하고, 그 상부에 제 1 알루미늄 합금막(13), TiN막(14) 및 제 2 알루미늄 합금막(15)을 순차적으로 형성한다. 상기에서, TiN막(14) 대신에 Ti막을 형성하여도 동일한 효과를 얻을 수 있다.
도 2b 를 참조하면, 상기 제 2 알루미늄 합금막(15) 상에 금속 배선을 한정하기 위한 제 1 감광막 패턴(16)을 형성하고, 상기 제 1 감광막 패턴(16)을 식각 마스크로 하는 플라즈마 식각 공정으로 상기 제 2 알루미늄 합금막(15), 제 1 TiN막(14)및 제 1 알루미늄 합금막(13)을 식각하여 하부 금속 배선을 형성한다.
도 2c 를 참조하면, 상기 제 1 감광막 패턴(16)은 제거하고, 노출된 제 2 알루미늄 합금막(15)상에 금속 폴을 형성하기 위한 제 2 감광막 패턴(17)을 형성한다. 이어서, 상기 제 2 감광막 패턴(17)을 식각 마스크로 하는 플라즈마 식각 공정을 실시하여 상기 TiN막(14)을 노출시킨다. 이때, 제 2 감광막 패턴(17)에 의해 제거되지 않은 제 2 알루미늄 합금막(15)을 금속 폴(15')로써 사용한다.
도 2d 를 참조하면, 상기 제 2 감광막 패턴(17)을 제거한 후, 전체 상부에 제 2 층간 절연막(18)을 증착하고, 화학기계적 연마법(chemical mechanical polishing)으로 금속 폴(15')이 노출되도록 상기 제 2 층간 절연막(18)을 평탄화시킨다.
도 2e 를 참조하면, 상기 금속 폴(15')에 의해 하부 금속 배선과 접속되는 상부 금속 배선을 형성하기 위하여 전체 상부에 제 3 알루미늄 합금막(19)을 형성하고, 그 상부에 제 2 TiN막(20)및 제 4 알루미늄 합금막(21)을 적층한다.
이후, 상기와 동일한 방법으로 공정을 진행하여 2층 이상의 다층 금속 배선을 형성한다.
[발명의 효과]
이상에서와 같이, 본 발명의 다층 금속 배선 형성 방법은 상·하부 금속 배선을 접속하는 통로인 비아홀 대신에 금속 폴을 사용함으로써, 공정의 간소화 및 다층 금속 배선의 신뢰성을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하 , 특허 청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (5)
- 소정의 트랜지스터 및 제 1 층간 절연막이 형성된 반도체 기판을 제공하는 단계;상기 제 1 층간 절연막 상에 제 1 알루미늄 합금막, TiN막 및 제 2 알루미늄 합금막을 순차적으로 형성하는 단계; 상기 제 2 알루미늄 합금막 상에 금속 배선을 형성하기 위한 제 1 감광막 패턴을 형성하는 단계; 상기 제 1 감광막 패턴의 형태로 상기 제 2 알루미늄 합금막, TiN막 및 제 1 알루미늄 합금막을 식각하여 금속 배선을 형성하는 단계; 상기 제 2 알루미늄 합금막이 노출되도록 상기 제 1 감광막 패턴을 제거하는 단계; 상기 노출된 제 2 알루미늄 합금막 상에 금속 폴을 형성하기 위한 제 2 감광막 패턴을 형성하는 단계; 상기 노출된 제 2 알루미늄 합금막을 식각하여 금속을 형성하는 단계; 상기 제 2 감광막 패턴을 제거하는 단계; 전체 상부에 제 2 층간 절연막을 형성하는 단계; 및 상기 금속 폴이 노출되도록 상기 제 2 층간 절연막을 평탄화시키는 단계를 포함하는 것을 특징으로 하는 다층 금속 배선 형성 방법.
- 제1항에 있어서, 상기 금속 배선을 형성하기 위한 식각 공정시 TiN막을 식각 저지층으로 사용하는 것을 특징으로 하는 다층 금속 배선 형성 방법.
- 제2항에 있어서, 상기 TiN막 대신에 Ti막을 사용하는 것을 특징으로 하는 다층 금속 배선 형성 방법.
- 제1항에 있어서, 상기 층간 절연막의 평탄화 공정은 화학기계적 연마법으로 실시하는 방법.
- 제4항에 있어서, 상기 화학기계적 연마 공정시 식각 저지층으로서 금속 폴을 사용하는 것을 특징으로 하는 다층 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077729A KR100226258B1 (ko) | 1996-12-30 | 1996-12-30 | 다층 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077729A KR100226258B1 (ko) | 1996-12-30 | 1996-12-30 | 다층 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980058405A KR19980058405A (ko) | 1998-10-07 |
| KR100226258B1 true KR100226258B1 (ko) | 1999-10-15 |
Family
ID=19492669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077729A KR100226258B1 (ko) | 1996-12-30 | 1996-12-30 | 다층 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100226258B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000028094A (ko) * | 1998-10-30 | 2000-05-25 | 김영환 | 반도체 장치의 배선 형성방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680619B1 (ko) * | 2005-10-25 | 2007-02-08 | 삼성전자주식회사 | 공기조화기의 실외기 |
-
1996
- 1996-12-30 KR KR1019960077729A patent/KR100226258B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000028094A (ko) * | 1998-10-30 | 2000-05-25 | 김영환 | 반도체 장치의 배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980058405A (ko) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100226258B1 (ko) | 다층 금속 배선 형성 방법 | |
| KR100230730B1 (ko) | 반도체 소자의 다층금속배선 제조방법 | |
| KR100593126B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100226727B1 (ko) | 배선 형성 방법 | |
| JP3080073B2 (ja) | 半導体装置の製造方法 | |
| KR100591175B1 (ko) | 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법 | |
| KR100368979B1 (ko) | 반도체소자의다층금속배선형성방법 | |
| KR100230733B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| JP2003152074A (ja) | 半導体装置の製造方法 | |
| KR100422912B1 (ko) | 반도체 소자의 접촉부 및 그 형성 방법 | |
| KR100503381B1 (ko) | 반도체 소자의 금속 배선과 그 형성 방법 | |
| US20070148986A1 (en) | Semiconductor device and method for manufacturing same | |
| KR100268810B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100262009B1 (ko) | 반도체장치의 제조 방법 | |
| KR100452315B1 (ko) | 반도체 소자 제조방법 | |
| KR100356788B1 (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| KR100473161B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100265972B1 (ko) | 반도체장치의다층배선형성방법 | |
| KR100440267B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR960014459B1 (ko) | 다층배선 형성방법 | |
| KR20010056822A (ko) | 반도체장치의 배선 및 배선연결부와 그 제조방법 | |
| KR20020086098A (ko) | 다층 배선의 콘택 구조 및 그 형성 방법 | |
| KR19990046867A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20030002246A (ko) | 금속 배선 형성 방법 | |
| KR20060078709A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |