KR100443522B1 - 반도체소자의제조방법 - Google Patents

반도체소자의제조방법 Download PDF

Info

Publication number
KR100443522B1
KR100443522B1 KR1019970027646A KR19970027646A KR100443522B1 KR 100443522 B1 KR100443522 B1 KR 100443522B1 KR 1019970027646 A KR1019970027646 A KR 1019970027646A KR 19970027646 A KR19970027646 A KR 19970027646A KR 100443522 B1 KR100443522 B1 KR 100443522B1
Authority
KR
South Korea
Prior art keywords
film
pattern
metal wiring
forming
insulating
Prior art date
Application number
KR1019970027646A
Other languages
English (en)
Other versions
KR19990003716A (ko
Inventor
권오성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970027646A priority Critical patent/KR100443522B1/ko
Publication of KR19990003716A publication Critical patent/KR19990003716A/ko
Application granted granted Critical
Publication of KR100443522B1 publication Critical patent/KR100443522B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 비저항이 낮고 전기 전도 특성이 우수한 물질을 건식 식각으로 패터닝하지 않으면서, 고집적화에 대응하는 금속 배선을 용이하게 형성할 수 있는 반도체 소자의 제조방법을 제공한다.
본 발명에 따른 반도체 소자의 금속 배선은 다음과 같이 형성된다. 먼저, 도전층 패턴이 형성된 반도체 기판이 제공되고, 기판 상에 평탄화된 제 1 절연막이 형성된 다음, 제 1 절연막 상에 소정 두께의 제 2 절연막이 형성된다. 그런 다음, 도전층 패턴의 소정 부분이 노출되도록 제 2 및 제 1 절연막이 식각되어 콘택홀이 형성되고, 콘택홀 양 측의 제 2 절연막이 식각되어 소정의 라인 패턴홀이 형성된다. 그 후, 라인 패턴홀과 콘택홀 내에 금속 배선 물질막이 충전되어 상기 도전층 패턴과 콘택하는 금속 배선이 형성된다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 금속 배선 형성방법에 관한 것이다.
최근 반도체 소자의 제조 기술이 향상되면서 고집적화와 고속화가 급속히 진행되고 있으며, 이에 따라 배선 설계가 자유롭고 배선 저항 및 전류 용량 등의 설정을 여유롭게 할 수 있는 배선 기술에 관한 연구가 활발히 진행되고 있다.
종래의 반도체 소자의 금속 배선 형성방법을 도 1A 및 도 1B를 참조하여 설명한다. 먼저, 도 1A에 도시된 바와 같이, 반도체 기판(1) 상에 제 1 도전층 패턴(2)이 형성되고, 도시되진 않았지만 제 1 산화막(3)에 구비된 콘택홀을 통하여 기판(1)과 콘택된 제 2 도전층 패턴(4)이 제 1 산화막(3) 상에 형성된다. 그런 다음, 기판 전면에 제 2 산화막(5)이 형성되고, 제 1 및 제 2 도전층 패턴(2, 4) 및 기판(1)이 소정 부분 노출되도록 제 2 및 제 1 산화막(5, 3)이 식각되어 콘택홀이 형성된다. 상기 콘택홀에 매립되도록 제 2 산화막(2) 상에, 건식 식각이 용이한 금속 배선 물질막(6)로서, 알루미늄막 또는 텅스텐막이 증착된다. 그 후, 금속 배선 물질막(6) 상에 포토리소그라피에 의해 소정의 마스크 패턴(7)이 형성된다.
도 1B에 도시된 바와 같이, 마스크 패턴(7)을 이용한 건식 식각 공정에 의해, 금속 배선 물질막(6)이 식각되어, 금속 배선(6a∼6f)이 형성된다.
상기한 바와 같이, 종래에는 건식 식각에 의해 금속 배선 물질막이 식각되어 금속 배선이 형성되었다. 그러나, 건식 식각이 용이한 알루미늄막과 텅스텐막은 비저항이 높은 단점이 있다. 이에 대하여, 비저항이 낮고 전기 전도 특성이 우수한 금속 배선 물질로서, 백금, 구리 및 금 등의 물질의 사용이 검토되고 있으나, 이러한 물질은 건식 식각에 사용되는 불소 및 염소가 함유된 개스에 의해 식각되지 않기 때문에, 금속 배선 물질로 사용되기가 어렵다. 따라서, 종래에는 이러한 물질을 배선 물질로 사용하기 위하여, 건식 식각시 아르곤 개스를 다량 함유시켜서, 스퍼터링 효과를 이용함으로써, 식각을 진행하기도 하였다. 그러나, 이러한 방법 역시 반도체 소자의 고집적화에 따른 선폭을 갖는 배선을 형성하기가 어렵다.
이에, 본 발명은 상기한 문제점을 감안하여 창출된 것으로서, 비저항이 낮고 전기 전도 특성이 우수한 물질을 건식 식각으로 패터닝하지 않으면서, 고집적화에 대응하는 금속 배선을 용이하게 형성할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
도 1A 및 도 1B는 종래의 반도체 소자의 금속 배선 형성방법을 나타낸 단면도.
도 2A 내지 도 2I는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 나타낸 단면도.
*도면의 주요 부분에 대한 부호의 설명
11 : 반도체 기판
12, 14 : 제 1 및 제 2 도전층 패턴
13, 15, 16 : 제 1, 제 2, 제 3 산화막
17 : 마스크 패턴 18a, 18b, 18c : 콘택홀
19 : 감광막 20a∼20f : 라인 패턴홀
21 : 금속 배선 물질막 22a∼22f : 금속 배선
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선은 다음과 같이 형성된다. 먼저, 도전층 패턴이 형성된 반도체 기판이 제공되고, 기판 상에 평탄화된 제 1 절연막이 형성된 다음, 제 1 절연막 상에 소정 두께의 제 2 절연막이 형성된다. 그런 다음, 도전층 패턴의 소정 부분이 노출되도록 제 2 및 제 1 절연막이 식각되어 콘택홀이 형성되고, 1차 콘택홀 양 측의 제 2 절연막이 식각되어 라인 패턴홀이 형성된다. 그 후 , 콘택홀 및 라인 패턴홀 내에 금속 배선 물질이 충전되어 도전층 패턴과 콘택하는 금속 배선이 형성된다.
이때, 라인 패턴홀은 콘택홀에 매립되도록 제 2 절연막 상에 감광막이 도포되고, 감광막이 노광 및 현상되어 콘택홀을 충전시킴과 더불어 콘택홀 양 측의 제 2 절연막 상에 소정의 배선 패턴 형태로 패터닝된 감광막 패턴이 형성된 다음, 감광막 패턴을 마스크로하여 상기 노출된 제 2 절연막이 식각된 후, 감광막 패턴이제거됨으로써 형성된다.
상기한 본 발명에 의하면, 감광막 및 절연막에 의해 금속 배선 패턴의 형태로 홀이 형성된 후, 금속 배선 물질에 의해 홀이 충전되어 하부의 도전층 패턴과 콘택하는 금속 배선이 형성된다. 이에 따라, 비저항이 낮고 전기 전도 특성이 우수한 반면 건식 식각 공정 때문에 금속 배선 물질로 사용되는 것이 적합하지 않았던 금속들이, 용이하게 이용될 수 있다.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2A 내지 도 2I는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 나타낸 단면도이다.
먼저, 도 2A에 도시된 바와 같이, 제 1 도전층 패턴(12)이 형성된 반도체 기판(11) 상에 제 1 산화막(13)이 형성되고, 도시되진 않았지만 제 1 산화막(13)에 구비된 콘택홀을 통하여 기판(11)과 콘택된 제 2 도전층 패턴(14)이 제 1 산화막(13)상에 형성된다. 그런 다음, 기판 전면에 층간 절연을 위한 제 2 산화막(15)이 두껍게 증착된다.
도 2B에 도시된 바와 같이, 화학 기계 연마(Chemical Mechanical Polishing ; CMP) 기술에 의해, 제 2 산화막(15)이 연마되어, 단차가 제거됨으로써, 표면이 평탄화된다. 그리고 나서, 연마된 제 2 산화막(15) 상에 제 3 산화막(16)이 형성된다. 이때, 제 3 산화막(16)은 실리콘 리치 옥사이드막, 옥시 나이트라이드막, O3-TEOS막 및 SOG막 중 선택되는 막으로 형성된다. 또한, 제 3 산화막(16)은 이후 배선 형성을 위한 금속 배선 물질막의 형성 높이보다 높게 형성되되, CMP 공정을 감안하여, 최소한 금속 배선 물질막 높이의 50% 이상 높도록 한다.
도 2C에 도시된 바와 같이, 제 3 산화막(16) 상에 포토리소그라피에 의해 소정의 형태로 패터닝된 마스크 패턴(17)이 형성된다. 그런 다음, 도 2D에 도시된 바와 같이, 마스크 패턴(17)을 이용한 건식 식각에 의해, 제 3, 제 2 및 제 1 산화막(16, 15, 13)이 식각되어, 제 1 및 제 2 도전층 패턴(12, 14)과 기판(11)의 소정 부분이 노출됨으로써, 콘택홀(18a, 18b, 18c)이 형성된다. 이때, 건식식각은 CF4, C2F6, CHF3, C4F8, C3F8, CHF3, O2등의 개수가 혼합된 개스를 이용하여 진행된다. 그리고나서, 공지된 방법에 의해 마스크 패턴(17)이 제거된다.
도 2E에 도시된 바와 같이, 콘택홀(18a, 18b, 18c)에 매립되도록, 제 3 산화막(16) 상에 감광막(19)이 도포된다. 그런 다음, 포토리소그라피에 의해 감광막(19)이 노광 및 현상된다. 이에 따라, 도 2F에 도시된 바와 같이, 콘택홀(18a, 18b, 18c)을 충전시킴과 더불어 콘택홀(18a, 18b, 18c) 양측의 제 3 산화막(16) 상에서 소정의 형태로 패터닝된 감광막 패턴(19-1)이 형성된다.
도 2G에 도시된 바와 같이, 감광막 패턴(19-1)을 식각 마스크로 이용하는 건식 식각에 의해, 제 3 산화막(16)이 식각된다. 이때, 건식 식각은 CF4, C2F6, CHF3, C4F8, C3F8, CHF3, O2등의 개수가 혼합된 개스를 이용하여 진행된다. 그런 다음, 공지된 방법에 의해, 감광막 패턴(19-1)이 제거됨으로써, 금속 배선 패턴 형태의 라인 패턴홀(20a∼20f)이 형성되고, 콘택홀(18a, 18b, 18c)이 다시 노출된다.
도 2H에 도시된 바와 같이, 라인 패턴홀(20a∼20f) 및 콘택홀(18a, 18b, 18c)을 충전시키도록 제 3 산화막(16) 상에 금속 배선 물질막(21)이 형성된다. 이때, 금속 배선 물질막(21)은 건식식각에 의해 식각되지 않지만, 비저항이 낮고 전기 전도 특성이 우수한 백금, 구리, 금 등의 금속막으로 형성될 수 있을 뿐만 아니라, 알루미늄 또는 텅스텐으로도 형성될 수 있다. 그런 다음, 도 2I에 도시된 바와 같이, 금속 배선 물질막(21)이 제 3 산화막(16)에 의해 서로 분리되도록 CMP 기술에 의해 연마됨으로써, 금속 배선(22a∼22f)이 형성된다.
상기 실시예에 의하면, 감광막 및 산화막에 의해 금속 배선 패턴의 형태로 홀이 형성된 후, 금속 배선 물질에 의해 홀이 충전되어 하부의 도전층 패턴과 콘택하는 금속 배선이 형성된다. 이에 따라, 금속 배선을 패터닝하기 위한 건식 식각 공정이 진행되지 않기 때문에, 비저항이 낮고 전기 전도 특성이 우수한 반면 건식 식각 공정 때문에 금속 배선 물질로 사용되는 것이 적합하지 않았던 금속들이, 용이하게 이용될 수 있다. 뿐만 아니라, 이러한 물질에 의해 금속 배선이 형성됨에 따라, 배선의 전기 전도 특성이 향상되고, 반도체 소자의 동작 속도가 증가하게 된다. 따라서, 반도체 소자의 특성 및 신뢰성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (7)

  1. 도전층 패턴이 형성된 반도체 기판을 제공하는 단계;
    상기 기판 상에 평탄화된 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막 상에 소정 두께의 제 2 절연막을 형성하는 단계;
    상기 도전층 패턴의 소정 부분이 노출되도록 제 2 및 제 1 절연막을 건식식각하여 콘택홀을 형성하는 단계;
    상기 결과물 전면에 감광막을 도포시켜 상기 콘택홀 내부를 충전시키고 나서, 상기 감광막을 노광 및 현상하여 상기 콘택홀 내부를 충전시킴과 더불어 상기 콘택홀의 양측의 제 2절연막 위에 소정 형상의 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 마스크로 하고 상기 콘택홀 양측의 제 2 절연막을 건식 식각하여 소정의 라인 패턴홀을 형성하는 단계;
    상기 감광막패턴을 제거하는 단계;
    상기 구조 전면에 도전층을 금속배선물질막을 형성시켜 상기 콘택홀 및 라인 패턴홀을 충전시키는 단계;및
    상기 제 2절연막의 표면이 노출되도록 상기 금속배선물질막을 화학 기계 연마 기술로 전면식각하여 상기 도전층 패턴과 콘택되는 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 절연막을 형성하는 단계는
    상기 기판 상에 제 1 절연막을 증착하는 단계와 상기 제 1 절연막을 화학기계 연마기술에 의해 전면 식각하여 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 제 2 절연막은 산화막인 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 3 항에 있어서, 상기 산화막은 실리콘 리치 옥사이드막, 옥시 나이트라이드막, O3-TEOS막 및 SOG막 중 선택되는 막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1항에 있어서, 상기 건식식각은 CF4, C2F6, CHF3, C4F8, C3F8, CHF'3, O2등의 개수가 혼합된 개스를 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 1 항에 있어서, 상기 제 2절연막은 상기 금속배선물질층의 형성 높이보다 높게 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 6 항에 있어서, 상기 금속배선물질층은 백금, 구리, 금, 알루미늄, 텅스텐중 선택되는 금속으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019970027646A 1997-06-26 1997-06-26 반도체소자의제조방법 KR100443522B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027646A KR100443522B1 (ko) 1997-06-26 1997-06-26 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027646A KR100443522B1 (ko) 1997-06-26 1997-06-26 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR19990003716A KR19990003716A (ko) 1999-01-15
KR100443522B1 true KR100443522B1 (ko) 2004-10-26

Family

ID=37357664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027646A KR100443522B1 (ko) 1997-06-26 1997-06-26 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100443522B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778869A (ja) * 1993-06-30 1995-03-20 Kawasaki Steel Corp 半導体装置及びその製造方法
JPH07122637A (ja) * 1993-10-25 1995-05-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5578523A (en) * 1995-02-24 1996-11-26 Motorola, Inc. Method for forming inlaid interconnects in a semiconductor device
KR970052198A (ko) * 1995-12-05 1997-07-29 김광호 랜딩 패드 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778869A (ja) * 1993-06-30 1995-03-20 Kawasaki Steel Corp 半導体装置及びその製造方法
JPH07122637A (ja) * 1993-10-25 1995-05-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5578523A (en) * 1995-02-24 1996-11-26 Motorola, Inc. Method for forming inlaid interconnects in a semiconductor device
KR970052198A (ko) * 1995-12-05 1997-07-29 김광호 랜딩 패드 형성방법
KR0183764B1 (ko) * 1995-12-05 1999-04-15 김광호 랜딩 패드 형성방법

Also Published As

Publication number Publication date
KR19990003716A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
JP3377375B2 (ja) 自己整合メタラジ
KR0184158B1 (ko) 반도체장치의 자기 정합정 금속 배선 형성 방법
KR19990030228A (ko) 금속층과 유기체 금속간 유전체층을 제공하기 위한 이중 다마스크식 가공 방법
US6054389A (en) Method of forming metal conducting pillars
KR100393967B1 (ko) 반도체 소자의 금속배선 형성방법
KR100443522B1 (ko) 반도체소자의제조방법
CN211350636U (zh) 半导体器件
KR100230730B1 (ko) 반도체 소자의 다층금속배선 제조방법
KR0179838B1 (ko) 반도체 소자의 절연막 구조 및 절연막 평탄화 방법
JPH11186274A (ja) デュアル・ダマスク技術
KR100524907B1 (ko) 반도체장치의 금속배선 형성방법
KR100249389B1 (ko) 비아 홀의 형성 방법
KR20030089569A (ko) 엠아이엠 캐패시터 형성방법
KR100393966B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100579856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100318271B1 (ko) 반도체 소자의 금속배선 형성방법
KR20010068729A (ko) 커패시터 제조방법
KR970003718B1 (ko) 금속배선 형성방법
KR20030049029A (ko) 반도체 소자 제조 방법
KR0151054B1 (ko) 반도체 장치의 층간접속방법
KR20030002238A (ko) 감광막 스페이서를 이용한 듀얼 다마신 패턴 형성방법
KR100602123B1 (ko) 다층 배선을 구비한 반도체 소자 및 그 제조방법
KR20030080311A (ko) 반도체 소자의 스크래치 결함 방지 방법
KR20030096484A (ko) 반도체 소자의 듀얼 다마신 공정에 의한 금속 배선 구조및 그 제조 방법
KR20010008605A (ko) 반도체장치의 다층 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee