JPH07122637A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07122637A JPH07122637A JP26627493A JP26627493A JPH07122637A JP H07122637 A JPH07122637 A JP H07122637A JP 26627493 A JP26627493 A JP 26627493A JP 26627493 A JP26627493 A JP 26627493A JP H07122637 A JPH07122637 A JP H07122637A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- wiring
- forming
- contact
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 マスク上でのマージンを必要としないコンタ
クト及び配線の形成方法を提供する。 【構成】 ｐ型半導体基板１上に第１の絶縁膜２を形成
後、第１配線用レジストパターン３を形成する。次にレ
ジストパターン３の形成領域以外の領域に第２の絶縁膜
４を選択的に成長させる。その後前記レジストパターン
を除去後、配線形成領域を規定する溝部を形成する。次
に第１の配線材料を堆積した後、溝部以外の第１の配線
材料を除去して第１の配線６を形成する。次に、第１の
配線６上のコンタクト窓形成領域にコンタクト用レジス
トパターン７を形成した後、該レジストパターンをマス
クに第３の絶縁膜を選択成長させる。レジストパターン
７を除去後、第２配線用レジストパターン９を形成す
る。次に該レジストパターン９をマスクに第４の絶縁膜
１０を選択成長させた後、レジストパターンを除去して
コンタクト窓と第２配線用溝部を形成する。
クト及び配線の形成方法を提供する。 【構成】 ｐ型半導体基板１上に第１の絶縁膜２を形成
後、第１配線用レジストパターン３を形成する。次にレ
ジストパターン３の形成領域以外の領域に第２の絶縁膜
４を選択的に成長させる。その後前記レジストパターン
を除去後、配線形成領域を規定する溝部を形成する。次
に第１の配線材料を堆積した後、溝部以外の第１の配線
材料を除去して第１の配線６を形成する。次に、第１の
配線６上のコンタクト窓形成領域にコンタクト用レジス
トパターン７を形成した後、該レジストパターンをマス
クに第３の絶縁膜を選択成長させる。レジストパターン
７を除去後、第２配線用レジストパターン９を形成す
る。次に該レジストパターン９をマスクに第４の絶縁膜
１０を選択成長させた後、レジストパターンを除去して
コンタクト窓と第２配線用溝部を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法の
中でも特に微細なコンタクト及び配線の形成方法に関す
る。
中でも特に微細なコンタクト及び配線の形成方法に関す
る。
【０００２】
【従来の技術】従来のコンタクト及び配線の形成方法
は、フォトリソ工程によるレジストパターンの形成と前
記レジストパターンをマスクとしたエッチングにより第
１配線パターンを形成後、前記第１配線パターン上に絶
縁膜を形成した後、フォトリソ工程によってコンタクト
窓をエッチング開口後、第２の配線パターンをやはりフ
ォトリソ工程でエッチングして形成していた。従って、
各フォトリソ工程の寸法ばらつきとアライメントばらつ
き及びコンタクトエッチングと配線パターンのエッチン
グ時の寸法変化量を考慮してコンタクト部分の配線パタ
ーンをコンタクト窓に対して太らせる必要があった。
は、フォトリソ工程によるレジストパターンの形成と前
記レジストパターンをマスクとしたエッチングにより第
１配線パターンを形成後、前記第１配線パターン上に絶
縁膜を形成した後、フォトリソ工程によってコンタクト
窓をエッチング開口後、第２の配線パターンをやはりフ
ォトリソ工程でエッチングして形成していた。従って、
各フォトリソ工程の寸法ばらつきとアライメントばらつ
き及びコンタクトエッチングと配線パターンのエッチン
グ時の寸法変化量を考慮してコンタクト部分の配線パタ
ーンをコンタクト窓に対して太らせる必要があった。
【０００３】そこで、この配線パターンを太らせる必要
の無いいわゆるマージンフリーコンタクトプロセスがい
くつか提案されているが、その一つに特開平４−３１２
９２２号公報に開示された半導体装置の製造方法があ
る。
の無いいわゆるマージンフリーコンタクトプロセスがい
くつか提案されているが、その一つに特開平４−３１２
９２２号公報に開示された半導体装置の製造方法があ
る。
【０００４】この半導体装置の製造方法を図７を基に説
明すると、図７（ａ）に示す様に第１の配線６上に開口
したコンタクト窓１１内に埋め込み導電膜３０を形成
し、図７（ｂ）に示すように第２配線用のレジストパタ
ーン９を形成後、前記レジストパターン９以外の下層の
第２の絶縁膜３上に第３の絶縁膜８を堆積させた後、当
該レジストパターン９を除去して溝状の配線形成領域を
形成させた後、図７（ｃ）のように当該溝状の配線領域
内に第２の配線１２を形成するものである。
明すると、図７（ａ）に示す様に第１の配線６上に開口
したコンタクト窓１１内に埋め込み導電膜３０を形成
し、図７（ｂ）に示すように第２配線用のレジストパタ
ーン９を形成後、前記レジストパターン９以外の下層の
第２の絶縁膜３上に第３の絶縁膜８を堆積させた後、当
該レジストパターン９を除去して溝状の配線形成領域を
形成させた後、図７（ｃ）のように当該溝状の配線領域
内に第２の配線１２を形成するものである。
【０００５】
【発明が解決しようとする課題】しかしながら従来の半
導体装置の製造方法では、上述したようにコンタクト部
に埋め込み導電膜を形成する必要があるため、後の第２
の配線形成のための配線材料の埋め込みとあわせて２回
の導電膜の埋め込み工程が必要である。
導体装置の製造方法では、上述したようにコンタクト部
に埋め込み導電膜を形成する必要があるため、後の第２
の配線形成のための配線材料の埋め込みとあわせて２回
の導電膜の埋め込み工程が必要である。
【０００６】また、上記従来技術ではコンタクト窓と第
２の配線とはマージンフリーで形成可能だが、第１の配
線に対するコンタクト窓の開口工程は従来通りのマージ
ンを必要とする。
２の配線とはマージンフリーで形成可能だが、第１の配
線に対するコンタクト窓の開口工程は従来通りのマージ
ンを必要とする。
【０００７】本発明は上記問題点に鑑み、より微細なコ
ンタクト及び配線をマージンフリーで形成可能とし、し
かも少ない工程で制御性良く形成する半導体装置の製造
方法を提供するものである。
ンタクト及び配線をマージンフリーで形成可能とし、し
かも少ない工程で制御性良く形成する半導体装置の製造
方法を提供するものである。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の第１の半導体装置の形成方法は、半導体装
置において第１の導電層を形成する工程と、前記第１の
導電層上の一部を少なくとも含む領域に第１のレジスト
パターンを形成する工程と、前記第１のレジストパター
ンで覆われていない領域に第１の絶縁膜を選択的に形成
する工程と、前記第１のレジストパターンを除去後、前
記第１のレジストパターンを除去した領域を少なくとも
含む領域に第２のレジストパターンを形成する工程と、
前記第２のレジストパターンで覆われていない領域に第
２の絶縁膜を選択的に形成する工程と、前記第２のレジ
ストパターンを除去することにより形成した開口部に第
２の導電層を埋め込む工程とを具備する。
めに本発明の第１の半導体装置の形成方法は、半導体装
置において第１の導電層を形成する工程と、前記第１の
導電層上の一部を少なくとも含む領域に第１のレジスト
パターンを形成する工程と、前記第１のレジストパター
ンで覆われていない領域に第１の絶縁膜を選択的に形成
する工程と、前記第１のレジストパターンを除去後、前
記第１のレジストパターンを除去した領域を少なくとも
含む領域に第２のレジストパターンを形成する工程と、
前記第２のレジストパターンで覆われていない領域に第
２の絶縁膜を選択的に形成する工程と、前記第２のレジ
ストパターンを除去することにより形成した開口部に第
２の導電層を埋め込む工程とを具備する。
【０００９】第２の半導体装置の製造方法は、半導体装
置において第１の導電層を形成する工程と、前記第１の
導電層上の一部を少なくとも含む領域に第１のレジスト
パターンを形成する工程と、前記第１のレジストパター
ンで覆われていない領域に第１の絶縁膜を選択的に形成
する工程と、前記第１のレジストパターンを除去せず
に、前記第１のレジストパターンを含む領域に第２のレ
ジストパターンを形成する工程と、前記第１及び第２の
レジストパターンで覆われていない領域に第２の絶縁膜
を選択的に形成する工程と、前記第１及び第２のレジス
トパターンを除去することにより形成した開口部に第２
の導電層を埋め込む工程とを具備する。
置において第１の導電層を形成する工程と、前記第１の
導電層上の一部を少なくとも含む領域に第１のレジスト
パターンを形成する工程と、前記第１のレジストパター
ンで覆われていない領域に第１の絶縁膜を選択的に形成
する工程と、前記第１のレジストパターンを除去せず
に、前記第１のレジストパターンを含む領域に第２のレ
ジストパターンを形成する工程と、前記第１及び第２の
レジストパターンで覆われていない領域に第２の絶縁膜
を選択的に形成する工程と、前記第１及び第２のレジス
トパターンを除去することにより形成した開口部に第２
の導電層を埋め込む工程とを具備する。
【００１０】
【作用】本発明は上記した第１の構成によって、配線材
料のエッチング及びコンタクト窓の開口の為のエッチン
グを必要とせず、第１の配線に対してコンタクト窓のア
ライメントずれがあった場合も、下地の絶縁膜をエッチ
ングすることがないので下層に他の導電層が存在しても
コンタクト窓エッチングによって当該導電層とショート
することはなく、自己整合的に安定してコンタクトを形
成できる。また、コンタクトの埋め込みと第２の配線の
埋め込み形成を同時に行なうため、工程の短縮が可能で
ある。
料のエッチング及びコンタクト窓の開口の為のエッチン
グを必要とせず、第１の配線に対してコンタクト窓のア
ライメントずれがあった場合も、下地の絶縁膜をエッチ
ングすることがないので下層に他の導電層が存在しても
コンタクト窓エッチングによって当該導電層とショート
することはなく、自己整合的に安定してコンタクトを形
成できる。また、コンタクトの埋め込みと第２の配線の
埋め込み形成を同時に行なうため、工程の短縮が可能で
ある。
【００１１】また、上記した第２の構成によって、配線
材料のエッチング及びコンタクト窓の開口の為のエッチ
ングを必要とせず、第１の配線に対してコンタクト窓の
アライメントずれがあった場合も、下地の絶縁膜をエッ
チングすることがないので下層に他の導電層が存在して
もコンタクト窓のエッチングによって当該導電層とショ
ートすることはなく、自己整合的に安定してコンタクト
を形成できる。また、コンタクト窓に対して第２の配線
のアライメントずれがあった場合も、コンタクト部のレ
ジストパターンを残存させているためにコンタクト面積
は安定に自己整合的に確保できる。さらに、コンタクト
の埋め込みと第２の配線の形成を同時に行なうため、工
程の短縮が可能である。
材料のエッチング及びコンタクト窓の開口の為のエッチ
ングを必要とせず、第１の配線に対してコンタクト窓の
アライメントずれがあった場合も、下地の絶縁膜をエッ
チングすることがないので下層に他の導電層が存在して
もコンタクト窓のエッチングによって当該導電層とショ
ートすることはなく、自己整合的に安定してコンタクト
を形成できる。また、コンタクト窓に対して第２の配線
のアライメントずれがあった場合も、コンタクト部のレ
ジストパターンを残存させているためにコンタクト面積
は安定に自己整合的に確保できる。さらに、コンタクト
の埋め込みと第２の配線の形成を同時に行なうため、工
程の短縮が可能である。
【００１２】
【実施例】以下本発明の実施例の半導体装置の製造方法
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００１３】図１は第１の実施例におけるコンタクトの
形成部分の平面図であり、第１の配線は第２の配線１２
の下に並行に存在するがここでは図示しない。図２は図
１のＡ−Ａ断面での第１の実施例におけるコンタクトの
形成方法の工程断面図である。
形成部分の平面図であり、第１の配線は第２の配線１２
の下に並行に存在するがここでは図示しない。図２は図
１のＡ−Ａ断面での第１の実施例におけるコンタクトの
形成方法の工程断面図である。
【００１４】以下図２を用いて工程を説明する。まず図
２（ａ）では半導体基板１上に第１の絶縁膜２を形成
後、第１配線用レジストパターン３を形成する。次に図
２（ｂ）では前記レジストパターン３の形成領域以外の
領域に第２の絶縁膜４として例えば液相成長ＳｉＯ2膜
（以下ＬＰＤ．ＳｉＯ2膜とする）を選択的に成長させ
る。この液相成長ＳｉＯ2膜はレジストパターン上には
成長しないためレジストパターンをマスクにした選択成
長が可能である（Ｋ．Ｋａｎｂａら、ＩＥＤＭ Ｔｅｃ
ｈ．Ｄｉｇ．，ｐ．６３６，１９９１）。その後図２
（ｃ）では、前記レジストパターン３を除去後、配線形
成領域を規定する溝部を形成する。
２（ａ）では半導体基板１上に第１の絶縁膜２を形成
後、第１配線用レジストパターン３を形成する。次に図
２（ｂ）では前記レジストパターン３の形成領域以外の
領域に第２の絶縁膜４として例えば液相成長ＳｉＯ2膜
（以下ＬＰＤ．ＳｉＯ2膜とする）を選択的に成長させ
る。この液相成長ＳｉＯ2膜はレジストパターン上には
成長しないためレジストパターンをマスクにした選択成
長が可能である（Ｋ．Ｋａｎｂａら、ＩＥＤＭ Ｔｅｃ
ｈ．Ｄｉｇ．，ｐ．６３６，１９９１）。その後図２
（ｃ）では、前記レジストパターン３を除去後、配線形
成領域を規定する溝部を形成する。
【００１５】次に図２（ｄ）では第１の導電体膜５とし
てとして例えばタングステンを堆積した後、図２（ｅ）
では溝部以外のタングステンを除去して第１の配線６を
形成する。この工程は例えば化学機械研磨（ＣＭＰ）法
によって行う。
てとして例えばタングステンを堆積した後、図２（ｅ）
では溝部以外のタングステンを除去して第１の配線６を
形成する。この工程は例えば化学機械研磨（ＣＭＰ）法
によって行う。
【００１６】次に、図２（ｆ）では第１の配線６上のコ
ンタクト窓形成領域にコンタクト用レジストパターン７
を形成した後、該レジストパターンをマスクに第３の絶
縁膜８としてＬＰＤ．ＳｉＯ2膜を選択成長させる。図
２（ｇ）では前記レジストパターン７を除去後コンタク
ト窓１１を開口させ、図２（ｈ）では前記コンタクト窓
１１を含む第２配線形成領域に第２配線用レジストパタ
ーン９を形成する。
ンタクト窓形成領域にコンタクト用レジストパターン７
を形成した後、該レジストパターンをマスクに第３の絶
縁膜８としてＬＰＤ．ＳｉＯ2膜を選択成長させる。図
２（ｇ）では前記レジストパターン７を除去後コンタク
ト窓１１を開口させ、図２（ｈ）では前記コンタクト窓
１１を含む第２配線形成領域に第２配線用レジストパタ
ーン９を形成する。
【００１７】次に図２（ｉ）では該レジストパターン９
をマスクに第４の絶縁膜１０としてＬＰＤ．ＳｉＯ2膜
を選択成長させた後、レジストパターンを除去して図２
（ｊ）ではンタクト窓と第２配線用溝部を形成する。そ
の後、図２（ｋ）では第２配線材料として例えばタンズ
ステンをＣＭＰ法によって前記溝部に埋め込んで第２配
線１２を形成する。
をマスクに第４の絶縁膜１０としてＬＰＤ．ＳｉＯ2膜
を選択成長させた後、レジストパターンを除去して図２
（ｊ）ではンタクト窓と第２配線用溝部を形成する。そ
の後、図２（ｋ）では第２配線材料として例えばタンズ
ステンをＣＭＰ法によって前記溝部に埋め込んで第２配
線１２を形成する。
【００１８】以上のように本第１実施例によれば、コン
タクト開口の為のエッチング及び配線材料のエッチング
を必要としないため、工程短縮を実現できるだけでな
く、コンタクト窓の下層の導電層幅がコンタクト窓の幅
と同じ場合（マスク上でのマージンが０）でも容易に安
定したコンタクトを形成できるためパターンレイアウト
の観点からも素子の微細化を容易にする。
タクト開口の為のエッチング及び配線材料のエッチング
を必要としないため、工程短縮を実現できるだけでな
く、コンタクト窓の下層の導電層幅がコンタクト窓の幅
と同じ場合（マスク上でのマージンが０）でも容易に安
定したコンタクトを形成できるためパターンレイアウト
の観点からも素子の微細化を容易にする。
【００１９】なお、本第１実施例では配線材料としてタ
ングステンを用いているが、アルミ、銅等種々の金属を
用いても可能であり、埋め込み方法もＣＭＰ法を用いた
が、ＲＩＥを用いたエッチングバック法を用いることも
可能である。
ングステンを用いているが、アルミ、銅等種々の金属を
用いても可能であり、埋め込み方法もＣＭＰ法を用いた
が、ＲＩＥを用いたエッチングバック法を用いることも
可能である。
【００２０】以下本発明の第２の実施例の半導体装置の
製造方法について、図面を参照しながら説明する。
製造方法について、図面を参照しながら説明する。
【００２１】図３は第２の実施例におけるコンタクトの
形成部分の平面図であり、第１の配線は第２の配線１２
の下に並行に存在するがここでは図示しない。またここ
ではコンタクト窓１１の幅と第２配線１２の幅を同じ幅
にしている。図５は第３図のＡ−Ａ断面での第１の実施
例におけるコンタクトの形成方法の工程断面図である。
形成部分の平面図であり、第１の配線は第２の配線１２
の下に並行に存在するがここでは図示しない。またここ
ではコンタクト窓１１の幅と第２配線１２の幅を同じ幅
にしている。図５は第３図のＡ−Ａ断面での第１の実施
例におけるコンタクトの形成方法の工程断面図である。
【００２２】第１実施例と同様にして図５（ａ）では半
導体基板１上に第１の絶縁膜２、第２の絶縁膜４、第１
配線６、コンタクト用レジストパターン７、第３の絶縁
膜８を順次形成する。次に、図５（ｂ）ではコンタクト
用レジストパターン７を残存させたまま、当該レジスト
パターン７を含む第２配線形成領域に第２配線用レジス
ト９を形成する。次に、図５（ｃ）では該レジストパタ
ーン７及び９をマスクにして第４の絶縁膜１０としてＬ
ＰＤ．ＳｉＯ2膜を選択的に成長させる。その後、図５
（ｄ）では前記レジストパターン７及び９を除去してコ
ンタクト窓及び第２配線領域を規定する溝部を形成す
る。その後、該溝部に第２配線１２を埋め込んでコンタ
クト及び第２配線を同時に形成する。
導体基板１上に第１の絶縁膜２、第２の絶縁膜４、第１
配線６、コンタクト用レジストパターン７、第３の絶縁
膜８を順次形成する。次に、図５（ｂ）ではコンタクト
用レジストパターン７を残存させたまま、当該レジスト
パターン７を含む第２配線形成領域に第２配線用レジス
ト９を形成する。次に、図５（ｃ）では該レジストパタ
ーン７及び９をマスクにして第４の絶縁膜１０としてＬ
ＰＤ．ＳｉＯ2膜を選択的に成長させる。その後、図５
（ｄ）では前記レジストパターン７及び９を除去してコ
ンタクト窓及び第２配線領域を規定する溝部を形成す
る。その後、該溝部に第２配線１２を埋め込んでコンタ
クト及び第２配線を同時に形成する。
【００２３】以上のように本第２実施例によれば、コン
タクト開口の為のエッチング及び配線材料のエッチング
を必要としないため、工程短縮を実現できるだけでな
く、第１及び第２配線幅がコンタクト窓の幅と同じ場合
や、コンタクト窓に対して合わせずれがある場合でも自
己整合的に容易に安定したコンタクトを及び配線を形成
できるためパターンレイアウトの観点からも素子の微細
化を容易にする。
タクト開口の為のエッチング及び配線材料のエッチング
を必要としないため、工程短縮を実現できるだけでな
く、第１及び第２配線幅がコンタクト窓の幅と同じ場合
や、コンタクト窓に対して合わせずれがある場合でも自
己整合的に容易に安定したコンタクトを及び配線を形成
できるためパターンレイアウトの観点からも素子の微細
化を容易にする。
【００２４】図４に本実施例において、コンタクト窓１
１に対して第２配線１２が合わせずれ２０だけずれて形
成された場合の平面図を示し、図６は図３のＡ−Ａ断面
での２１の実施例におけるコンタクト窓に対して合わせ
ずれがある場合の工程断面図である。
１に対して第２配線１２が合わせずれ２０だけずれて形
成された場合の平面図を示し、図６は図３のＡ−Ａ断面
での２１の実施例におけるコンタクト窓に対して合わせ
ずれがある場合の工程断面図である。
【００２５】図６（ａ）、（ｂ）に示すように合わせず
れ２０が生じても、コンタクト窓用レジストパターン７
を残存させたまま第２配線用レジストパターン９を形成
するためコンタクト窓の大きさはレジストパターン７の
みで決まり、合わせずれがあっても第１配線６に対して
安定なコンタクトを形成できる。また、図６（ｃ）に示
すように第２配線を形成後は、コンタクト部で合わせず
れ２０だけパターン幅が太るだけで、ここでも合わせず
れがあっても安定なコンタクトの形成が可能である。
れ２０が生じても、コンタクト窓用レジストパターン７
を残存させたまま第２配線用レジストパターン９を形成
するためコンタクト窓の大きさはレジストパターン７の
みで決まり、合わせずれがあっても第１配線６に対して
安定なコンタクトを形成できる。また、図６（ｃ）に示
すように第２配線を形成後は、コンタクト部で合わせず
れ２０だけパターン幅が太るだけで、ここでも合わせず
れがあっても安定なコンタクトの形成が可能である。
【００２６】なお、本第２実施例でも配線材料としてタ
ングステン、アルミ、銅等種々の金属を用いても可能で
あり、埋め込み方法もＲＩＥを用いたエッチングバック
法や化学機械研磨（ＣＭＰ）法を用いることで実現でき
る。
ングステン、アルミ、銅等種々の金属を用いても可能で
あり、埋め込み方法もＲＩＥを用いたエッチングバック
法や化学機械研磨（ＣＭＰ）法を用いることで実現でき
る。
【００２７】
【発明の効果】以上のように本発明の第１の発明はエッ
チングを必要とせずにコンタクト窓と配線の形成を自己
整合的に実現するため工程削減によるコストの削減効果
は極めて大きい。また、第１配線に対してマージンフリ
ーのコンタクト形成が可能で、素子の微細化に対する効
果も極めて大きい。また、ドライエッチングを必要とし
ないため、従来ドライエッチングによる加工が困難とさ
れてきた低抵抗の金属材料の使用が可能になり、素子の
高速化、高信頼性化に対しても極めて有効な半導体装置
の製造方法である。
チングを必要とせずにコンタクト窓と配線の形成を自己
整合的に実現するため工程削減によるコストの削減効果
は極めて大きい。また、第１配線に対してマージンフリ
ーのコンタクト形成が可能で、素子の微細化に対する効
果も極めて大きい。また、ドライエッチングを必要とし
ないため、従来ドライエッチングによる加工が困難とさ
れてきた低抵抗の金属材料の使用が可能になり、素子の
高速化、高信頼性化に対しても極めて有効な半導体装置
の製造方法である。
【００２８】また、第２の発明は上記第１の発明の効果
に加えて第２配線とコンタクト窓との間もマージンフリ
ーとなり、さらなる素子の微細化が可能でありその実用
的効果は大きい。
に加えて第２配線とコンタクト窓との間もマージンフリ
ーとなり、さらなる素子の微細化が可能でありその実用
的効果は大きい。
【００２９】さらに、いずれの発明も液相成長ＳｉＯ2
膜を絶縁膜に用いることによりプロセスの低温化を実現
できるため素子の大幅な微細化を実現できる。
膜を絶縁膜に用いることによりプロセスの低温化を実現
できるため素子の大幅な微細化を実現できる。
【図１】本発明の第１の実施例における半導体装置の平
面図
面図
【図２】同実施例における半導体装置の製造方法を示す
工程断面図
工程断面図
【図３】本発明の第２の実施例における半導体装置の平
面図
面図
【図４】同実施例において合わせずれがあるときの半導
体装置の平面図
体装置の平面図
【図５】同実施例における半導体装置の製造方法を示す
工程断面図
工程断面図
【図６】同実施例において合わせずれがあるときの半導
体装置の製造方法を示す工程断面図
体装置の製造方法を示す工程断面図
【図７】従来の半導体装置の製造方法を示す工程断面図
６ 第１の配線 ７ コンタクト用レジストパターン ９ 第２配線用レジストパターン １２ 第２の配線
Claims (3)
- 【請求項１】半導体装置において第１の導電層を形成す
る工程と、 前記第１の導電層上の一部を少なくとも含む領域に第１
のレジストパターンを形成する工程と、 前記第１のレジストパターンで覆われていない領域に第
１の絶縁膜を選択的に形成する工程と、 前記第１のレジストパターンを除去後、前記第１のレジ
ストパターンを除去した領域を少なくとも含む領域に第
２のレジストパターンを形成する工程と、 前記第２のレジストパターンで覆われていない領域に第
２の絶縁膜を選択的に形成する工程と、 前記第２のレジストパターンを除去することにより形成
した開口部に第２の導電層を埋め込む工程とを具備する
半導体装置の製造方法。 - 【請求項２】半導体装置において第１の導電層を形成す
る工程と、 前記第１の導電層上の一部を少なくとも含む領域に第１
のレジストパターンを形成する工程と、 前記第１のレジストパターンで覆われていない領域に第
１の絶縁膜を選択的に形成する工程と、 前記第１のレジストパターンを除去せずに、前記第１の
レジストパターンを含む領域に第２のレジストパターン
を形成する工程と、 前記第１及び第２のレジストパターンで覆われていない
領域に第２の絶縁膜を選択的に形成する工程と、 前記第１及び第２のレジストパターンを除去することに
より形成した開口部に第２の導電層を埋め込む工程とを
具備する半導体装置の製造方法。 - 【請求項３】レジストパターンで覆われていない領域に
選択的に形成する絶縁膜は液相成長ＳｉＯ2膜であるこ
とを特徴とする請求項１または２記載のコンタクトの形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26627493A JPH07122637A (ja) | 1993-10-25 | 1993-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26627493A JPH07122637A (ja) | 1993-10-25 | 1993-10-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122637A true JPH07122637A (ja) | 1995-05-12 |
Family
ID=17428691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26627493A Pending JPH07122637A (ja) | 1993-10-25 | 1993-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122637A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174356A (ja) * | 1997-06-30 | 1999-03-16 | Siemens Ag | 改良二重ダマスク構造体 |
| JP2001077421A (ja) * | 1999-09-06 | 2001-03-23 | Nippon Sheet Glass Co Ltd | 自己走査型発光装置のマスク設計方法 |
| JP2001085740A (ja) * | 1999-09-09 | 2001-03-30 | Nippon Sheet Glass Co Ltd | 面発光素子のマスク寸法の設計方法 |
| KR100443522B1 (ko) * | 1997-06-26 | 2004-10-26 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| KR100570855B1 (ko) * | 1998-10-13 | 2006-08-21 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성방법 |
| US7179733B2 (en) | 2003-03-17 | 2007-02-20 | Seiko Epson Corporation | Method of forming contact holes and electronic device formed thereby |
| US7262128B2 (en) | 2003-07-30 | 2007-08-28 | Seiko Epson Corporation | Method of forming multilayer interconnection structure, and manufacturing method for multilayer wiring boards |
-
1993
- 1993-10-25 JP JP26627493A patent/JPH07122637A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443522B1 (ko) * | 1997-06-26 | 2004-10-26 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| JPH1174356A (ja) * | 1997-06-30 | 1999-03-16 | Siemens Ag | 改良二重ダマスク構造体 |
| KR100570855B1 (ko) * | 1998-10-13 | 2006-08-21 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성방법 |
| JP2001077421A (ja) * | 1999-09-06 | 2001-03-23 | Nippon Sheet Glass Co Ltd | 自己走査型発光装置のマスク設計方法 |
| JP2001085740A (ja) * | 1999-09-09 | 2001-03-30 | Nippon Sheet Glass Co Ltd | 面発光素子のマスク寸法の設計方法 |
| US7179733B2 (en) | 2003-03-17 | 2007-02-20 | Seiko Epson Corporation | Method of forming contact holes and electronic device formed thereby |
| US7262128B2 (en) | 2003-07-30 | 2007-08-28 | Seiko Epson Corporation | Method of forming multilayer interconnection structure, and manufacturing method for multilayer wiring boards |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4987099A (en) | Method for selectively filling contacts or vias or various depths with CVD tungsten | |
| US6232647B1 (en) | Air gap with borderless contact | |
| EP0319215B1 (en) | Fabrication of FET integrated circuits | |
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| US5593921A (en) | Method of forming vias | |
| US6008114A (en) | Method of forming dual damascene structure | |
| US5834816A (en) | MOSFET having tapered gate electrode | |
| JPH09237834A (ja) | 半導体装置の製造方法 | |
| US6111319A (en) | Method of forming submicron contacts and vias in an integrated circuit | |
| JPH0774250A (ja) | コンタクトホール形成方法 | |
| JPH0645274A (ja) | 集積回路においてコンタクトビアを製造する方法 | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| KR0169713B1 (ko) | 집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 자기정렬방식으로 제조하는 방법 | |
| US4549199A (en) | Semiconductor device providing a contact structure which can be miniaturized | |
| JPH07122637A (ja) | 半導体装置の製造方法 | |
| JPH09260655A (ja) | 半導体装置の製造方法 | |
| US6949458B2 (en) | Self-aligned contact areas for sidewall image transfer formed conductors | |
| US5792704A (en) | Method for fabricating wiring in semiconductor device | |
| US6376357B1 (en) | Method for manufacturing a semiconductor device with voids in the insulation film between wirings | |
| JP2734027B2 (ja) | 配線形成方法 | |
| KR20000045456A (ko) | 반도체소자의 제조방법 | |
| JPH08153795A (ja) | コンタクト孔の形成方法 | |
| KR100361210B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100252914B1 (ko) | 반도체 소자의 구조 및 제조 방법 | |
| JP2553539B2 (ja) | 半導体装置の製造方法 |