JP2553539B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2553539B2 JP2553539B2 JP62014528A JP1452887A JP2553539B2 JP 2553539 B2 JP2553539 B2 JP 2553539B2 JP 62014528 A JP62014528 A JP 62014528A JP 1452887 A JP1452887 A JP 1452887A JP 2553539 B2 JP2553539 B2 JP 2553539B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- region
- etching
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は絶縁膜上にシリコン素子を形成する、いわゆ
るシリコン・オン・インシュレータ（SOI）構造を有す
る半導体装置の製造方法に関するものである。
るシリコン・オン・インシュレータ（SOI）構造を有す
る半導体装置の製造方法に関するものである。
従来の技術 集積回路の高密度化，微細化の急速な進展に伴って種
々の問題が生じてきている。例えばCMOS型LSIでは素子
の構造上形成される寄生のnpnpサイリスタが誤動作し、
制御不能な電流が流れてしまうラッチアップ現象があ
る。この様な現象を解消するために、SOI構造の研究が
近年盛んに行われている。SOI構造は素子直下が絶縁物
であるため寄生サイリスタ構造がなくラッチアップを生
じない、また一般に絶縁物はシリコンに比べて誘電率が
小さいため寄生容量が小さくなりスイッチング速度が高
速にできる等の利点が考えられる。
々の問題が生じてきている。例えばCMOS型LSIでは素子
の構造上形成される寄生のnpnpサイリスタが誤動作し、
制御不能な電流が流れてしまうラッチアップ現象があ
る。この様な現象を解消するために、SOI構造の研究が
近年盛んに行われている。SOI構造は素子直下が絶縁物
であるため寄生サイリスタ構造がなくラッチアップを生
じない、また一般に絶縁物はシリコンに比べて誘電率が
小さいため寄生容量が小さくなりスイッチング速度が高
速にできる等の利点が考えられる。
本願発明に至る前に検討していたSOI構造方法の例と
して特願昭61−136531号に示されている選択酸化法を用
いたSOI集積回路形成法を、第３図ａ〜ｈの主要工程断
面図を用いて説明する。
して特願昭61−136531号に示されている選択酸化法を用
いたSOI集積回路形成法を、第３図ａ〜ｈの主要工程断
面図を用いて説明する。
まず、第３図ａの様にｎ型シリコン基板１上に熱酸化
膜で、シリコン窒化膜3,シリコン酸化膜４を順に形成
し、素子領域及びダミー素子領域以外を異方性の強い反
応性イオンエッチング（RIE）等を用いて開口する。ダ
ミーパターンを形成しておくのは、後工程での各種エッ
チング，平坦化の均一性を上げるためである。
膜で、シリコン窒化膜3,シリコン酸化膜４を順に形成
し、素子領域及びダミー素子領域以外を異方性の強い反
応性イオンエッチング（RIE）等を用いて開口する。ダ
ミーパターンを形成しておくのは、後工程での各種エッ
チング，平坦化の均一性を上げるためである。
次に第３図ｂに示すように分離領域となる部分をこれ
もRIE等を用いてシリコン酸化膜４をマスクとしてエッ
チングし、開口部５を形成する。このときシリコン酸化
膜４の膜厚は減少するが後の熱酸化膜，シリコン窒化膜
の異方性エッチングの下地及びシリコン基板の等方性ド
ライエッチングのエッチングマスクとして使用できる膜
厚（1500Å以上）は残っている。次にシリコン窒化膜３
をマスクとして熱酸化を行ない、開口部の側面及び底面
に熱酸化膜６を形成し、その後全面にシリコン窒化膜７
を減圧CVD法等で形成する。なお、この減圧CVD法は開口
部５の側面へもシリコン窒化膜７を均質に付着されるた
めに用いている。この後、反応性イオンエッチング法で
異方性の強いエッチングを行い開口部５の側壁部のシリ
コン熱酸化膜6,シリコン窒化膜７のみを残してその他の
シリコン酸化膜・窒化膜を除去する。ここでもシリコン
酸化膜４の膜厚は減少するが、後のシリコン基板の等方
性ドライエッチング工程でのエッチングマスクとして使
用できる膜厚（500Å以上）は残されている。次に等方
性ドライエッチング工程でのマスク材としてのシリコン
酸化膜を開口部側面のシリコン窒化膜７上に被覆させた
形で残すために、前のシリコン窒化膜７で行なったのと
同様に減圧CVD法等で全面にシリコン酸化膜８を形成
し、反応性イオンエッチング法で側壁部のみを残し、そ
の他のシリコン酸化膜８を除去する（第２図ｃ）。次に
シリコン酸化膜４及び８をマスクとしてCF4・O2ガスを
用いたマイクロ波放電等によるシリコン基板の等方性エ
ッチングを行ない開口部９を形成する（第３図ｄ）。マ
イクロ波放電を用いたエッチングは他のドライエッチ法
に比べてシリコン基板とシリコン酸化膜との選択性が非
常に良好（Si/SiO2選択比20以上）であるためエッチン
グマスクとしてのシリコン酸化膜８の膜厚が薄くてす
み、また隣合った素子領域側面のシリコン酸化膜８間の
距離が0.2μｍ以下であっても、他の分離領域が広い部
分と同様に等方性エッチングが進むため、分離領域幅を
１μｍ以下に狭めることができ、均一性の良い素子形状
を保ちながら高密度に素子を形成することができる。ま
たSF6ガスを用いたプラズマエッチング等を使用する場
合でも選択性を向上させるという点においてはある程度
の効果を得られる。この後第３図ｅに示すように、高圧
酸化法により約７気圧の圧力下で酸化を行なうと、酸化
される領域はシリコン窒化膜3,7に覆われていない領域
に限定されるため、開口部深さ・酸化時間・素子領域幅
を最適化するとシリコン基板１の一部からなるシリコン
島領域10が酸化膜11によりシリコン基板と分離・絶縁さ
れた構造を得る。続いてCVD法によりシリコン酸化膜を
堆積しシリコン基板表面の凹部を埋め込む。公知のエッ
チバック法（ホトレジストをコートしホトレジストとSi
O2等速のエッチングを行なう）で平坦化すると凹部にの
みCVDシリコン酸化膜12が残る（第３図ｆ）。続いて能
動素子を形成するシリコン島領域10を覆う様にシリコン
窒化膜13を形成する。これをマスクとして選択酸化を行
い、素子形成しないシリコン島領域10を酸化膜14に変え
る。酸化条件によっては酸化膜14の下方にシリコン島領
域が完全に酸化膜に変化せずに残ったシリコン残り15が
残ることがある（第３図ｇ）。続いてシリコン窒化膜13
を熱リン酸等でエッチング除去し、必要に応じてシリコ
ン酸化膜14の凸部を除去するためにフォトレジストを用
いたエッチバックを行ない、第３図ｈの構造を得る。こ
うして形成したシリコン島領域10にMOSFET等の素子を形
成し相互配線等を行ない集積回路が形成される。
もRIE等を用いてシリコン酸化膜４をマスクとしてエッ
チングし、開口部５を形成する。このときシリコン酸化
膜４の膜厚は減少するが後の熱酸化膜，シリコン窒化膜
の異方性エッチングの下地及びシリコン基板の等方性ド
ライエッチングのエッチングマスクとして使用できる膜
厚（1500Å以上）は残っている。次にシリコン窒化膜３
をマスクとして熱酸化を行ない、開口部の側面及び底面
に熱酸化膜６を形成し、その後全面にシリコン窒化膜７
を減圧CVD法等で形成する。なお、この減圧CVD法は開口
部５の側面へもシリコン窒化膜７を均質に付着されるた
めに用いている。この後、反応性イオンエッチング法で
異方性の強いエッチングを行い開口部５の側壁部のシリ
コン熱酸化膜6,シリコン窒化膜７のみを残してその他の
シリコン酸化膜・窒化膜を除去する。ここでもシリコン
酸化膜４の膜厚は減少するが、後のシリコン基板の等方
性ドライエッチング工程でのエッチングマスクとして使
用できる膜厚（500Å以上）は残されている。次に等方
性ドライエッチング工程でのマスク材としてのシリコン
酸化膜を開口部側面のシリコン窒化膜７上に被覆させた
形で残すために、前のシリコン窒化膜７で行なったのと
同様に減圧CVD法等で全面にシリコン酸化膜８を形成
し、反応性イオンエッチング法で側壁部のみを残し、そ
の他のシリコン酸化膜８を除去する（第２図ｃ）。次に
シリコン酸化膜４及び８をマスクとしてCF4・O2ガスを
用いたマイクロ波放電等によるシリコン基板の等方性エ
ッチングを行ない開口部９を形成する（第３図ｄ）。マ
イクロ波放電を用いたエッチングは他のドライエッチ法
に比べてシリコン基板とシリコン酸化膜との選択性が非
常に良好（Si/SiO2選択比20以上）であるためエッチン
グマスクとしてのシリコン酸化膜８の膜厚が薄くてす
み、また隣合った素子領域側面のシリコン酸化膜８間の
距離が0.2μｍ以下であっても、他の分離領域が広い部
分と同様に等方性エッチングが進むため、分離領域幅を
１μｍ以下に狭めることができ、均一性の良い素子形状
を保ちながら高密度に素子を形成することができる。ま
たSF6ガスを用いたプラズマエッチング等を使用する場
合でも選択性を向上させるという点においてはある程度
の効果を得られる。この後第３図ｅに示すように、高圧
酸化法により約７気圧の圧力下で酸化を行なうと、酸化
される領域はシリコン窒化膜3,7に覆われていない領域
に限定されるため、開口部深さ・酸化時間・素子領域幅
を最適化するとシリコン基板１の一部からなるシリコン
島領域10が酸化膜11によりシリコン基板と分離・絶縁さ
れた構造を得る。続いてCVD法によりシリコン酸化膜を
堆積しシリコン基板表面の凹部を埋め込む。公知のエッ
チバック法（ホトレジストをコートしホトレジストとSi
O2等速のエッチングを行なう）で平坦化すると凹部にの
みCVDシリコン酸化膜12が残る（第３図ｆ）。続いて能
動素子を形成するシリコン島領域10を覆う様にシリコン
窒化膜13を形成する。これをマスクとして選択酸化を行
い、素子形成しないシリコン島領域10を酸化膜14に変え
る。酸化条件によっては酸化膜14の下方にシリコン島領
域が完全に酸化膜に変化せずに残ったシリコン残り15が
残ることがある（第３図ｇ）。続いてシリコン窒化膜13
を熱リン酸等でエッチング除去し、必要に応じてシリコ
ン酸化膜14の凸部を除去するためにフォトレジストを用
いたエッチバックを行ない、第３図ｈの構造を得る。こ
うして形成したシリコン島領域10にMOSFET等の素子を形
成し相互配線等を行ない集積回路が形成される。
発明が解決しようとする問題点 こうして形成されたSOI集積回路は素子を高密度に集
積でき高速かつ低消費電力となるが、他面工程が複雑で
歩留りが必ずしも高くなく、コストも高いという問題点
があった。この原因を調べた結果、次の様な点が問題と
なっていることがわかった。
積でき高速かつ低消費電力となるが、他面工程が複雑で
歩留りが必ずしも高くなく、コストも高いという問題点
があった。この原因を調べた結果、次の様な点が問題と
なっていることがわかった。
シリコン基板からシリコン島領域を分離した後、選
択酸化前（第３図ｆ）と選択酸化後（第３図ｈ）の２度
の平坦化が必要である。
択酸化前（第３図ｆ）と選択酸化後（第３図ｈ）の２度
の平坦化が必要である。
第１回の平坦化を省略した場合、基板上の凹凸のた
めにシリコン窒化膜13の精密なパターン形成が難しい。
めにシリコン窒化膜13の精密なパターン形成が難しい。
ダミー素子領域部にシリコン残り15（第２図ｇ）が
残る場合があり、配線容量が大きくなる。
残る場合があり、配線容量が大きくなる。
等である。
本発明は従来の選択酸化法を用いたSOI形成技術の有
するこれらの問題点に鑑みてなされたもので、SOI構造
形成を短縮しさらに高性能化を図ろうとするものであ
る。
するこれらの問題点に鑑みてなされたもので、SOI構造
形成を短縮しさらに高性能化を図ろうとするものであ
る。
問題点を解決するための手段 本発明は第１の耐酸化性膜となるシリコン窒化膜をあ
らかじめ素子領域上のみに限定して形成しておくことに
より、プロセスの均一性を保ちつつ、工程の短縮，コス
ト低減を図ろうとするものである。
らかじめ素子領域上のみに限定して形成しておくことに
より、プロセスの均一性を保ちつつ、工程の短縮，コス
ト低減を図ろうとするものである。
作用 本発明は第１の耐酸化性膜をあらかじめ活性領域上の
みに限定して形成しておき、ダミーパターンの設置によ
りエッチングは均一に行なうと共に、選択酸化により活
性領域を基板から分離すると同時にダミーパターン領域
も酸化し、従来の２回度目の酸化工程，平坦化工程を不
要としたものである。２度目の選択酸化工程，平坦化工
程をなくすことにより、その工程による不良をなくすこ
とができ、また工程数低減により製造コストの低減にも
役立つ。さらに、従来例で生じたダミー素子領域のシリ
コン残り15（第３図ｇ）については、通常第１回目の選
択酸化はかなり厚い酸化膜形成条件で行うため、たいて
いの場合、残ることはなくなる。
みに限定して形成しておき、ダミーパターンの設置によ
りエッチングは均一に行なうと共に、選択酸化により活
性領域を基板から分離すると同時にダミーパターン領域
も酸化し、従来の２回度目の酸化工程，平坦化工程を不
要としたものである。２度目の選択酸化工程，平坦化工
程をなくすことにより、その工程による不良をなくすこ
とができ、また工程数低減により製造コストの低減にも
役立つ。さらに、従来例で生じたダミー素子領域のシリ
コン残り15（第３図ｇ）については、通常第１回目の選
択酸化はかなり厚い酸化膜形成条件で行うため、たいて
いの場合、残ることはなくなる。
実 施 例 第１図ａ〜ｇは本発明による半導体装置の製造方法の
一実施例を示す主要工程断面図である。
一実施例を示す主要工程断面図である。
まず、第１図ａに示す様にｎ型シリコン基板１上に熱
酸化膜２、シリコン窒化膜３を順に形成し、トランジス
タとなる領域（素子領域と以下称す）のみにフォトレジ
スト16をパターン出しする。フレオンガスを用いた反応
性イオンエッチング（RIE）によりシリコン窒化膜３を
エッチングし、素子領域上を覆う様にシリコン窒化膜３
を残す（第１図ａ）。続いてシリコン酸化膜４を300nm
〜800nm程度堆積し、フォトリソグラフィーによって素
子領域部及び、ダミー素子領域部のみにフォトレジスト
17を残す。フォトレジスト17をマスクとしてフレオンガ
スを主体とするRIEを行ない、シリコン酸化膜4,シリコ
ン窒化膜3,熱酸化膜２を素子領域及び、ダミー素子領域
のみに残す（第１図ｂ）。
酸化膜２、シリコン窒化膜３を順に形成し、トランジス
タとなる領域（素子領域と以下称す）のみにフォトレジ
スト16をパターン出しする。フレオンガスを用いた反応
性イオンエッチング（RIE）によりシリコン窒化膜３を
エッチングし、素子領域上を覆う様にシリコン窒化膜３
を残す（第１図ａ）。続いてシリコン酸化膜４を300nm
〜800nm程度堆積し、フォトリソグラフィーによって素
子領域部及び、ダミー素子領域部のみにフォトレジスト
17を残す。フォトレジスト17をマスクとしてフレオンガ
スを主体とするRIEを行ない、シリコン酸化膜4,シリコ
ン窒化膜3,熱酸化膜２を素子領域及び、ダミー素子領域
のみに残す（第１図ｂ）。
次に第１図ｃに示す様に分離領域となるシリコン基板
１をシリコン酸化膜４をマスクとしてRIE等でエッチン
グし、開口部５を形成する。このときシリコン酸化膜４
の膜厚は減少するが、後の熱酸化膜，シリコン窒化膜の
異方性エッチングの下地及びシリコン基板の等方性ドラ
イエッチングのエッチングマスクとして使用できる膜厚
（1500Å以上）は残っている。次にシリコン窒化膜３を
マスクとして熱酸化を行ない、開口部の側面及び底面に
1000〜2000Å程度の熱酸化膜６を形成し、その後全面に
シリコン窒化膜７を減圧CVD法等で1000〜2000Å程度形
成する。なお、減圧CVD法を用いるのは開口部５の側壁
にもシリコン窒化膜７を均一に付着するために用いてい
る。この後、反応性イオンエッチング法で異方性の強い
エッチングを行ない、開口部５の側壁部の熱酸化膜6,シ
リコン窒化膜７のみを残してその他の酸化膜，窒化膜を
除去する。ここでもシリコン酸化膜４の膜厚は減少する
が、後のシリコン基板の等方性ドライエッチング工程で
のマスク材としてのシリコン酸化膜を開口部側面のシリ
コン窒化膜７上に被覆させて残すために、減圧CVD法等
で全面にシリコン酸化膜８を500〜2000Å程度形成し、
反応性イオンエッチング法で側壁部のみを残し、その他
のシリコン酸化膜８を除去する（第１図ｄ）。
１をシリコン酸化膜４をマスクとしてRIE等でエッチン
グし、開口部５を形成する。このときシリコン酸化膜４
の膜厚は減少するが、後の熱酸化膜，シリコン窒化膜の
異方性エッチングの下地及びシリコン基板の等方性ドラ
イエッチングのエッチングマスクとして使用できる膜厚
（1500Å以上）は残っている。次にシリコン窒化膜３を
マスクとして熱酸化を行ない、開口部の側面及び底面に
1000〜2000Å程度の熱酸化膜６を形成し、その後全面に
シリコン窒化膜７を減圧CVD法等で1000〜2000Å程度形
成する。なお、減圧CVD法を用いるのは開口部５の側壁
にもシリコン窒化膜７を均一に付着するために用いてい
る。この後、反応性イオンエッチング法で異方性の強い
エッチングを行ない、開口部５の側壁部の熱酸化膜6,シ
リコン窒化膜７のみを残してその他の酸化膜，窒化膜を
除去する。ここでもシリコン酸化膜４の膜厚は減少する
が、後のシリコン基板の等方性ドライエッチング工程で
のマスク材としてのシリコン酸化膜を開口部側面のシリ
コン窒化膜７上に被覆させて残すために、減圧CVD法等
で全面にシリコン酸化膜８を500〜2000Å程度形成し、
反応性イオンエッチング法で側壁部のみを残し、その他
のシリコン酸化膜８を除去する（第１図ｄ）。
次にシリコン酸化膜４及び８をマスクとしてCF4,O2ガ
スを用いたマイクロ波放電等によるシリコン基板の等方
性エッチングを行ない、開口部９を形成する（第１図
ｅ）。マイクロ波放電を用いたエッチングは他のドライ
エッチ法に比べてシリコン基板とシリコン酸化膜との選
択性が極めて良好（Si/SiO2選択比20以上）であるた
め、エッチングマスクとしてのシリコン酸化膜８の膜厚
が薄くて済み、また0.2μｍ程度の微細孔でも広い部分
と同様にエッチングが進行するので、分離領域幅を１μ
ｍ以下とすることが可能である。もちろんSF6ガス等を
用いたプラズマエッチングでも同様の効果がある。
スを用いたマイクロ波放電等によるシリコン基板の等方
性エッチングを行ない、開口部９を形成する（第１図
ｅ）。マイクロ波放電を用いたエッチングは他のドライ
エッチ法に比べてシリコン基板とシリコン酸化膜との選
択性が極めて良好（Si/SiO2選択比20以上）であるた
め、エッチングマスクとしてのシリコン酸化膜８の膜厚
が薄くて済み、また0.2μｍ程度の微細孔でも広い部分
と同様にエッチングが進行するので、分離領域幅を１μ
ｍ以下とすることが可能である。もちろんSF6ガス等を
用いたプラズマエッチングでも同様の効果がある。
この後、第１図ｆに示すように熱酸化すると酸化され
る領域はシリコン窒化膜3,7におおわれていない領域に
限定されるため、開口部深さ，酸化時間，素子領域幅を
最適化することにより、シリコン基板１の一部からなる
シリコン島領域10が酸化膜11によりシリコン基板１と分
離・絶縁された構造が得られる。この際、ダミー素子領
域表面にはシリコン窒化膜がないため、ダミー素子領域
は酸化されてしまう。この際酸化温度は1050℃以上、好
ましくは1100℃以上にするのがよい。酸化の際に生じる
体積膨張によりストレスがシリコン島領域に加わり、結
晶欠陥を生じるのを防ぐためである。続いてCVD法によ
りシリコン酸化膜14を堆積しシリコン基板表面の凹凸部
を埋め込む。公知のエッチバック法で平坦化すると凹部
にのみシリコン酸化膜12が残る。また、ダミー素子領域
を酸化することにより形成されたシリコン基板表面の凸
部も同時に平坦化される（第１図ｇ）。こうして得られ
たシリコン島領域10にMOSトランジスタ等の素子を形成
し相互配線を行ない集積回路が形成される。本発明の方
法によれば従来の方法に於けるシリコン島領域分離後の
ダミー素子領域酸化工程（シリコン酸化膜堆積，平坦
化，シリコン窒化膜形成，パターン出し，選択酸化）が
不要になる。ダミー素子領域酸化工程にかわって必要に
なるのはシリコン窒化膜をあらかじめオーバサイズマス
クでパターン出しする工程だけである。
る領域はシリコン窒化膜3,7におおわれていない領域に
限定されるため、開口部深さ，酸化時間，素子領域幅を
最適化することにより、シリコン基板１の一部からなる
シリコン島領域10が酸化膜11によりシリコン基板１と分
離・絶縁された構造が得られる。この際、ダミー素子領
域表面にはシリコン窒化膜がないため、ダミー素子領域
は酸化されてしまう。この際酸化温度は1050℃以上、好
ましくは1100℃以上にするのがよい。酸化の際に生じる
体積膨張によりストレスがシリコン島領域に加わり、結
晶欠陥を生じるのを防ぐためである。続いてCVD法によ
りシリコン酸化膜14を堆積しシリコン基板表面の凹凸部
を埋め込む。公知のエッチバック法で平坦化すると凹部
にのみシリコン酸化膜12が残る。また、ダミー素子領域
を酸化することにより形成されたシリコン基板表面の凸
部も同時に平坦化される（第１図ｇ）。こうして得られ
たシリコン島領域10にMOSトランジスタ等の素子を形成
し相互配線を行ない集積回路が形成される。本発明の方
法によれば従来の方法に於けるシリコン島領域分離後の
ダミー素子領域酸化工程（シリコン酸化膜堆積，平坦
化，シリコン窒化膜形成，パターン出し，選択酸化）が
不要になる。ダミー素子領域酸化工程にかわって必要に
なるのはシリコン窒化膜をあらかじめオーバサイズマス
クでパターン出しする工程だけである。
第２図は本発明の半導体装置の製造方法を設明するた
めマスク図面を示したものである。素子領域18A,18Bを
覆う様に素子領域限定マスク19が設計されている。素子
領域18A,18Bと同一マスク上にダミー素子領域20があ
る。これは、製造工程中のシリコン異方性、等方性のエ
ッチングを均一に行なうためのものである。分離領域に
は２種類の分離領域21A,21Bがある。21Bはシリコンエッ
チング時にパターンの規則性を失うことなく均一にエッ
チングを行ない、かつ大きさの異なる素子領域18Bを形
成する例を示している。本発明の製造方法はSOI構造を
必要とするMOSLSIやバイポーラLSIの他、JFET等にも広
く応用できることは言うまでもない。
めマスク図面を示したものである。素子領域18A,18Bを
覆う様に素子領域限定マスク19が設計されている。素子
領域18A,18Bと同一マスク上にダミー素子領域20があ
る。これは、製造工程中のシリコン異方性、等方性のエ
ッチングを均一に行なうためのものである。分離領域に
は２種類の分離領域21A,21Bがある。21Bはシリコンエッ
チング時にパターンの規則性を失うことなく均一にエッ
チングを行ない、かつ大きさの異なる素子領域18Bを形
成する例を示している。本発明の製造方法はSOI構造を
必要とするMOSLSIやバイポーラLSIの他、JFET等にも広
く応用できることは言うまでもない。
発明の効果 この様に、本発明の半導体装置の製造方法によれば、
第１のシリコン窒化膜をあらかじめ素子形成領域上にの
み限定して形成するという工程を付加するだけで、プロ
セスの均一性を保ちつつ、後工程を大幅に短縮すること
ができ、歩留りの向上，コストの大幅な低減を図ること
ができる。
第１のシリコン窒化膜をあらかじめ素子形成領域上にの
み限定して形成するという工程を付加するだけで、プロ
セスの均一性を保ちつつ、後工程を大幅に短縮すること
ができ、歩留りの向上，コストの大幅な低減を図ること
ができる。
第１図は本発明の一実施例における半導体装置の製造方
法を示す工程断面図、第２図は本実施例の半導体装置の
製造方法を説明するためのマスク重ね合わせ状態を示す
平面図、第３図は従来のSOI構造素子の製造方法を示す
工程断面図である。 １……シリコン基板、2,6,11……熱酸化膜、4,8,14……
シリコン酸化膜、3,7……シリコン窒化膜、10……シリ
コン島領域、18A,18B……素子領域、19……素子領域限
定マスク、20……ダミー素子領域、21A,21B……分離領
域。
法を示す工程断面図、第２図は本実施例の半導体装置の
製造方法を説明するためのマスク重ね合わせ状態を示す
平面図、第３図は従来のSOI構造素子の製造方法を示す
工程断面図である。 １……シリコン基板、2,6,11……熱酸化膜、4,8,14……
シリコン酸化膜、3,7……シリコン窒化膜、10……シリ
コン島領域、18A,18B……素子領域、19……素子領域限
定マスク、20……ダミー素子領域、21A,21B……分離領
域。
Claims (1)
- 【請求項１】シリコン基板の能動素子形成領域を第１の
耐酸化性膜により選択的に覆う工程と、前記第１の耐酸
化性膜及び前記シリコン基板の能動素子が形成されない
ダミー素子領域を耐ドライエッチング性膜により選択的
に覆う工程と、前記耐ドライエッチング性膜をマスクと
して前記シリコン基板の異方性ドライエッチングを行い
能動素子島領域及びダミー素子島領域を形成する工程
と、前記能動素子島領域及び前記ダミー素子島領域の側
壁に第２の耐酸化性膜を形成する工程と、前記第１及び
第２の耐酸化性膜をマスクとして熱酸化を行い前記ダミ
ー素子島領域を酸化するとともに前記能動素子島領域を
シリコン基板から絶縁分離する工程とを有する半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62014528A JP2553539B2 (ja) | 1987-01-23 | 1987-01-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62014528A JP2553539B2 (ja) | 1987-01-23 | 1987-01-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63181443A JPS63181443A (ja) | 1988-07-26 |
| JP2553539B2 true JP2553539B2 (ja) | 1996-11-13 |
Family
ID=11863635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62014528A Expired - Lifetime JP2553539B2 (ja) | 1987-01-23 | 1987-01-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553539B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2565098B2 (ja) * | 1992-09-03 | 1996-12-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61172347A (ja) * | 1985-01-28 | 1986-08-04 | Hitachi Denshi Ltd | 半導体集積回路装置の製造方法 |
-
1987
- 1987-01-23 JP JP62014528A patent/JP2553539B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63181443A (ja) | 1988-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845048A (en) | Method of fabricating semiconductor device | |
| US6184108B1 (en) | Method of making trench isolation structures with oxidized silicon regions | |
| US7906407B2 (en) | Shallow trench isolation structures and a method for forming shallow trench isolation structures | |
| US6225163B1 (en) | Process for forming high quality gate silicon dioxide layers of multiple thicknesses | |
| JPH0799237A (ja) | 集積回路の製造方法 | |
| US4590666A (en) | Method for producing a bipolar transistor having a reduced base region | |
| JPH06318687A (ja) | Ｓｏｉウェーハの形成方法 | |
| US6362072B1 (en) | Process for realizing trench structures | |
| US5882981A (en) | Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material | |
| JP2000022158A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| US6214695B1 (en) | Method of manufacturing semiconductor device | |
| JPH07235590A (ja) | 半導体装置の製造方法 | |
| US6849521B2 (en) | Method for manufacturing a semiconductor device | |
| JPH04211120A (ja) | コンタクトの形成方法およびそれを用いた半導体装置の製造方法 | |
| JP2553539B2 (ja) | 半導体装置の製造方法 | |
| JPH03152954A (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JP3097338B2 (ja) | コンタクトホールの形成方法 | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| JP2563206B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH06124944A (ja) | 半導体装置 | |
| KR100785862B1 (ko) | 다마신법을 이용한 게이트 전극 및 측벽 스페이서 형성방법 | |
| KR100400286B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| JP2000188325A (ja) | 半導体装置の製造方法 | |
| JPH1065170A (ja) | Ｍｏｓトランジスタ用半導体構造及びその製造方法 |