JPS63181443A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は絶縁膜上にシリコン素子を形成する、イワユル
シリコンｅオン・インシュレータ（ＳＯＩ）構造を有す
る半導体装置の製造方法に関するものである。

従来の技術 集積回路の高密度化、微細化の急速な進展に伴って種々
の問題が生じてきている。例えばＣＭＯＳ型ＬＳＩでは
素子の構造上形成される寄生のｎｐｎｐサイリスタが誤
動作し、制御不能な電流が流れてしまうラッチアップ現
象がある。この様な現象を解消するために、ＳＯＩ構造
の研究が近年盛んに行われている。ＳＯＩ構造は素子直
下が絶縁物であるため寄生サイリスタ構造がなくラッチ
アップを生じない、また一般に絶縁物はシリコンに比べ
て誘電率が小さいため寄生容量が小さくなりスイッチン
グ速度が高速にできる等の利点が考えられる。

本願発明に至る前に検討していたＳＯＩ構造方法の例と
して特願昭６１−１３６５３１号に示されている選択酸
化法を用いたＳＯＩ集積回路形成法を、第３図ａ　％　
ｈの主要工程断面図を用いて説明する。

まず、第３図ａの様にｎ型シリコン基板１上に熱酸化膜
で、シリコン窒化膜３．シリコン酸化膜４を順に形成し
、素子領域及びダミー素子領域以外を異方性の強い反応
性イオンエツチング（ＲＩＥ）等を用いて開口する。ダ
ミーパターンを形成しておくのは、後工程での各種エツ
チング、平坦化の均一性を上げるためである。

次に第３図すに示すように分離領域となる部分をこれも
ＲＩＥ等を用いてシリコン酸化膜４をマスクとしてエツ
チングし、開口部６を形成する。

このときシリコン酸化膜４の膜厚は減少するが後の熱酸
化膜、シリコン窒化膜の異方性エツチングの下地及びシ
リコン基板の等方性ドライエツチングのエツチングマス
クとして使用できる膜厚（１５００Å以上）は残ってい
る。次にシリコン窒化膜３をマスクとして熱酸化を行な
い、開口部の側面及び底面に熱酸化膜６を形成し、その
後全面にシリコン窒化膜７を減圧ＣＶＤ法等で形成する
。なお、この減圧ＣＶＤ法は開口部６の側面へもシリコ
ン窒化膜７を均質に付着されるために用いているコこの
後、反応性イオンエツチング法で異方性の強いエツチン
グを行い開口部５の側壁部のシリコン熱酸化膜６．シリ
コン窒化膜７のみを残してその他のシリコン酸化膜・窒
化膜を除去する。ここでもシリコン酸化膜４の膜厚は減
少するが、後のシリコン基板の等方性ドライエツチング
工程でのエツチングマスクとして使用できる膜厚（５０
０Å以上）は残されている。次に等方性ドライエッチン
グエ穆でのマスク材としてのシリコン酸化膜を開口部側
面のシリコン窒化膜７上だ被覆させた形で残すために、
前のシリコン窒化膜７で行なったのと同様に減圧ＣＶＤ
法等で全面にシリコン酸化膜８を形成し、反応性イオン
エツチング法で側壁部のみを残し、その他のシリコン酸
化膜８を除去する（第２図Ｃ）。次にシリコン酸化膜４
及び８をマスクとしてＣＦ４・０２ガスを用いたマイク
ロ波放電等によるシリコン基板の等方性エツチングを行
ない開口部９を形成する（第３図ｄ）。マイクロ波放電
を用いたエツチングは他のドライエッチ法に比べてシリ
コン基板とシリコン酸化膜との選択性が非常に良好（Ｓ
　１　／　Ｓ　ｉ０２選択比２０以上）であるためエツ
チングマスクとしてのシリコン酸化膜８の膜厚が薄くて
すみ、また隣合った素子領域側面のシリコン酸化膜８間
の距離が０．２μｍ以下であっても、他の分離領域が広
い部分と同様に等方性エツチングが進むため、分離領域
幅を１μｍ以下に狭めることができ、均一性の良い素子
形状を保ちながら高密度に素子を形成することができる
。またＳＦ６ガスを用いたプラズマエツチング等を使用
する場合でも選択性を向上させるという点においてはあ
る程度の効果を得られる。この後第３図ｅに示すように
、高圧酸化法により約７気圧の圧力下で酸化を行なうと
、酸化される領域はシリコン窒化膜３，７に覆われてい
ない領域に限定されるため、開口部深さ・酸化時間・素
子領域幅を最適化するとシリコン基板１の一部からなる
シリコン島領域１：０が酸化膜１１によりシリコン基板
と分離・絶縁された構造を得る。続いてＣＶＤ法により
シリコン酸化膜を堆積しシリコン基板表面の凹部を埋め
込む。公知のエッチバック法（ホトレジストをコートし
ホトレジストとＳ　ｉ０２等速のエツチングを行なう）
で平坦化すると凹部にのみＣＶＤシリコン酸化膜１２が
残る（第３図ｆ）。続いて能動素子を形成するシリコン
島領域１０を覆う様にシリコン窒化膜１３を形成する。

これをマスクとして選択酸化を行い、素子形成しないシ
リコン島領域１０を酸化膜１４に変える。酸化条件によ
っては酸化膜１４の下方にシリコン島領域が完全に酸化
膜に変化せずに残ったシリコン残り１５が残ることがあ
る（第３図ｑ）。続いてシリコン窒化膜１３を熱リン酸
等でエツチング除去し、必要に応じてシリコン酸化膜１
４の凸部を除去するためにフォトレジストを用いたエッ
チバックを行ない、第３図りの構造を得る。こうして形
成したシリコン島領域１０にＭＯＳＦＥＴ等の素子を形
成し相互配線等を行ない集積回路が形成される０ 発明が解決しようとする問題点 こうして形成されたＳＯＩ集積回路は素子を高密度に集
積でき高速かつ低消費電力となるが、他面工程が複雑で
歩留りが必ずしも高くなく、コストも高いという問題点
があった。この原因を調べた結果、次の様な点が問題と
なっていることがわかった。

■　シリコン基板からシリコン島領域を分離した後、選
択酸化前（第３図ｆ）と選択酸化後（第３図ｈ）の２度
の平坦化が必要である。

■　第１回の平坦化を省略した場合、基板上の凹凸のた
めにシリコン窒化膜１３の精密なパターン形成が難しい
。

■　ダミー素子領域部にシリコン残り１６（第２図ｑ）
が残る場合があり、配線容量が大きくなる。

等である。

本発明は従来の選択酸化法を用いたＳＯＩ形成技術の有
するこれらの問題点に鑑みてなされたもので、ＳＯＩ構
造形成を短縮しさらに高性能化を図ろうとするものであ
る。

問題点を解決するための手段 本発明は第１の耐酸化性膜となるシリコン窒化膜をあら
かじめ素子領域上のみに限定して形成しておぐことによ
り、プロセスの均一性を保ちつつ、工程の短縮、コスト
低減を図ろうとするものである。

作　　用 本発明は第１の耐酸化性膜をあらかじめ活性領域上のみ
に限定して形成しておき、ダミーパターンの設置により
エツチングは均一に行なうと共に、選択酸化により活性
領域を基板から分離すると同時にダミーパターン領域も
酸化し、従来の２回度目の酸化工種、平坦化工程を不要
としたものである。２度目の選択酸化工程、平坦化工程
をなくすことにより、その工程による不良をなくすこと
ができ、また工程数低減により製造コストの低減にも役
立つ。さらに、従来例で生じたダミー素子領域のシリコ
ン残り１６（第３図ｑ）については、通常第１回目の選
択酸化はかなり厚い酸化膜形成条件で行うため、たいて
いの場合、残ることはなくなる。

実施例 第１図ａ−％−＋７は本発明による半導体装置の製造方
法の一実施例を示す主要工程断面図である。

まず、第１図ロに示す様にｎ型シリコン基板１上に熱酸
化膜２、シリコン窒化膜３を順に形成し、トランジスタ
となる領域（素子領域と以下称す）のみに７オトレジス
ト１６をパターン出しする。

フレオンガスを用いた反応性イオンエツチング（ＲＩＥ
）によりシリコン窒化膜３をエツチングし、素子領域上
を覆う様にシリコン窒化膜３を残す（第１図ロ）。続い
てシリコン酸化膜４を３００ｎｍ〜８００　ｎ　ｍ程度
堆積し、フォトリソグラフィーによって素子領域部及び
、ダミー素子領域部のみにフォトレジスト１７を残す。

フォトレジスト１７をマスクとしてフレオンガスを主体
とするＲＩＥを行ない、シリコン酸化膜４．シリコン窒
化膜３．熱酸化膜２を素子領域及び、ダミー素子領域の
みに残す（第１図ｂ）。

次に第１図Ｃに示す様に分離領域となるシリコン基板１
をシリコン酸化膜４をマスクとしてＲＩＥ等でエツチン
グし、開口部５を形成する。このときシリコン酸化膜４
の膜厚は減少するが、後の熱酸化膜、シリコン窒化膜の
異方性エツチングの下地及びシリコン基板の等方性ドラ
イエツチングのエツチングマスクとして使用できる膜厚
（１５００Å以上）は残っている。次にシリコン窒化膜
３をマスクとして熱酸化を行ない、開口部の側面及び底
面に１０００〜２０００人程度の熱酸化膜６を形成し、
その後全面にシリコン窒化膜７を減圧ＣＶＤ法等で１ｏ
Ｏｏ〜２０００人程度形成する。

なお、減圧ＣＶＤ法を用いるのは開口部６の側壁にもシ
リコン窒化膜７を均一に付着するために用いている。こ
の後、反応性イオンエツチング法で異方性の強いエツチ
ングを行ない、開口部５の側壁部の熱酸化膜６．シリコ
ン窒化膜７のみを残してその他の酸化膜、窒化膜を除去
する。ここでもシリコン酸化膜４の膜厚は減少するが、
後のシリコン基板の等方性ドライエツチング工程でのマ
スク材としてのシリコン酸化膜を開口部側面のシリコン
窒化膜Ｔ上に被覆させて残すために、減圧ＣＶＤ法等で
全面にシリコン酸化膜８を５ｏＯ〜２ｏｏｏＡａ度形成
し、反応性イオンエッチング法で側壁部のみを残し、そ
の他のシリコン酸化膜８を除去する（第１図ｄ）。

次にシリコン酸化膜４及び８をマスクとしてＣＦ４．ｏ
２ガスを用いたマイクロ波放電等によるシリコン基板の
等方性エツチングを行ない、開口部９を形成する（第１
図θ）。マイクロ波放電を用いたエツチングは他のドラ
イエッチ法に比べてシリコン基板とシリコン酸化膜との
選択性が極めて良好（Ｓ　ｉ／　Ｓ　１０２選択比２０
以上）であるため、エツチングマスクとしてのシリコン
酸化膜８の膜厚が薄くて済み、また０、２μｍ程度の微
細孔でも広い部分と同様にエツチングが進行するので、
分離領域幅を１μｍ以下とすることが可能である。

もちろんＳＦ６ガス等を用いたプラズマエツチングでも
同様の効果がある。

この後、第１図ｆに示すように熱酸化すると酸化される
領域はシリコン窒化膜３，７におおわれていない領域に
限定されるだめ、開口部深さ、酸化時間、素子領域幅を
最適化することにより、シリコン基板１の一部からなる
シリコン島領域１゜が酸化膜１１によりシリコン基板１
と分離・絶縁された構造が得られる。この際、ダミー素
子領域表面にはシリコン窒化膜がないため、ダミー素子
領域は酸化されてしまう。この際酸化温度は１０５０℃
以上、好ましくは１０００℃以上にするのがよい。酸化
の際に生じる体積膨張によりストレスがシリコン島領域
に加わり、結晶欠陥を生じるのを防ぐためである。続い
てＣＶＤ法によりシリコン酸化膜１４を堆積しシリコン
基板表面の凹凸部を埋め込む。公知のエッチイ々ツク法
で平坦化すると凹部にのみシリコン酸化膜１２が残る。

また、ダミー素子領域を酸化することにより形成された
シリコン基板表面の凸部も同時に平坦化される（第１図
ｑ）。こうして得られたシリコン島領域１０にＭＯＳ）
ランジスタ等の素子を形成し相互配線を行ない集積回路
が形成される。本発明の方法によれば従来の方法に於け
るシリコン島領域分離後のダミー素子領域酸化工程（シ
リコン酸化膜堆積、平坦化、シリコン窒化膜形成、パタ
ーン出し２選択酸化）が不要になる。ダミー素子領域酸
化工程にかわって必要になるのはシリコン窒化膜をあら
かじめオーバサイズマスクでパターン出しする工程だけ
である。

第２図は本発明の半導体装置の製造方法を段切するため
マスク図面を示したものである。素子領域１８Ａ、１８
Ｂを覆う様に素子領域限定マスク　・１９が設計されて
いる。素子領域１８Ａ、１８Ｂと同一マスク上にダミー
素子領域２ｏがある。これは、製造工程中のシリコン異
方性９等方性のエツチングを均一に行なうためのもので
ある。分離領域には２種類の分離領域２１Ａ、２１Ｂが
ある。

２１Ｂはシリコンエツチング時にパターンの規則性を失
うことなく均一にエツチングを行ない、かつ大きさの異
なる素子領域１８Ｂを形成する例を示している。本発明
の製造方法はＳＯＩ構造を必要とするＭＯ３ＬＳＩやバ
イポーラＬＳＩの他、ＴＦＥＴ等にも広く応用できるこ
とは言うまでもない。

発明の効果 この様に、本発明の半導体装置の製造方法によれば、第
１のシリコン窒化膜をあらかじめ素子形成領域上にのみ
限定して形成するという工程を付加するだけで、プロセ
スの均一性を保ちつつ、後工程を大幅に短縮することが
でき、歩留りの向上。

コストの大幅な低減を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例における半導体装置の製造方
法を示す工程断面図、第２図は本実施例の半導体装置の
製造方法を説明するためのマスク重ね合わせ状態を示す
平面図、第３図は従来のＳＯＩ構造素子の製造方法を示
す工程断面図である。 １・・・・・・シリコン基板、２，６．１１・・・・・
・熱酸化膜、４，８．１４・・・・・・シリコン酸化膜
、３，７・・・・・・シリコン窒化膜、１ｏ・・・・・
・シリコン島領域、１８Ａ、１８Ｂ・・・・・・素子領
域、１９・・・・・・素子領域限定マスク、２ｏ・・・
・・・ダミー素子領域、２１Ａ。 ２１Ｂ・・・・・・分離領域。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名！−
＆基数 １６−７オトトジスト ４−５９二″／鵬団」帆 第１図　　　　　　　６−Ｂ駒障 ｔ７−駿イと二珂−（ ｈつ ノー−５１９反 Δ−ンワゴン廃Ｉヒ訓（ ／ｄ １８Ａ−素子墳載■ １８Ｂ−景δ作雫Ｊ ｚｙＢ−一匁馳傾′＄−丁 ／−Ｓリコン運号又 ４−　シリコン覆卿七Ａ− ８−シリコン蒼侑す輿 薄３図 ｑ−藺口邪 ｔ２−ＣＶＤシリコ凄ご眞 ｔ３−−シリコシ輩幌

Claims (1)

【特許請求の範囲】
1. 　シリコン基板表面の能動素子形成領域を耐ドライエッ
   チング性膜と第１の耐酸化性膜との２層マスクで選択的
   に覆う工程と、前記能動素子形成領域の周囲を異方性エ
   ッチングして溝を形成する工程と、前記溝側壁に第２の
   耐酸化性膜を形成する工程と、前記第１及び第２の耐酸
   化性膜をマスクとして熱酸化し前記能動素子形成領域を
   電気的に前記シリコン基板から分離する工程とを含み前
   記２層マスク形成に先だって前記第１の耐酸化性膜のみ
   を前記能動素子形成領域上を覆う様にパターニングする
   ようにした半導体装置の製造方法。