KR0169713B1 - 집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 자기정렬방식으로 제조하는 방법 - Google Patents

집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 자기정렬방식으로 제조하는 방법

Info

Publication number
KR0169713B1
KR0169713B1 KR1019890018850A KR890018850A KR0169713B1 KR 0169713 B1 KR0169713 B1 KR 0169713B1 KR 1019890018850 A KR1019890018850 A KR 1019890018850A KR 890018850 A KR890018850 A KR 890018850A KR 0169713 B1 KR0169713 B1 KR 0169713B1
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
etching
contact
photoresist
Prior art date
Application number
KR1019890018850A
Other languages
English (en)
Other versions
KR900010963A (ko
Inventor
귄터 뢰스카
요제프 빈네를
프란츠 네플
Original Assignee
드로스트 후흐스
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 드로스트 후흐스, 지멘스 악티엔게젤샤프트 filed Critical 드로스트 후흐스
Publication of KR900010963A publication Critical patent/KR900010963A/ko
Application granted granted Critical
Publication of KR0169713B1 publication Critical patent/KR0169713B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 자기 정렬 방식으로 제조하는 방법
제1-9도는 먼저 콘택의 종축공간(longitudinal expanse)을 한정하고, 그후에 횡축공간(transversal expanse)을 한정하는 콘택을 제조하기 위한 방법의 단계를 나타낸다.
제10-13도는 먼저 콘택의 횡축공간을 한정하고, 그후에 종축공간을 한정하는 콘택을 제조하기 위한 방법의 단계를 나타낸다.
* 도면의 주요부분에 대한 부호의 설명
1 :기판 2 : 절연층
3 : 확산 장벽층 4 : 제1도전층
5 : 제2도전층 6 : 제3도전층
7 : 제1 포토레지스트 구조체 8 : 제2 포토레지스트 구조체
71 : 제1 포토레지스트 마스크 81 : 제2 포토레지스트 마스크
본 발명은 집적회로에 적층 배열된 배선 레벨(wiring level) 들에 포함된 소자간 결선(interconnects) 사이에 콘택을 제조하기 위한 방법에 관한 것이다.
많은 군의 집적회로에서, 집적회로의 개개의 소자 또는 전체 모듈의 연결은 두 이상의 레벨상에서 배선에 의해 이루어진다. 분리용 절연층은 이들 레벨사이에 놓여 있다, 레벨들은 분리용 절연층에 있는 비아 홀(via hole)을 통해 콘택에 의해 연결된다. 이들 콘택은 바이어스라 불리운다.
집적회로의 금속소자간 결선에서 전류밀도의 동시 증가를 일으키는 계속적인 소형화는 주로 도전재로 층전된 바이어스를 필요로 한다.
비아 홀을 충전할 뿐만 아니라 비아 홀을 제조하는 다양한 방법이 문헌으로부터 공지되어 있다. (참조, R.H. Wilson 등, J. Electrochem, Soc. :
Accelerated Brief Communication, page 1867 (July 1987) : H.P.W. Hey 등 Proc. IEDM, 3.2, page 50 (1986) : E.R. Sirkin, I.A. Blech, J. Electrochem.Soc., Vol, 131. No. 1, p. 123 (1983)).
한 방법은 하부금속층을 증착시키고 구조화한 후에 절연층을 부가하는 것이며, 이 절연층은 두 배선 레벨을 분리시키는 역할을 한다. 이 절연층은 일반적으로 특수 방법에 기인한 평탄화 효과를 갖는 플라즈마 산화물층이다. 평탄화는 상부 금속 레벨에 대한 토팔러지(topology)의 비 활성화를 보장하는데 필요하다. 비아 홀은 반응성 이온 에칭에 의해 절연층내에 형성된다. 비아 홀의 층전은 예를 들면 후속하는 에칭-백 단계를 갖는 표면 전반에 걸친 텅스텐 증착을 통해 이루어지거나, 선택적 텡스텐 증착을 통해 이루어진다.
이러한 방법은 E. Bertagnolli 등의 Journal do Physique, Vol. 49, C4 (1988), pages 179 내지 182에 개시되어 있다.
그러나, 이 방법에서 도전재를 관통하는 비아 홀이 완전하게 층전될지는 확실하지 않다. 이것은 소자간 결선의 원하지 않은 단면적의 감소를 초래할 가능성이 있다. 하부 레벨에 대하여 조절되어야만 하는 마스크는 비아 홀을 제조하는데 필요하다. 마스크는 소자간 결선과 비아 홀 사이의 신뢰성 있는 중첩(Overlap), 즉 콘택이 보장되도록 구조화되고 조절되어야만 한다. 이 중첩은 하부 금속레벨에서 배선 그리드의 크기에 상당한 기여를 하며, 그로인해 획득가능한 패킹 밀도가 낮아진다.
또 다른 방법은 필러(pillar) 기술이라 불리우는 방법으로, 예를들면, E.R. Sirkin, I.A. Blech, J. Electrochem. Soc., Vol. 131. No. 1, pages 123(1983)에 기재되어 있다. 나중에 바이어스를 층전할 도전재는 절연층 이전에 먼저 증착되고 구조화된다. 이러한 구조화는 상보형 비아 마스크(via mask)에 상응하는 마스크를 통해 이루어진다. 이어서, 절연층은 표면상에 증착되고 상승된 금속영역의 상부 커버 표면이 노출될때까지 에칭 백된다. 상승된 금속영역을 필러라고 부른다. 이 방법은 비아 홀의 완전한 층전을 보장한다. 또한, 그 아래에 놓이는도전층 위로 적절한 층 두께가 절연층의 에칭시에 확실하게 얻어진다. 그러나, 마스크 조절의 단점은 계속 남아있다.
본원 발명은 적층 배열된 배선 레벨에 위치한 소자간 결선들 사이에, 바이어스라 불리우는 콘택을 제조하는 자기 정렬(self-alignment) 방법을 제공하는 것을 목적으로 한다. 이 방법은, 하부 배선 레벨의 소자간 결선들상에 바이어스의 중첩을 생략하기 때문에, 하부 배선 레벨의 그리드의 소형화를 가능케한다.
상기 목적은, 다음과 같은 단계, 즉
a) 하부 소자간 결선을 위한 적어도 하나의 제1도전층 및 콘택을 위한 적어도 하나의 제2도전층을 포함하는 층 구조체(layer structure)를 형성하는 단계 ;
b) 하부 소자간 결선의 폭을 신뢰성있게 중첩하는 마스크로 콘택의 종축공간을 한정하는 단계 ;
C) 하부 소자간 결선들을 형성하는데 필요한 마스크로, 그리고 동일한 마스크로 하부 소자간 결선을 한정하기 전에, 콘택의 횡축공간을 한정하는 단계 : 및
d) 단계적인 에칭으로 콘택 및 하부 소자간 결선을 형성하는 단계에 의해 달성된다.
동일한 마스크로 하부 소자간 결선을 한정하기 전에 콘택의 횡축공간 (즉, 소자간 결선의 경로에 수직한 공간)이 한정되기 때문에, 하부 소자간 결선에 대한 콘택의 오조절은 일어날 수가 없다. 그러므로 비아와 하부 소자간 결선의 중첩은 생략될 수 있다. 콘택은 필러형태로, 즉 도전재의 상승된 영역의 형태로 하부 소자간 결선에 대한 자기 정렬 방식으로 상승한다. 하부 배선 그리드의 급격한 감소가 가능하다. 따라서, 집적회로의 패킹밀도가 증가된다. 이 자기 정렬 방법에 의해 약 30%의 면적의 이득이 얻어질 수 있다.
제1도에 도시된 구조체는 하기의 방법단계를 기초로 하여 형성된다. 절연층(2)은 기판(1) 상에 부가된다. 기판(1)은 단결정 실리콘으로 구성된다. 능동회로소자, 예를들면 트랜지스터는 기판(1)에 포함된다. 비아 홀은 예를들면 SiO2로 이루어진 절연층에 제공되고, 기판(1)에 위치한 능동소자에 대한 연결이 이루어지는 곳에 제공된다. 능동회로소자 및 비아 홀은 도면에 도시되지 않았다. 확산 장벽층(3)은 절연층(2)상에 증착되고 제1도전층(4)은 확산 장벽층(3)상에 증착된다. 이후에 제1도전층(4)으로부터 소자간 결선이 형성된다. 제1도전층(4)은 예를들면 알루미늄 기본재료로 만들어진다.
예를들면 제1도전층(4)은 AlSiTi 로 이루어지고, 그 소자간 결선재료로서의 적합성은 여기에서 인용된 유럽특허 제0 110 401 호에 개시되어 있다. 대안적으로, 제1도전층(4)은 AlSiCu로 이루어지며, AlSiCu는 여기서 인용된 I.Ames 등, IBM J. Res. Develop., Vol. 14, 페이지 461(1970)에 기재되어 있다. 다른 대안으로서, 제1도전층(4)은 여기에 인용된 D.S. Gardner등, 페이지 114(1984)에 개시된 알루미늄을 기본으로 하는 다층 구조로 이루어질 수도 있다. 특정회로에서 제1도전층 필요할 때는 예를들면 금속규화물 또는 도핑된 다결정 실리콘과 같은 일부의 다른 도전재 또는 텅스텐과 같은 다른 금속으로 이루어진 제1도전층을 제조할 수 있다.
실리콘은 알루미늄과 단결정 실리콘 사이의 경계표면에서 알루미늄에 용해되고 알루미늄이 실리콘 기판으로 이동한다. 그러므로 알루미늄 스파이크가 기판에 형성되어 기판 단락을 초래하게 된다. 비아 홀 영역에서 이러한 현상을 없애기 위하여, 절연층(2)과 제1도전층(4) 사이에 확산 장벽층(3)이 제공된다. 확산 장벽층(3)은 예를들면 Ti/TiN 으로 이루어진다. 확산 장벽층은 이 현상이 회로의 기능을 위협하지 않거나, 금속 대 단결정 실리콘 경계면이 존재하지 않을때(예를들면, 다른 금속 레벨) 생략될 수 있다.
제2도전층(5)은 제1도전층(4)상에 증착된다. 제2도전층(5)은 제1도전층(4)보다 상당히 얇다. 제3도전층(6)은 제2도전층(5) 상에 증착된다. 제3도전층(6)은 제1도전층(4)의 재료와 동일한 재료로 선택될 수 있는 고도전성 재료로 형성된다. 필러 형상의 콘택은 제3도전층으로 만들어진다. 그러므로, 제3도전층(6)은 필러의 원하는 높이에 상응하는 두께로 증착되어야만 한다. 제2도전층(5)은 제3도전층(6)을 에칭할 때 제2도전층(5)에 비하여 놓은 선택도가 존재할 수 있도록 제3도전층(6)의 재료에 대하여 선택된 재료로 만들어진다. 그러므로, 제2도전층(5)은 제3도전층(6)을 에칭할 때 에칭 멈추개(etching stop)로서 작용한다. 제1 포토레지스트 구조체(7)는 포토-리소그라피의 도움으로 제2도전층(5)상에 부가된다.
포토레지스트 구조체(7)는, 폭에 있어서 나중에 제1도전층(4)으로부터 소자간 결선이 형성되는 영역과 확실하게 중첩할 수 있고, 도전성 연결의 원하는 길이가 나중에 형성될 소자간 결선의 종방향으로 한정되도록, 형상을 이루게된다. 이어서, 제3도전층(6)의 노출부는 에칭 멈추개로서 작용하는 제2도전층(5)까지 에칭된다. 그 결과, 구조체가 제2 도에 도시된다.
제3도는 제2도에 도시된 구조체의 평면도이다. 제3도전층(6)은 제1 포토레지스트 구조체(7)의 외부에 상응하는 부분이 에칭되고, 그로인해 제2도전층(5)이 노출된다. II-II선은 제2도에 도시된 단면을 나타낸다. 양방할 화살표 A는 후에 형성될 소자간 결선의 종방향에 평행한 방향을 나타내고, 양방향 화살표 B는 후에 형성될 소자간 결선의 종방향에 수직인 방향을 나타낸다.
제4도에 도시된 바와 같이, 구조체에는 제1 포토레지스트 구조체(7)의 제거후에 제2 포토레지스트 구조체(8)가 제공된다. 제2 포토레지스트 구조체(8)는 후에 제1도전층(4)으로 만들어지는 소자간 결선을 구조화하기에 적합하도록 설계된다.
제4도에서 절단선 V-V는 제5도에 도시된다. 이 도면에서 제2 포토레지스트 구조체(8)는 제3도전 층보다 더 좁다는 것을 알 수 있을 것이다. 제3도전층(6)은 후에 형성될 소자간 결선의 폭과 일부분이 확실하게 일치하도록 제1 에칭단계에서 구조화되었다. 제4도에 도시된 단면은 절단선 IV-IV이다.
제6도는 이 구조체의 평면도이다. 제2 포토레지스트 구조체(8)는 제3도전층(6)상을 가로질러 뻗어 있으며 후에 형성될 소자간 결선의 구조를 갖는다. 폭에 있어서, 제3도전층(6)은 제2 포토레지스트 구조체(8)의 범위를 넘어서 뚜렷하게 돌출한다. 제3도전층(6)의 길이는 선행의 에칭단계에 의해 한정된다. 제4도에 도시된 단면도는 IV-IV선에 대한 단면도이다.
후에 성형될 소자간 결선의 형상으로 제2 포토레지스트 구조체(8)를 구조화하는 포토-리소그라피 단계는 제3도전층(6)의 영역에서의 높이차를 처리할 수 있어야만 한다(제4도참조). 노출(필드의 깊이) 및 레지스트 기술에서의 문제는 제3도전층(6)의 두께에 의존하여, 즉 필러의 원하는 높이에 의존하여 발생할 수 있다. 이들 문제점은 종래의 단층 레지스트 기술에서 다층 레지스트 기술로 변환함으로써 없어질 수 있다.
다음 단계에서, 제1 포토레지스트 구조체(7)에 의해 보호되고, 제2포토레지스트 구조체(8)에 의해 커버되지 않은 제3도전층의 이들 영역은 에칭된다(제5도와 제6도참조). 그 결과, 제3도전층(6)은 제2 포토레지스트 구조체(8)를 가로지르는 방향(양방향 화살표 B로 표시)으로 한정된다.제3도전층(6)의 에칭은, 에칭 멈추개로서 작용하는 제2도전층(5)까지 아래로 다시 행해진다. 제2 포토레지스트 구조체(8)에 의해 커버되지 않은 표면의부분은 에칭동안 제2도전층에 의해 보호된다. 필러는 이 단계후에 완전하게 형성된다.
이어서, 소자간 결선이 구조화되며, 제2 포토레지스트 구조체(8)는 마스크로서 작용한다. 그 목적을 위하여, 먼저 제2도전층(5)이 에칭되어야만 한다. 그리고나서, 제1도전층(4)이 에칭된다. 이 에칭이 과도 에칭(overetching) 되어야 하기 때문에 제1도전층(4)을 에칭할 때 확산 장벽층(3)이 에칭 멈추개를 형성하도록, 아래에 놓인 확산장벽층(3)의 재료에 대하여 제1도전층(4)의 재료를 선택하는 것이 유리하다. 제1도전층이 과도 에칭되기 때문에, 특히 두 필러 사이에 있을 수 있는 금속 잔류물이 제거된다. 이것은 증가된 형상비(aspect ratio) 때문에 바람직하지 않다. 이어서 확산 장벽층(3)은 절연층(2)까지 아래로 에칭된다.
제2 포토레지스트 구조체(8)를 제거한 후 얻어진 구조체가 제7도에 도시된다. 제7도의 단면기준선 VIII-VIII 이 제8도에 도시된다. 제7도에서 제3도전층(6)이 제1도전층(4)상에 자기 정렬 방식으로 배열된다는 것을 알 수 있다. 제3도전층(6)으로부터 형성된 필러의 폭은 제조공정의 결과 제1도전층으로부터 형성된 소자간 결선의 폭과 동일하다. 제7도에 도시된 단면은 제8도의 기준선 VII-VII 이다.
8도에 도시된 바와같이 제3도전층(6)으로 이루어진 필러는 제1도전층(4)으로부터 형성된 소자간 결선에 의해 종방향(양방향 화살표 A)으로 제한된다는 것을 알 수 있다. 제1도전층(4)으로부터 형성된 소자간 결선의 표면은 제2도전층(5)에 의해 커버된 상태로 남아있다. 템퍼링하는 동안, 제2도전층(5)은 수직 힐럭(hillock) 형성체로 불리우는 것에 대하여 제1도전층(4)으로부터 형성된 소자간 결선의 노출표면을 보호한다. 힐럭 이란 금속화된 영역(수직 힐럭)는 에칭된 측벽(측면 힐럭)에서의 재료의 집괴체(agglomeration)를 의미한다. 힐럭은 템퍼링 공정에서 발생할 수 있을 뿐만 아니라, 현재의 로드하에서도 발생할 수 있다. 그러므로, 제2도전층(5)은 제1도전층(4)으로부터 형성된 소자간 결선상의 수직 힐럭 성장에 대한 보호물로서 작용을 한다. 대조적으로, 이러한 커버층은 측면 힐럭 성장을 촉진시킬 수 있다.
사용된 재료 또는 공정관리 때문에, 제1도전층(4)으로부터 형성된 소자간 결선은 측면 힐럭 형성의 경향이 있다면, 제2도전층(5)은 제3도전층으로부터 형성된 필러의 외측에 상응하는 부분이 제거되어야만 한다. 예를들면, 이것은 제2 포토레지스트 구조체(8)를 제거하기 전에 발생할 수있다. 그 결과의 구조체가 제9도에 도시된다.
확산 장벽층(3) 및 제2도전층(5)이 동일한 공정으로 에칭될 수 있을 때, 제2 포토레지스트 구조체(8)가 확산 장벽층(3)의 구조화 이전에 제거된다. 그리고 노출된 확산 장벽층(3), 노출된 제2도전층(5) 및 제3도전층(6)의 최상부는 단일의, 표면 전반에 걸친 에칭단계로 에칭된다. 어떠한 확산장벽층(3)도 제공되지 않는다면, 그 아래에 놓인 절연층(2)에 대한 높은 선택성을 갖는 에칭 공정이 사용되어야만 한다.
다른 예시적인 실시예는 제10-13도를 참조하여 아래에 설명될 것이다.
제10도는 기판(1), 절연층(2), 확산 장벽층(3), 제1도전층(4), 제2도전층(5) 및 제3도전층(6)으로 이루어진 층 구조체를 나타내며, 그 제조방법은 제1도와 관련하여 설명된다. 제1 포토레지스트 마스크(71)는 제3도전층(6)상에 제조된다.
제11도는 제10도의 구조체에 대한 평면도이다. X-X 기준선은 제10도에도시된 단면을 나타낸다. 제1 포토레지스트 마스크(71)가 후에 제1도전층(4)으로부터 형성된 소자간 결선의 통로를 한정하도록 제1 포토레지스트 마스크(71)가 구조화된다는 것을 알 수가 있다. 제3도전층(6), 제2도전층(5), 제1도전층(4) 및, 있다면, 확산 장벽층(3)은 제1 포토레지스트 마스크(71)를 따라서 연속적으로 에칭된다. 그것에 의해 제1도전층(4)으로부터 소자간 결선이 이루어진다. 필러를 형성하는 제3도전층(6)은 이 에칭단계에서는 제1도전층(4)으로부터 형성된 소자간 결선과 동일한 폭으로 제공된다. 제3도전층(6)은 제1도전층(4)으로부터 형성된 소자간 결선상에 자기 정렬 방식으로 배열된다.
제12도는 제1 포토레지스 마스크(71)를 제거하고 제2 포토레지스트 마스크(81)를 부가함으로써 형성되는 구조체를 나타낸다. 제2 포토레지스트 마스크(81)는 폭에 있어서 확산 장벽층(3), 제1도전층(4), 제2도전층(5) 및 제3도전층(6)과 일부분이 확실하게 중첩하며, 확산 장벽층(3), 제1도전층(4), 제2도전층(5) 및 제3도전층(6)은 소자간 결선에 따라 모두 구조화된다. 제5도와 결부하여 설명된 필드의 깊이 문제는 제3도전층(6)만이 이 공정사이클에서 구조화되어야 하기 때문에, 제2포토레지스트 마스크(81)를 제조하는 포토-리소그라피 단계에서는 관련이 없다. 이는 두 실시예 사이의 주요한 차이점이다.
제13도는 제12도의 구조체에 대한 평면도이다. 제2 포토레지스트 마스크(81)는 폭의 일부분이 소자간 결선에 따라 구조화된 제3도전층(6)과 확실하게 중첩한다. 길이에 있어서, 제2 포토레지스트 마스크(81)는 제조될 필러의 공간을 한정한다. 다음 단계에서, 제3도전층(6)의 노출영역은 제1도전층까지 에칭되며, 다시 에칭 멈추개로서 작용한다. 제3도전층(6)으로부터 형성된 필러는 제1도전층(4)으로부터 형성된 소자간 결선상에 자기 정렬 방식으로 배열되며, 필러는 제2도전층(5)을 통해 소자간 결선에 도전성으로 연결된다.
제2도전층(5)이 수직힐럭헝성으로부터 보호하기 위한 덮개층으로서 적정하다면, 제2 포토레지스트마스크(81)는 즉시 제거되며, 그 결과 제8도에 도시된 구조체가 형성된다. 제2도전층이 수직힐럭형성으로부터의 보호를 위한 덮개층으로서 적정하지 않다면, 제2도전층(5)의 노출영역은 제1도전층(4)까지 에칭되고 제2 포토레지스트 마스크(81)가 제거되어, 제9도에 도시된 구조체가 형성된다.
표면에는 필러 위에서 필러 아래까지 에칭된 절연층(도시 되지 않음)이 제공된다. 이 표면은 공지의 방법(참조, E.R. Sirkin, I.A. Blech, J.electrochem. Soc., Vol. 131, No. 1, page 123 (1983))으로 제공된다.
본 발명의 방법의 두 실시예는 자기 정렬되고 완전하게 층전된 비아 홀을 포함하며, 그로인해 힐럭-억제 덮개층이 옵션으로서 이용될 수 있다. 동일한 세트의 마스크(다른 순서대로)가 두 실시예에 대하여 사용될 수 있다. 하부 배선 레벨의 그리드는 소자간 결선과 비아 사이의 중첩에 의해 감소된다.
두 대안적인 실시예는 포토-리소그라피, 레지스트 기술, 에칭기술로 이루어진 그들의 요구의 측면에서 상이하다. 두 방법 중 하나는 적용에 따라서 더 유리한 점을 제공한다. 먼저 설명된 대안은 오히려 얇은 바이어스와 두꺼운 소자간 결선에 더 적합하다. 이와는 대조적으로, 위에서 설명된 제2대안은 큰 높이차를 다루어야 하는 바이어스에 특히 적합하다.
다양하며 미세한 변경 및 수정이 당업자에 의해 제안될 수 있지만, 이러한 모든 변경 및 수정이 본 발명의 청구범위내에 포함된다는 것을 이해할 수 있을 것이다.

Claims (5)

  1. (a) 절연층(2)이 제공되어 있는 단결정 실리콘 기판(1)상에 하부 배선 레벨에 대한 제1도전층(4)을 부가하는 단계: (b) 상기 제1도전층(4)보다 얇은 제2도전층(5)을 상기 제1도전층(4) 상에 부가하는 단계; (c) 상기 제2도전층(5) 상에 콘택의 원하는 두께로 제2도전층(5)을 증착하는 단계를 포함하는데, 상기 제2도전층(5)의 재료는 상기 제2도전층(5)이 상기 제3도전층(6)의 에칭 동안에 에칭 멈추개로서 작용하도록 상기 제3도전층(6)의 재료와 매칭되며; (d) 상기 제3도전층(6) 상에 제1 포토레지스트층(7)을 증착하여, 구조체가 상기 제1도전층(4)에서 나중에 형성되는 소자간 결선과 폭이 중첩하고 길이방향으로 콘택의 원하는 길이를 한정하도록 구조화하는 단계: (e) 상기 제3도전층(6)의 노출된 부분을 상기 제2도전층(5)까지 에칭하는 단계; (f) 상기 제1 포토레지스트층(7)의 구조체의 제거후에 제2 포토레지스트층(8)을 부가하는 단계; (g) 포토리소그라피 단계에서 상기 제2 포토레지스트층(8)을 구조화하여 하부 소자간 결선이 상기 구조화된 제2 포토레지스트층(8)에 의해 한정되도록 하는 단계: (h) 상기 제3도전층(6)의 노출된 부분을 상기 제2도전층(5)까지 에칭하는 단계: (i) 상기 제2도전층(5)의 노출된 부분을 상기 제1도전층(4)까지 에칭하는 단계; (j) 상기 제1도전층(4)의 노출된 부분을 에칭함으로써 하부 소자간 결선을 형성하는 단계: 및 (k) 상기 제2 포토레지스트층(8)의 잔류물을 제거하는 단계를 포함하는 것을 특징으로 하는 집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 제조하는 방법.
  2. 제1항에 있어서, 상기 제1도전층(4)을 부가하기 전에 상기 절연층(2)상에 도전성 확산 장벽층(3)을 부가하고, 상기 제2 포토레지스트층(8)을 제거하기 전에 상기 확산 장벽층(3)의 노출된 부분을 상기 절연층(2)까지 에칭하는 것을 특징으로 하는 집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 제조하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제2 포토레지스트층(8)으로서 복수의 층으로 이루어진 층을 사용하는 것을 특징으로 하는 집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 제조하는 방법.
  4. 제1항 또는 제2항에 있어서, 상기 제2도전층(5)은 하부소자간 결선상에서 콘택의 외부에 상응하는 부분이 에칭되는 것을 특징으로 하는 집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 제조하는 방법.
  5. 제1항 또는 제2항에 있어서, 상기 (f)단계에서, 상기 제1 포토레지스트층(7)의 구조체를 제거하기 전에 상기 제2도전층(5)을 상기 제1도전층(4)까지 에칭하는 것을 특징으로 하는 집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 제조하는 방법.
KR1019890018850A 1988-12-16 1989-12-16 집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 자기정렬방식으로 제조하는 방법 KR0169713B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP88121168.4 1988-12-16
EP88121168A EP0373258B1 (de) 1988-12-16 1988-12-16 Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen

Publications (2)

Publication Number Publication Date
KR900010963A KR900010963A (ko) 1990-07-11
KR0169713B1 true KR0169713B1 (ko) 1999-02-18

Family

ID=8199680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018850A KR0169713B1 (ko) 1988-12-16 1989-12-16 집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 자기정렬방식으로 제조하는 방법

Country Status (7)

Country Link
US (1) US4960489A (ko)
EP (1) EP0373258B1 (ko)
JP (1) JP3061823B2 (ko)
KR (1) KR0169713B1 (ko)
AT (1) ATE86797T1 (ko)
CA (1) CA2005488A1 (ko)
DE (1) DE3879213D1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025303A (en) * 1988-02-26 1991-06-18 Texas Instruments Incorporated Product of pillar alignment and formation process
US5345108A (en) * 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
US5504375A (en) * 1992-03-02 1996-04-02 International Business Machines Corporation Asymmetric studs and connecting lines to minimize stress
US5256597A (en) * 1992-09-04 1993-10-26 International Business Machines Corporation Self-aligned conducting etch stop for interconnect patterning
US5512514A (en) * 1994-11-08 1996-04-30 Spider Systems, Inc. Self-aligned via and contact interconnect manufacturing method
FR2780202A1 (fr) * 1998-06-23 1999-12-24 St Microelectronics Sa Circuit integre a niveau de metallisation d'epaisseur variable
TW425666B (en) * 1999-08-12 2001-03-11 Taiwan Semiconductor Mfg Manufacturing method for borderless via on semiconductor device
US20050077540A1 (en) * 2002-01-25 2005-04-14 Axel Hulsmann Integrated circuit arrangement
US7538034B2 (en) * 2006-12-22 2009-05-26 Qimonda Ag Integrated circuit having a metal element
KR100872131B1 (ko) * 2007-07-10 2008-12-08 삼성전기주식회사 인쇄회로기판 제조방법
US7807570B1 (en) 2009-06-11 2010-10-05 International Business Machines Corporation Local metallization and use thereof in semiconductor devices
RU2494492C1 (ru) * 2012-06-07 2013-09-27 Общество с ограниченной ответственностью "Компания РМТ" Способ создания токопроводящих дорожек
US11508617B2 (en) * 2019-10-24 2022-11-22 Applied Materials, Inc. Method of forming interconnect for semiconductor device
US11257677B2 (en) 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5967649A (ja) * 1982-10-12 1984-04-17 Hitachi Ltd 多層配線の製造方法
JPS60183726A (ja) * 1984-03-02 1985-09-19 Toshiba Corp 半導体装置の電極パタ−ンの形成方法
US4541893A (en) * 1984-05-15 1985-09-17 Advanced Micro Devices, Inc. Process for fabricating pedestal interconnections between conductive layers in an integrated circuit
EP0175604B1 (en) * 1984-08-23 1989-07-19 Fairchild Semiconductor Corporation A process for forming vias on integrated circuits
JPS61208850A (ja) * 1985-03-13 1986-09-17 Mitsubishi Electric Corp 半導体装置の製造方法
US4614021A (en) * 1985-03-29 1986-09-30 Motorola, Inc. Pillar via process
US4740485A (en) * 1986-07-22 1988-04-26 Monolithic Memories, Inc. Method for forming a fuse
US4789645A (en) * 1987-04-20 1988-12-06 Eaton Corporation Method for fabrication of monolithic integrated circuits

Also Published As

Publication number Publication date
JPH02215130A (ja) 1990-08-28
DE3879213D1 (de) 1993-04-15
KR900010963A (ko) 1990-07-11
CA2005488A1 (en) 1990-06-16
EP0373258B1 (de) 1993-03-10
EP0373258A1 (de) 1990-06-20
ATE86797T1 (de) 1993-03-15
US4960489A (en) 1990-10-02
JP3061823B2 (ja) 2000-07-10

Similar Documents

Publication Publication Date Title
US5756396A (en) Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
US4847674A (en) High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
US4962060A (en) Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
EP0176010B1 (en) Integrated circuit fabrication process and device
US7119009B2 (en) Semiconductor device with dual damascene wiring
US5243220A (en) Semiconductor device having miniaturized contact electrode and wiring structure
US6281585B1 (en) Air gap dielectric in self-aligned via structures
US4576900A (en) Integrated circuit multilevel interconnect system and method
KR0169713B1 (ko) 집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 자기정렬방식으로 제조하는 방법
US5543360A (en) Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure
US5593921A (en) Method of forming vias
JPH06125013A (ja) 半導体装置及びその製造方法
KR100554210B1 (ko) 자기 정렬 상호접속 비아를 이용하는 이중 다마신법
EP0248668A2 (en) Process for fabricating multilevel metal integrated circuits and structures produced thereby
US4888087A (en) Planarized multilevel interconnection for integrated circuits
US6133635A (en) Process for making self-aligned conductive via structures
US5924006A (en) Trench surrounded metal pattern
JPH11186391A (ja) 半導体装置およびその製造方法
US6518669B2 (en) Semiconductor device including a pad and a method of manufacturing the same
KR19980020482A (ko) 반도체 장치의 배선구조 및 방법
US7164204B2 (en) Integrated circuit devices with an auxiliary pad for contact hole alignment
KR100270593B1 (ko) 부분 중첩 상호 접속 구조 및 그 제조 방법
US6472697B2 (en) Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application
JP2747025B2 (ja) 半導体装置の製造方法
US6313535B1 (en) Wiring layer of a semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060929

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee