KR100270593B1 - 부분 중첩 상호 접속 구조 및 그 제조 방법 - Google Patents
부분 중첩 상호 접속 구조 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100270593B1 KR100270593B1 KR1019970019767A KR19970019767A KR100270593B1 KR 100270593 B1 KR100270593 B1 KR 100270593B1 KR 1019970019767 A KR1019970019767 A KR 1019970019767A KR 19970019767 A KR19970019767 A KR 19970019767A KR 100270593 B1 KR100270593 B1 KR 100270593B1
- Authority
- KR
- South Korea
- Prior art keywords
- aluminum
- copper
- interconnect
- contact
- alloys
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 47
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 47
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 17
- 238000004891 communication Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 58
- 239000010949 copper Substances 0.000 claims description 44
- 229910045601 alloy Inorganic materials 0.000 claims description 30
- 239000000956 alloy Substances 0.000 claims description 30
- 229910052802 copper Inorganic materials 0.000 claims description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 27
- 239000007769 metal material Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 14
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 5
- 229910001020 Au alloy Inorganic materials 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000003353 gold alloy Substances 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 41
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 238000001020 plasma etching Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910001431 copper ion Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53219—Aluminium alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53233—Copper alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
- H01L23/53247—Noble-metal alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
본 발명은 반도체 장치의 상호 접속 라인과 콘택트 사이의 전기적 통신을 제공하기 위한 상호 접속 구조에 관한 것으로, 알루미늄이나 알루미늄-구리로 형성된 콘택트와, 상기 콘택트가 엣쳔트에 의해 엣칭되는 것을 실질적으로 방지할 수 있는 알루미늄-구리 합금막과, 알루미늄이나 알루미늄-구리로 형성되고 상기 알루미늄-구리 합금막을 적어도 부분적으로 커버하여 상기 콘택트와의 전기적 통신을 제공하는 상호 접속 라인을 포함한다. 또한, 본 발명은 이러한 상호 접속 구조의 제조 방법을 제공한다.
Description
본 발명은 개략적으로 상호 접속 구조에 관한 것으로, 더 구체적으로는 콘택트와 상호 접속 라인을 포함하고, 이들 사이에 상호 접속 라인 형성 공정 동안의 엣치-스톱으로서 합금막이 형성되는 상호 접속 구조에 관한 것이다.
최신의 VLSI 및 ULSI 반도체 장치들에 있어서, 장치들의 치수(dimension)는 계속하여 축소되어 가고 있다. 동일 크기의 면적상에 더 많은 소자들을 제작할 수 있도록 하기 위해, 반도체 장치들의 수직적 치수는 증가되어 왔다. 장치들의 수직적 치수가 증가함에 따라 칩상의 여러 소자들을 접속시키기 위해 더 많은 레벨들의 금속 상호 접속부들이 제작될 필요가 있다. 이러한 금속 상호 접속부들로는, 예를 들면 가까운 거리에 있는 소자들을 전기적으로 접속시키는 국부 상호 접속부(local interconnect) 또는 스트랩(strap) 등이 있다. 따라서, 다중 레벨들의 금속 상호 접속부들을 제조하는 기술이 더욱 중요하게 되었다.
금속 상호 접속부의 제조는, 일반적으로, 접속될 소자들 위에 금속 도전층을 블랭킷 피착한 다음, 이 금속층을 포토마스킹하고 엣칭하여 상호 접속부들을 형성하는 것을 수반한다. 습식 엣칭 및 반응성 이온 엣칭(reactive ion etching, RIE)의 양기술들이 모두 금속 상호 접속부들을 엣칭하는 데 사용된다. 습식 엣칭 기술은 바람직한 엣칭 속도비(etching rate ratio, ERR), 또는 엣칭되지 않아야 하는 금속에 대한 높은 선택성을 제공하여, 칩상의 엣치되지 않아야 할 하부 구조의 특성들에 대한 손상을 최소로 한다. 습식 엣칭은 그 특성상 등방성(isotropic)이기 때문에, 고밀도 집적 회로에서 서브미크론 레벨의 엣칭을 정밀하게 제어하는 것은 어렵다. 반면에, 반응성 이온 엣칭 기술은 특성상 비등방성(anisotropic)이며, 이에 따라 VLSI 또는 ULSI 소자들에서의 상호 접속부와 스터드(stud)를 형성하는 데 있어서 보다 더 선호된다. RIE 기술은 고밀도 소자들상에서 서브미크론 규모로 제어하는 데 있어서 보다 더 효과적이다.
먼저 제1도를 참조하면, 반도체 소자의 종래의 상호 접속 구조(10)의 확대 단면도가 도시되어 있다. 상호 접속 구조(10)는 P형 또는 N형의 활성 영역들(14, 16)을 갖는 실리콘 기판(12)상에 제작된다. 이 소자는 실리콘 기판(12)상의 게이트 산화물 절연층(gate oxide insulation layer, 22)상에 형성된 전계 효과 트랜지스터(FET)와 유사하다. 제1레벨 콘택트 스터드들(contact stud; 18, 20)은 두꺼운 산화물 절연층(24) 내의 활성 영역들(14, 16)상에 형성된다. 콘택트 스터드들(18, 20)은 제1레벨 금속화층(metalization layer, 도시안됨)에 형성된 제1레벨 금속 라인들(26, 28)에 반도체 소자를 접속시킨다. 콘택트 스터드들(18, 20)은 텅스텐으로 형성될 수 있으며 티타늄 또는 티타늄/티타늄 질화물층이 이 스터드들을 둘러싼다. 상호 접속 라인들(26, 28)이 제2 두꺼운 산화물 절연층(32)에 의해 커버된 후, 제2 레벨 콘택트 스터드들(34, 36)을 형성하기 위해 콘택트 홀들이 포토리쏘그라피 및 엣칭 공정을 통해 개방된다. 평탄한 표면(smooth surface, 38)을 형성하기 위해 평탄화 공정(planarization process)이 행해진 후, 제2 레벨 상호 접속 라인들(또는 플러그들(plugs))(42, 44)이 이 소자상에 제작될 수 있다.
제1도에 도시한 바와 같은 현재 사용되는 상호 접속 구조는 알루미늄계 금속화 공정에 의해 형성되는데, 상하에 티타늄층들, 티타늄 질화물 캡 라인들(titanium nitride cap lines), 및 텅스텐 스터드들을 포함한다. 도시된 상호 접속 구조는 많은 단점들을 가지는데, 그 중 특히 두드러지는 것은 텅스텐 스터드에 인접한 Al 라인들의 전기 이동 저항(electromigration resistance)이 낮다는 것이다. 텅스텐 스터드들은 구리 및 알루미늄 전기 전송에 대한 완벽한 장벽으로서 작용하기 때문에, 이로 인해 스터드에 인접한 Al 영역들에서 구리 공핍(copper depletion)이 일어난다. 이 구리 공핍은 이어서 Al에서의 전기 이동 개방 오류(electromigration open failure)를 일으킨다. 이 문제점을 피하기 위해, 신뢰성 데이타(reliability data)에 근거한 다운스트림 그라운드 규칙들의 세트(a set of down stream ground rules)가 요구된다. 이들 규칙들은 최신의 CMOS 로직 칩들의 성능을 제한한다.
이 상호 접속 문제에 대한 해결책은 따라서 텅스텐 스터드를 알루미늄 등의 저저항 물질로 교체하여, 알루미늄 또는 구리가 이를 통해 확산될 수 있도록 하는 것이다. 알루미늄 스터드들을 사용할 때의 명백한 문제점은, 스터드들 위에 중첩하는 상호 접속 라인들을 형성하기 위한 후속의 엣칭 단계 동안, 포토마스킹 공정에서의 미스얼라인먼트로 인해 스터드들이 부분적으로 커버되어, 엣칭 공정 동안에 상호 접속 라인을 엣칭하는데 사용되는 엣쳔트에 의해 엣칭되어 버릴 수 있다는 것이다. 이것은 알루미늄 스터들에 보이드(void)를 생성시키고 스터드들의 오류를 야기할 수도 있다.
다른 시도들에서는 여러가지 해결책들을 제안함으로써 이 문제를 해결하고자 하였다. 예를 들면, Beatty의 미국 특허 제4,925,524호는 엣치 스톱으로서 크롬층을 사용하는 방법에 대해 개시하고 있다. 크롬층은 실리콘 산화물에 대한 선택성이 높은 산소/염소 플라즈마로 제거된다. 그러나, 염소는 알루미늄을 엣칭하는 데에도 매우 효과가 좋다는 것으로 알려져 있다. Mockler et al.의 미국 특허 제4,668,335호는 티타늄 텅스텐층에서 중지(stop)하는 알루미늄 반응성 이온 엣칭 기술에 관한 것이다. 티타늄 텅스텐의 엣치-스톱층은 그 다음 습식 엣칭 공정에서 제거된다. 이 방법은 고밀도 소자에 있어서 서브미크론 규모의 습식 엣칭 방법에 의한 티타늄 텅스텐의 측방 엣칭(lateral etching)이 금속 상호 접속 라인에 중대한 손상을 초래할 수 있다는 결점이 있다. Gambino et al.의 미국 특허 제5,256,597호는 상호 접속층 패터닝을 위해 셀프 얼라인되는 도전성 엣치-스톱을 사용하는 것에 대해 개시하고 있다. 그러나, 이 방법에서는 상호 접속층이 피착되기 전에, 도전성 엣치-스톱층상에 희생 합금층을 먼저 증착시켜야만 하므로, 비용이 많이 들고 시간 소비적인 추가의 처리 단계를 필요로 한다.
본 명세서에서 참조되고 본 발명의 양수인에게 역시 양도된 계류중인 미국 특허 출원 제08/332,328호에는, 상호 접속 구조의 층간 콘택트 영역을 통해 고전류 밀도가 통과할 때 전기 이동을 견디기 위한 집적 회로용 상호 접속 구조가 개시되어 있다. 이 구조는 알루미늄-구리 합금으로 형성된 비아(via) 또는 스터드(stud)상에 구리, 구리 합금, 알루미늄, 또는 알루미늄 합금의 금속으로 형성된 상호 접속 라인을 포함한다. 알루미늄-구리 합금은 스터드에 사용되어, (1) 스터드가 상호 접속 라인에 의해 부분적으로만 덮여지는 경우, 스터드 위에 중첩하는 상호 접속 라인에 대한 엣칭 공정 동안 스터드가 엣칭되는 것을 피하고, (2) 고저항의 텅스텐 비아들을 없애고, (3) Al2Cu 비아(스터드)를 통해 알루미늄과 구리의 확산을 허용한다. 알루미늄이 그 저저항 특성에 근거하여 스터드에 사용될 수 있다면 더욱 더 바람직할 것이다.
따라서, 본 발명의 목적은, 종래의 상호 접속 구조들의 결점들 및 단점들을 갖지 않는 상호 접속부와 콘택트간의 전기적 통신을 제공하기 위한 상호 접속 구조를 제공하는 것이다.
본 발명의 다른 목적은, 제조 공정 동안에 금속 라인이 금속 스터드 위에 부분적으로만 중첩하는 것을 허용하는, 상호 접속부와 콘택트간의 전기적 통신을 제공하기 위한 상호 접속 구조를 제공하는 것이다.
본 발명의 또 다른 목적은, 엣치-스톱층이 알루미늄 스터드상에 셀프-얼라이닝 방법(self-aligning method)으로 제조될 수 있는, 상호 접속부와 콘택트간의 전기적 통신을 제공하기 위한 상호 접속 구조를 제공하는 것이다.
본 발명의 또 다른 목적은, 상호 접속부에 의해 콘택트가 완전히 중첩될 필요가 없는, 상호 접속부와 콘택트간의 전기적 통신을 제공하기 위한 상호 접속 구조를 제공하는 것이다.
본 발명의 또 다른 목적은, 상호 접속부 엣칭 공정에 의해 바람직하지 않게 콘택트가 엣칭되는 것을 피할 수 있는, 상호 접속부와 콘택트간의 전기적 통신을 제공하기 위한 상호 접속 구조를 제공하는 것이다.
본 발명의 또 다른 목적은, 알루미늄-구리의 합금막이 콘택트의 상부 표면을 실질적으로 덮도록 형성되는 상호 접속부와 콘택트간의 전기적 통신을 제공하기 위한 상호 접속 구조를 제공하는 것이다.
본 발명의 또 다른 목적은, 알루미늄이나 알루미늄-구리로 형성된 콘택트와, 콘택트를 실질적으로 커버하는 알루미늄-구리막과, 알루미늄이나 알루미늄-구리로 형성되어 알루미늄-구리막을 적어도 부분적으로 커버하는 상호 접속 라인을 포함하는 반도체 구조를 제공하는 것이다.
본 발명의 또 다른 목적은, 반도체 소자의 콘택트 알루미늄이 상호 접속 라인을 형성하기 위한 후속의 공정에서 엣쳔트에 의해 엣칭되지 않도록, 콘택트를 실질적으로 커버하도록 합금막을 먼저 형성하고, 반도체 소자의 콘택트상에 상호 접속라인을 제조하는 방법을 제공하는 것이다.
본 발명에 따르면, 반도체 구조물에서 콘택트 위에 부분적으로만 중첩하는 상호 접속부를 갖는 상호 접속 구조와, 이러한 상호 접속 구조를 제조하는 방법이 제공된다.
양호한 실시예에서는, 제1 금속 물질로 제조된 콘택트와, 콘택트를 실질적으로 커버하는 합금막, 및 합금막을 적어도 부분적으로 덮고 있는 제2 금속 물질로 제조된 상호 접속 라인을 포함하여, 반도체 장치의 상호 접속 라인과 콘택트간의 전기적 통신을 제공하기 위한 상호 접속 구조가 제공된다. 이 구조에서, 제1 및 제2 금속 물질은 알루미늄, 알루미늄 합금들, 구리, 구리 합금들, 금, 금 합금들, 은, 및 은 합금들로 이루어진 그룹으로부터 선택될 수 있다. 알루미늄이나 알루미늄-구리 스터드 상에 사용될 적당한 합금막은 알루미늄-구리막이다. 반도체 장치에 제조된 콘택트는 일반적으로 2개의 상호 접속 라인들 사이를 접속하는 비아 또는 스터드이다. 상호 접속 라인과 콘택트는 일반적으로 실리콘 산화물, 실리콘 질화물, 저 유전상수폴리머, 또는 실리콘 산질화물(silicon oxynitride)과 같은 절연 물질층 내에 형성된다. 알루미늄-구리의 합금막은, 먼저 알루미늄 스터드를 커버하는 구리층을 블랭킷 피착한 다음 어닐링하여 스터드 상에 중첩하는 합금층을 형성함에 의해 형성될 수 있다. 높은 엣칭 속도비(etch rate ratio, ERR)를 갖는 습식 엣쳔트를 이용하여 미반응한 구리층을 제거하면, 알루미늄-구리 합금막은 알루미늄 스터드가 차후의 상호접속부 형성 공정에서 엣쳔트에 의해 엣칭되는 것을 실질적으로 방지한다. 본 발명은 상호 접속 라인이 콘택트와의 전기적 통신을 제공하기에 충분하기만 하면 스터드 위에 중첩된 합금막을 부분적으로만 커버하도록 허용할 수 있다.
또한, 본 발명은 먼저 제1 금속 물질의 콘택트를 형성하는 단계, 콘택트를 실질적으로 커버하여 차후의 상호 접속 라인 형성 공정에서 콘택트가 엣쳔트에 의해 엣칭되지 않도록 할 수 있는 합금막을 형성하는 단계, 및 콘택트와 상호 접속 라인간의 전기적 통신을 제공하기에 충분하게 합금막을 적어도 부분적으로 커버하도록 제2 금속 물질의 상호 접속 라인을 형성하는 단계에 의해 반도체 장치의 콘택트상에 상호 접속 라인을 제조하는 방법을 제공한다.
제1도는 다중층들의 상호 접속 구조를 갖는 종래의 반도체 장치의 확대 단면도.
제2(a)도는 구리층을 증착하기 전의 본 발명의 상호 접속 구조의 확대 단면도.
제2(b)도는 구리층이 최상부 표면상에 피착되고 어닐링되어 셀프-얼라인된 알루미늄-구리 합금을 형성하는 본 발명의 상호 접속 구조의 확대 단면도.
제2(c)도는 알루미늄 블랭킷층이 최상부 표면상에 피착된 본 발명의 상호 접속 구조의 확대 단면도.
제2(d)도는 알루미늄층이 엣치되어 합금층을 부분적으로 중첩하는 상호 접속 라인을 형성하는 본 발명의 상호 접속 구조의 확대 단면도.
* 도면의 주요부분에 대한 부호의 설명
50 : 웨이퍼 52 : 스터드
54 : 라인(제2 상호 접속 라인) 56 : 엣치-스톱막
62 : 알루미늄층 66 : 상호 접속 라인
68 : 미스얼라인먼트 부분
본 발명의 이들 및 다른 목적, 특징, 및 잇점들은 이하의 상세한 설명 및 첨부된 도면으로부터 분명하게 된다.
본 발명은 반도체 소자에서 상호 접속부와 콘택트간의 전기적 접속을 제공하는 상호 접속 구조 및 이러한 구조를 제조하는 방법을 제공한다. 본 발명의 구조 및 제조 방법에 의해 가능한 몇가지 잇점들이 있다. 첫째, 이 구조는, 상호 접속 라인을 형성하기 위한 후속의 엣칭 공정에서 금속 스터드가 엣칭되도록 내버려 두는 단점이 없이, 금속 스터드상에 부분적으로 중첩된 금속의 상기 라인이 형성될 수 있도록 해준다. 둘째, 본 발명은 금속 스터드가 차후에 엣치-스톱으로서 사용될 합금막으로 완전히 커버되도록, 금속 스터드상에 합금막을 형성하는 셀프-얼라이닝 방법이다. 금속 스터드의 최상부 표면만이 엣치-스톱층에 의해 커버되기만 하면 되고, 부분적인 중첩을 피하기 위해 스터드와 라인 교차 영역을 확대할 필요가 없기 때문에, 칩 면적 절감을 달성할 수 있다. 셋째, 합금 엣치-스톱층은 또한 상호 접속 라인을 형성하기 위한 차후의 포토리쏘그라피 공정에서 도움을 주도록 사용될 수 있기 때문에 약간의 국부적인 토포그라피의 차이(local topography differences)로 인해 합금 엣치-스톱층은 향상된 콘트라스트를 제공한다. 넷째, 알루미늄-구리 합금이 알루미늄 스터드상의 엣치-스톱층으로서 사용되는 경우, 알루미늄 스터드와 엣치-스톱층의 상부에 차후에 형성되는 알루미늄 상호 접속부 양자는 개선된 전기 이동 및 응력 보이딩 저항을 갖도록 구리 이온으로 도핑될 수 있다.
제1도에 도시된 상호 접속 구조는 이상적인 구조로서 통상적으로는 반도체 제조 공정에서 달성될 수 없는 것임에 주의한다. 실제의 제조 공정에서는, 포토리쏘그라피 공정 동안 미스얼라인먼트가 항상 있으며, 따라서 스터드와 상호 접속 라인은 완벽하게 얼라인되지는 않는다. 제2(a)도에 도시한 바와 같이, 스터드(52)와 라인(54)은 포토리쏘그라피 공정에서의 미스얼라인먼트에 인해 미스얼라인되어 있다.
본 발명의 상호 접속 구조는 반응성 이온 엣칭 공정에서 효과적인 엣치-스톱으로서 역할을 하도록 알루미늄 또는 알루미늄-구리 스터드의 상부의 셀프 얼라인된 Al2Cu층을 포함한다. 양호한 실시예에서, 이 공정은 이하의 단계들에 의해 수행될 수 있다. 먼저, 제2(a)도에 도시한 바와 같이, 알루미늄 또는 알루미늄-구리 스터드 충전과 화학 기계적 연마 공정 후에, 약 10㎚ 내지 약 50㎚ 사이의 두께를 갖는 구리층이 웨이퍼상에 피착된다. 이것이 제2(b)도에 도시되어 있다. 그 다음, 웨이퍼는 약 250℃ 내지 약 350℃ 사이의 온도에서, 양호하게는 약 280℃ 내지 약 320℃에서 약 0.5 내지 3시간의 어닐링 시간 동안 어닐링된다. 구리는 어닐링 공정에서 하부의 알루미늄 또는 알루미늄-구리 스터드와 합금되어 Al2Cu를 형성한다. 스터드에 바로 인접한 구리막만이 합금으로 변환되기 때문에, 본 발명의 이 공정은 스터드의 상부에 엣치-스톱막을 형성하기 위한 셀프 얼라인 방법을 제공한다. 그 다음에, 미반응된 구리는 약 10% 농도의 HNO3/H2O와 같은 산성 용액으로 습식 엣칭 방법에 의해 제거된다. 특정 엣쳔트 용액은 구리에 대해 높은 선택성을 갖는다. 즉, 엣칭 속도비(etch rate ratio, ERR)가 아주 양호하다. 예를 들면, Cu/Al에 대한 ERR은 약 150 대 1이고, Cu/Al2Cu에 대한 ERR은 약 35 대 1이다. 미반응된 구리층은 Al2Cu의 엣치-스톱층에 최소의 손상을 주거나, 또는 손상을 주지 않고 완벽하게 제거될 수 있다. 습식 엣칭 또는 RIE 공정에서 사용되는 다른 산성 기반 엣쳔트 계열도 본 발명의 방법에서 만족할 만하게 작용할 수 있다.
그 다음의 제조 단계에서, 제2 레벨 상호 접속 라인(66)이 스터드(52)와 엣치-스톱막(56) 상부에 제작된다. 알루미늄층(62)은 웨이퍼(50) 상부에 블랭킷 증착된 다음, 포토리쏘그라피 공정에 의해 패터닝되며, 반응성 이온 엣칭 공정에서 엣칭된다. 이것은 제2(c)도 및 제2(d)도에 도시되어 있다. 제2(d)도에서는 상호 접속 라인(66)을 레이아웃(lay out)하는 포토리쏘그라피 공정에서 미스얼라인먼트가 있더라도, 이러한 미스얼라인먼트부(68)로 인해 그 하부의 알루미늄 또는 알루미늄-구리 스터드(52)가 엣칭되지는 않는다는 것을 알 수 있다. 이것은 반응성 이온 엣칭 공정의 ERR이 Al2Cu/Al 사이에서 매우 높기 때문이며, 이에 따라 Al2Cu의 엣치-스톱층(56)에 의해 차폐되어 있는 스터드(52)를 엣칭함이 없이 상호 접속층의 알루미늄이 제거된다. 따라서, 상호 접속 라인(66)은 스터드(52)가 부분적으로 중첩되는 경우로도 형성된다. 그렇지만, 이것은 상호 접속부와 콘택트간의 전기적 통신을 제공하기에는 충분하다.
마지막으로, 약 310℃ 내지 약 450℃ 사이에서, 양호하게는 약 380℃ 내지 약 420℃의 온도 범위에서 행해지는 어닐링 공정은 Al2Cu를 하부의 스터드 및 상부의 패터닝된 금속 상호 접속 라인(66) 모두 내로 확산시켜 균질의 알루미늄-구리 합금(homogeneout aluminu-copper alloy)을 생성한다. 알루미늄 상(aluminum phase)내로 확산된 구리 이온은 합금의 전기 이동 저항을 크게 향상시킨다. 알루미늄 내의 구리 이온의 존재는 합금화된 스터드 및 상호 접속 라인의 응력 보이딩 저항도 향상시킨다. 상호 접속 라인(66)을 패터닝하기 위한 포토리쏘그라피 공정 동안에, Al2Cu의 엣치-스톱층은 또한 알루미늄 스터드(52) 상의 무반사 코팅제(anti-reflection coating)로서 사용될 수도 있다는 것에 주의한다.
그러므로, 본 발명의 방법은 스터드 및 그 상부에 형성되는 상호 접속 라인에 대한 구리 소오스(copper source)인, Al2Cu 캡층(cap layer)으로 커버되는 스터드를 제공한다. 이 방법은 스터드와 라인 모두의 전기 이동 수명(electromigration lifetime)을 증가시킨다. 현재, 이 라인 레벨에서의 구리 농도는 제조시에 2wt%이하로 제한되는데, 이는 반응성 이온 엣칭 공정에 의해 0.5wt%이상의 구리 용질이 부가되면 알루미늄-구리 합금에 존재하는 Al2Cu 입자들을 제거하기가 어렵기 때문이다. 또한, 본 발명의 상호 접속 구조는 Al2Cu로 코팅된 비아들과 평탄화된 유전체간의 국부적인 토폴로지 차이(local topology differences)로 인해 후속하는 레벨들에 향상된 얼라인먼트를 주는 것이 가능하다. 쎄타-상(theta phase) Al2Cu는 상호 접속 라인의 구리 농도가 2wt% 이하일 때 알루미늄과 평형을 이룰 수 있으므로, 알루미늄-구리 용해도 요건을 만족시키도록 용해된다. 이것은 쎄타-상(theta phase) Al2Cu가 알루미늄-구리 스터드 및 라인들에 대한 구리 소오스로서 역할하여, 그 결과 전기 이동 양태를 향상시키기 때문에 유익하다는 것이 발견된다. 또한, 본 발명의 상호 접속 구조의 셀프 얼라인되는 특징으로 인해, 완전히 커버되는 스터드가 더이상 필요하지 않기 때문에, 당해 기술 분야의 전문가들이 설계 규칙을 더 한층 개선할 수 있도록 해준다.
본 발명이 도해적으로 기술되어 있지만, 여기 사용된 용어는 제한적인 것이 아니라 예시적인 것임을 알아야 한다.
또한, 본 발명은 양호한 실시예와 관련하여 기술되어 있지만, 당해 기술 분야의 전문가라면 본 발명의 다른 가능한 변형예들에 본 발명의 기술들을 쉽게 적용할 수 있음을 잘 알 것이다.
본 발명의 실시에 관한 전용권 또는 수익권(an exclusive property or privilege)은 첨부된 특허 청구의 범위에 의해서 정의된다.
Claims (20)
- 반도체 장치에서 상호 접속부와 콘택트 사이의 전기적 통신을 제공하는 상호 접속 구조에 있어서, 제1 금속 물질로 이루어진 콘택트, 상기 콘택트를 실질적으로 커버하는 합금막, 및 제2 금속 물질로 이루어지고 상기 합금막의 최상면상에 위치되는 상호 접속 라이을 포함하고, 상기 합금막은 상기 상호 접속 라인을 부분적으로만 커버하는 상호 접속 구조.
- 제1항에 있어서, 상기 제1 금속 물질은 알루미늄, 알루미늄 합금들, 구리, 구리 합금들, 금, 금 합금들, 은, 및 은 합금들로 이루어진 그룹으로부터 선택되고, 상기 제2 금속 물질은 알루미늄, 알루미늄 합금들, 구리, 구리 합금들, 금, 금 합금들, 은, 및 은 합금들로 이루어진 그룹으로부터 선택되는 상호 접속 구조.
- 제1항에 있어서, 상기 제1 금속 물질과 상기 제2 금속 물질은 동일한 상호 접속 구조.
- 제1항에 있어서, 상기 제1 및 상기 제2 금속 물질은 알루미늄이고, 상기 합금막은 알루미늄-구리막인 상호 접속 구조.
- 제1항에 있어서, 상기 콘택트는 상기 상호 접속 라인과 제2 상호 접속 라인 사이의 전기적 통신을 제공하는 스터드(stud)인 상호 접속 구조.
- 제1항에 있어서, 상기 상호 접속 라인 및 상기 콘택트는 절연 물질 내에 형성되는 상호 접속 구조.
- 제1항에 있어서, 상기 합금막은 알루미늄 콘택트상에 구리층을 먼저 피착한 다음에 합금을 형성하기 위한 어닐링을 수행하여 형성되는 상호 접속 구조.
- 제1항에 있어서, 상기 합금막은 상기 콘택트가 엣쳔트에 의해 엣칭되는 것을 실질적으로 방지할 수 있는 상호 접속 구조.
- 제1항에 있어서, 상기 상호 접속 라인은 상기 상호 접속 라인과 상기 콘택트 사이의 전기적 통신을 제공하기에 충분하도록 상기 합금막을 적어도 부분적으로 커버하는 상호 접속 구조.
- 반도체 구조에 있어서, 알루미늄 또는 알루미늄-구리로 형성된 콘택트, 상기 콘택트를 커버하여 상기 콘택트가 엣쳔트에 의해 엣칭되는 것을 실질적으로 방지할 수 있는 알루미늄-구리막, 및 알루미늄 또는 알루미늄-구리로 형성되고, 상기 알루미늄-구리막의 최상면상에 위치되어, 상기 콘택트와의 전기적 통신을 제공하는 상호 접속 라인을 포함하고, 상기 알루미늄-구리막은 상기 상호 접속 라인을 부분적으로만 커버하는 반도체 구조.
- 제10항에 있어서, 상기 콘택트 및 상기 상호 접속 라인은 알루미늄으로 형성되는 반도체 구조.
- 제10항에 있어서, 상기 알루미늄-구리막은 상기 상호 접속 라인에 대한 엣칭 공정 동안 상기 콘택트가 엣쳔트에 의해 엣칭되는 것을 방지하기에 충분한 엣치-스톱막(etch-stop film)인 반도체 구조.
- 반도체 장치에서 콘택트상에 상호 접속 라인을 제조하는 방법에 있어서, 제1 금속 물질로 콘택트를 형성하는 단계, 상기 콘택트를 실질적으로 커버하도록 합금막을 형성하는 단계-상기 합금막은 상기 콘택트가 상기 상호 접속 라인을 형성하는 공정에서 엣쳔트에 의해 엣칭되는 것을 실질적으로 방지할 수 있음-, 및 상기 합금막을 적어도 부분적으로 커버하도록 제2 금속 물질로 상기 상호 접속 라인을 형성하여 상기 콘택트와 상기 상호 접속 라인 간의 전기적 통신을 제공하는 단계를 포함하는 제조 방법.
- 제13항에 있어서, 상기 제1 금속물질은 알루미늄, 알루미늄 합금들, 구리, 구리 합금들, 금, 금 합금들, 은, 및 은 합금들로 이루어진 그룹으로부터 선택되고, 상기 제2 금속 물질은 알루미늄, 알루미늄 합금들, 구리, 구리 합금들, 금, 금 합금들, 은, 및 은 합금들로 이루어진 그룹으로부터 선택되는 제조 방법.
- 제13항에 있어서, 상기 제1 및 상기 제2 금속 물질은 알루미늄이고, 상기 합금막은 알루미늄-구리막인 제조 방법.
- 제13항에 있어서, 상기 콘택트는 상기 상호 접속 라인과 제2 상호 접속 라인 사이를 전기적으로 접속하는 스터드인 제조 방법.
- 제13항에 있어서, 상기 상호 접속 라인 및 상기 콘택트는 절연 물질내에 형성되는 제조 방법.
- 제17항에 있어서, 상기 절연 물질은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 및 낮은 유전 상수를 갖는 폴리머들로 구성된 그룹으로부터 선택되는 제조 방법.
- 제13항에 있어서, 상기 합금막을 형성하는 상기 단계는 알루미늄 스터드상에 구리층을 먼저 피착한 다음 어닐링하여 상기 스터드를 중첩하는 알루미늄-구리층을 형성하는 단계들을 더 포함하는 제조 방법.
- 제13항에 있어서, 상기 합금막을 형성하는 상기 단계는 셀프-얼라인 형성 방법을 사용하는 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US66150696A | 1996-06-11 | 1996-06-11 | |
| US8/661,506 | 1996-06-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100270593B1 true KR100270593B1 (ko) | 2000-12-01 |
Family
ID=24653889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970019767A KR100270593B1 (ko) | 1996-06-11 | 1997-05-21 | 부분 중첩 상호 접속 구조 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6396151B1 (ko) |
| JP (1) | JPH1070190A (ko) |
| KR (1) | KR100270593B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101412292B1 (ko) | 2012-05-01 | 2014-06-25 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 자가-정렬된 금속 라인 상호연결들을 갖는 비아-없는 상호연결 구조 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6620721B1 (en) * | 2002-06-04 | 2003-09-16 | United Microelectronics Corp. | Method of forming a self-aligning pad |
| US8835319B2 (en) * | 2012-03-02 | 2014-09-16 | Infineon Technologies Ag | Protection layers for conductive pads and methods of formation thereof |
| US9136166B2 (en) * | 2013-03-08 | 2015-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and methods of making same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60245252A (ja) * | 1984-05-21 | 1985-12-05 | Hitachi Ltd | 多層配線部材 |
| US4668335A (en) * | 1985-08-30 | 1987-05-26 | Advanced Micro Devices, Inc. | Anti-corrosion treatment for patterning of metallic layers |
| US4925524A (en) * | 1987-06-12 | 1990-05-15 | Hewlett-Packard Company | Method for forming tungsten structures in a semiconductor |
| US5071714A (en) * | 1989-04-17 | 1991-12-10 | International Business Machines Corporation | Multilayered intermetallic connection for semiconductor devices |
| US5143820A (en) * | 1989-10-31 | 1992-09-01 | International Business Machines Corporation | Method for fabricating high circuit density, self-aligned metal linens to contact windows |
| US5225040A (en) * | 1990-04-16 | 1993-07-06 | Raytheon Company | Process for patterning metal connections in small-geometry semiconductor structures |
| TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
| JPH0547760A (ja) | 1991-08-12 | 1993-02-26 | Hitachi Ltd | 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト |
| US5256597A (en) * | 1992-09-04 | 1993-10-26 | International Business Machines Corporation | Self-aligned conducting etch stop for interconnect patterning |
| JPH08102463A (ja) | 1994-09-30 | 1996-04-16 | Mitsubishi Electric Corp | 集積回路、その製造方法およびその薄膜形成装置 |
| US5565707A (en) * | 1994-10-31 | 1996-10-15 | International Business Machines Corporation | Interconnect structure using a Al2 Cu for an integrated circuit chip |
| JP3391933B2 (ja) | 1995-04-27 | 2003-03-31 | 沖電気工業株式会社 | 半導体素子とその製造方法 |
| DE69637333T2 (de) | 1995-06-27 | 2008-10-02 | International Business Machines Corp. | Kupferlegierungen für Chipverbindungen und Herstellungsverfahren |
| KR0179795B1 (ko) | 1995-12-28 | 1999-04-15 | 문정환 | 이층 구조의 Cu 확산방지막 형성방법 |
| JPH10223635A (ja) | 1997-02-12 | 1998-08-21 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6387805B2 (en) | 1997-05-08 | 2002-05-14 | Applied Materials, Inc. | Copper alloy seed layer for copper metallization |
-
1997
- 1997-05-21 KR KR1019970019767A patent/KR100270593B1/ko not_active IP Right Cessation
- 1997-06-04 JP JP9146821A patent/JPH1070190A/ja active Pending
-
1998
- 1998-02-20 US US09/027,041 patent/US6396151B1/en not_active Expired - Lifetime
-
2002
- 2002-04-04 US US10/117,613 patent/US20020111012A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101412292B1 (ko) | 2012-05-01 | 2014-06-25 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 자가-정렬된 금속 라인 상호연결들을 갖는 비아-없는 상호연결 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1070190A (ja) | 1998-03-10 |
| US6396151B1 (en) | 2002-05-28 |
| US20020111012A1 (en) | 2002-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445073B1 (en) | Damascene metallization process and structure | |
| US8299617B2 (en) | Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects | |
| US6406994B1 (en) | Triple-layered low dielectric constant dielectric dual damascene approach | |
| US4436582A (en) | Multilevel metallization process for integrated circuits | |
| EP0534631B1 (en) | Method of forming vias structure obtained | |
| US6603206B2 (en) | Slot via filled dual damascene interconnect structure without middle etch stop layer | |
| US20020113317A1 (en) | A semiconductor device having hydogen diffusion and barrier layers and a method of producing the same | |
| KR100860133B1 (ko) | 이온 주입에 의한 측벽 밀도의 국부적 증가 | |
| US5633196A (en) | Method of forming a barrier and landing pad structure in an integrated circuit | |
| US5861673A (en) | Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations | |
| US6348734B1 (en) | Self-aligned copper interconnect architecture with enhanced copper diffusion barrier | |
| US6372631B1 (en) | Method of making a via filled dual damascene structure without middle stop layer | |
| US6080663A (en) | Dual damascene | |
| KR100554210B1 (ko) | 자기 정렬 상호접속 비아를 이용하는 이중 다마신법 | |
| KR0169713B1 (ko) | 집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 자기정렬방식으로 제조하는 방법 | |
| US6319859B1 (en) | Borderless vias with HSQ gap filled metal patterns having high etching resistance | |
| US6638849B2 (en) | Method for manufacturing semiconductor devices having copper interconnect and low-K dielectric layer | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| KR100270593B1 (ko) | 부분 중첩 상호 접속 구조 및 그 제조 방법 | |
| US6682999B1 (en) | Semiconductor device having multilevel interconnections and method of manufacture thereof | |
| US6429116B1 (en) | Method of fabricating a slot dual damascene structure without middle stop layer | |
| JP2001176965A (ja) | 半導体装置及びその製造方法 | |
| US6833316B2 (en) | Semiconductor device including a pad and a method of manufacturing the same | |
| JPH0684827A (ja) | ゲルマニウム層を有する局部相互接続 | |
| US6365505B1 (en) | Method of making a slot via filled dual damascene structure with middle stop layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030613 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |