JP2001077421A - 自己走査型発光装置のマスク設計方法 - Google Patents
自己走査型発光装置のマスク設計方法Info
- Publication number
- JP2001077421A JP2001077421A JP25126099A JP25126099A JP2001077421A JP 2001077421 A JP2001077421 A JP 2001077421A JP 25126099 A JP25126099 A JP 25126099A JP 25126099 A JP25126099 A JP 25126099A JP 2001077421 A JP2001077421 A JP 2001077421A
- Authority
- JP
- Japan
- Prior art keywords
- light
- mask
- control electrode
- light emitting
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 自己走査型発光装置において、遮光層を兼ね
た金属配線を作製する際の最適なマスク設計方法を提供
する。 【解決手段】 Ａｌ配線２６を形成するマスク４２が、
Ａｕ電極１６と、スイッチ素子の配列と直交する方向に
重なる幅をＷ１とした場合、 Ｗ１＞（Ｓ＋ｄＳ）＋ａ ただし、ＳはＡｌ配線２６の側面のエッチング量、ｄＳ
はエッチング量のばらつき、ａはマスクのアライメント
ずれである、を満たすように、Ｗ１を選ぶようにする。
た金属配線を作製する際の最適なマスク設計方法を提供
する。 【解決手段】 Ａｌ配線２６を形成するマスク４２が、
Ａｕ電極１６と、スイッチ素子の配列と直交する方向に
重なる幅をＷ１とした場合、 Ｗ１＞（Ｓ＋ｄＳ）＋ａ ただし、ＳはＡｌ配線２６の側面のエッチング量、ｄＳ
はエッチング量のばらつき、ａはマスクのアライメント
ずれである、を満たすように、Ｗ１を選ぶようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、自己走査型発光装
置、特に自己走査型発光装置の金属配線形成時のマスク
設計方法に関する。
置、特に自己走査型発光装置の金属配線形成時のマスク
設計方法に関する。
【０００２】
【従来の技術】多数個の発光素子を同一基板上に集積し
た発光素子アレイは、その駆動用ＩＣと組み合わせて光
プリンタ等の書き込み用光源として利用されている。本
発明者らは発光素子アレイの構成要素としてｐｎｐｎ構
造を持つ発光サイリスタに注目し、発光点の自己走査が
実現できることを既に特許出願（特開平１−２３８９６
２号公報、特開平２−１４５８４号公報、特開平２−９
２６５０号公報、特開平２−９２６５１号公報）し、光
プリンタ用光源として実装上簡便となること、発光素子
ピッチを細かくできること、コンパクトな発光装置を作
製できること等を示した。
た発光素子アレイは、その駆動用ＩＣと組み合わせて光
プリンタ等の書き込み用光源として利用されている。本
発明者らは発光素子アレイの構成要素としてｐｎｐｎ構
造を持つ発光サイリスタに注目し、発光点の自己走査が
実現できることを既に特許出願（特開平１−２３８９６
２号公報、特開平２−１４５８４号公報、特開平２−９
２６５０号公報、特開平２−９２６５１号公報）し、光
プリンタ用光源として実装上簡便となること、発光素子
ピッチを細かくできること、コンパクトな発光装置を作
製できること等を示した。
【０００３】さらに本発明者らは、スイッチ素子（発光
サイリスタ）アレイを転送部として、発光素子（発光サ
イリスタ）アレイと分離した構造の自己走査型発光装置
を提案している（特開平２−２６３６６８号）。
サイリスタ）アレイを転送部として、発光素子（発光サ
イリスタ）アレイと分離した構造の自己走査型発光装置
を提案している（特開平２−２６３６６８号）。
【０００４】図１に、この自己走査型発光装置の等価回
路図を示す。この発光装置は、スイッチ素子Ｔ（１）〜
Ｔ（４）、書き込み用発光素子Ｌ（１）〜Ｌ（４）から
なる。スイッチ素子部分の構成は、ダイオード接続を用
いている。ＶGKは電源（通常５Ｖ）であり、負荷抵抗Ｒ
L を経て各スイッチ素子のゲート電極Ｇ1 〜Ｇ3 に接続
されている。また、スイッチ素子のゲート電極Ｇ1 〜Ｇ
3 は、書き込み用発光素子のゲート電極にも接続され
る。スイッチ素子Ｔ（１）のゲート電極にはスタートパ
ルスφS が加えられ、スイッチ素子のアノード電極に
は、交互に転送用クロックパルスφ1 ，φ2 が加えら
れ、書き込み用発光素子のアノード電極には、書き込み
信号φI が加えられている。
路図を示す。この発光装置は、スイッチ素子Ｔ（１）〜
Ｔ（４）、書き込み用発光素子Ｌ（１）〜Ｌ（４）から
なる。スイッチ素子部分の構成は、ダイオード接続を用
いている。ＶGKは電源（通常５Ｖ）であり、負荷抵抗Ｒ
L を経て各スイッチ素子のゲート電極Ｇ1 〜Ｇ3 に接続
されている。また、スイッチ素子のゲート電極Ｇ1 〜Ｇ
3 は、書き込み用発光素子のゲート電極にも接続され
る。スイッチ素子Ｔ（１）のゲート電極にはスタートパ
ルスφS が加えられ、スイッチ素子のアノード電極に
は、交互に転送用クロックパルスφ1 ，φ2 が加えら
れ、書き込み用発光素子のアノード電極には、書き込み
信号φI が加えられている。
【０００５】動作を簡単に説明する。まず転送用クロッ
クパルスφ1 の電圧がハイレベルで、スイッチ素子Ｔ
（２）がオン状態であるとする。このとき、ゲート電極
Ｇ2 の電位はＶGKの５Ｖからほぼ零Ｖにまで低下する。
この電位降下の影響はダイオードＤ2 によってゲート電
極Ｇ3 に伝えられ、その電位を約１Ｖに（ダイオードＤ
2 の順方向立上り電圧（拡散電位に等しい））に設定す
る。しかし、ダイオードＤ1 は逆バイアス状態であるた
めゲート電極Ｇ1 への電位の接続は行われず、ゲート電
極Ｇ1 の電位は５Ｖのままとなる。発光サイリスタのオ
ン電位は、ゲート電極電位＋ＰＮ接合の拡散電位（約１
Ｖ）で近似されるから、次の転送用クロックパルスφ2
のＨレベル電圧は約２Ｖ（スイッチ素子Ｔ（３）をオン
させるために必要な電圧）以上でありかつ約４Ｖ（スイ
ッチ素子Ｔ（５）をオンさせるために必要な電圧）以下
に設定しておけばスイッチ素子Ｔ（３）のみがオンし、
これ以外のスイッチ素子はオフのままにすることができ
る。従って２本の転送用クロックパルスでオン状態が転
送されることになる。
クパルスφ1 の電圧がハイレベルで、スイッチ素子Ｔ
（２）がオン状態であるとする。このとき、ゲート電極
Ｇ2 の電位はＶGKの５Ｖからほぼ零Ｖにまで低下する。
この電位降下の影響はダイオードＤ2 によってゲート電
極Ｇ3 に伝えられ、その電位を約１Ｖに（ダイオードＤ
2 の順方向立上り電圧（拡散電位に等しい））に設定す
る。しかし、ダイオードＤ1 は逆バイアス状態であるた
めゲート電極Ｇ1 への電位の接続は行われず、ゲート電
極Ｇ1 の電位は５Ｖのままとなる。発光サイリスタのオ
ン電位は、ゲート電極電位＋ＰＮ接合の拡散電位（約１
Ｖ）で近似されるから、次の転送用クロックパルスφ2
のＨレベル電圧は約２Ｖ（スイッチ素子Ｔ（３）をオン
させるために必要な電圧）以上でありかつ約４Ｖ（スイ
ッチ素子Ｔ（５）をオンさせるために必要な電圧）以下
に設定しておけばスイッチ素子Ｔ（３）のみがオンし、
これ以外のスイッチ素子はオフのままにすることができ
る。従って２本の転送用クロックパルスでオン状態が転
送されることになる。
【０００６】スタートパルスφS は、このような転送動
作を開示させるためのパルスであり、スタートパルスφ
S をＬレベル（約０Ｖ）にすると同時に転送用クロック
パルスφ2 をＨレベル（約２〜約４Ｖ）とし、スイッチ
素子Ｔ（１）をオンさせる。その後すぐ、スタートパル
スφS はＨレベルに戻される。
作を開示させるためのパルスであり、スタートパルスφ
S をＬレベル（約０Ｖ）にすると同時に転送用クロック
パルスφ2 をＨレベル（約２〜約４Ｖ）とし、スイッチ
素子Ｔ（１）をオンさせる。その後すぐ、スタートパル
スφS はＨレベルに戻される。
【０００７】いま、スイッチ素子Ｔ（２）がオン状態に
あるとすると、ゲート電極Ｇ2 の電位は、ＶGK（ここで
は５ボルトと想定する）より低下し、ほぼ０Ｖとなる。
したがって、書き込み信号φI の電圧が、ｐｎ接合の拡
散電位（約１Ｖ）以上であれば、発光素子Ｌ（２）を発
光状態とすることができる。
あるとすると、ゲート電極Ｇ2 の電位は、ＶGK（ここで
は５ボルトと想定する）より低下し、ほぼ０Ｖとなる。
したがって、書き込み信号φI の電圧が、ｐｎ接合の拡
散電位（約１Ｖ）以上であれば、発光素子Ｌ（２）を発
光状態とすることができる。
【０００８】これに対し、ゲート電極Ｇ1 は約５Ｖであ
り、ゲート電極Ｇ3 は約１Ｖとなる。したがって、発光
素子Ｌ（１）の書き込み電圧は約６Ｖ、発光素子Ｌ
（３）の書き込み電圧は約２Ｖとなる。これから、発光
素子Ｌ（２）のみに書き込める書き込み信号φI の電圧
は、１〜２Ｖの範囲となる。発光素子Ｌ（２）がオン、
すなわち発光状態に入ると、発光強度は書き込み信号φ
I に流す電流量で決められ、任意の強度にて画像書き込
みが可能となる。また、発光状態を次の発光素子に転送
するためには、書き込み信号φI ラインの電圧を一度０
Ｖまでおとし、発光している発光素子をいったんオフに
しておく必要がある。
り、ゲート電極Ｇ3 は約１Ｖとなる。したがって、発光
素子Ｌ（１）の書き込み電圧は約６Ｖ、発光素子Ｌ
（３）の書き込み電圧は約２Ｖとなる。これから、発光
素子Ｌ（２）のみに書き込める書き込み信号φI の電圧
は、１〜２Ｖの範囲となる。発光素子Ｌ（２）がオン、
すなわち発光状態に入ると、発光強度は書き込み信号φ
I に流す電流量で決められ、任意の強度にて画像書き込
みが可能となる。また、発光状態を次の発光素子に転送
するためには、書き込み信号φI ラインの電圧を一度０
Ｖまでおとし、発光している発光素子をいったんオフに
しておく必要がある。
【０００９】以上の等価回路では、発光サイリスタは、
カソードを接地しているが、極性を変えることによっ
て、アノードを接地するような構成とできることは、当
業者には明らかであろう。
カソードを接地しているが、極性を変えることによっ
て、アノードを接地するような構成とできることは、当
業者には明らかであろう。
【００１０】このような発光部と転送部を分離した自己
走査型発光装置において、転送部のサイリスタは基本的
には発光部のサイリスタと同様な構造をもっているた
め、サイリスタがオンになれば発光する。ただし転送部
のサイリスタを動作させるためには発光部のように大き
な電流を流す必要はなく、数分の１の電流でよいため、
光出力は小さい。しかし、この発光は発光部とは異なる
タイミングで生じるので発光部の発光を光プリントヘッ
ドの書き込みに利用する際、ノイズとなる。このノイズ
低減のため転送部の遮光が必要である。もともと転送部
のサイリスタは光を取り出す発光部とは異なる電極形状
をもち、発光が外部に出射されにくい構造となってい
る。しかし０．１μＷを越える光出力があると問題とな
るため、より完全な遮光が必要とされる。このため、例
えば公開技報「遮光層を有する自己走査型発光素子アレ
イ」（公技番号９６−７９３１）に開示されているよう
に、転送部全体を覆う遮光層を設けた構造が考案されて
いる。
走査型発光装置において、転送部のサイリスタは基本的
には発光部のサイリスタと同様な構造をもっているた
め、サイリスタがオンになれば発光する。ただし転送部
のサイリスタを動作させるためには発光部のように大き
な電流を流す必要はなく、数分の１の電流でよいため、
光出力は小さい。しかし、この発光は発光部とは異なる
タイミングで生じるので発光部の発光を光プリントヘッ
ドの書き込みに利用する際、ノイズとなる。このノイズ
低減のため転送部の遮光が必要である。もともと転送部
のサイリスタは光を取り出す発光部とは異なる電極形状
をもち、発光が外部に出射されにくい構造となってい
る。しかし０．１μＷを越える光出力があると問題とな
るため、より完全な遮光が必要とされる。このため、例
えば公開技報「遮光層を有する自己走査型発光素子アレ
イ」（公技番号９６−７９３１）に開示されているよう
に、転送部全体を覆う遮光層を設けた構造が考案されて
いる。
【００１１】
【発明が解決しようとする課題】上記のような遮光層を
設けるためには、金属膜や光吸収膜などを堆積し、これ
を必要部分のみ残すようにパターニングする工程が別途
必要で、製造工程が増加するという問題点があった。
設けるためには、金属膜や光吸収膜などを堆積し、これ
を必要部分のみ残すようにパターニングする工程が別途
必要で、製造工程が増加するという問題点があった。
【００１２】本発明の目的は、自己走査型発光装置の金
属配線を遮光層として兼用することにより、遮光層を設
ける工程の増加を阻止することにある。
属配線を遮光層として兼用することにより、遮光層を設
ける工程の増加を阻止することにある。
【００１３】本発明の他の目的は、遮光層を兼ねた金属
配線を作製する際の最適なマスク設計方法を提供するこ
とにある。
配線を作製する際の最適なマスク設計方法を提供するこ
とにある。
【００１４】
【課題を解決するための手段】本発明によれば、転送部
サイリスタのアノードまたはカソードを接続する金属配
線を利用し、転送部ゲート電極上部まで覆うようにする
ことにより、十分な遮光効果を得ることができる。ただ
し金属配線のエッチング寸法精度にはばらつきがあるた
め、最悪の場合でも遮光機能が失われないように予めマ
スクを設計しておく必要がある。
サイリスタのアノードまたはカソードを接続する金属配
線を利用し、転送部ゲート電極上部まで覆うようにする
ことにより、十分な遮光効果を得ることができる。ただ
し金属配線のエッチング寸法精度にはばらつきがあるた
め、最悪の場合でも遮光機能が失われないように予めマ
スクを設計しておく必要がある。
【００１５】本発明の第１の態様によれば、しきい電圧
もしくはしきい電流が外部から制御可能な制御電極を有
する発光サイリスタよりなる３端子スイッチ素子（発光
サイリスタ）多数個を配列した３端子スイッチ素子アレ
イの各スイッチ素子の第１の制御電極（アノードまたは
カソード）を互いに第１の電気的手段にて接続すると共
に、各スイッチの素子の第１の制御電極に電源ラインを
第２の電気的手段を用いて接続し、各スイッチ素子の残
りの２端子の一方に第１の金属配線を接続して形成した
自己走査型スイッチ素子アレイと、しきい電圧もしくは
しきい電流が外部から制御可能な第２の制御電極を有す
る発光サイリスタよりなる３端子発光素子多数個を配列
した発光素子アレイとからなり、前記発光素子アレイの
第１の各制御電極と前記スイッチ素子の制御電極とを第
２の金属配線で接続し、各発光素子の残りの２端子の一
方に発光のための電流を印加する書き込み信号ラインを
設けた自己走査型発光装置において、前記第１および第
２の金属配線をエッチングにより形成する際のマスク設
計方法であって、前記第１の金属配線を形成するマスク
が、前記第１の制御電極と、前記スイッチ素子の配列と
直交する方向に重なる幅をＷ１とした場合、 Ｗ１＞（Ｓ＋ｄＳ）＋ａ ただし、Ｓは前記第１の金属配線の側面のエッチング
量、ｄＳはエッチング量のばらつき、ａはマスクのアラ
イメントずれである、を満たすように、Ｗ１を選ぶこと
を特徴とするマスク設計方法である。
もしくはしきい電流が外部から制御可能な制御電極を有
する発光サイリスタよりなる３端子スイッチ素子（発光
サイリスタ）多数個を配列した３端子スイッチ素子アレ
イの各スイッチ素子の第１の制御電極（アノードまたは
カソード）を互いに第１の電気的手段にて接続すると共
に、各スイッチの素子の第１の制御電極に電源ラインを
第２の電気的手段を用いて接続し、各スイッチ素子の残
りの２端子の一方に第１の金属配線を接続して形成した
自己走査型スイッチ素子アレイと、しきい電圧もしくは
しきい電流が外部から制御可能な第２の制御電極を有す
る発光サイリスタよりなる３端子発光素子多数個を配列
した発光素子アレイとからなり、前記発光素子アレイの
第１の各制御電極と前記スイッチ素子の制御電極とを第
２の金属配線で接続し、各発光素子の残りの２端子の一
方に発光のための電流を印加する書き込み信号ラインを
設けた自己走査型発光装置において、前記第１および第
２の金属配線をエッチングにより形成する際のマスク設
計方法であって、前記第１の金属配線を形成するマスク
が、前記第１の制御電極と、前記スイッチ素子の配列と
直交する方向に重なる幅をＷ１とした場合、 Ｗ１＞（Ｓ＋ｄＳ）＋ａ ただし、Ｓは前記第１の金属配線の側面のエッチング
量、ｄＳはエッチング量のばらつき、ａはマスクのアラ
イメントずれである、を満たすように、Ｗ１を選ぶこと
を特徴とするマスク設計方法である。
【００１６】本発明の第２の態様によれば、第１の態様
において、前記第２の金属配線を形成するマスクが、前
記第１の制御電極と、前記スイッチ素子の配列と直交す
る方向に重なる幅をＷ２とした場合、 Ｗ２＞（Ｓ＋ｄＳ）＋Ｐ＋２ａ ただし、Ｓは前記第１の金属配線の側面のエッチング
量、ｄＳはエッチング量のばらつき、Ｐは前記第１の制
御電極上にマスクを用いたエッチングにより開けられる
コンタクトホールの位置、ａはマスクのアライメントず
れである、を満たすように、Ｗ２を選ぶことを特徴とす
るマスク設計方法である。
において、前記第２の金属配線を形成するマスクが、前
記第１の制御電極と、前記スイッチ素子の配列と直交す
る方向に重なる幅をＷ２とした場合、 Ｗ２＞（Ｓ＋ｄＳ）＋Ｐ＋２ａ ただし、Ｓは前記第１の金属配線の側面のエッチング
量、ｄＳはエッチング量のばらつき、Ｐは前記第１の制
御電極上にマスクを用いたエッチングにより開けられる
コンタクトホールの位置、ａはマスクのアライメントず
れである、を満たすように、Ｗ２を選ぶことを特徴とす
るマスク設計方法である。
【００１７】
【発明の実施の形態】図２は、本発明に係る自己走査型
発光装置の一部平面図である。図３は、図２のＡ−Ａ′
線断面図である。なお、以下の実施例の説明では、図１
の等価回路において、極性を反転させて、発光サイリス
タのアノードを接地したタイプの自己走査型発光装置に
ついて説明する。
発光装置の一部平面図である。図３は、図２のＡ−Ａ′
線断面図である。なお、以下の実施例の説明では、図１
の等価回路において、極性を反転させて、発光サイリス
タのアノードを接地したタイプの自己走査型発光装置に
ついて説明する。
【００１８】図２において、１０は転送部サイリスタ
を、１２は発光部サイリスタを示している。これらサイ
リスタは、半導体基板上にｐｎｐｎ構造が積層されて作
製される。
を、１２は発光部サイリスタを示している。これらサイ
リスタは、半導体基板上にｐｎｐｎ構造が積層されて作
製される。
【００１９】転送部サイリスタ１０には、カソード電極
１４と、ゲート電極１６とが設けられている。また、発
光部サイリスタ１２には、カソード電極１８と、ゲート
電極２０とが設けられている。これら電極１４，１６，
１８，２０は、例えば金で作成される。
１４と、ゲート電極１６とが設けられている。また、発
光部サイリスタ１２には、カソード電極１８と、ゲート
電極２０とが設けられている。これら電極１４，１６，
１８，２０は、例えば金で作成される。
【００２０】このような構造上には、絶縁膜２２（図３
参照）が設けられ、転送部カソード電極１４は、絶縁膜
に開けられたコンタクトホール２４を介して、Ａｌ配線
２６で相互接続される。Ａｌ配線２６は、サイリスタの
アレイ方向にストライプ状に設けられる。また、転送部
ゲート電極１６と発光部ゲート電極２０とは、コンタク
トホール２８，３０を介して、Ａｌ配線３２で相互接続
されている。
参照）が設けられ、転送部カソード電極１４は、絶縁膜
に開けられたコンタクトホール２４を介して、Ａｌ配線
２６で相互接続される。Ａｌ配線２６は、サイリスタの
アレイ方向にストライプ状に設けられる。また、転送部
ゲート電極１６と発光部ゲート電極２０とは、コンタク
トホール２８，３０を介して、Ａｌ配線３２で相互接続
されている。
【００２１】ストライプ状のＡｌ配線２６は、サイリス
タ１０のカソード部分を覆う。このとき、ゲート電極１
６に重なるようにＡｌをパターニングすることが重要で
ある。Ａｌ配線２６とゲート電極１６との間に隙間がで
きると、この隙間から光がもれる。図２には、このよう
な隙間を生じるＡｌ配線２６の縁を点線２７で示し、こ
のときの隙間を２９で示している。
タ１０のカソード部分を覆う。このとき、ゲート電極１
６に重なるようにＡｌをパターニングすることが重要で
ある。Ａｌ配線２６とゲート電極１６との間に隙間がで
きると、この隙間から光がもれる。図２には、このよう
な隙間を生じるＡｌ配線２６の縁を点線２７で示し、こ
のときの隙間を２９で示している。
【００２２】このような隙間を生じないように、Ａｌ配
線２６は、図２に実線３１で示すようにゲート電極１６
に重なるように形成しなければならない。
線２６は、図２に実線３１で示すようにゲート電極１６
に重なるように形成しなければならない。
【００２３】Ａｌ配線２６は段差のある素子表面で段切
れを起こさないように１μｍ程度の厚さとするため、こ
れをパターニングする際、寸法ばらつきが大きい。この
ばらつきやマスクアライメントのずれを考慮し、最悪の
場合でも上記隙間が生じないようにマスク寸法を設計す
る必要がある。
れを起こさないように１μｍ程度の厚さとするため、こ
れをパターニングする際、寸法ばらつきが大きい。この
ばらつきやマスクアライメントのずれを考慮し、最悪の
場合でも上記隙間が生じないようにマスク寸法を設計す
る必要がある。
【００２４】以下に、マスク設計方法について、図４を
参照して説明する。図４は、転送部ゲート電極１６とＡ
ｌ配線２６との位置関係を示す拡大図である。
参照して説明する。図４は、転送部ゲート電極１６とＡ
ｌ配線２６との位置関係を示す拡大図である。
【００２５】図４に示すように、ゲート電極（Ａｕ電
極）１６の長さ（アレイ方向と直交する方向の）をＬと
する。このゲート電極パターンは、リフトオフ法により
形成されるため寸法Ｌのばらつきは小さい。ゲート電極
１６上の絶縁膜（図示せず）にコンタクトホール２８が
開けられるが、孔開けはドライエッチングで行われるた
め幅のばらつきは少ない。ただし、コンタクトホールの
位置Ｐは、マスクのアライメントずれにより、Ａｕ電極
１６の縁（カソード電極１４から遠い方の縁）４０から
距離が最大±ａ変動する。
極）１６の長さ（アレイ方向と直交する方向の）をＬと
する。このゲート電極パターンは、リフトオフ法により
形成されるため寸法Ｌのばらつきは小さい。ゲート電極
１６上の絶縁膜（図示せず）にコンタクトホール２８が
開けられるが、孔開けはドライエッチングで行われるた
め幅のばらつきは少ない。ただし、コンタクトホールの
位置Ｐは、マスクのアライメントずれにより、Ａｕ電極
１６の縁（カソード電極１４から遠い方の縁）４０から
距離が最大±ａ変動する。
【００２６】Ａｌ配線２６および３２は、Ａｌを堆積
し、パターニングすることにより形成される。このと
き、Ａｌ配線２６形成用マスク４２と、Ａｕ電極１６の
縁部（カソード電極１４に近い方の）との重なりをＷ
１、Ａｌ配線３２形成用マスク４４と、Ａｕ電極１６の
縁部（カソード電極１４から遠い方の）との重なりをＷ
２とする。
し、パターニングすることにより形成される。このと
き、Ａｌ配線２６形成用マスク４２と、Ａｕ電極１６の
縁部（カソード電極１４に近い方の）との重なりをＷ
１、Ａｌ配線３２形成用マスク４４と、Ａｕ電極１６の
縁部（カソード電極１４から遠い方の）との重なりをＷ
２とする。
【００２７】Ａｕ電極１６の長さがＬであるから、マス
ク設計上、 Ｌ＞Ｗ１＋Ｗ２ （１） でなければならない。
ク設計上、 Ｌ＞Ｗ１＋Ｗ２ （１） でなければならない。
【００２８】パターニングすべきＡｌの厚さは、前述し
たように１μｍ程度と厚いので、これらマスク４２，４
４を使用してリン酸系エッチング液によりＡｌをエッチ
ングすると、不要部分のＡｌが除去される間に配線の側
面のエッチングが進み、マスク４２，４４の位置Ｗ１，
Ｗ２に比べて、仕上がりのＡｌ配線２６，３２の縁の位
置Ｗ１′，Ｗ２′は図４に示すようにずれる。今、側面
のエッチング量をＳとする。ただしこのエッチング量に
は、ばらつき±ｄＳが生じる。これらを考慮すると、Ｗ
１′，Ｗ２′は、 Ｗ１′＝Ｗ１−（Ｓ±ｄＳ）±ａ （２） Ｗ２′＝Ｗ２−（Ｓ±ｄＳ）−（±ａ） （３） となる。ただし、マスクのアライメントずれも最大±ａ
であるとする。
たように１μｍ程度と厚いので、これらマスク４２，４
４を使用してリン酸系エッチング液によりＡｌをエッチ
ングすると、不要部分のＡｌが除去される間に配線の側
面のエッチングが進み、マスク４２，４４の位置Ｗ１，
Ｗ２に比べて、仕上がりのＡｌ配線２６，３２の縁の位
置Ｗ１′，Ｗ２′は図４に示すようにずれる。今、側面
のエッチング量をＳとする。ただしこのエッチング量に
は、ばらつき±ｄＳが生じる。これらを考慮すると、Ｗ
１′，Ｗ２′は、 Ｗ１′＝Ｗ１−（Ｓ±ｄＳ）±ａ （２） Ｗ２′＝Ｗ２−（Ｓ±ｄＳ）−（±ａ） （３） となる。ただし、マスクのアライメントずれも最大±ａ
であるとする。
【００２９】この発明で必要とされる遮光ばらつきの抑
制のためには、Ａｌ配線２６がＡｕ電極１６の内側に必
ず重なりをもつことが必要である。この条件は、Ｗ１′
が最悪でも正の値をもてばよい。したがってＷ１に関し
て必要とされる条件は、式（２）で最悪の状態を考慮し
て、 Ｗ１＞（Ｓ＋ｄＳ）＋ａ （４） となる。一方、Ｗ２の条件は、直接遮光とは関係しない
が、コンタクトホール２８をはずれないという条件か
ら、 Ｗ２′＝ｗ２−（Ｓ＋ｄＳ）−ａ＞Ｐ＋ａ （４） すなわち Ｗ２＞（Ｓ＋ｄＳ）＋Ｐ＋２ａ （５） となる。
制のためには、Ａｌ配線２６がＡｕ電極１６の内側に必
ず重なりをもつことが必要である。この条件は、Ｗ１′
が最悪でも正の値をもてばよい。したがってＷ１に関し
て必要とされる条件は、式（２）で最悪の状態を考慮し
て、 Ｗ１＞（Ｓ＋ｄＳ）＋ａ （４） となる。一方、Ｗ２の条件は、直接遮光とは関係しない
が、コンタクトホール２８をはずれないという条件か
ら、 Ｗ２′＝ｗ２−（Ｓ＋ｄＳ）−ａ＞Ｐ＋ａ （４） すなわち Ｗ２＞（Ｓ＋ｄＳ）＋Ｐ＋２ａ （５） となる。
【００３０】いま、Ｌ＝２０μｍ、Ｐ＝８μｍの発光素
子を作製する場合の設計例は、次のようになる。このと
き、Ｓは約１μｍ、ｄＳは約０．５μｍで、ａは約１μ
ｍであり、これを式（４），（５）に代入すると、Ｗ１
は２．５μｍ以上、Ｗ２は１１．５μｍ以上となる。こ
れら条件を満たすＷ１，Ｗ２を選び、かつ、Ｗ１＋Ｗ２
をＬ（＝２０μｍ）以下とする。
子を作製する場合の設計例は、次のようになる。このと
き、Ｓは約１μｍ、ｄＳは約０．５μｍで、ａは約１μ
ｍであり、これを式（４），（５）に代入すると、Ｗ１
は２．５μｍ以上、Ｗ２は１１．５μｍ以上となる。こ
れら条件を満たすＷ１，Ｗ２を選び、かつ、Ｗ１＋Ｗ２
をＬ（＝２０μｍ）以下とする。
【００３１】例えば、Ｗ１＝４μｍ，Ｗ２＝１２μｍに
選んだマスクを用いて、自己走査型発光装置を作製し
た。作製された自己走査型発光装置の転送部発光素子の
発光量を、次のように測定した。すなわち、φI 電極を
基板電位に保ち、発光部サイリスタが発光しないように
し、φ1 ，φ2 電極の電位を駆動波形に沿って直流的に
切り換え、オンになった転送部発光サイリスタの光出力
を測定した。複数の基板からとったチップについて測定
したところ光出力はいずれも０．０５μＷ以下に抑えら
れており、上記設計条件のマスクを用いれば、転送部発
光の遮光は効果的に行えることがわかった。
選んだマスクを用いて、自己走査型発光装置を作製し
た。作製された自己走査型発光装置の転送部発光素子の
発光量を、次のように測定した。すなわち、φI 電極を
基板電位に保ち、発光部サイリスタが発光しないように
し、φ1 ，φ2 電極の電位を駆動波形に沿って直流的に
切り換え、オンになった転送部発光サイリスタの光出力
を測定した。複数の基板からとったチップについて測定
したところ光出力はいずれも０．０５μＷ以下に抑えら
れており、上記設計条件のマスクを用いれば、転送部発
光の遮光は効果的に行えることがわかった。
【００３２】
【発明の効果】本発明のマスク設計方法により、自己走
査型発光装置の金属配線を形成する際のマスクを設計す
ると、第１の金属配線は第１の制御電極に必ず重なり、
したがって第１の金属配線と第１の制御電極との間には
隙間ができない。このため、スイッチ素子からの光のも
れが少なくなる。
査型発光装置の金属配線を形成する際のマスクを設計す
ると、第１の金属配線は第１の制御電極に必ず重なり、
したがって第１の金属配線と第１の制御電極との間には
隙間ができない。このため、スイッチ素子からの光のも
れが少なくなる。
【００３３】また、従来のように遮光層を別途形成する
必要がないので、製造工程を増加させることがない。
必要がないので、製造工程を増加させることがない。
【図１】自己走査型発光装置の等価回路を示す図であ
る。
る。
【図２】本発明に係る自己走査型発光装置の一部平面図
である。
である。
【図３】図２のＡ−Ａ′線断面図である。
【図４】転送部ゲート電極とＡｌ配線との位置関係を示
す拡大図である。
す拡大図である。
１０ 転送部サイリスタ １２ 発光部サイリスタ １４，１８ カソード電極 １６，２０ ゲート電極 ２２ 絶縁膜 ２４ コンタクトホール ２６ Ａｌ配線 ２８，３０ コンタクトホール ３２ Ａｌ配線
Claims (3)
- 【請求項１】しきい電圧もしくはしきい電流が外部から
制御可能な制御電極を有する発光サイリスタよりなる３
端子スイッチ素子多数個を配列した３端子スイッチ素子
アレイの各スイッチ素子の第１の制御電極を互いに第１
の電気的手段にて接続すると共に、各スイッチの素子の
第１の制御電極に電源ラインを第２の電気的手段を用い
て接続し、各スイッチ素子の残りの２端子の一方に第１
の金属配線を接続して形成した自己走査型スイッチ素子
アレイと、 しきい電圧もしくはしきい電流が外部から制御可能な第
２の制御電極を有する発光サイリスタよりなる３端子発
光素子多数個を配列した発光素子アレイとからなり、 前記発光素子アレイの第１の各制御電極と前記スイッチ
素子の制御電極とを第２の金属配線で接続し、各発光素
子の残りの２端子の一方に発光のための電流を印加する
書き込み信号ラインを設けた自己走査型発光装置におい
て、前記第１および第２の金属配線をエッチングにより
形成する際のマスク設計方法であって、 前記第１の金属配線を形成するマスクが、前記第１の制
御電極と、前記スイッチ素子の配列と直交する方向に重
なる幅をＷ１とした場合、 Ｗ１＞（Ｓ＋ｄＳ）＋ａ ただし、Ｓは前記第１の金属配線の側面のエッチング
量、ｄＳはエッチング量のばらつき、ａはマスクのアラ
イメントずれである、を満たすように、Ｗ１を選ぶこと
を特徴とするマスク設計方法。 - 【請求項２】前記第２の金属配線を形成するマスクが、
前記第１の制御電極と、前記スイッチ素子の配列と直交
する方向に重なる幅をＷ２とした場合、 Ｗ２＞（Ｓ＋ｄＳ）＋Ｐ＋２ａ ただし、Ｓは前記第１の金属配線の側面のエッチング
量、ｄＳはエッチング量のばらつき、Ｐは前記第１の制
御電極上にマスクを用いたエッチングにより開けられる
コンタクトホールの位置、ａはマスクのアライメントず
れである、を満たすように、Ｗ２を選ぶことを特徴とす
る請求項１記載のマスク設計方法。 - 【請求項３】前記第１および第２の金属配線は、Ａｌ配
線であることを特徴とする請求項１または２記載のマス
ク設計方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25126099A JP2001077421A (ja) | 1999-09-06 | 1999-09-06 | 自己走査型発光装置のマスク設計方法 |
| KR1020017005625A KR20010089400A (ko) | 1999-09-06 | 2000-09-05 | 자기 주사형 발광 장치의 마스크 패턴 설계 방법 |
| TW089118112A TW457735B (en) | 1999-09-06 | 2000-09-05 | Method of designing mask for self-scanning light emitting devices |
| PCT/JP2000/006015 WO2001018868A1 (fr) | 1999-09-06 | 2000-09-05 | Procede de conception du motif de masque d'un dispositif electroluminescent a autobalayage |
| US09/831,110 US6496973B1 (en) | 1999-09-06 | 2000-09-05 | Method for designing mask pattern of a self scanning light emitting device |
| EP00956928A EP1143523A1 (en) | 1999-09-06 | 2000-09-05 | Method for designing mask pattern of self scanning light emitting device |
| CA002349624A CA2349624A1 (en) | 1999-09-06 | 2000-09-05 | Method of designing mask pattern for a self-scanning light-emitting device |
| CN00801754A CN1321339A (zh) | 1999-09-06 | 2000-09-05 | 自扫描型发光装置的掩模图形设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25126099A JP2001077421A (ja) | 1999-09-06 | 1999-09-06 | 自己走査型発光装置のマスク設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001077421A true JP2001077421A (ja) | 2001-03-23 |
Family
ID=17220144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25126099A Pending JP2001077421A (ja) | 1999-09-06 | 1999-09-06 | 自己走査型発光装置のマスク設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001077421A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611542B2 (en) | 2000-11-28 | 2003-08-26 | Sharp Kabushiki Kaisha | Semiconductor laser element and method of producing the same |
| JP2006303331A (ja) * | 2005-04-22 | 2006-11-02 | Kyocera Corp | 発光装置および画像形成装置 |
| JP2006334824A (ja) * | 2005-05-31 | 2006-12-14 | Kyocera Corp | 光走査装置の駆動方法および光走査装置 |
| JP2009143242A (ja) * | 2009-03-27 | 2009-07-02 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイの駆動方法、光書込みヘッドおよび光プリンタ |
| JP2011040582A (ja) * | 2009-08-11 | 2011-02-24 | Fuji Xerox Co Ltd | 発光素子およびその製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133533A (ja) * | 1986-11-25 | 1988-06-06 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH0187564U (ja) * | 1987-12-02 | 1989-06-09 | ||
| JPH02263668A (ja) * | 1988-11-10 | 1990-10-26 | Nippon Sheet Glass Co Ltd | 発光装置およびその駆動方法 |
| JPH0456282A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 薄膜トランジスタとそれを用いた液晶表示装置 |
| JPH07122637A (ja) * | 1993-10-25 | 1995-05-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH08288490A (ja) * | 1995-04-17 | 1996-11-01 | Sony Corp | 固体撮像素子の製造方法 |
| JPH0992885A (ja) * | 1995-09-25 | 1997-04-04 | Nippon Sheet Glass Co Ltd | 面発光素子および自己走査型発光装置 |
-
1999
- 1999-09-06 JP JP25126099A patent/JP2001077421A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133533A (ja) * | 1986-11-25 | 1988-06-06 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH0187564U (ja) * | 1987-12-02 | 1989-06-09 | ||
| JPH02263668A (ja) * | 1988-11-10 | 1990-10-26 | Nippon Sheet Glass Co Ltd | 発光装置およびその駆動方法 |
| JPH0456282A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 薄膜トランジスタとそれを用いた液晶表示装置 |
| JPH07122637A (ja) * | 1993-10-25 | 1995-05-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH08288490A (ja) * | 1995-04-17 | 1996-11-01 | Sony Corp | 固体撮像素子の製造方法 |
| JPH0992885A (ja) * | 1995-09-25 | 1997-04-04 | Nippon Sheet Glass Co Ltd | 面発光素子および自己走査型発光装置 |
Non-Patent Citations (1)
| Title |
|---|
| 大塚俊介, 発明協会公開技報, vol. 96-7931, JPN6010006794, 17 June 1996 (1996-06-17), JP, ISSN: 0001535524 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611542B2 (en) | 2000-11-28 | 2003-08-26 | Sharp Kabushiki Kaisha | Semiconductor laser element and method of producing the same |
| JP2006303331A (ja) * | 2005-04-22 | 2006-11-02 | Kyocera Corp | 発光装置および画像形成装置 |
| JP4732786B2 (ja) * | 2005-04-22 | 2011-07-27 | 京セラ株式会社 | 発光装置および画像形成装置 |
| JP2006334824A (ja) * | 2005-05-31 | 2006-12-14 | Kyocera Corp | 光走査装置の駆動方法および光走査装置 |
| JP4704110B2 (ja) * | 2005-05-31 | 2011-06-15 | 京セラ株式会社 | 光走査装置の駆動方法および光走査装置 |
| JP2009143242A (ja) * | 2009-03-27 | 2009-07-02 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイの駆動方法、光書込みヘッドおよび光プリンタ |
| JP2011040582A (ja) * | 2009-08-11 | 2011-02-24 | Fuji Xerox Co Ltd | 発光素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577089B2 (ja) | 発光装置およびその駆動方法 | |
| US6614055B1 (en) | Surface light-emitting element and self-scanning type light-emitting device | |
| US5814841A (en) | Self-scanning light-emitting array | |
| US8278667B2 (en) | Light-emitting element and light-emitting element fabrication method | |
| JP2790631B2 (ja) | 自己走査形発光素子アレイ | |
| JP2784011B2 (ja) | 自己走査型発光素子アレイ | |
| JPH0992885A (ja) | 面発光素子および自己走査型発光装置 | |
| JP2784052B2 (ja) | 自己走査型発光素子アレイおよびその駆動方法 | |
| JP2846135B2 (ja) | 発光素子アレイの駆動方法 | |
| WO2001018868A1 (fr) | Procede de conception du motif de masque d'un dispositif electroluminescent a autobalayage | |
| JP2001077421A (ja) | 自己走査型発光装置のマスク設計方法 | |
| US6717182B1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
| JP4362905B2 (ja) | 自己走査型発光装置、書き込み用光源および光プリンタ | |
| US6919583B2 (en) | End surface light-emitting element having increased external light emission efficiency and self-scanning light-emitting element array using the same | |
| JP2001250980A (ja) | ３端子発光サイリスタ | |
| US6373134B1 (en) | Semiconductor device and fabrication method introducing horizontal side-steps into vertical steps | |
| JP3975613B2 (ja) | 端面発光サイリスタおよび自己走査型発光装置 | |
| JP2001094155A5 (ja) | ||
| US4733399A (en) | Semiconductor laser device having integral optical output modulator | |
| JP4367191B2 (ja) | 自己走査型発光素子アレイ | |
| JP2001308377A (ja) | ３端子発光サイリスタおよび自己走査型発光素子アレイ | |
| JP4538896B2 (ja) | 自己走査型発光素子アレイ | |
| JP2839430B2 (ja) | 光双安定素子を有するシフトレジスタ | |
| JP3523644B2 (ja) | 発光素子アレイ | |
| JP2001053334A (ja) | 端面発光素子および自己走査型発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060330 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |