JP2001308377A - ３端子発光サイリスタおよび自己走査型発光素子アレイ - Google Patents
３端子発光サイリスタおよび自己走査型発光素子アレイInfo
- Publication number
- JP2001308377A JP2001308377A JP2000123838A JP2000123838A JP2001308377A JP 2001308377 A JP2001308377 A JP 2001308377A JP 2000123838 A JP2000123838 A JP 2000123838A JP 2000123838 A JP2000123838 A JP 2000123838A JP 2001308377 A JP2001308377 A JP 2001308377A
- Authority
- JP
- Japan
- Prior art keywords
- light
- emitting element
- light emitting
- terminal
- element array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
(57)【要約】
【課題】 ３端子発光サイリスタを用いた自己走査型発
光素子アレイを提供する。 【解決手段】 ＧａＡｓ基板２上にｐｎｐｎ構造のＡｌ
ＧａＡｓ層１が形成され、メサエッチングされてＡｌＧ
ａＡｓ層が一部除去されて、メサエッチング部６が形成
され、ＳｉＯ2 絶縁膜３で被覆されている。層１の上部
は、ＳｉＯ2 膜３にあけられたコンタクトホールを介し
て電極配線４に接続される。５は、裏面電極である。メ
サ型発光部は、円形型構造である。
光素子アレイを提供する。 【解決手段】 ＧａＡｓ基板２上にｐｎｐｎ構造のＡｌ
ＧａＡｓ層１が形成され、メサエッチングされてＡｌＧ
ａＡｓ層が一部除去されて、メサエッチング部６が形成
され、ＳｉＯ2 絶縁膜３で被覆されている。層１の上部
は、ＳｉＯ2 膜３にあけられたコンタクトホールを介し
て電極配線４に接続される。５は、裏面電極である。メ
サ型発光部は、円形型構造である。
Description
【０００１】
【発明の属する技術分野】本発明は、発光素子、特に３
端子発光サイリスタの構造に関し、さらには３端子発光
サイリスタを用いた自己走査型発光素子アレイに関す
る。
端子発光サイリスタの構造に関し、さらには３端子発光
サイリスタを用いた自己走査型発光素子アレイに関す
る。
【０００２】
【従来の技術】多数個の発光素子を同一基板上に集積し
た発光素子アレイは、その駆動用ＩＣと組み合わせて光
プリンタ等の書き込み用光源として利用されている。本
発明者らは発光素子アレイの構成要素としてｐｎｐｎ構
造を持つ面発光型の３端子発光サイリスタに注目し、発
光点の自己走査が実現できることを既に特許出願（特開
平１−２３８９６２号公報、特開平２−１４５８４号公
報、特開平２−９２６５０号公報、特開平２−９２６５
１号公報）し、光プリンタ用光源として実装上簡便とな
ること、発光素子ピッチを細かくできること、コンパク
トな自己走査型発光素子アレイを作製できること等を示
した。
た発光素子アレイは、その駆動用ＩＣと組み合わせて光
プリンタ等の書き込み用光源として利用されている。本
発明者らは発光素子アレイの構成要素としてｐｎｐｎ構
造を持つ面発光型の３端子発光サイリスタに注目し、発
光点の自己走査が実現できることを既に特許出願（特開
平１−２３８９６２号公報、特開平２−１４５８４号公
報、特開平２−９２６５０号公報、特開平２−９２６５
１号公報）し、光プリンタ用光源として実装上簡便とな
ること、発光素子ピッチを細かくできること、コンパク
トな自己走査型発光素子アレイを作製できること等を示
した。
【０００３】さらに本発明者らは、スイッチ素子（３端
子発光サイリスタ）アレイをシフト部として、発光素子
（３端子発光サイリスタ）アレイよりなる発光部と分離
した構造の自己走査型発光素子アレイを提案している
（特開平２−２６３６６８号）。
子発光サイリスタ）アレイをシフト部として、発光素子
（３端子発光サイリスタ）アレイよりなる発光部と分離
した構造の自己走査型発光素子アレイを提案している
（特開平２−２６３６６８号）。
【０００４】３端子発光サイリスタを用いた自己走査型
発光素子アレイをメサエッチングによりウエハに形成す
る場合、従来、基板結晶方位に沿った矩形型の発光部を
形成していた。例えば、基板主面方位（１００）のウエ
ハには、結晶方位を示すために、
発光素子アレイをメサエッチングによりウエハに形成す
る場合、従来、基板結晶方位に沿った矩形型の発光部を
形成していた。例えば、基板主面方位（１００）のウエ
ハには、結晶方位を示すために、
【０００５】
【外１】
【０００６】（以下、前記方位という）にオリエンテー
ションフラット（ＯＦ）が形成されている。このウエハ
上に自己走査型発光素子アレイをメサエッチングにより
形成する場合、通常、前記方位に平行および垂直な辺を
持った矩形型の発光部構造が採用されている。
ションフラット（ＯＦ）が形成されている。このウエハ
上に自己走査型発光素子アレイをメサエッチングにより
形成する場合、通常、前記方位に平行および垂直な辺を
持った矩形型の発光部構造が採用されている。
【０００７】
【発明が解決しようとする課題】矩形型の発光部構造に
は、次のような問題がある。 （１）発光部面積が大きくなるほど光出力が増大する傾
向がある。しかしながら発光部面積増大と同時に発光部
周辺長も長くなるため、段差部界面でのリーク電流が増
大して素子特性の悪化，内部発光効率の低下が生じるた
め、素子機能および発光効率の面で不利であった。 （２）前記方位に垂直な辺での段差部は逆メサと呼ばれ
る逆テーパー状の段差が形成される。一方、前記方位に
平行な辺での段差部は順メサと呼ばれるテーパー状の段
差が形成される。このように、順メサ段差と逆メサ段差
が明瞭に形成されるため、配線の段差部での切断（段切
れ）を防止して歩留向上および信頼性向上をはかるため
に、逆メサ部を回避して順メサ部を通す配線レイアウト
上の制約があった。 （３）前述したように、順メサ段差と逆メサ段差が明瞭
に形成されるため、絶縁膜材料や配線材料を成膜する際
には、逆メサ部を完全に被覆できるように、高価なＣＶ
Ｄ装置やスパッタ装置を使用して膜厚を厚く成膜する必
要があった。
は、次のような問題がある。 （１）発光部面積が大きくなるほど光出力が増大する傾
向がある。しかしながら発光部面積増大と同時に発光部
周辺長も長くなるため、段差部界面でのリーク電流が増
大して素子特性の悪化，内部発光効率の低下が生じるた
め、素子機能および発光効率の面で不利であった。 （２）前記方位に垂直な辺での段差部は逆メサと呼ばれ
る逆テーパー状の段差が形成される。一方、前記方位に
平行な辺での段差部は順メサと呼ばれるテーパー状の段
差が形成される。このように、順メサ段差と逆メサ段差
が明瞭に形成されるため、配線の段差部での切断（段切
れ）を防止して歩留向上および信頼性向上をはかるため
に、逆メサ部を回避して順メサ部を通す配線レイアウト
上の制約があった。 （３）前述したように、順メサ段差と逆メサ段差が明瞭
に形成されるため、絶縁膜材料や配線材料を成膜する際
には、逆メサ部を完全に被覆できるように、高価なＣＶ
Ｄ装置やスパッタ装置を使用して膜厚を厚く成膜する必
要があった。
【０００８】本発明の目的は、このような問題を解決し
た３端子発光サイリスタの構造を提供することにある。
た３端子発光サイリスタの構造を提供することにある。
【０００９】本発明の他の目的は、このような３端子発
光サイリスタを用いた自己走査型発光素子アレイを提供
することにある。
光サイリスタを用いた自己走査型発光素子アレイを提供
することにある。
【００１０】
【課題を解決するための手段】本発明は、以下のような
考え方に基づいている。 （１）メサ型発光部を円形構造とする。これにより、矩
形型構造と同一面積であっても周辺長を短くすることが
できる。円形構造により段差部界面でのリーク電流が従
来構造より抑制されるため、素子特性の改善および内部
発光効率の向上を実現できる。 （２）円形構造とすることで、明瞭な逆メサ構造の発現
を抑制することが可能となるため、配線の段差部での段
切れを防止するために逆メサ部を回避して順メサ部を通
す配線レイアウトの制約が緩和される。 （３）円形構造とすることで、明瞭な逆メサ構造の発現
を抑制することが可能となるため、絶縁膜材料や配線材
料を成膜する際には、薄い膜厚でも十分なカバレッジが
得られるため、成膜時間の短縮や成膜材料の削減が可能
となり、コストダウンが図られる。
考え方に基づいている。 （１）メサ型発光部を円形構造とする。これにより、矩
形型構造と同一面積であっても周辺長を短くすることが
できる。円形構造により段差部界面でのリーク電流が従
来構造より抑制されるため、素子特性の改善および内部
発光効率の向上を実現できる。 （２）円形構造とすることで、明瞭な逆メサ構造の発現
を抑制することが可能となるため、配線の段差部での段
切れを防止するために逆メサ部を回避して順メサ部を通
す配線レイアウトの制約が緩和される。 （３）円形構造とすることで、明瞭な逆メサ構造の発現
を抑制することが可能となるため、絶縁膜材料や配線材
料を成膜する際には、薄い膜厚でも十分なカバレッジが
得られるため、成膜時間の短縮や成膜材料の削減が可能
となり、コストダウンが図られる。
【００１１】次に、従来の矩形型発光サイリスタ構造
と、本発明による円形型発光サイリスタ構造とを比較す
る。
と、本発明による円形型発光サイリスタ構造とを比較す
る。
【００１２】従来の矩形型発光サイリスタ構造を図１に
示す。（ａ）は平面図、（ｂ）は断面図である。ＧａＡ
ｓ基板２上にｐｎｐｎ構造のＡｌＧａＡｓ層１が形成さ
れ、メサエッチングされてＡｌＧａＡｓ層が一部除去さ
れて、メサエッチング部６が形成され、ＳｉＯ2絶縁膜
３で被覆されている。層１の上部は、ＳｉＯ2膜３にあ
けられたコンタクトホールを介して電極配線４に接続さ
れる。５は、裏面電極である。
示す。（ａ）は平面図、（ｂ）は断面図である。ＧａＡ
ｓ基板２上にｐｎｐｎ構造のＡｌＧａＡｓ層１が形成さ
れ、メサエッチングされてＡｌＧａＡｓ層が一部除去さ
れて、メサエッチング部６が形成され、ＳｉＯ2絶縁膜
３で被覆されている。層１の上部は、ＳｉＯ2膜３にあ
けられたコンタクトホールを介して電極配線４に接続さ
れる。５は、裏面電極である。
【００１３】図１のｐｎｐｎ構造の発光サイリスタの発
光面７の各辺の長さをａ＝ｂ＝１００μｍとすると、周
辺長Ｌ1 ＝４００μｍ、面積Ｓ1 ＝１００００μｍ2 と
なる。
光面７の各辺の長さをａ＝ｂ＝１００μｍとすると、周
辺長Ｌ1 ＝４００μｍ、面積Ｓ1 ＝１００００μｍ2 と
なる。
【００１４】本発明によるサイリスタ構造を図２に示
す。（ａ）は平面図、（ｂ）は断面図である。矩形型発
光サイリスタと発光面積を同一（１００００μｍ2 ）に
すると、直径ｄは１１２．８μｍとなる。この場合、周
辺長Ｌ2 は３５４．５μｍとなり、同一の発光面積の矩
形型の場合と比較して１０％以上短くできる。円形構造
とすることで段差部界面領域が減少し、従来の矩形構造
よりリーク電流が抑制され素子特性の改善が図られる。
リーク電流が抑制されることにより内部発光効率の向上
が実現されるため、実際には同一発光面積であっても、
円形構造の方の光出力が増大するという利点を有する。
す。（ａ）は平面図、（ｂ）は断面図である。矩形型発
光サイリスタと発光面積を同一（１００００μｍ2 ）に
すると、直径ｄは１１２．８μｍとなる。この場合、周
辺長Ｌ2 は３５４．５μｍとなり、同一の発光面積の矩
形型の場合と比較して１０％以上短くできる。円形構造
とすることで段差部界面領域が減少し、従来の矩形構造
よりリーク電流が抑制され素子特性の改善が図られる。
リーク電流が抑制されることにより内部発光効率の向上
が実現されるため、実際には同一発光面積であっても、
円形構造の方の光出力が増大するという利点を有する。
【００１５】本発明の３端子発光サイリスタを用いるこ
とできる自己走査型発光素子アレイは、しきい電圧もし
くはしきい電流が外部から制御可能な制御電極を有する
３端子発光素子多数個を配列した３端子発光素子アレイ
の各発光素子の制御電極を互いに第１の電気的手段にて
接続すると共に、各発光素子の制御電極に電源ラインを
第２の電気的手段を用いて接続し、かつ各発光素子の残
りの２端子の一方にクロックラインを接続して形成した
発光素子アレイよりなる自己走査型発光素子アレイであ
る。
とできる自己走査型発光素子アレイは、しきい電圧もし
くはしきい電流が外部から制御可能な制御電極を有する
３端子発光素子多数個を配列した３端子発光素子アレイ
の各発光素子の制御電極を互いに第１の電気的手段にて
接続すると共に、各発光素子の制御電極に電源ラインを
第２の電気的手段を用いて接続し、かつ各発光素子の残
りの２端子の一方にクロックラインを接続して形成した
発光素子アレイよりなる自己走査型発光素子アレイであ
る。
【００１６】また、本発明の３端子発光サイリスタを用
いることのできる自己走査型発光素子アレイは、しきい
電圧もしくはしきい電流が外部から制御可能な制御電極
を有する３端子スイッチ素子多数個を配列した３端子ス
イッチ素子アレイの各スイッチ素子の制御電極を互いに
第１の電気的手段にて接続すると共に、各スイッチ素子
の制御電極に電源ラインを第２の電気的手段を用いて接
続し、かつ各スイッチ素子の残りの２端子の一方にクロ
ックラインを接続して形成したスイッチ素子アレイと、
しきい電圧もしくはしきい電流が外部から制御可能な制
御電極を有する３端子発光素子多数個を配列した発光素
子アレイとからなり、前記発光素子アレイの制御電極と
前記スイッチ素子の制御電極とを接続し、各発光素子の
残りの２端子の一方に発光のための電流を印加する書込
み信号ラインを設けた自己走査型発光素子アレイであ
る。
いることのできる自己走査型発光素子アレイは、しきい
電圧もしくはしきい電流が外部から制御可能な制御電極
を有する３端子スイッチ素子多数個を配列した３端子ス
イッチ素子アレイの各スイッチ素子の制御電極を互いに
第１の電気的手段にて接続すると共に、各スイッチ素子
の制御電極に電源ラインを第２の電気的手段を用いて接
続し、かつ各スイッチ素子の残りの２端子の一方にクロ
ックラインを接続して形成したスイッチ素子アレイと、
しきい電圧もしくはしきい電流が外部から制御可能な制
御電極を有する３端子発光素子多数個を配列した発光素
子アレイとからなり、前記発光素子アレイの制御電極と
前記スイッチ素子の制御電極とを接続し、各発光素子の
残りの２端子の一方に発光のための電流を印加する書込
み信号ラインを設けた自己走査型発光素子アレイであ
る。
【００１７】
【発明の実施の形態】自己走査型発光素子アレイの製造
プロセスの概要は、ｐｎｐｎ構造が形成されたＧａＡｓ
基板上に、カソード電極を形成する工程と、カソード層
をエッチングする工程と、ゲート電極を形成する工程
と、素子分離する工程と、絶縁膜を形成する工程と、コ
ンタクトホールを形成する工程と、個別素子への電極配
線を形成する工程と、裏面の共通電極を形成する工程と
からなる。
プロセスの概要は、ｐｎｐｎ構造が形成されたＧａＡｓ
基板上に、カソード電極を形成する工程と、カソード層
をエッチングする工程と、ゲート電極を形成する工程
と、素子分離する工程と、絶縁膜を形成する工程と、コ
ンタクトホールを形成する工程と、個別素子への電極配
線を形成する工程と、裏面の共通電極を形成する工程と
からなる。
【００１８】素子分離する工程において、発光サイリス
タを分離するためのエッチングパターンを同心円上にす
ることで、発光サイリスタの形状を円形に成形した。発
光サイリスタの寸法は直径が２２．６μｍ、周辺長が７
１μｍ、発光面積が４０１μｍ2 である。発光面上に配
置した電流を供給するための線幅６μｍの電極配線の専
有面積は７８μｍ2 で、実効発光面積は３２３μｍ2 で
ある。
タを分離するためのエッチングパターンを同心円上にす
ることで、発光サイリスタの形状を円形に成形した。発
光サイリスタの寸法は直径が２２．６μｍ、周辺長が７
１μｍ、発光面積が４０１μｍ2 である。発光面上に配
置した電流を供給するための線幅６μｍの電極配線の専
有面積は７８μｍ2 で、実効発光面積は３２３μｍ2 で
ある。
【００１９】従来の矩形型発光サイリスタ構造は、２０
μｍ角（周辺長８０μｍ、面積４００μｍ2 ）、電極配
線専有面積７８μｍ2 で実効発光面積が３２２μｍ2 で
ある。
μｍ角（周辺長８０μｍ、面積４００μｍ2 ）、電極配
線専有面積７８μｍ2 で実効発光面積が３２２μｍ2 で
ある。
【００２０】本発明による発光サイリスタ構造と従来型
の発光サイリスタ構造での素子特性を表１に示す。な
お、表中の素子特性は、同一基板内に作製した２５０素
子の平均値である。
の発光サイリスタ構造での素子特性を表１に示す。な
お、表中の素子特性は、同一基板内に作製した２５０素
子の平均値である。
【００２１】
【表１】
【００２２】表１に示したように、発光面積が同一の場
合、円形型構造でリーク電流を抑制することができ、か
つ発光出力が増大する。このことは、素子周辺長を短く
することで、メサ面でのリーク電流が抑制され、発光効
率が改善されることを示している。
合、円形型構造でリーク電流を抑制することができ、か
つ発光出力が増大する。このことは、素子周辺長を短く
することで、メサ面でのリーク電流が抑制され、発光効
率が改善されることを示している。
【００２３】円形型サイリスタ構造をＳＥＭ観察した結
果、逆メサ部特有の段差部ヒサシ形状は図３に示した部
分（逆メサ段差部８）でのみ観察され、矩形型サイリス
タ構造と比較して、ヒサシを有する段差を減少させるこ
とが可能であることが確認できた。これにより、段差部
のカバレッジ確保のために従来４００〜８００ｎｍの厚
みを必要としたＳｉＯ2 絶縁膜の膜厚を２００ｎｍまで
薄くしても従来と同様の絶縁特性および信頼性が得られ
ることを確認できた。
果、逆メサ部特有の段差部ヒサシ形状は図３に示した部
分（逆メサ段差部８）でのみ観察され、矩形型サイリス
タ構造と比較して、ヒサシを有する段差を減少させるこ
とが可能であることが確認できた。これにより、段差部
のカバレッジ確保のために従来４００〜８００ｎｍの厚
みを必要としたＳｉＯ2 絶縁膜の膜厚を２００ｎｍまで
薄くしても従来と同様の絶縁特性および信頼性が得られ
ることを確認できた。
【００２４】以下、自己走査型発光素子アレイの３つの
基本構造について説明する。
基本構造について説明する。
【００２５】図４は、自己走査型発光素子アレイの第１
の基本構造の等価回路図である。発光素子として、発光
サイリスタＴ（−２）〜Ｔ（＋２）を用い、発光サイリ
スタＴ（−２）〜Ｔ（＋２）には、各々ゲート電極Ｇ-2
〜Ｇ+2が設けられている。各々のゲート電極には、負荷
抵抗ＲL を介して電源電圧ＶGKが印加される。また、各
々のゲート電極Ｇ-2〜Ｇ+2は、相互作用を作るために抵
抗ＲI を介して電気的に接続されている。また、各単体
発光サイリスタのアノード電極に、３本の転送クロック
ライン（φ1 ，φ2 ，φ3 ）が、それぞれ３素子おきに
（繰り返されるように）接続される。
の基本構造の等価回路図である。発光素子として、発光
サイリスタＴ（−２）〜Ｔ（＋２）を用い、発光サイリ
スタＴ（−２）〜Ｔ（＋２）には、各々ゲート電極Ｇ-2
〜Ｇ+2が設けられている。各々のゲート電極には、負荷
抵抗ＲL を介して電源電圧ＶGKが印加される。また、各
々のゲート電極Ｇ-2〜Ｇ+2は、相互作用を作るために抵
抗ＲI を介して電気的に接続されている。また、各単体
発光サイリスタのアノード電極に、３本の転送クロック
ライン（φ1 ，φ2 ，φ3 ）が、それぞれ３素子おきに
（繰り返されるように）接続される。
【００２６】動作を説明すると、まず転送クロックφ3
がハイレベルとなり、発光サイリスタＴ（０）がオンし
ているとする。このとき３端子サイリスタの特性から、
ゲート電極Ｇ0 は零ボルト近くまで引き下げられる。電
源電圧ＶGKを仮に５ボルトとすると、負荷抵抗ＲL 、相
互作用抵抗ＲI のネットワークから各発光サイリスタの
ゲート電圧が決まる。そして、発光サイリスタＴ（０）
に近い素子のゲート電圧が最も低下し、以降順にＴ
（０）から離れるにしたがいゲート電圧は上昇してい
く。これは次のように表せる。
がハイレベルとなり、発光サイリスタＴ（０）がオンし
ているとする。このとき３端子サイリスタの特性から、
ゲート電極Ｇ0 は零ボルト近くまで引き下げられる。電
源電圧ＶGKを仮に５ボルトとすると、負荷抵抗ＲL 、相
互作用抵抗ＲI のネットワークから各発光サイリスタの
ゲート電圧が決まる。そして、発光サイリスタＴ（０）
に近い素子のゲート電圧が最も低下し、以降順にＴ
（０）から離れるにしたがいゲート電圧は上昇してい
く。これは次のように表せる。
【００２７】 ＶG0＜ＶG+1 ＝ＶG-1 ＜ＶG+2 ＝ＶG-2 （１） これらの電圧の差は、負荷抵抗ＲL ，相互作用抵抗ＲI
の値を適当に選択することにより設定することができ
る。
の値を適当に選択することにより設定することができ
る。
【００２８】３端子サイリスタのアノード側のターンオ
ン電圧ＶONは、ゲート電圧より拡散電位Ｖdif だけ高い
電圧となることが知られている。
ン電圧ＶONは、ゲート電圧より拡散電位Ｖdif だけ高い
電圧となることが知られている。
【００２９】 ＶON≒ＶG ＋Ｖdif （２） したがって、アノードにかける電圧をこのターンオン電
圧ＶONより高く設定すれば、その発光サイリスタはオン
することになる。
圧ＶONより高く設定すれば、その発光サイリスタはオン
することになる。
【００３０】さてこの発光サイリスタＴ（０）がオンし
ている状態で、次の転送クロックパルスφ1 にハイレベ
ル電圧ＶH を印加する。このクロックパルスφ1 は発光
サイリスタＴ（＋１）とＴ（−２）に同時に加わるが、
ハイレベル電圧ＶH の値を次の範囲に設定すると、発光
サイリスタＴ（＋１）のみをオンさせることができる。
ている状態で、次の転送クロックパルスφ1 にハイレベ
ル電圧ＶH を印加する。このクロックパルスφ1 は発光
サイリスタＴ（＋１）とＴ（−２）に同時に加わるが、
ハイレベル電圧ＶH の値を次の範囲に設定すると、発光
サイリスタＴ（＋１）のみをオンさせることができる。
【００３１】 ＶG-2 ＋Ｖdif ＞ＶH ＞ＶG+1 ＋Ｖdif （３） これで発光サイリスタＴ（０），Ｔ（＋１）が同時にオ
ンしていることになる。そしてクロックパルスφ3 のハ
イレベル電圧を切ると、発光サイリスタＴ（０）がオフ
となりオン状態の転送ができたことになる。
ンしていることになる。そしてクロックパルスφ3 のハ
イレベル電圧を切ると、発光サイリスタＴ（０）がオフ
となりオン状態の転送ができたことになる。
【００３２】このように、自己走査型発光素子アレイで
は抵抗ネットワークで各発光サイリスタのゲート電極間
を結ぶことにより、発光サイリスタに転送機能をもたせ
ることが可能となる。上に述べたような原理から、転送
クロックφ1 ，φ2 ，φ3 のハイレベル電圧を順番に互
いに少しずつ重なるように設定すれば、発光サイリスタ
のオン状態は順次転送されていく。すなわち、発光点が
順次転送され、自己走査型発光素子アレイを実現するこ
とができる。
は抵抗ネットワークで各発光サイリスタのゲート電極間
を結ぶことにより、発光サイリスタに転送機能をもたせ
ることが可能となる。上に述べたような原理から、転送
クロックφ1 ，φ2 ，φ3 のハイレベル電圧を順番に互
いに少しずつ重なるように設定すれば、発光サイリスタ
のオン状態は順次転送されていく。すなわち、発光点が
順次転送され、自己走査型発光素子アレイを実現するこ
とができる。
【００３３】図５は、自己走査型発光素子アレイの第２
の基本構造の等価回路図である。この自己走査型発光素
子アレイは、発光サイリスタのゲート電極間の電気的接
続の方法としてダイオードを用いている。発光サイリス
タＴ（−２）〜Ｔ（＋２）は、一列に並べられた構成と
なっている。Ｇ-2〜Ｇ+2は、発光サイリスタＴ（−２）
〜Ｔ（＋２）のそれぞれのゲート電極を表す。ＲL はゲ
ート電極の負荷抵抗を表し、Ｄ-2〜Ｄ+2は電気的相互作
用を行うダイオードを表す。またＶGKは電源電圧を表
す。各単体発光サイリスタのアノード電極に、２本の転
送クロックライン（φ１，φ２）がそれぞれ１素子おき
に接続される。
の基本構造の等価回路図である。この自己走査型発光素
子アレイは、発光サイリスタのゲート電極間の電気的接
続の方法としてダイオードを用いている。発光サイリス
タＴ（−２）〜Ｔ（＋２）は、一列に並べられた構成と
なっている。Ｇ-2〜Ｇ+2は、発光サイリスタＴ（−２）
〜Ｔ（＋２）のそれぞれのゲート電極を表す。ＲL はゲ
ート電極の負荷抵抗を表し、Ｄ-2〜Ｄ+2は電気的相互作
用を行うダイオードを表す。またＶGKは電源電圧を表
す。各単体発光サイリスタのアノード電極に、２本の転
送クロックライン（φ１，φ２）がそれぞれ１素子おき
に接続される。
【００３４】動作を説明する。まず転送クロックφ2 が
ハイレベルとなり、発光サイリスタＴ（０）がオンして
いるとする。このとき３端子サイリスタの特性からゲー
ト電極Ｇ0 は零ボルト近くまで引き下げられる。電源電
圧ＶGKを仮に５ボルトとすると、抵抗ＲL ，ダイオード
Ｄ-2〜Ｄ+2のネットワークから各発光サイリスタのゲー
ト電圧が決まる。そして発光サイリスタＴ（０）に近い
素子のゲート電圧が最も低下し、以降順にＴ（０）から
離れるにしたがいゲート電圧は上昇していく。
ハイレベルとなり、発光サイリスタＴ（０）がオンして
いるとする。このとき３端子サイリスタの特性からゲー
ト電極Ｇ0 は零ボルト近くまで引き下げられる。電源電
圧ＶGKを仮に５ボルトとすると、抵抗ＲL ，ダイオード
Ｄ-2〜Ｄ+2のネットワークから各発光サイリスタのゲー
ト電圧が決まる。そして発光サイリスタＴ（０）に近い
素子のゲート電圧が最も低下し、以降順にＴ（０）から
離れるにしたがいゲート電圧は上昇していく。
【００３５】しかしながら、ダイオード特性の一方向
性，非対称性から、電圧を下げる効果は、Ｔ（０）の右
方向にしか働かない。すなわちゲート電極Ｇ+1はＧ0 に
対し、ダイオードの順方向立ち上がり電圧Ｖdif だけ高
い電圧に設定され、ゲート電極Ｇ+2はＧ+1に対し、さら
にダイオードの順方向立ち上がり電圧Ｖdif だけ高い電
圧に設定される。一方、Ｔ（０）の左側のゲート電極Ｇ
-1はダイオードＤ-1が逆バイアスになっているため電流
が流れず、したがって電源電圧ＶGKと同電位となる。
性，非対称性から、電圧を下げる効果は、Ｔ（０）の右
方向にしか働かない。すなわちゲート電極Ｇ+1はＧ0 に
対し、ダイオードの順方向立ち上がり電圧Ｖdif だけ高
い電圧に設定され、ゲート電極Ｇ+2はＧ+1に対し、さら
にダイオードの順方向立ち上がり電圧Ｖdif だけ高い電
圧に設定される。一方、Ｔ（０）の左側のゲート電極Ｇ
-1はダイオードＤ-1が逆バイアスになっているため電流
が流れず、したがって電源電圧ＶGKと同電位となる。
【００３６】次の転送クロックパルスφ1 は、最近接の
発光サイリスタＴ（＋１），Ｔ（−１、そしてＴ（＋
３）およびＴ（−３）等に印加されるが、これらのなか
で、最もターンオン電圧の最も低い素子はＴ（＋１）で
あり、Ｔ（＋１）のターンオン電圧は約Ｇ+1のゲート電
圧＋Ｖdif であるが、これはＶdif の約２倍である。次
にターン電圧の低い素子はＴ（＋３）であり、Ｖdif の
約４倍である。Ｔ（−１）とＴ（−３）のオン電圧は、
約ＶGK＋Ｖdif となる。
発光サイリスタＴ（＋１），Ｔ（−１、そしてＴ（＋
３）およびＴ（−３）等に印加されるが、これらのなか
で、最もターンオン電圧の最も低い素子はＴ（＋１）で
あり、Ｔ（＋１）のターンオン電圧は約Ｇ+1のゲート電
圧＋Ｖdif であるが、これはＶdif の約２倍である。次
にターン電圧の低い素子はＴ（＋３）であり、Ｖdif の
約４倍である。Ｔ（−１）とＴ（−３）のオン電圧は、
約ＶGK＋Ｖdif となる。
【００３７】以上から、転送クロックパルスのハイレベ
ル電圧をＶdif の約２倍からＶdifの約４倍の間に設定
しておけば、発光サイリスタＴ（＋１）のみをオンさせ
ることができ、転送動作を行うことができる。
ル電圧をＶdif の約２倍からＶdifの約４倍の間に設定
しておけば、発光サイリスタＴ（＋１）のみをオンさせ
ることができ、転送動作を行うことができる。
【００３８】図６は、自己走査型発光素子アレイの第３
の基本構造の等価回路図である。この自己走査型発光素
子アレイは、スイッチ素子Ｔ（−１）〜Ｔ（＋２）、書
き込み用発光素子Ｌ（−１）〜Ｌ（＋２）からなる。ス
イッチ素子部分の構成は、ダイオード接続を用いた例を
示している。スイッチ素子のゲート電極Ｇ-1〜Ｇ+1は、
書き込み用発光素子のゲートにも接続される。書き込み
用発光素子のアノードには、書き込み信号Ｓinが加えら
れている。
の基本構造の等価回路図である。この自己走査型発光素
子アレイは、スイッチ素子Ｔ（−１）〜Ｔ（＋２）、書
き込み用発光素子Ｌ（−１）〜Ｌ（＋２）からなる。ス
イッチ素子部分の構成は、ダイオード接続を用いた例を
示している。スイッチ素子のゲート電極Ｇ-1〜Ｇ+1は、
書き込み用発光素子のゲートにも接続される。書き込み
用発光素子のアノードには、書き込み信号Ｓinが加えら
れている。
【００３９】以下に、この自己走査型発光素子アレイの
動作を説明する。いま、転送素子Ｔ（０）がオン状態に
あるとすると、ゲート電極Ｇ0 の電圧は、ＶGK（ここで
は５ボルトと想定する）より低下し、ほぼ零ボルトとな
る。したがって、書き込み信号Ｓinの電圧が、ｐｎ接合
の拡散電位（約１ボルト）以上であれば、発光素子Ｌ
（０）を発光状態とすることができる。
動作を説明する。いま、転送素子Ｔ（０）がオン状態に
あるとすると、ゲート電極Ｇ0 の電圧は、ＶGK（ここで
は５ボルトと想定する）より低下し、ほぼ零ボルトとな
る。したがって、書き込み信号Ｓinの電圧が、ｐｎ接合
の拡散電位（約１ボルト）以上であれば、発光素子Ｌ
（０）を発光状態とすることができる。
【００４０】これに対し、ゲート電極Ｇ-1は約５ボルト
であり、ゲート電極Ｇ+1は約１ボルトとなる。したがっ
て、発光素子Ｌ（−１）の書き込み電圧は約６ボルト、
発光素子Ｌ（１）の書き込み電圧は約２ボルトとなる。
これから、発光素子Ｌ（０）のみに書き込める書き込み
信号Ｓinの電圧は、約１〜２ボルトの範囲となる。発光
素子Ｌ（０）がオン、すなわち発光状態に入ると、書き
込み信号Ｓinラインの電圧は約１ボルトに固定されてし
まうので、他の発光素子が選択されてしまう、というエ
ラーは防ぐことができる。
であり、ゲート電極Ｇ+1は約１ボルトとなる。したがっ
て、発光素子Ｌ（−１）の書き込み電圧は約６ボルト、
発光素子Ｌ（１）の書き込み電圧は約２ボルトとなる。
これから、発光素子Ｌ（０）のみに書き込める書き込み
信号Ｓinの電圧は、約１〜２ボルトの範囲となる。発光
素子Ｌ（０）がオン、すなわち発光状態に入ると、書き
込み信号Ｓinラインの電圧は約１ボルトに固定されてし
まうので、他の発光素子が選択されてしまう、というエ
ラーは防ぐことができる。
【００４１】発光強度は書き込み信号Ｓinに流す電流量
で決められ、任意の強度にて画像書き込みが可能とな
る。また、発光状態を次の素子に転送するためには、書
き込み信号Ｓinラインの電圧を一度零ボルトまでおと
し、発光している素子をいったんオフにしておく必要が
ある。
で決められ、任意の強度にて画像書き込みが可能とな
る。また、発光状態を次の素子に転送するためには、書
き込み信号Ｓinラインの電圧を一度零ボルトまでおと
し、発光している素子をいったんオフにしておく必要が
ある。
【００４２】
【発明の効果】本発明は、以下のような効果を有してい
る。 （１）メサ型発光部の構造を円形構造とすることによ
り、矩形型構造と同一面積であっても、周辺長を短くす
ることができる。円形構造により段差部界面でのリーク
電流が従来構造より抑制されるため素子特性の改善およ
び内部発光効率の向上を実現できる。 （２）円形構造とすることで、明瞭な逆メサ構造の発現
を抑制することが可能となるため、配線の段差部での段
切れを防止するために逆メサ部を回避して順メサ部を通
す配線レイアウトの制約が緩和される。 （３）円形構造とすることで、明瞭な逆メサ構造の発現
を抑制することが可能となるため、絶縁膜材料や配線材
料を成膜する際には、薄い膜厚でも十分なカバレッジが
得られるため、成膜時間の短縮や配線材料の削減が可能
となり、コストダウンが図れる。
る。 （１）メサ型発光部の構造を円形構造とすることによ
り、矩形型構造と同一面積であっても、周辺長を短くす
ることができる。円形構造により段差部界面でのリーク
電流が従来構造より抑制されるため素子特性の改善およ
び内部発光効率の向上を実現できる。 （２）円形構造とすることで、明瞭な逆メサ構造の発現
を抑制することが可能となるため、配線の段差部での段
切れを防止するために逆メサ部を回避して順メサ部を通
す配線レイアウトの制約が緩和される。 （３）円形構造とすることで、明瞭な逆メサ構造の発現
を抑制することが可能となるため、絶縁膜材料や配線材
料を成膜する際には、薄い膜厚でも十分なカバレッジが
得られるため、成膜時間の短縮や配線材料の削減が可能
となり、コストダウンが図れる。
【図１】従来の矩形型発光サイリスタ構造を示す図であ
る。
る。
【図２】本発明によるサイリスタ構造を示す図である。
【図３】円形型サイリスタ構造の逆メサ段差部を示す図
である。
である。
【図４】自己走査型発光素子アレイの第１の基本構造の
等価回路図である。
等価回路図である。
【図５】自己走査型発光素子アレイの第２の基本構造の
等価回路図である。
等価回路図である。
【図６】自己走査型発光素子アレイの第３の基本構造の
等価回路図である。
等価回路図である。
１ ｐｎｐｎ−ＡｌＧａＡｓ層 ２ ＧａＡｓ基板 ３ ＳｉＯ2 絶縁膜 ４ 電極配線 ５ 裏面電極 ６ メサエッチング部 ７ 発光面 ８ 逆メサ段差部
Claims (3)
- 【請求項１】ｐｎｐｎ構造を有する３端子発光サイリス
タにおいて、 メサ型発光部を円形型構造としたことを特徴とする３端
子発光サイリスタ。 - 【請求項２】しきい電圧もしくはしきい電流が外部から
制御可能な制御電極を有する３端子発光素子多数個を配
列した３端子発光素子アレイの各発光素子の制御電極を
互いに第１の電気的手段にて接続すると共に、各発光素
子の制御電極に電源ラインを第２の電気的手段を用いて
接続し、かつ各発光素子の残りの２端子の一方にクロッ
クラインを接続して形成した発光素子アレイよりなる自
己走査型発光素子アレイにおいて、 前記３端子発光素子は、請求項１に記載の３端子発光サ
イリスタであることを特徴とする自己走査型発光素子ア
レイ。 - 【請求項３】しきい電圧もしくはしきい電流が外部から
制御可能な制御電極を有する３端子スイッチ素子多数個
を配列した３端子スイッチ素子アレイの各スイッチ素子
の制御電極を互いに第１の電気的手段にて接続すると共
に、各スイッチ素子の制御電極に電源ラインを第２の電
気的手段を用いて接続し、かつ各スイッチ素子の残りの
２端子の一方にクロックラインを接続して形成したスイ
ッチ素子アレイと、 しきい電圧もしくはしきい電流が外部から制御可能な制
御電極を有する３端子発光素子多数個を配列した発光素
子アレイとからなり、 前記発光素子アレイの制御電極と前記スイッチ素子の制
御電極とを接続し、各発光素子の残りの２端子の一方に
発光のための電流を印加する書込み信号ラインを設けた
自己走査型発光素子アレイにおいて、 前記３端子スイッチ素子および３端子発光素子は、請求
項１に記載の３端子発光サイリスタであることを特徴と
する自己走査型発光素子アレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000123838A JP2001308377A (ja) | 2000-04-25 | 2000-04-25 | ３端子発光サイリスタおよび自己走査型発光素子アレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000123838A JP2001308377A (ja) | 2000-04-25 | 2000-04-25 | ３端子発光サイリスタおよび自己走査型発光素子アレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308377A true JP2001308377A (ja) | 2001-11-02 |
Family
ID=18634065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000123838A Pending JP2001308377A (ja) | 2000-04-25 | 2000-04-25 | ３端子発光サイリスタおよび自己走査型発光素子アレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001308377A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299955A (ja) * | 2006-04-28 | 2007-11-15 | Kyocera Corp | 電子装置、発光装置および画像形成装置 |
| JP2019046887A (ja) * | 2017-08-31 | 2019-03-22 | 株式会社沖データ | 半導体発光素子、発光素子アレイ、及び光プリントヘッド |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61125092A (ja) * | 1984-11-21 | 1986-06-12 | Nec Corp | 半導体発光ダイオ−ド |
| JPS6476782A (en) * | 1987-09-17 | 1989-03-22 | Nec Corp | Semiconductor light-emitting diode |
| JPH01238962A (ja) * | 1988-03-18 | 1989-09-25 | Nippon Sheet Glass Co Ltd | 自己走査形発光素子アレイおよびその駆動方法 |
| JPH0214584A (ja) * | 1988-07-01 | 1990-01-18 | Nippon Sheet Glass Co Ltd | 自己走査形発光素子アレイ |
| JPH02263668A (ja) * | 1988-11-10 | 1990-10-26 | Nippon Sheet Glass Co Ltd | 発光装置およびその駆動方法 |
-
2000
- 2000-04-25 JP JP2000123838A patent/JP2001308377A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61125092A (ja) * | 1984-11-21 | 1986-06-12 | Nec Corp | 半導体発光ダイオ−ド |
| JPS6476782A (en) * | 1987-09-17 | 1989-03-22 | Nec Corp | Semiconductor light-emitting diode |
| JPH01238962A (ja) * | 1988-03-18 | 1989-09-25 | Nippon Sheet Glass Co Ltd | 自己走査形発光素子アレイおよびその駆動方法 |
| JPH0214584A (ja) * | 1988-07-01 | 1990-01-18 | Nippon Sheet Glass Co Ltd | 自己走査形発光素子アレイ |
| JPH02263668A (ja) * | 1988-11-10 | 1990-10-26 | Nippon Sheet Glass Co Ltd | 発光装置およびその駆動方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299955A (ja) * | 2006-04-28 | 2007-11-15 | Kyocera Corp | 電子装置、発光装置および画像形成装置 |
| JP2019046887A (ja) * | 2017-08-31 | 2019-03-22 | 株式会社沖データ | 半導体発光素子、発光素子アレイ、及び光プリントヘッド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102538882B1 (ko) | 표시 장치 | |
| JP4649701B2 (ja) | 自己走査型発光装置 | |
| CN112992964B (zh) | 发光二极管结构及其制造方法 | |
| JP2683781B2 (ja) | 発光装置 | |
| JP2011040582A (ja) | 発光素子およびその製造方法 | |
| JPH0992885A (ja) | 面発光素子および自己走査型発光装置 | |
| US20130234168A1 (en) | Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus | |
| JP4362905B2 (ja) | 自己走査型発光装置、書き込み用光源および光プリンタ | |
| JPH09283792A (ja) | 面発光サイリスタおよび自己走査型発光装置 | |
| JP4140358B2 (ja) | 発光サイリスタ、発光サイリスタの製造方法および発光素子アレイチップ | |
| JP2001308377A (ja) | ３端子発光サイリスタおよび自己走査型発光素子アレイ | |
| EP1115162A1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
| JP2744504B2 (ja) | 自己走査型発光素子アレイ | |
| US20210134774A1 (en) | Area-efficient subpixel apparatus | |
| JP2001077421A (ja) | 自己走査型発光装置のマスク設計方法 | |
| JP2001250980A (ja) | ３端子発光サイリスタ | |
| JP2006351777A (ja) | 発光ダイオードアレイおよび発光ダイオードアレイの製造方法 | |
| JP3975613B2 (ja) | 端面発光サイリスタおよび自己走査型発光装置 | |
| JP2005039041A (ja) | 発光素子アレイ及び光プリントヘッド | |
| JP2688727B2 (ja) | 発光ダイオード素子 | |
| JP2001053334A (ja) | 端面発光素子および自己走査型発光装置 | |
| JP2001189526A (ja) | 自己走査型面発光レーザアレイ | |
| JPH10335697A (ja) | Ｌｅｄアレイおよびその製造方法 | |
| JP3256128B2 (ja) | 受発光ダイオードアレイチップおよび該チップを用いた受発光ダイオードアレイ、該チップの製造方法 | |
| JP4538896B2 (ja) | 自己走査型発光素子アレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070216 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100223 |