JP2006351777A - 発光ダイオードアレイおよび発光ダイオードアレイの製造方法 - Google Patents
発光ダイオードアレイおよび発光ダイオードアレイの製造方法 Download PDFInfo
- Publication number
- JP2006351777A JP2006351777A JP2005175218A JP2005175218A JP2006351777A JP 2006351777 A JP2006351777 A JP 2006351777A JP 2005175218 A JP2005175218 A JP 2005175218A JP 2005175218 A JP2005175218 A JP 2005175218A JP 2006351777 A JP2006351777 A JP 2006351777A
- Authority
- JP
- Japan
- Prior art keywords
- emitting diode
- light emitting
- layer
- diode array
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
【課題】ボンディングパッド間に配線が配置された発光ダイオードアレイにおいて、短絡不良が発生しない高歩留で量産性に優れる発光ダイオードアレイおよびその製造方法を提供する
【解決手段】発光ダイオード部の上面に形成された第1の電極に配線5(5a)を介して接続され、メサエッチング溝40によって個々独立に島状に形成される複数のボンディングパッド14を有する発光ダイオードアレイであって、配線5aは、隣接するボンディングパッド14の間に配置され、かつ、メサエッチング溝40に塗布されたSOG(Spin on Glass)層30上に形成されていることを特徴とする。
【選択図】 図1
【解決手段】発光ダイオード部の上面に形成された第1の電極に配線5(5a)を介して接続され、メサエッチング溝40によって個々独立に島状に形成される複数のボンディングパッド14を有する発光ダイオードアレイであって、配線5aは、隣接するボンディングパッド14の間に配置され、かつ、メサエッチング溝40に塗布されたSOG(Spin on Glass)層30上に形成されていることを特徴とする。
【選択図】 図1
Description
本発明は、発光ダイオードアレイおよび発光ダイオードアレイの製造方法に関し、特に、電子写真方式のプリンタ等の光源として好適に使用できる発光ダイオードアレイおよび発光ダイオードアレイの製造方法に関する。
電子写真方式のプリンタや複写機等は、画像信号に応じた光により感光ドラム上に静電潜像を形成し、紙に転写して画像を得るものである。静電潜像を形成するための光源としては、レーザ方式と発光ダイオードアレイ(LEDアレイ)方式が広く用いられている。
発光ダイオードアレイ方式の光源は、レーザ方式に比べて光路長を長くとる必要がないため、小型のプリンタ等に適しており、また、LEDを印刷幅分に一列に並べた発光ダイオードアレイを光源としているため、印刷幅分の一括書き込みが可能でありレーザ方式よりも高速印刷に適している。
発光ダイオードアレイには、個々独立に発光ダイオードを駆動させるICを持つスタティック駆動方式と、複数個の発光ダイオードを1つのブロックとし、スイッチ用のマトリクス配線を以って、時間分割駆動させ、駆動ICやボンディング本数を削減することが可能なダイナミック駆動方式(マトリクス駆動方式)が知られている。
例えば、図5は、600dpiスタティック駆動方式の発光ダイオードアレイの一部を示す上面図である。発光ダイオードアレイ20は、基板上に一列に配置された複数の発光ダイオード部1と、各発光ダイオード部1の上面に部分的に凸型に形成されたカソード電極2と、基板上の導電層上に形成されたアノード電極(共通電極)3と、メサエッチング溝によって基板上に島状に形成されたカソードボンディングパッド部24とを有し、カソード電極2とカソードボンディングパッド部24とは配線5を介して接続されている。各発光ダイオード部1は、基板上に均一に形成されたエピタキシャル層にメサエッチング溝を設け、個々独立のエピタキシャル層部としたものである。
この発光ダイオードアレイ20では、メサエッチング溝によって島状に形成されたカソードボンディングパッド部24が2列に並べて配置され、発光ダイオード部1に近いカソードボンディングパッド部24同士の間には発光ダイオード部1から遠いカソードボンディングパッド部24とカソード電極2とを接続する配線5aが配置されている。
図6は、図5におけるA−A’線部を示す断面図である。ボンディングパッド部24は、n型又は半絶縁性のGaAs基板31上にp型導電層32、ストッパ層33、n型クラッド層34、p型活性層35、p型クラッド層36、キャップ層37、SiO2層38A〜38D、配線層39、SiO2層38Eが順次積層された断面構造を有し、メサエッチング溝50によって島状に形成されている。
一方、ダイナミック駆動方式の発光ダイオードアレイとしては、例えば、特許文献1記載の発光ダイオードアレイがある。
特開2004−273746号公報
しかし、特許文献1記載の発光ダイオードアレイのようにボンディングパッドを一列に並べた場合においては、配線層の加工残りが生じても、ボンディングパッドをメサエッチング溝により島状に個々独立に形成できるので短絡不良が発生することはないのに対し、図5記載の配置をとるスタティック駆動方式の発光ダイオードアレイによれば、図6に示したように、A部において製造プロセスにおける配線加工(エッチング)時の加工残りによる短絡不良が発生するという問題がある。
そこで、本発明の目的は、ボンディングパッド間に配線が配置された発光ダイオードアレイにおいて、短絡不良が発生しない高歩留で量産性に優れる発光ダイオードアレイおよびその製造方法を提供することにある。
本発明は、上記目的を達成するため、基板上に形成された導電層と、前記導電層上に形成された個々独立の複数の発光ダイオード部と、前記複数の発光ダイオード部の上面の少なくとも一部に形成された第1の電極と、前記複数の発光ダイオード部に近接して前記導電層上に形成された共通電極としての第2の電極と、前記第1の電極に配線を介して接続され、メサエッチング溝によって個々独立に島状に形成される複数のボンディングパッドとを有する発光ダイオードアレイであって、前記配線は、隣接する前記複数のボンディングパッドの間に配置され、かつ、前記メサエッチング溝に塗布されたSOG(Spin on Glass)層上に形成されていることを特徴とする発光ダイオードアレイを提供する。
また、本発明は、上記目的を達成するため、上記の発光ダイオードアレイの製造方法であって、前記SOG層を塗布した後にエッチバックを行わないことを特徴とする発光ダイオードアレイの製造方法を提供する。
本発明によれば、ボンディングパッド間に配線が配置された発光ダイオードアレイにおいて、短絡不良が発生しない高歩留で量産性に優れる発光ダイオードアレイを得ることができる。
〔発光ダイオードアレイの構造〕
本発明の実施の形態に係る発光ダイオードアレイは、例えば、上述した図5に記載の構成(配置)である600dpiスタティック駆動方式の発光ダイオードアレイであって、その断面構造に特徴を有するものである。LEDドットピッチ(或いは解像度)は600dpiである場合に特に好適であるが限定されるものではなく、300dpiや1200dpiであってもよい。また、ボンディングパッド間に配線が配置された発光ダイオードアレイであれば、スタティック駆動方式に限らず、ダイナミック駆動方式の場合にも適用できるが、スタティック駆動方式が最適である。
本発明の実施の形態に係る発光ダイオードアレイは、例えば、上述した図5に記載の構成(配置)である600dpiスタティック駆動方式の発光ダイオードアレイであって、その断面構造に特徴を有するものである。LEDドットピッチ(或いは解像度)は600dpiである場合に特に好適であるが限定されるものではなく、300dpiや1200dpiであってもよい。また、ボンディングパッド間に配線が配置された発光ダイオードアレイであれば、スタティック駆動方式に限らず、ダイナミック駆動方式の場合にも適用できるが、スタティック駆動方式が最適である。
図1は、本発明の実施の形態に係る発光ダイオードアレイについて、図5におけるA−A’線部を示す断面図である。図6の場合と比較して、SiO2層38CとSiO2層38Dの間に、SOG(Spin on Glass)層30を有している点で異なる。すなわち、ボンディングパッド部14は、n型又は半絶縁性のGaAs基板31上にp型導電層32、ストッパ層33、n型クラッド層34、p型活性層35、p型クラッド層36、キャップ層37、SiO2層38A〜38C、SOG層30、SiO2層38D、配線層39、SiO2層38Eが順次積層された断面構造を有し、メサエッチング溝40によって島状に形成されている。
SOG層30は、平面厚で100nmから1.0μm厚で塗布し、メサエッチング溝40を埋める構造にすることによって配線5aの加工を可能とする。SOG層30は、メサエッチング溝40の端部(隅部)ほど厚く塗布されることが望ましい。平面厚で100nmから1.0μmの範囲において、緩斜面化した理想形状の溝断面となる。1.0μmより厚くすると、SOG層30にクラックが入る傾向がある。
SOG層30の材料としては、無機系塗布膜であっても有機系塗布膜であってもよく、例えば、水素化シルセシキオキサン(HSQ)やメチルシルセスキシオキサン(MSQ)を用いることができる。
図5について説明したように、本実施の形態における発光ダイオードアレイ10は、基板上に一列に配置された複数の発光ダイオード部1と、各発光ダイオード部1の上面に部分的に凸型に形成されたカソード電極2と、基板上の導電層上に形成されたアノード電極(共通電極)3と、メサエッチング溝によって基板上に島状に形成されたカソードボンディングパッド部4とを有し、カソード電極2とカソードボンディングパッド部4とは配線5(5a,5b)を介して接続されている。以下に、基板、発光ダイオード部、電極、配線層、およびメサエッチング溝について詳細に説明する。
(1)基板
基板は、発光ダイオード用に使用し得るものであれば特に限定されず、発光ダイオード部1と電気的に絶縁できる構造であればよい。n型基板でもp型基板でも用いることができ、半絶縁性GaAs基板等の半絶縁性基板または絶縁性基板を用いてもよい。基板と導電層との間にアンドープGaAs層等の高抵抗層を設けて絶縁することもでき、また、導電層に対して逆の極性を有する半導体層を設けて絶縁することもできる。
基板は、発光ダイオード用に使用し得るものであれば特に限定されず、発光ダイオード部1と電気的に絶縁できる構造であればよい。n型基板でもp型基板でも用いることができ、半絶縁性GaAs基板等の半絶縁性基板または絶縁性基板を用いてもよい。基板と導電層との間にアンドープGaAs層等の高抵抗層を設けて絶縁することもでき、また、導電層に対して逆の極性を有する半導体層を設けて絶縁することもできる。
(2)発光ダイオード部
基板から上の導電層上に積層する化合物半導体の種類や結晶層の厚さは、所望の発光波長、発光出力、および駆動電圧により適宜選択する。化合物半導体としては、例えば、AlGaAs、AlGaInP等を用いることができる。
基板から上の導電層上に積層する化合物半導体の種類や結晶層の厚さは、所望の発光波長、発光出力、および駆動電圧により適宜選択する。化合物半導体としては、例えば、AlGaAs、AlGaInP等を用いることができる。
発光ダイオード部1は、第1導電型のクラッド層、活性層、および第2導電型のクラッド層からなるダブルヘテロ構造を有するのが好ましく、導電層上に形成したエピタキシャル層をメサエッチング溝により分割してなるのが好ましい。
発光ダイオード部1は、例えば、n型GaAs基板の上に、p型GaAs導電層を介して順次形成されたp型AlGaAsエッチングストッパ層、p型AlGaAsクラッド層、p型AlGaAs活性層、n型AlGaAsクラッド層、およびn型GaAsキャップ層からなる。n型GaAsキャップ層は、光取り出し部の領域ではエッチングにより除去されている。
上記発光ダイオード部1のうち発光に直接関与する領域は、発光波長に対応するエネルギーバンドギャップを有するp型AlGaAs活性層を、それよりもエネルギーバンドギャップの大きいp型AlGaAsクラッド層(第1導電型のクラッド層)およびn型AlGaAsクラッド層(第2導電型のクラッド層)で挟んだ、いわゆるダブルヘテロ構造を有する。
(3)電極および配線層
第1および第2電極の一方がカソード電極で、他方がアノード電極であればよく、例えば、第1電極について言えば、カソード電極でもアノード電極でもよい。各電極は、ボンディング特性、下層とのオーミック接続特性が要求される。例えば、アノード電極にAuZn/Ni/AuやTi/Pt/Au等の積層電極を使用し、カソード電極にAuGe/Ni/Au等の積層電極を使用する。
第1および第2電極の一方がカソード電極で、他方がアノード電極であればよく、例えば、第1電極について言えば、カソード電極でもアノード電極でもよい。各電極は、ボンディング特性、下層とのオーミック接続特性が要求される。例えば、アノード電極にAuZn/Ni/AuやTi/Pt/Au等の積層電極を使用し、カソード電極にAuGe/Ni/Au等の積層電極を使用する。
配線層は、ボンディング特性、上層・下層との密着性が良好であることが要求されるので、複数の金属層で構成されるのが好ましい。最上層・最下層には、ボンディング特性の良いTi,Mo,TiW等の金属層を有するのが好ましい。例えば、Ti/Au/Ti、Mo/Au/Mo、TiW/Au/TiWなどの積層金属層を使用することができる。
各電極の金属層は、抵抗加熱蒸着法、電子線加熱蒸着法、スパッタ法等で形成することができ、酸化物層は、各種公知の成膜方法で形成することができる。カソードおよびアノード金属層には、オーミック性を付与するために熱処理(合金化)をさらに施すのが好ましい。
各発光ダイオード部上のカソード電極と共通電極であるアノード電極は、配線を介してボンディングパッドに接続する。配線は絶縁膜上に形成され、絶縁膜をエッチングすることによって設けたコンタクト孔によって各々接続する。
(4)メサエッチング溝
個々独立の発光ダイオード部1とカソードボンディングパッド部14とを形成するためメサエッチング溝は、発光ダイオード部1とカソードボンディングパッド部14とを電気的に分離するため導電層まで達するメサエッチング溝部からなる。
個々独立の発光ダイオード部1とカソードボンディングパッド部14とを形成するためメサエッチング溝は、発光ダイオード部1とカソードボンディングパッド部14とを電気的に分離するため導電層まで達するメサエッチング溝部からなる。
メサエッチング溝は、発光ダイオード部1の他に、カソードボンディングパッド部14も個々独立・分割して形成するのが好ましい。カソードボンディングパッド部14は、メサエッチング溝の残し部分であるので、エッチング面積を増大させることがない。これにより、ローディング効果を避けることができ、同じくメサエッチング溝の残し部分である発光ダイオード部1の寸法制御が容易となる(特許文献1参照)。
〔発光ダイオードアレイの製造方法〕
図2〜4は、上記の本発明の実施の形態に係る発光ダイオードアレイの製造工程を示す断面図(図5におけるB−B’線部)である。図2〜4を参照して、本実施の形態に係る発光ダイオードアレイの好適な製造方法を以下に詳細に説明する。
図2〜4は、上記の本発明の実施の形態に係る発光ダイオードアレイの製造工程を示す断面図(図5におけるB−B’線部)である。図2〜4を参照して、本実施の形態に係る発光ダイオードアレイの好適な製造方法を以下に詳細に説明する。
(1)各層成長
有機金属気相成長法(MOVPE法)により、n型(又は半絶縁性)GaAs基板31の上面に、p型GaAs導電層32(キャリア濃度:4×1019cm−3、厚さ:1μm)、p型AlGaAsエッチングストッパ層33(キャリア濃度:3×1018cm−3、厚さ:50nm)、p型AlGaAsクラッド層34(キャリア濃度:3×1018cm−3、厚さ:1μm)、p型AlGaAs活性層35(キャリア濃度:3×1017cm−3、厚さ:800nm)、n型AlGaAsクラッド層36(キャリア濃度:2×1018cm−3、厚さ:2.5μm)、およびn型GaAsキャップ層37(キャリア濃度:3×1018cm−3、厚さ:800nm)を順次成長させる。次いで、結晶表面の上面全体を覆うように化学気相成長法(CVD法)により第1絶縁膜(例えば、SiO2層38A)を500nm成長させる。
有機金属気相成長法(MOVPE法)により、n型(又は半絶縁性)GaAs基板31の上面に、p型GaAs導電層32(キャリア濃度:4×1019cm−3、厚さ:1μm)、p型AlGaAsエッチングストッパ層33(キャリア濃度:3×1018cm−3、厚さ:50nm)、p型AlGaAsクラッド層34(キャリア濃度:3×1018cm−3、厚さ:1μm)、p型AlGaAs活性層35(キャリア濃度:3×1017cm−3、厚さ:800nm)、n型AlGaAsクラッド層36(キャリア濃度:2×1018cm−3、厚さ:2.5μm)、およびn型GaAsキャップ層37(キャリア濃度:3×1018cm−3、厚さ:800nm)を順次成長させる。次いで、結晶表面の上面全体を覆うように化学気相成長法(CVD法)により第1絶縁膜(例えば、SiO2層38A)を500nm成長させる。
(2)カソード電極形成
カソード電極2(AuGe/Ni/Au)を蒸着〜リフトオフ法にて形成する。形成後、熱処理を施し、GaAsキャップ層37とアロイ化する。このアロイ化した部分は後の水洗処理などで侵食されてしまうため、図示のようにさらに上面全体を覆うようにCVD法により第2絶縁膜(例えば、SiO2層38B)を50nm成長させ、保護膜とする。
カソード電極2(AuGe/Ni/Au)を蒸着〜リフトオフ法にて形成する。形成後、熱処理を施し、GaAsキャップ層37とアロイ化する。このアロイ化した部分は後の水洗処理などで侵食されてしまうため、図示のようにさらに上面全体を覆うようにCVD法により第2絶縁膜(例えば、SiO2層38B)を50nm成長させ、保護膜とする。
(3)キャップ層のエッチング
発光ダイオード部1のうちカソード電極2に接触する一部分と、ボンディングパッド部14を残して、n型GaAsキャップ層37をエッチングにより除去する。
発光ダイオード部1のうちカソード電極2に接触する一部分と、ボンディングパッド部14を残して、n型GaAsキャップ層37をエッチングにより除去する。
(4)メサエッチング
p型AlGaAsエッチングストッパ層33が露出する深さにメサエッチング溝40を設けて、p型GaAs導電層32上のエピタキシャル層を複数の発光ダイオード部1に分割するとともに、発光ダイオード部1と個々独立したボンディングパッド部14とを形成する。
p型AlGaAsエッチングストッパ層33が露出する深さにメサエッチング溝40を設けて、p型GaAs導電層32上のエピタキシャル層を複数の発光ダイオード部1に分割するとともに、発光ダイオード部1と個々独立したボンディングパッド部14とを形成する。
(5)アノード電極形成
アノード電極部分のp型AlGaAsエッチングストッパ層33をフッ酸水溶液で除去した後、p型GaAs導電層32上にアノード電極3(AuZn/Ni/Au)を蒸着〜リフトオフ法で形成する。
アノード電極部分のp型AlGaAsエッチングストッパ層33をフッ酸水溶液で除去した後、p型GaAs導電層32上にアノード電極3(AuZn/Ni/Au)を蒸着〜リフトオフ法で形成する。
(6)絶縁膜成長
次いで、CVD法により第3絶縁膜(例えば、SiO2層38C)を成長させる。
次いで、CVD法により第3絶縁膜(例えば、SiO2層38C)を成長させる。
(7)SOGおよび絶縁膜形成
配線の加工を可能とする目的でSOG層30を平面厚で100nmから1.0μm厚で塗布し、メサエッチング溝40を埋め、熱処理をして有機物を蒸発させた後、CVD法により第4絶縁膜(例えば、SiO2層38D)を50nm成長させる。通常、メサエッチング溝の段差が3μm以下の場合、SOGを塗布した後、エッチバックを行うのが平坦化の公知技術であるが、本実施の形態のように段差が3μmを超え、5μm以下と大きい場合、エッチバックを行わないことに特徴がある。
配線の加工を可能とする目的でSOG層30を平面厚で100nmから1.0μm厚で塗布し、メサエッチング溝40を埋め、熱処理をして有機物を蒸発させた後、CVD法により第4絶縁膜(例えば、SiO2層38D)を50nm成長させる。通常、メサエッチング溝の段差が3μm以下の場合、SOGを塗布した後、エッチバックを行うのが平坦化の公知技術であるが、本実施の形態のように段差が3μmを超え、5μm以下と大きい場合、エッチバックを行わないことに特徴がある。
(8)コンタクト孔形成
カソード電極2およびアノード電極3にコンタクト孔7をエッチングにより設ける。
カソード電極2およびアノード電極3にコンタクト孔7をエッチングにより設ける。
なお、図3(8)には、カソード電極2に設けられたコンタクト孔7を示しており、アノード電極3に設けられるコンタクト孔は省略している。
(9)配線層のデポ
配線層39(Ti/Au/Ti、Mo/Au/Mo等)をスパッタにより、ウェハ全面にデポする。
配線層39(Ti/Au/Ti、Mo/Au/Mo等)をスパッタにより、ウェハ全面にデポする。
(10)絶縁膜成長
CVD法により第5絶縁膜(例えば、SiO2層38E)を成長させる。
CVD法により第5絶縁膜(例えば、SiO2層38E)を成長させる。
(11)パターンニング
(10)でデポした絶縁膜(SiO2層38E)をエッチングによって配線層39の形状にパターンニングし、(9)でデポした配線層39の不要部分を露出させ、次の工程(12)イオンミリングのハードマスクとする。
(10)でデポした絶縁膜(SiO2層38E)をエッチングによって配線層39の形状にパターンニングし、(9)でデポした配線層39の不要部分を露出させ、次の工程(12)イオンミリングのハードマスクとする。
(12)イオンミリング(配線層加工)
イオンミリングによって、(11)でパターンニングした絶縁膜(SiO2層38E)と露出した配線層39を無選択にエッチングし、配線を形成する。
イオンミリングによって、(11)でパターンニングした絶縁膜(SiO2層38E)と露出した配線層39を無選択にエッチングし、配線を形成する。
(13)ダイシングエリアと発光面のエッチング
ダイシングエリア8と発光面6上の絶縁膜をCHF3/O2など公知の混合ガスを用いたドライエッチングで除去する。
ダイシングエリア8と発光面6上の絶縁膜をCHF3/O2など公知の混合ガスを用いたドライエッチングで除去する。
(14)ファイナルパッシベーション
水分等の浸入を防ぐ目的でファイナルパッシベーションである絶縁膜をデポする。
水分等の浸入を防ぐ目的でファイナルパッシベーションである絶縁膜をデポする。
(15)ボンディングパッド部とダイシングエリアのエッチング
最後にボンディングパッド部14とダイシングエリア8の絶縁膜をドライエッチングで除去し、完成する。
最後にボンディングパッド部14とダイシングエリア8の絶縁膜をドライエッチングで除去し、完成する。
上記の発光ダイオードアレイの製造方法の(7)SOGおよび絶縁膜形成工程において、SOGを塗布した後、エッチバックを行ったもの(実施例1)、エッチバックを行わなかったもの(比較例1)、およびSOGを塗布しなかったもの(参考例1)をそれぞれ作製した。
メサエッチング溝の加工残りを確認したところ、参考例では加工残りが目立ったのに対し、実施例1についてはほとんど加工残りが無かった。比較例1については、参考例1よりも加工残りが少なかったが、実施例1と比較すると加工残りが目立ち、効果の差が明らかであった。なお、SOG層30として、東京応化工業(株)製の商品名:T−9を使用した。
1:発光ダイオード部
2:カソード電極
3:アノード電極
5,5a,5b:配線
6:発光面
7:コンタクト孔
8:ダイシングエリア
10,20:発光ダイオードアレイ
14,24:カソードボンディングパッド部
30:SOG層
31:n型GaAs基板
32:p型導電層
33:ストッパ層
34:n型クラッド層
35:p型活性層
36:p型クラッド層
37:キャップ層
38A〜38E:SiO2層
39:配線層
40:メサエッチング溝
50:メサエッチング溝
2:カソード電極
3:アノード電極
5,5a,5b:配線
6:発光面
7:コンタクト孔
8:ダイシングエリア
10,20:発光ダイオードアレイ
14,24:カソードボンディングパッド部
30:SOG層
31:n型GaAs基板
32:p型導電層
33:ストッパ層
34:n型クラッド層
35:p型活性層
36:p型クラッド層
37:キャップ層
38A〜38E:SiO2層
39:配線層
40:メサエッチング溝
50:メサエッチング溝
Claims (4)
- 基板上に形成された導電層と、前記導電層上に形成された個々独立の複数の発光ダイオード部と、前記複数の発光ダイオード部の上面の少なくとも一部に形成された第1の電極と、前記複数の発光ダイオード部に近接して前記導電層上に形成された共通電極としての第2の電極と、前記第1の電極に配線を介して接続され、メサエッチング溝によって個々独立に島状に形成される複数のボンディングパッドとを有する発光ダイオードアレイであって、
前記配線は、隣接する前記複数のボンディングパッドの間に配置され、かつ、前記メサエッチング溝に塗布されたSOG(Spin on Glass)層上に形成されていることを特徴とする発光ダイオードアレイ。 - 前記SOG層は、平面厚で100nmから1.0μm厚で前記メサエッチング溝に塗布されていることを特徴とする請求項1記載の発光ダイオードアレイ。
- 前記発光ダイオードアレイは、600dpiスタティック駆動方式の発光ダイオードアレイであることを特徴とする請求項1又は請求項2に記載の発光ダイオードアレイ。
- 請求項1乃至請求項3のいずれか1項に記載の発光ダイオードアレイの製造方法であって、前記SOG層を塗布した後にエッチバックを行わないことを特徴とする発光ダイオードアレイの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005175218A JP2006351777A (ja) | 2005-06-15 | 2005-06-15 | 発光ダイオードアレイおよび発光ダイオードアレイの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005175218A JP2006351777A (ja) | 2005-06-15 | 2005-06-15 | 発光ダイオードアレイおよび発光ダイオードアレイの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006351777A true JP2006351777A (ja) | 2006-12-28 |
Family
ID=37647310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005175218A Pending JP2006351777A (ja) | 2005-06-15 | 2005-06-15 | 発光ダイオードアレイおよび発光ダイオードアレイの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006351777A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010119872A1 (ja) * | 2009-04-13 | 2010-10-21 | パナソニック電工株式会社 | Ledユニット |
US7858418B2 (en) | 2006-10-18 | 2010-12-28 | Sony Corporation | Light emitting device and method of manufacturing the same |
CN102208506A (zh) * | 2010-03-30 | 2011-10-05 | 厦门乾照光电股份有限公司 | 掩埋式高亮度发光二极管结构 |
-
2005
- 2005-06-15 JP JP2005175218A patent/JP2006351777A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7858418B2 (en) | 2006-10-18 | 2010-12-28 | Sony Corporation | Light emitting device and method of manufacturing the same |
WO2010119872A1 (ja) * | 2009-04-13 | 2010-10-21 | パナソニック電工株式会社 | Ledユニット |
US8592830B2 (en) | 2009-04-13 | 2013-11-26 | Panasonic Corporation | LED unit |
CN102208506A (zh) * | 2010-03-30 | 2011-10-05 | 厦门乾照光电股份有限公司 | 掩埋式高亮度发光二极管结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI248216B (en) | Light-emitting diode array | |
US6730936B2 (en) | Light-emitting diode array | |
JP4871978B2 (ja) | 半導体装置、及び光プリントヘッド | |
US7034340B2 (en) | Light-emitting diode array | |
JPH11340587A (ja) | フリップチップ接合で製作した多重波長レ―ザアレ― | |
JP2011040582A (ja) | 発光素子およびその製造方法 | |
JP2024059811A (ja) | 発光ダイオード構造及びその製造方法 | |
KR20010088929A (ko) | AlGaInN계 반도체 LED 소자 및 그 제조 방법 | |
JP2003031840A (ja) | 発光ダイオードアレイ | |
US7504772B2 (en) | Light-emitting diode array | |
JP2006351777A (ja) | 発光ダイオードアレイおよび発光ダイオードアレイの製造方法 | |
US7112824B2 (en) | Light-emitting diode array | |
US7754512B2 (en) | Method of fabricating semiconductor light-emitting devices with isolation trenches | |
JPH10335696A (ja) | 発光ダイオードアレイ | |
JP2008112883A (ja) | 発光ダイオードアレイ及び発光ダイオードアレイの製造方法 | |
JP2000323750A (ja) | 発光ダイオードアレイ | |
JP4221818B2 (ja) | 光半導体素子の製造方法 | |
JP2007258576A (ja) | 半導体素子 | |
JP2002009331A (ja) | 発光ダイオードアレイ | |
JP2008041840A (ja) | 発光ダイオードアレイ及び発光ダイオードアレイの製造方法 | |
CN116565103B (zh) | MicroLED微显示芯片及其制造方法 | |
JP2006216668A (ja) | 発光ダイオードアレイ | |
JP2001077411A (ja) | 発光ダイオードアレイおよびその製造方法 | |
JP2007214345A (ja) | 発光ダイオードアレイ | |
JP4947945B2 (ja) | 発光ダイオードアレイ |