JP2008112883A - 発光ダイオードアレイ及び発光ダイオードアレイの製造方法 - Google Patents
発光ダイオードアレイ及び発光ダイオードアレイの製造方法 Download PDFInfo
- Publication number
- JP2008112883A JP2008112883A JP2006295290A JP2006295290A JP2008112883A JP 2008112883 A JP2008112883 A JP 2008112883A JP 2006295290 A JP2006295290 A JP 2006295290A JP 2006295290 A JP2006295290 A JP 2006295290A JP 2008112883 A JP2008112883 A JP 2008112883A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- mesa
- emitting diode
- diode array
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】発光ダイオードアレイ製造のSOG塗布工程においてSOG塗布面の均一化が図れる発光ダイオードアレイ及びその製造方法を提供する。
【解決手段】基板上に形成されたメサ溝(31)を隔てて、発光部(1)とボンディングパット
部(8a,8c)とがそれぞれ配列された発光ダイオードアレイにおいて、メサ溝(31)に直交す
る方向に切断するためのダイシングエリア(41)に、メサ溝(31)を遮断するようにメサ段(50)が形成されている。
【選択図】図1
【解決手段】基板上に形成されたメサ溝(31)を隔てて、発光部(1)とボンディングパット
部(8a,8c)とがそれぞれ配列された発光ダイオードアレイにおいて、メサ溝(31)に直交す
る方向に切断するためのダイシングエリア(41)に、メサ溝(31)を遮断するようにメサ段(50)が形成されている。
【選択図】図1
Description
本発明は、発光ダイオードアレイ及び発光ダイオードアレイの製造方法に関し、特に、電子写真方式のプリンタ光源に好適な発光ダイオードアレイ及びその製造方法に関する。
電子写真方式のプリンタでは、画像信号に応じた光により感光ドラム上に静電潜像を形成し、この静電潜像に対応したトナー像を紙に転写して複写する。静電潜像を形成するための光源としては、レーザ方式と発光ダイオードアレイ方式が広く用いられている。特に発光ダイオードアレイ方式の光源は、レーザ方式のように光路長を長くとる必要がないため、小型プリンタの製造や大きなサイズの印刷に適している。
発光ダイオードアレイには、各発光ダイオードを個別に駆動させるICを備える方式(スタティック駆動方式)と、複数個の発光ダイオード毎にブロック化し、スイッチ用のマトリクス配線を用いて時間分割駆動させ、駆動ICやボンディング本数を削減する方式(ダイナミック駆動方式、またはマトリクス駆動方式と呼ばれる)が知られている(例えば、特許文献1〜3参照)。
図8は、従来の4分割ダイナミック駆動方式の発光ダイオードアレイの1セル(64dotの発光部1を有する)を示す上面図である。1チップは、4セル(64dot×4=256dot)、又は6セル(64dot×6=384dot)で構成されることが多く、図8には、発光ダイオードアレイの1セルのうち、各チップをチップ幅方向(縦方向)に切断するためのダイシングエリア41を有するチップ最左端のセルを示す。図示省略するが、チップ最右端のセルにも、ダイシングエリア41がチップ最左端のダイシングエリア41と対称になるよう配置される。
基板上の各チップには、チップ長手方向に沿うメサ溝31が形成され、メサ溝31の一方側には発光部1が、他方側にはボンディングパッド部8a、8cがそれぞれ一列に配置されている。発光部1及びボンディングパッド部8a、8cは、基板上のエピタキシャル層をエッチングして形成されるメサ溝31によって、個々に分割形成されたメサ段である。
各発光部1上面の一部にはカソード電極2、発光部1に近接するメサ溝31上にはアノード電極3が形成され、また、アノード用ボンディングパッド部8a上にはアノード用ボンディングパッド6a、カソード用ボンディングパッド部8c上にはカソード用ボンディングパッド6cが形成されている。更に、カソード電極2、アノード電極3およびボンディングパッド6a、6cに、チップ幅方向の縦配線(引き出し配線)によって接続される共通配線4がメサ溝31上に形成されている。
基板上に多数配列させて形成された発光ダイオードアレイを各チップに切断するためのダイシングエリアが各チップの周囲に設けられている。ダイシングエリアは、メサ溝31形成時にエピタキシャル層がエッチングにより除去され、メサ段下にある。図9は図8のD−D断面図(各チップのチップ長手方向の両端に設けられたダイシングエリア41の断面図)であり、図9に示すように、ダイシングエリア41は、基板10上のエッチングストッパ層12まで全域がエッチングされ平坦になっている。
ところで、上述した発光ダイオードアレイでは、チップ幅方向の縦配線(引き出し配線)を形成する際のエッチング残りを防ぐために、発光部1及びボンディングパッド部8a、8cのメサ段差による傾斜面を緩やかにするために、液体であるSOG(Spin On Glass)をスピンコータによって回転塗布した後、熱処理してSOG膜を形成する。
発光ダイオードアレイの各チップは、基板上に前後左右への繰り返しにより複数個並べて作り込まれ、各チップのメサ溝31は、例えば、基板(ウェハ)10のオリエンテーションフラットOFに平行に配置される(図10)。従って、全域がメサ段下にあるダイシングエリア41では、チップ長手方向に隣接する複数のチップのメサ溝31が、基板10上にオリエンテーションフラットOFに平行な連続的な直線溝を形成することになる。その結果、図10に示すように、基板10上にSOG液を滴下した時に、SOG液が発光ダイオードアレイ形成領域に留まらずに、SOG液がメサ溝31に沿って基板10の周縁部へと流れ出し、更には基板10外に流れ落ち、スピンコータ回転後、基板10上に均一にSOG液を塗布することが難しかった。
本発明は、上記課題を解決し、発光ダイオードアレイの製造プロセスにおけるSOG塗布工程においてSOG塗布面の均一化が図れる発光ダイオードアレイ及びその製造方法を提供することにある。
上記課題を解決するために、本発明は次のように構成されている。
本発明の第1の態様は、基板上に形成されたメサ溝を隔てて、発光部とボンディングパット部とがそれぞれ配列された発光ダイオードアレイにおいて、前記メサ溝に直交する方向に切断するためのダイシングエリアに、前記メサ溝を遮断するようにメサ段が形成されていることを特徴とする発光ダイオードアレイである。
本発明の第1の態様は、基板上に形成されたメサ溝を隔てて、発光部とボンディングパット部とがそれぞれ配列された発光ダイオードアレイにおいて、前記メサ溝に直交する方向に切断するためのダイシングエリアに、前記メサ溝を遮断するようにメサ段が形成されていることを特徴とする発光ダイオードアレイである。
本発明の第2の態様は、基板上に形成された導電層と、前記導電層上に形成され、メサ溝によって独立に分割形成された発光部及びボンディングパット部と、前記各発光部の上面の少なくとも一部に形成された第一の電極と、前記発光部に近接して前記導電層上に形成された第二の電極と、前記メサ溝に形成され、かつ前記第一の電極、前記第二の電極および前記ボンディングパッド部の上面に形成されたボンディングパットに引き出し配線によって接続される共通配線と、を有する発光ダイオードアレイにおいて、前記メサ溝に直交する方向に切断するためのダイシングエリアに、前記メサ溝を遮断するようにメサ段が形成されていることを特徴とする発光ダイオードアレイである。
本発明の第3の態様は、第1又は第2の態様において、前記メサ段が、連続的に配置された前記メサ溝を分断するように、各チップの両端部に設けられた前記ダイシングエリアに形成されていることを特徴とする発光ダイオードアレイである。
本発明の第4の態様は、基板上にエピタキシャル層を積層形成する工程と、前記エピタキシャル層をエッチングによるメサ溝により発光部とボンディングパッド部を分割形成する工程と、前記発光部及び前記ボンディングパッド部のメサ段差の傾斜面を緩やかにするためのSOG膜を形成する工程とを含む発光ダイオードアレイの製造方法において、前記メサ溝を形成する際に、前記メサ溝に直交する方向に切断するためのダイシングエリアに、前記メサ溝を遮断するようにメサ段を形成することを特徴とする発光ダイオードアレイの製造方法である。
本発明によれば、メサ溝に直交する方向に切断するためのダイシングエリアに、SOG液の流れを塞き止めたり調節したりするSOG堰としての機能を有するメサ段を形成しているため、SOG塗布膜厚の均一化が図れ、量産性に優れた発光ダイオードアレイが得られる。
以下に、本発明に係る発光ダイオードアレイ及びその製造方法の実施形態を図面を用いて説明する。
図1は本発明の一実施形態における1200dpiの4分割ダイナミック駆動方式の発光ダイオードアレイの1セルを示す上面図であり、図1には、発光ダイオードアレイの1セルのうち、チップ幅方向(縦方向)に各チップを切断するためのダイシングエリア41を有するチップ最左端のセルを示す。また、図2は基板上に配列形成される複数の発光ダイオードアレイチップの一部を示す上面図であり、図示のように、各チップの長手方向の両端にダイシングエリア41が形成されている。また、図3は図1に示す発光ダイオードアレイの一部を拡大した上面図であり、図4は図3のB−B断面図であり、図5は図3のC−C断面図である。
この実施形態では、図1に示すように、発光ダイオードアレイの1セルには、4ドットの発光部(発光ダイオード部)1を1ブロックとし、1セル内に16ブロック、全部で64ドットの発光部1を有する。1チップは、4セル又は6セルからなる。また、カソード用ボンディングパッド6bの数とアノード用ボンディングパッド6aの数との比は、1:4に設定されている。
基板10上には、チップ長手方向に沿うメサ溝(第一メサ溝)31が形成され、メサ溝31の一方側には発光部1が、他方側にはボンディングパッド部8a、8cがそれぞれ一列に配置されている。発光部1及びボンディングパッド部8a、8cは、基板10上に均一に形成されたエピタキシャル層をエッチングによるメサ溝31によって、個々に島状に分割形成されたメサ段となっている。
発光部1は基板10上に形成された導電層11上に形成され、各発光部1上面の一部には第一の電極(カソード電極)2、発光部1に近接するメサ溝31部の導電層11上には第二の電極(アノード電極)3が形成されている。また、アノード用ボンディングパッド部8a上にはアノード用ボンディングパッド6a、カソード用ボンディングパッド部8c上にはカソード用ボンディングパッド6cが形成されている。更に、カソード電極2、アノード電極3およびボンディングパッド6a、6cに、引き出し配線(チップ幅方向の縦配線)5c、5k、5aによって接続されるスイッチ用共通配線4がメサ溝31上に形成されている。
図3ないし図5に示すように、各カソード電極2は、カソード用引き出し配線5cによってスイッチ用共通配線4と個別に接続され、さらにスイッチ用共通配線4は共通配線用引き出し配線5kによりカソード用ボンディングパッド6cに接続されている。また、アノード電極3はブロック毎に分割された共通電極であり、各アノード電極3は、アノード用引き出し配線5aによりアノード用ボンディングパッド6aに接続されている。引き出し配線5c,5a,5kは、絶縁膜をエッチングすることによって設けられたカソード用コンタクト孔7c,アノード用コンタクト孔7a,共通電極用コンタクト孔7kにより、それぞれカソード電極2、カソード電極3及びスイッチ用共通配線4に接続している。
(i)基板
基板10は、発光ダイオード用に使用し得るものであれば特に限定されず、発光部1と電気的に絶縁できる構造であればよい。基板10は、n型基板でもp型基板でもよく、或いは半絶縁性GaAs基板等の半絶縁性基板または絶縁性基板を用いてもよい。基板10と導電層11との間にアンドープGaAs層等の高抵抗層を設けて絶縁することもでき、また導電層11に対して逆の極性を有する半導体層を設けて絶縁することもできる。
基板10は、発光ダイオード用に使用し得るものであれば特に限定されず、発光部1と電気的に絶縁できる構造であればよい。基板10は、n型基板でもp型基板でもよく、或いは半絶縁性GaAs基板等の半絶縁性基板または絶縁性基板を用いてもよい。基板10と導電層11との間にアンドープGaAs層等の高抵抗層を設けて絶縁することもでき、また導電層11に対して逆の極性を有する半導体層を設けて絶縁することもできる。
(ii)発光部
基板10の導電層11上に積層する化合物半導体の種類や結晶層の厚さは、所望の発光波長、発光出力及び駆動電圧を満足させるように適宜選択する。化合物半導体としては、たとえばAlGaAs、AlGaInP等を用いることができる。発光部1は、第1導電型のクラッド層、活性層及び第2導電型のクラッド層からなるダブルヘテロ構造を有するのが好ましく、導電層11上に形成したエピタキシャル層をメサ溝により分割してなるのが好ましい。
基板10の導電層11上に積層する化合物半導体の種類や結晶層の厚さは、所望の発光波長、発光出力及び駆動電圧を満足させるように適宜選択する。化合物半導体としては、たとえばAlGaAs、AlGaInP等を用いることができる。発光部1は、第1導電型のクラッド層、活性層及び第2導電型のクラッド層からなるダブルヘテロ構造を有するのが好ましく、導電層11上に形成したエピタキシャル層をメサ溝により分割してなるのが好ましい。
図示の実施形態では、発光ダイオードアレイの発光部1は、n型GaAs基板10の上にp型GaAs導電層11を介して順次形成されたp型AlGaAsエッチングストッパ層12、p型AlGaAsクラッド層13、p型AlGaAs活性層14、n型AIGaAsクラッド層15及びn型GaAsキャップ層16からなる。
n型GaAsキャップ層16は、発光部1表面の領域では、T字型の領域が残るようにエッチングされ、そのT字型のn型GaAsキャップ層16上に、同形のT字型のカソード電極2が形成される。n型GaAsキャップ層16のエッチングされた領域(T字型以外の領域)は、発光面(光取り出し部)9となる。なお、カソード電極2の形状は、T字型に限定されず、凸型などでもよい。
上記発光部1のうち発光に直接関与する領域は、発光波長に対応するエネルギーバンドギャップを有するp型AlGaAs活性層14を、それよりもエネルギーバンドギャップの大きいp型AlGaAsクラッド層13(第1導電型のクラッド層)及びn型AlGaAsクラッド層15(第2導電型のクラッド層)で挟んだ、いわゆるダブルヘテロ構造を有する。
n型GaAsキャップ層16は、発光部1表面の領域では、T字型の領域が残るようにエッチングされ、そのT字型のn型GaAsキャップ層16上に、同形のT字型のカソード電極2が形成される。n型GaAsキャップ層16のエッチングされた領域(T字型以外の領域)は、発光面(光取り出し部)9となる。なお、カソード電極2の形状は、T字型に限定されず、凸型などでもよい。
上記発光部1のうち発光に直接関与する領域は、発光波長に対応するエネルギーバンドギャップを有するp型AlGaAs活性層14を、それよりもエネルギーバンドギャップの大きいp型AlGaAsクラッド層13(第1導電型のクラッド層)及びn型AlGaAsクラッド層15(第2導電型のクラッド層)で挟んだ、いわゆるダブルヘテロ構造を有する。
(iii)電極、配線及びボンディングパッド
第一及び第二の電極2,3の一方がカソード電極で、他方がアノード電極であればよく、たとえば第一の電極2について言えばカソード電極でもアノード電極でもよい。各電極2,3はボンディング特性、下層とのオーミック接続特性が要求される。例えば、アノード電極にAuZn/Ni/AuやTi/Pt/Au等の積層電極を使用し、カソード電極にAuGe/Ni/Au等の積層電極を使用するのが好ましい。
第一の電極2等から引き出される引き出し配線5a、5c、5k、及び共通配線4はボンディング特性、上層・下層との密着性が良好であることが要求されるので、複数の金属層で構成されるのが好ましい。最上層・最下層には絶縁膜との接着性の良いTi、Mo、TiW等の金属層を有するのが好ましい。例えば、Ti/Au/Ti、Mo/Au/Mo、TiW/Au/TiWなどの積層電極を使用することができる。
電極、配線及びボンディングパッドの金属層は抵抗加熱蒸着法、電子線加熱蒸着法、スパッタ法等で形成することができる。配線は絶縁膜上に形成され、絶縁膜(酸化物層)は各種公知の成膜方法で形成することができる。カソード、アノード金属層には、オーミック性を付与するために熱処理(合金化)をさらに施すのが好ましい。
第一及び第二の電極2,3の一方がカソード電極で、他方がアノード電極であればよく、たとえば第一の電極2について言えばカソード電極でもアノード電極でもよい。各電極2,3はボンディング特性、下層とのオーミック接続特性が要求される。例えば、アノード電極にAuZn/Ni/AuやTi/Pt/Au等の積層電極を使用し、カソード電極にAuGe/Ni/Au等の積層電極を使用するのが好ましい。
第一の電極2等から引き出される引き出し配線5a、5c、5k、及び共通配線4はボンディング特性、上層・下層との密着性が良好であることが要求されるので、複数の金属層で構成されるのが好ましい。最上層・最下層には絶縁膜との接着性の良いTi、Mo、TiW等の金属層を有するのが好ましい。例えば、Ti/Au/Ti、Mo/Au/Mo、TiW/Au/TiWなどの積層電極を使用することができる。
電極、配線及びボンディングパッドの金属層は抵抗加熱蒸着法、電子線加熱蒸着法、スパッタ法等で形成することができる。配線は絶縁膜上に形成され、絶縁膜(酸化物層)は各種公知の成膜方法で形成することができる。カソード、アノード金属層には、オーミック性を付与するために熱処理(合金化)をさらに施すのが好ましい。
(iv)メサ溝(メサエッチング溝)
個々独立の発光部1及びボンディングパッド部8(8a、8c)を形成するために、第一メサ溝31と第二メサ溝32からなるメサ溝が設けられている。第一メサ溝31は、発光部1とボンディングパッド部8を分離する目的でエッチングストッパ層12まで達し、
第二メサ溝32は、発光部1の各ブロックを電気的に分断する目的で導電層11を除去して形成されている。
個々独立のボンディングパッド部8とすることにより、Au配線加工の際に第一メサ溝31の傾斜面にAu配線を残しても、ボンディングパッド間で短絡することがない。また、ボンディングパッド部8は、第一メサ溝31の残し部分であるので、エッチング面積を増大させることがない。これによりローディング効果を避けることができ、同じく第一メサ溝31の残し部分である発光部1の寸法制御が容易となる(特開2004−273746参照)。
また、チップ幅方向の引き出し配線5c,5a,5kを形成する際のエッチング残りを防ぐために、発光部1及びボンディングパッド部8a、8cのメサ段差による傾斜面を緩やかにするために、SOG膜19を形成している。
個々独立の発光部1及びボンディングパッド部8(8a、8c)を形成するために、第一メサ溝31と第二メサ溝32からなるメサ溝が設けられている。第一メサ溝31は、発光部1とボンディングパッド部8を分離する目的でエッチングストッパ層12まで達し、
第二メサ溝32は、発光部1の各ブロックを電気的に分断する目的で導電層11を除去して形成されている。
個々独立のボンディングパッド部8とすることにより、Au配線加工の際に第一メサ溝31の傾斜面にAu配線を残しても、ボンディングパッド間で短絡することがない。また、ボンディングパッド部8は、第一メサ溝31の残し部分であるので、エッチング面積を増大させることがない。これによりローディング効果を避けることができ、同じく第一メサ溝31の残し部分である発光部1の寸法制御が容易となる(特開2004−273746参照)。
また、チップ幅方向の引き出し配線5c,5a,5kを形成する際のエッチング残りを防ぐために、発光部1及びボンディングパッド部8a、8cのメサ段差による傾斜面を緩やかにするために、SOG膜19を形成している。
(v)ダイシングエリア
また、第一メサ溝31によって、基板上に多数配列させて形成された発光ダイオードアレイを各チップに切断するためのダイシングエリアが形成される。ダイシングエリアは、各チップを幅方向(縦方向)に切断するのダイシングエリア41と、各チップを長手方向(横方向)に切断するためのダイシングエリア42とからなる。
また、第一メサ溝31によって、基板上に多数配列させて形成された発光ダイオードアレイを各チップに切断するためのダイシングエリアが形成される。ダイシングエリアは、各チップを幅方向(縦方向)に切断するのダイシングエリア41と、各チップを長手方向(横方向)に切断するためのダイシングエリア42とからなる。
各チップの長手方向の両端部に設けられたダイシングエリア41には、図1及び図1のA−A断面図である図6に示すように、第一メサ溝31を遮断するように、メサ段(メサ段部)50が形成されている。メサ段50は、第一メサ溝31と同時に形成されるダイシングエリア41のエッチング残し部分であり、エッチングストッパ層12上に形成されている。メサ段50は、SOG塗布工程においてSOG液の流れを塞き止めたり、調節したりするSOG堰としての機能を発揮するものである。
チップ内にSOG液が滴下された時、メサ段である発光部1及びボンディングパッド部8a、8bはSOG堰となるが、第一メサ溝31部にはSOG液の流れを遮るものがない。従って、従来のようにダイシングエリア41にメサ段50がないと、図2に示すように、発光ダイオードアレイの各チップは、基板上に前後左右への繰り返しにより複数個並べて配置されるので、チップ長手方向に隣接する複数のチップの第一メサ溝31が連続的な直線溝を形成し、チップ内に滴下されたSOG液が、隣接する第一メサ溝31に沿って抵抗なく流れ、基板10周縁部へと拡がってしまう。
そこで、本実施形態では、各チップ長手方向両端のダイシングエリア41にメサ段50を設け、第一メサ溝31方向のSOG液の流れをメサ段50によってチップ毎に分断し、SOG液を塞き止め、SOG液がチップ内に一時的に留まるようにしている。このため、図7に示すように、基板(ウェハ)10上にSOG液を滴下した時に、SOG液が適量の厚みを持って素子形成領域内に留まり、スピンコータによる回転後、基板10上にSOG液の均一な塗布面が得られる。よって、数μmの大きな段差を持つ発光ダイオードアレイの製造プロセスに重要なSOG塗布工程において、SOG塗布膜厚の均一性に優れたプロセスを実現でき、量産性の良い発光ダイオードアレイが得られる。
上記実施形態では、メサ段50のチップ幅方向の寸法は、第一メサ溝31の溝幅よりも少し大きくなっているが、最適なSOG液の流れが得られるように、メサ段50のチップ幅方向の寸法を適宜増減したり、或いは、メサ段50のチップ長手方向の寸法(メサ段の幅)を増減したりしてもよい。また、上記実施形態では、各ダイシングエリア41に1個のメサ段50を形成したが、分割された複数個のメサ段を形成してもよい。また、上記実施形態では、各チップ両端部の全てのダイシングエリア41にメサ段50を設けたが、一部のダイシングエリア41にメサ段を設けるようにしてもよい。
なお、上記実施形態では、4つの発光部1を1ブロックとし共通配線4を4本とした4×4構造であるが、2×2構造、3×3構造、8×8構造…などでも良い。また、上記実施形態では、ダイナミック駆動方式の発光ダイオードアレイについて説明したが、本発明はスタティック駆動方式の発光ダイオードアレイにも適用することができる。
次に、発光ダイオードアレイ(上記実施形態の発光ダイオードアレイと同一構造を有する)の製造方法の一実施例に係る工程(a)〜工程(q)を、図1ないし図5を用いて説明する。
(a)まず、有機金属気相成長法(MOVPE法)により、n型GaAs基板10の上面に、p型GaAs導電層(キャリア濃度:4×1019cm−3、厚さ:1μm)11、p型AlGaAsエッチングストッパ層(キャリア濃度:3×1018cm−3、厚さ:50nm)12、p型AlGaAsクラッド層(キャリア濃度:3×1018cm−3、厚さ:1μm)13、p型AlGaAs活性層(キャリア濃度:3×1017cm−3、厚さ:800nm)14、n型AIGaAsクラッド層(キャリア濃度:2×1018cm−3、厚さ:2.5μm)15、及びn型GaAsキャップ層(キャリア濃度:3×1018cm−3、厚さ:800nm)16を順次成長させる。次いで、結晶表面の上面全体を覆うように化学気相成長法(CVD法)により絶縁膜を500nm成長させる。
(b)次に、カソード電極(AuGe/Ni/Auの積層構造)2を蒸着法とリフトオフ法により形成する。形成後、熱処理を施しGaAsキャップ層15とアロイ化する。このアロイ化した部分は後の水洗処理などで侵食されてしまうため、図示のようにさらに上面全体を覆うようにCVD法により絶縁膜を50nm成長させ保護膜とする。
(c)発光部1のうちカソード電極2に接触する一部分と、ボンディングパッド部8を残してn型GaAsキャップ層16を除去する。
(d)次いで、p型AlGaAsエッチングストッパ層12が露出する深さまで第一メサ溝31を設けて、p型GaAs導電層11上のエピタキシャル層を複数の発光部1に分割するとともに、発光部1と個々独立したボンディングパッド部8とダイシングエリア41,42を形成する。
(e)アイソレーションをとる目的で、p型AlGaAsエッチングストッパ層12の一部をフッ酸水溶液で除去した後、更に、p型GaAs導電層11を硫酸系エッチング液で除去し、第二メサ溝32を形成する。本実施例の場合は4分割駆動のダイナミックアレイであるので、4つの発光部1を1ブロックとして、第二メサ溝32を形成する。
(f)次いで、アノード電極3部分のp型AlGaAsエッチングストッパ層12をフッ酸水溶液で除去した後、p型GaAs導電層11上にアノード電極(AuZn/Ni/Auの積層構造)3を蒸着法及びリフトオフ法で形成する。
(g)そして、CVD法により、基板10の上面全体を覆うように、SiO2の絶縁膜17を成長させる。
(h)共通配線(横配線)4を、例えばMo/Au/Mo=50nm/1μm/50nmからなる金属層として、蒸着法とリフトオフ法で形成する。本実施例では4分割駆動なので4本の共通配線4となる。このとき同時にボンディングパッド部8上にも金属層(下部金属層61)を残す。これにより、プロセス工程数を増加させることなく、ボンディングパッド6の下部金属層61を形成できる。
(i)CVD法により、基板10の上面全体を覆うように、SiO2の絶縁膜18を成長させる。
(j)更に、配線の加工を可能とする目的で、SOG(Spin on Glass)を平面厚で1
00nmから1.0μm厚で全面に塗布し、熱処理をして有機物を蒸発させてSOG膜1
9を形成した。その後、CVD法により絶縁膜20を成長させる。通常、段差が3μm以下の場合SOGを塗布した後、エッチバックを行うのが平坦化の公知技術であるが、本実施例のように段差が〜5μmと大きい場合、エッチバックを行わない。
(k)カソード電極2、アノード電極3、共通配線4を覆う、絶縁膜17,18、SOG膜19及び絶縁膜20から成る多層絶縁膜に、コンタクト孔7c、7a、7kをエッチングにより設ける。ここで同時にボンディングパッド部8の下部金属層61上の多層絶縁膜も除去する。
(l)Mo/Au/Moからなる金属層を、例えば50nm/500nm/50nmの層厚でスパッタにより、基板全面に堆積させる。
(m)CVD法により絶縁膜を成長させ、配線層の形状(引き出し配線とボンディングパッドの形状)にエッチングによって前記絶縁膜をパターンニングし、上記工程(l)で堆積させた金属層の不要部分を露出させ、次工程イオンミリングのハードマスクとする。
(n)イオンミリングによって、上記工程(m)でパターンニングした絶縁膜と露出した金属層を無選択にエッチングし、引き出し配線5c、5k、5aとボンディングパッド6c、6aの上部金属層62とを同時に形成する。
(o)ダイシングエリア41,42と発光面9上の多層絶縁膜をCHF3/O2など公知の混合ガスを用いたドライエッチングで除去する。
(p)水分等の浸入を防ぐ目的で、ファイナルパッシペーションである絶縁膜25を堆積する。
(q)最後に、ボンディングパッド部8とダイシングエリア41,42の絶縁膜25を除去すると共に、ボンディングパッド6の上部金属層62の最上層であるMoを除去してAuを露出させる。
(b)次に、カソード電極(AuGe/Ni/Auの積層構造)2を蒸着法とリフトオフ法により形成する。形成後、熱処理を施しGaAsキャップ層15とアロイ化する。このアロイ化した部分は後の水洗処理などで侵食されてしまうため、図示のようにさらに上面全体を覆うようにCVD法により絶縁膜を50nm成長させ保護膜とする。
(c)発光部1のうちカソード電極2に接触する一部分と、ボンディングパッド部8を残してn型GaAsキャップ層16を除去する。
(d)次いで、p型AlGaAsエッチングストッパ層12が露出する深さまで第一メサ溝31を設けて、p型GaAs導電層11上のエピタキシャル層を複数の発光部1に分割するとともに、発光部1と個々独立したボンディングパッド部8とダイシングエリア41,42を形成する。
(e)アイソレーションをとる目的で、p型AlGaAsエッチングストッパ層12の一部をフッ酸水溶液で除去した後、更に、p型GaAs導電層11を硫酸系エッチング液で除去し、第二メサ溝32を形成する。本実施例の場合は4分割駆動のダイナミックアレイであるので、4つの発光部1を1ブロックとして、第二メサ溝32を形成する。
(f)次いで、アノード電極3部分のp型AlGaAsエッチングストッパ層12をフッ酸水溶液で除去した後、p型GaAs導電層11上にアノード電極(AuZn/Ni/Auの積層構造)3を蒸着法及びリフトオフ法で形成する。
(g)そして、CVD法により、基板10の上面全体を覆うように、SiO2の絶縁膜17を成長させる。
(h)共通配線(横配線)4を、例えばMo/Au/Mo=50nm/1μm/50nmからなる金属層として、蒸着法とリフトオフ法で形成する。本実施例では4分割駆動なので4本の共通配線4となる。このとき同時にボンディングパッド部8上にも金属層(下部金属層61)を残す。これにより、プロセス工程数を増加させることなく、ボンディングパッド6の下部金属層61を形成できる。
(i)CVD法により、基板10の上面全体を覆うように、SiO2の絶縁膜18を成長させる。
(j)更に、配線の加工を可能とする目的で、SOG(Spin on Glass)を平面厚で1
00nmから1.0μm厚で全面に塗布し、熱処理をして有機物を蒸発させてSOG膜1
9を形成した。その後、CVD法により絶縁膜20を成長させる。通常、段差が3μm以下の場合SOGを塗布した後、エッチバックを行うのが平坦化の公知技術であるが、本実施例のように段差が〜5μmと大きい場合、エッチバックを行わない。
(k)カソード電極2、アノード電極3、共通配線4を覆う、絶縁膜17,18、SOG膜19及び絶縁膜20から成る多層絶縁膜に、コンタクト孔7c、7a、7kをエッチングにより設ける。ここで同時にボンディングパッド部8の下部金属層61上の多層絶縁膜も除去する。
(l)Mo/Au/Moからなる金属層を、例えば50nm/500nm/50nmの層厚でスパッタにより、基板全面に堆積させる。
(m)CVD法により絶縁膜を成長させ、配線層の形状(引き出し配線とボンディングパッドの形状)にエッチングによって前記絶縁膜をパターンニングし、上記工程(l)で堆積させた金属層の不要部分を露出させ、次工程イオンミリングのハードマスクとする。
(n)イオンミリングによって、上記工程(m)でパターンニングした絶縁膜と露出した金属層を無選択にエッチングし、引き出し配線5c、5k、5aとボンディングパッド6c、6aの上部金属層62とを同時に形成する。
(o)ダイシングエリア41,42と発光面9上の多層絶縁膜をCHF3/O2など公知の混合ガスを用いたドライエッチングで除去する。
(p)水分等の浸入を防ぐ目的で、ファイナルパッシペーションである絶縁膜25を堆積する。
(q)最後に、ボンディングパッド部8とダイシングエリア41,42の絶縁膜25を除去すると共に、ボンディングパッド6の上部金属層62の最上層であるMoを除去してAuを露出させる。
1 発光部
2 第一の電極(カソード電極)
3 第二の電極(アノード電極)
4 共通配線(スイッチ用共通配線)
5a、5c、5k 引き出し配線
6a、6c ボンディングパッド
8、8a、8c ボンディングパッド部
10 基板(n型GaAs基板)
11 導電層(p型GaAs導電層)
12 エッチングストッパ層
19 SOG膜
31 第一メサ溝
32 第二メサ溝
41 ダイシングエリア
42 ダイシングエリア
50 メサ段
2 第一の電極(カソード電極)
3 第二の電極(アノード電極)
4 共通配線(スイッチ用共通配線)
5a、5c、5k 引き出し配線
6a、6c ボンディングパッド
8、8a、8c ボンディングパッド部
10 基板(n型GaAs基板)
11 導電層(p型GaAs導電層)
12 エッチングストッパ層
19 SOG膜
31 第一メサ溝
32 第二メサ溝
41 ダイシングエリア
42 ダイシングエリア
50 メサ段
Claims (4)
- 基板上に形成されたメサ溝を隔てて、発光部とボンディングパット部とがそれぞれ配列された発光ダイオードアレイにおいて、
前記メサ溝に直交する方向に切断するためのダイシングエリアに、前記メサ溝を遮断するようにメサ段が形成されていることを特徴とする発光ダイオードアレイ。 - 基板上に形成された導電層と、前記導電層上に形成され、メサ溝によって独立に分割形成された発光部及びボンディングパット部と、前記各発光部の上面の少なくとも一部に形成された第一の電極と、前記発光部に近接して前記導電層上に形成された第二の電極と、前記メサ溝に形成され、かつ前記第一の電極、前記第二の電極および前記ボンディングパッド部の上面に形成されたボンディングパットに引き出し配線によって接続される共通配線と、を有する発光ダイオードアレイにおいて、
前記メサ溝に直交する方向に切断するためのダイシングエリアに、前記メサ溝を遮断するようにメサ段が形成されていることを特徴とする発光ダイオードアレイ。 - 前記メサ段が、連続的に配置された前記メサ溝を分断するように、各チップの両端部に設けられた前記ダイシングエリアに形成されていることを特徴とする請求項1又は2に記載の発光ダイオードアレイ。
- 基板上にエピタキシャル層を積層形成する工程と、前記エピタキシャル層をエッチングによるメサ溝により発光部とボンディングパッド部を分割形成する工程と、前記発光部及び前記ボンディングパッド部のメサ段差の傾斜面を緩やかにするためのSOG膜を形成する工程とを含む発光ダイオードアレイの製造方法において、
前記メサ溝を形成する際に、前記メサ溝に直交する方向に切断するためのダイシングエリアに、前記メサ溝を遮断するようにメサ段を形成することを特徴とする発光ダイオードアレイの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006295290A JP2008112883A (ja) | 2006-10-31 | 2006-10-31 | 発光ダイオードアレイ及び発光ダイオードアレイの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006295290A JP2008112883A (ja) | 2006-10-31 | 2006-10-31 | 発光ダイオードアレイ及び発光ダイオードアレイの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008112883A true JP2008112883A (ja) | 2008-05-15 |
Family
ID=39445234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006295290A Pending JP2008112883A (ja) | 2006-10-31 | 2006-10-31 | 発光ダイオードアレイ及び発光ダイオードアレイの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008112883A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010024442A1 (ja) * | 2008-08-29 | 2010-03-04 | 京セラ株式会社 | 回路基板、画像形成装置、サーマルヘッドおよびイメージセンサ |
WO2013040453A2 (en) * | 2011-09-16 | 2013-03-21 | Air Motion Systems, Inc. | Assembly and interconnection method for high-power led devices |
JP2013165188A (ja) * | 2012-02-10 | 2013-08-22 | Oki Data Corp | 半導体発光装置、光源装置、画像形成装置及び画像表示装置 |
US9178115B2 (en) | 2012-02-10 | 2015-11-03 | Oki Data Corporation | Semiconductor light emitting apparatus, image displaying apparatus, mobile terminal, head-up display apparatus, image projector, head-mounted display apparatus, and image forming apparatus |
-
2006
- 2006-10-31 JP JP2006295290A patent/JP2008112883A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010024442A1 (ja) * | 2008-08-29 | 2010-03-04 | 京セラ株式会社 | 回路基板、画像形成装置、サーマルヘッドおよびイメージセンサ |
JP5114569B2 (ja) * | 2008-08-29 | 2013-01-09 | 京セラ株式会社 | 回路基板、画像形成装置、サーマルヘッドおよびイメージセンサ |
US8525040B2 (en) | 2008-08-29 | 2013-09-03 | Kyocera Corporation | Circuit board and its wire bonding structure |
WO2013040453A2 (en) * | 2011-09-16 | 2013-03-21 | Air Motion Systems, Inc. | Assembly and interconnection method for high-power led devices |
WO2013040453A3 (en) * | 2011-09-16 | 2013-06-27 | Air Motion Systems, Inc. | Assembly and interconnection method for high-power led devices |
US9490554B2 (en) | 2011-09-16 | 2016-11-08 | Air Motion Systems, Inc. | Assembly and interconnection method for high-power LED devices |
JP2013165188A (ja) * | 2012-02-10 | 2013-08-22 | Oki Data Corp | 半導体発光装置、光源装置、画像形成装置及び画像表示装置 |
US9178115B2 (en) | 2012-02-10 | 2015-11-03 | Oki Data Corporation | Semiconductor light emitting apparatus, image displaying apparatus, mobile terminal, head-up display apparatus, image projector, head-mounted display apparatus, and image forming apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6730936B2 (en) | Light-emitting diode array | |
US7271421B2 (en) | Light-emitting diode array | |
US7034340B2 (en) | Light-emitting diode array | |
JP2011040582A (ja) | 発光素子およびその製造方法 | |
US7851810B2 (en) | Method of manufacturing semiconductor light emitting device | |
JP2008112883A (ja) | 発光ダイオードアレイ及び発光ダイオードアレイの製造方法 | |
US7504772B2 (en) | Light-emitting diode array | |
US7112824B2 (en) | Light-emitting diode array | |
US7754512B2 (en) | Method of fabricating semiconductor light-emitting devices with isolation trenches | |
JP2004071686A (ja) | 発光素子アレイ | |
JPH10284760A (ja) | 受発光ダイオードアレイチップの製造方法 | |
JP2006351777A (ja) | 発光ダイオードアレイおよび発光ダイオードアレイの製造方法 | |
JP2008041840A (ja) | 発光ダイオードアレイ及び発光ダイオードアレイの製造方法 | |
US6762437B2 (en) | Light emitting semiconductor device | |
JP2002009331A (ja) | 発光ダイオードアレイ | |
JP2006216668A (ja) | 発光ダイオードアレイ | |
JP2001077411A (ja) | 発光ダイオードアレイおよびその製造方法 | |
JP2004297052A (ja) | 発光ダイオードアレイ | |
JP2555305Y2 (ja) | 発光ダイオードアレイ | |
JPH06350132A (ja) | 半導体発光素子アレイ | |
JP2006339487A (ja) | 光素子の製造方法およびパターニング方法 | |
JP2006005046A (ja) | 自己走査型発光素子アレイチップおよびその製造方法 | |
JP2006147906A (ja) | リッジ導波路型半導体レーザ素子の製造方法 | |
JPS5929486A (ja) | 半導体レ−ザ素子の製造方法 | |
JP2003197960A (ja) | 発光ダイオードアレイおよびその製造方法 |