JP5114569B2 - 回路基板、画像形成装置、サーマルヘッドおよびイメージセンサ - Google Patents

回路基板、画像形成装置、サーマルヘッドおよびイメージセンサ Download PDF

Info

Publication number
JP5114569B2
JP5114569B2 JP2010526814A JP2010526814A JP5114569B2 JP 5114569 B2 JP5114569 B2 JP 5114569B2 JP 2010526814 A JP2010526814 A JP 2010526814A JP 2010526814 A JP2010526814 A JP 2010526814A JP 5114569 B2 JP5114569 B2 JP 5114569B2
Authority
JP
Japan
Prior art keywords
light emitting
conductor
emitting element
circuit board
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010526814A
Other languages
English (en)
Other versions
JPWO2010024442A1 (ja
Inventor
重雄 青野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010526814A priority Critical patent/JP5114569B2/ja
Publication of JPWO2010024442A1 publication Critical patent/JPWO2010024442A1/ja
Application granted granted Critical
Publication of JP5114569B2 publication Critical patent/JP5114569B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335—Structure of thermal heads
    • B41J2/33505—Constructional details
    • B41J2/3351—Electrode layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335—Structure of thermal heads
    • B41J2/33505—Constructional details
    • B41J2/3352—Integrated circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335—Structure of thermal heads
    • B41J2/33575—Processes for assembling process heads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335—Structure of thermal heads
    • B41J2/3359—Manufacturing processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/475—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material for heating selectively by radiation or ultrasonic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Description

本発明は、回路基板、並びに、それを用いた、画像形成装置、サーマルヘッド及びイメージセンサに関する。
近年、回路基板、並びに、それを用いた、画像形成装置、サーマルヘッド及びイメージセンサなどの各種装置の小型化が進んでいる。
これらの小型化を図るためには、回路基板を構成する基板に形成される素子自体も小型にする必要があり、これに伴って導体も小さくなる傾向にある。このとき、ワイヤの径やボンディングツール（キャピラリなど）のサイズも小さいものとなることから、導体とワイヤとの付着力を向上させる事が求められていた。
したがって本発明の目的は、装置を小型化しても、電気的接続の信頼性の高い回路基板、およびそれを用いた、画像形成装置、サーマルヘッド並びにイメージセンサを提供することにある。
本発明の一実施形態に係る回路基板は、基板と、導体と、ワイヤとを具備する。前記導体は、前記基板上に位置し、表面に溝部を有する。前記ワイヤは、前記導体に接続される。前記溝部は、前記ワイヤと前記導体との接続部を、一部の開口を除いて取り囲む。
本発明の他の実施形態に係る画像形成装置は、上記回路基板と、第１の駆動回路と、を含む。
本発明のさらに他の実施形態に係るサーマルヘッドは、上記回路基板と、第２の駆動回路と、を含む。
本発明のさらに他の実施形態に係るイメージセンサは、上記回路基板と、演算回路と、を含む。
本実施形態に係る構成によれば、ワイヤを剥離しにくくすることができるため、接続信頼性が向上し、装置を長寿命化することができる。
本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
本発明の第１の実施形態に係る回路基板（発光装置）を示す断面図である。 図１Ａの回路基板（発光装置）を示す平面図である。 図１Ａの回路基板（発光装置）を示す斜視図である。 図１Ａ〜図１Ｃの発光装置をプリント基板に実装した実装体を示す断面図である。 ワイヤを導体にステッチボンドする工程を示す断面図である 導体とワイヤとの接続構造を示す斜視図である。 導体とワイヤとの接続構造を示す斜視図である。 導体とワイヤとの接続構造を示す斜視図である。 本発明の第２の実施形態に係る回路基板（発光装置）を示す断面図である。 発光装置を示す断面図である。 本発明の第３の実施形態に係る回路基板（発光装置）を示す平面図である。 図７の切断面線ＩＶ−ＩＶから見た回路基板（発光装置）の断面図である。 図７の切断面線Ｖ−Ｖから見た回路基板（発光装置）の断面図である。 図７の回路基板（発光装置）の等価回路を示す回路図である。 本発明の第４の実施形態に係る回路基板（発光装置）を示す断面図である。 本発明の実施形態に係る画像形成装置を示す側面図である。 本発明の実施形態に係るサーマルヘッドを示す断面図である。 本発明の実施形態に係るイメージセンサを示す断面図である。
以下、図面を参照しつつ本発明の好適な実施形態について詳細に説明する。なお、以下の図面に記載される構成は本発明の実施形態の一例であり、この構成のみに限定されるものではない。
≪回路基板の基本構成について≫
本発明の一実施形態の回路基板は、図４Ｃに示すように、基板上に位置する導体１０５と、この導体１０５に接続（bonding）されるワイヤ１０７とを具備している。そして、導体１０５は、その表面に、溝部１０８を有する。この溝部１０８は、例えば、図３に示すように、ワイヤ１０７を導体１０５に接続する際、キャピラリを導体１０５に押し付けることで形成される。溝部１０８は、ワイヤ１０７と導体１０５との接続部１０７ａ（斜線で示した部分）を、一部の開口Ｘを除いて取り囲む。ここでいう「溝部が取り囲む」とは、図４Ｃに示すように、溝部１０８の外周側の縁部１０８ｂおよび開口Ｘによって囲むことを意味している。この開口Ｘにおいて溝部１０８の内側領域と外側領域とが連続している。なお、内側領域とは、前述したような、溝部１０８によって取り囲まれた領域をいう。
また、図４Ｂは、図４Ａに示した前記接続構造とは異なる導体１０５とワイヤ１０７との接続構造を示す。図４Ｂにおいて導体１０５は、上面と側面とを有する台座部に設けられている。この実施形態において、導体１０５は、台座部の上面上に位置するパッド部１０５ａと、台座部の側面上に位置し、パッド部１０５ａと電気的に接続される側面配線部１０５ｂとを有している。そして、開口Ｘが、パッド部１０５ａと側面配線部１０５ｂとの境界部に位置している。
本実施形態の構成によれば、下記の理由により、良好な付着力が得られる。以下、本実施形態の作用効果について、図４Ａ〜図４Ｃを用いて説明する。図４Ａ〜図４Ｃは、導体とワイヤとの接続構造を示す模式的な斜視図であり、図４Ａは、本発明の実施形態には含まない構成、図４Ｂおよび図４Ｃは、本発明の実施形態に含まれる構成を示す。なお、溝部１０８を示す図面において、接続部１０７ａをわかりやすくするために溝部１０８の幅を大きく示しており、実際の寸法にもとづいて記載されたものではない。
図４Ａの構成では、導体２０５とワイヤ１０７とが接続部１０７ａを形成しており、ステッチボンディング等のワイヤボンディングの際に生じた溝部２０８がパッド部２０５ａ上に残っている。接続部１０７ａは溝部２０８によって囲われた領域に存在している。しかしながら、後述する理由により、回路基板を小型化すると溝部２０８によって囲われた領域は導体２０５から分断される場合がある。もし分断されてしまった場合、接続部１０７ａは、この溝部２０８によって囲われた狭い領域の有する付着力によって辛うじてつながっている状態となり、接続部１０７ａが基板から剥離してしまう恐れがある。
これに対して、図４Ｂに示された実施形態の構成では、パッド部１０５ａとワイヤ１０７とが接続部１０７ａを形成しており、ワイヤボンディングの際に生じた溝部１０８がパッド部１０５ａ上に存在している点は図４Ａの構成と同様である。しかしながら、図４Ｂに示す実施形態の構成では、パッド部１０５ａと台座部に設けた側面配線部１０５ｂとは繋がっており、溝部１０８の一部が、パッド部１０５ａ側の側面配線部１０５ｂとの境界で欠けた形状となっている（溝部１０８が途切れ、開口Ｘを形成している）。この構成によれば、接続部１０７ａが設けられているパッド部１０５ａの領域は、溝部１０８に囲われた領域だけではなく、この領域につながって設けられている側面配線部１０５ｂともつながっている。したがって、溝部１０８がパッド部１０５ａの上では分断されてしまっていたとしても、完全には周囲と分離されず、側面配線部１０５ｂとつながっているため、図４Ａに示された構成に比べて良好な付着力を得ることができる。
また、図４Ｃに示すような、平面状の導体１０５を有する構成においても、図４Ｂの場合と同様に、ワイヤ１０７と導体１０５との良好な付着力を得ることができる。すなわち、図４Ｃでは、導体１０５の表面に溝部１０８が形成されており、この溝部１０８の一部が欠けた形状となっている（溝部１０８が途切れ、開口Ｘを形成している）。この構成によれば、接続部１０７ａが設けられている溝部１０８に囲われた内側領域は、開口Ｘを介して、溝部１０８の外側の領域とつながっている。
以下、回路基板の小型化が溝部１０８に与える影響について、発明者が知見した内容を説明する。
通常、ステッチボンド等で接続されたたワイヤ１０７と導体１０５との接続強度は、（ｉ）ワイヤ１０７と被接合物である導体１０５との境界の強度と、（ii）導体１０５と基板との密着強度で決まる。回路基板を小型化するために、導体１０５の面積を小さくすると、このサイズに合わせてワイヤ１０７の径を小さくする、またはワイヤ１０７と導体１０５との接続に使用されるキャピラリの先端径を小さくする必要があるため、上記（ｉ）の強度が下がる傾向にある。
上記（ｉ）の強度の強度低下を抑制するために、導体１０５上にワイヤ１０７を強く押しつぶすことによりワイヤ１０７と導体１０５の金属間結合を向上させて対策が一般的に用いられている。しかしながら、回路基板の導体１０５のサイズの小型化に合わせて小径化したキャピラリの先端にさらに大きな力を印加することとなるため、先端にかかる応力が大きくなり、導体１０５の厚みが、溝部１０８の部位で薄くなる傾向にある。このように導体１０５が薄くなると、溝部１０８により周囲を囲まれた内側の領域と、その周囲の領域とが分断されやすくなる。そして、溝部１０８の内側領域の導体１０５は、その内側領域の小さい面積でしか基板に密着することができなくなり、溝部１０８の内側の領域が基板から剥離する可能性が増大する。
図４Ｂおよび図４Ｃに示す構成によれば、上述したように、導体１０５上の溝部１０８の内側の領域が、開口Ｘを介して溝部１０８の外側の領域とつながっているので、接続部１０７ａが形成された溝部１０８の内側の導体１０５が補強され、良好な付着力を得ることができる。
図４Ｃのような、内側領域と外側領域とが開口Ｘでつながるように、溝部１０８を導体１０５上に形成する方法としては、例えば、ワイヤ１０７を導体１０５に接続する際、基板またはキャピラリを傾けることにより形成できる。あるいは、キャピラリの先端の一部の形状を変形させることによって、先端の一部が導体１０５に接触しないようにすればよい。
好ましくは、図４Ｂのように、基板の表面に上面と側面とを有する台座部を設け、この台座部の上面にはパッド部１０５ａを形成し、台座部の側面には側面配線部１０５ｂを形成することによって、導体１０５をパッド部１０５ａと側面配線部１０５ｂとから成る折れ曲がった平板状にするのがよい。このような構成にすると、基板またはキャピラリを傾けなくとも、キャピラリの先端の一部がパッド部１０５ａからはみ出すように接続するだけで、一部の領域で開口Ｘを形成するように、溝部１０８を容易に形成することができる。
また、図４Ｂのような台座部上に導体１０５を設けた場合、ワイヤ１０７の導体１０５に対する付着力をより高めることができる。すなわち、従来は、溝部がパッド部の中に安定して留まるように、十分に小さい先端径を有するキャピラリを選択する必要があった。しかし、図４Ｂに示される構成は、
従来に比べて大きい先端径を有するキャピラリを用いて作製が可能なことから、ワイヤ１０７がキャピラリによりつぶされる箇所とワイヤとの境界のサイズを大きくすることができ、付着力をさらに高めることができる。
以上のように、本発明の一実施形態の回路基板における導体とワイヤとの接続構造を示す図４Ｂおよび図４Ｃによれば、ワイヤ１０７を導体１０５から剥離しにくくすることができるため、接続信頼性が向上し、装置を長寿命化することができる。
≪駆動部を有する回路基板について≫
＜第１の実施形態に係る回路基板＞
次に本発明の第１の実施形態に係る回路基板について、発光素子等の駆動部を具備した実施形態をもとに説明する。
図１Ａに示す発光装置は、基板１０１上に、駆動部としての発光素子１０３と台座部１０２とを備える。基板１０１は、発光素子１０３と同じ種類の半導体を用いて形成されることが多い。
発光素子１０３としては、具体的に発光ダイオード、発光サイリスタなどの半導体発光素子が挙げられる。発光素子１０３には、発光信号を印加するための電極１０９が設けられている。発光素子はｎ型およびｐ型の半導体層を積層して形成されるが、詳細な構成については後述する。
台座部１０２は、基板１０１の表面上で、発光素子１０３とは異なる位置に形成されている。そして、台座部の形状が上面と側面とを有する角錐台であり、導体１０５が上面から側面までつながっている。導体１０５のうち、台座部１０２の上面に位置する部位をパッド部１０５ａ、台座部１０２の側面に位置する部位を側面配線部１０５ｂと称する。パッド部１０５ａには、Ａｕなどから構成されるワイヤ１０７が接続されている。ワイヤ１０７の他端（ワイヤ１０７の両端のうち、パッド１０５ａと接続しない側の端部）は、外部の駆動回路に接続される。この駆動回路は、発光素子１０３を発光駆動させる。
なお、台座部１０２は、発光素子１０３と同じ半導体の層構成で形成するのが簡便なため望ましい。しかしこの場合、台座部１０２が導電性を有し、導体１０５と導通してしまうため、台座部１０２上に第１の絶縁層１０４を設け、その上に導体１０５を設ける。なお、図では詳細な構成は省略しているが、導体１０５は発光素子１０３に発光のための信号を印加する電極１０９と電気的に接続され、外部の駆動回路からワイヤ１０７に対して発光の信号が印加されたときに、発光素子１０３に伝える働きを有する。
第２の絶縁層１０６は、導体１０５および発光素子１０３の電極１０９の少なくとも外周部を覆うように設けられている。この第２の絶縁層１０６が設けられていることにより、電極の外周部の界面から水分が侵入して剥離することを防止するので、信頼性を向上させることができる。
第１の絶縁層１０４，第２の絶縁層１０６は、ＳｉＮ、ＳｉＯ２などの誘電体膜またはポリイミドなどの樹脂材料により形成される。
図１Ｂおよび図１Ｃに示すように、パッド部１０５ａとワイヤ１０７とは接続部１０７ａを形成している。そして、接続の際に生じた溝部１０８の一部が、パッド部１０５ａ側の側面配線部１０５ｂとの境界で欠け、開口Ｘを形成している。この構成によれば、接続部１０７ａが設けられているパッド部１０５ａの領域は、溝部１０８に囲われた領域だけではなく、この領域に連続して設けられている側面配線部１０５ｂともつながっている。
なお、角錐台の台座部１０２を平面視したときに、パッド部１０５ａを構成する辺が側面配線部１０５ｂとの境界部に該当する。このとき、側面配線部１０５ｂは、パッド部１０５ａを構成する辺のいずれに設けても構わないが、好ましくは、他の辺よりも発光素子１０３に最も近接している辺に設けるのが良い。これにより、溝部１０８は、パッド部１０５ａの表面上であって発光素子１０３寄りの境界部と接する態様となる。言い換えれば、発光素子１０３の方にずらせて設けられることになる。その結果、台座部１０２同士（パッド部１０５ａ同士）の間隔を近づけて配置することができるから、台座部（パッド部）の数を増やすことが可能となり、発光装置のサイズを主走査方向に小型化し、解像度の高い発光装置を作製することができる。
図２は、図１Ａ〜図１Ｃに示した発光装置をプリント基板１１０に実装した実装体を示す模式的な断面図であり、図３は、ワイヤ１０７を導体１０５（パッド部１０５ａ）にステッチボンドする工程を示す断面図である。
図２に示すように、プリント基板１１０上には、図１Ａ〜図１Ｂで説明した本発明の第１の実施形態に係る発光装置と、ＩＣ１１１などの駆動回路とが設けられており、電極１１２とワイヤ１０７とが接続している。なお、ここでは、駆動回路として電極１１２に接続する例を示したが、プリント基板上に設けられた銅などの配線パッドに直接ワイヤ１０７を設けてもよい。また、駆動回路は、本発明の一実施形態の回路基板に構成されていてもよい。
ワイヤ１０７は、始めの工程でプリント基板１１０のＩＣ１１１の電極１１２に対して接続され（first bond）、次の工程で発光素子側の導体１０５（パッド部１０５ａ）に対して接続される（second bond）。具体的には以下のような工程を経る。
（１）ワイヤ１０７の先端にボール状の部位を有する状態から、ワイヤクランプが開いてキャピラリ１１３が降下し、前記部位がターゲットである電極１１２と接触するとともに、熱・荷重・超音波をボールに伝えて接続を形成する。
（２）キャピラリ１１３を一定の高さ（ループ高さ）まで上昇した後、導体１０５までキャピラリ１１３を移動させる。この際に安定した形のループを形成するため、キャピラリ１１３を特殊な軌跡で移動させることでワイヤ１０７にくせをつけてもよい。
（３）再びキャピラリ１１３が降下して、ワイヤ１０７をパッド部１０５ａ上に押し付ける。この際に熱と荷重と超音波とを加えてワイヤ１０７を変形させ、ワイヤ１０７をターゲット上に接合させるためのステッチボンドと、次のステップでテイルを確保するためのテイルボンドを形成する。なお、テイルとは、キャピラリ１１３の先端であって、前記ボール状の部位の逆側に位置する先端部分をいう。
図３ではこの工程においてキャピラリ１１３が降下するときの状態を示す。本実施形態では、この工程において、キャピラリ１１３をパッド部１０５ａに押し付ける際に、側面配線部１０５ｂの側にずらして設定することにより、キャピラリ１１３の先端部がパッド部１０５ａ上に押し付けられてできるキャピラリの痕は、側面配線部１０５ｂとの境界部で欠けた形状となる。
（４）次に、キャピラリ１１３はワイヤ１０７を残したまま上昇し、キャピラリ１１３の先端に一定の長さのテイルを確保した後、ワイヤクランプを閉じてワイヤ１０７をつかみ、テイルボンドの部分からワイヤ１０７をひきちぎる。このときテイルボンドがワイヤを仮止めした状態となっているので、ワイヤ１０７はキャピラリ１１３と一緒には上昇しない。
（５）キャピラリ１１３の先端であって、テイルに高電圧をかけて火花を飛ばし、その熱でテイル中の接続部を溶かすことにより、溶けた接続部は表面張力により球形に近いボール状になって固化される。以下、（１）に戻り、継続して接続をおこなうことができる。
≪回路基板の各構成要素の詳細について≫
以下、本発明の実施形態に係る回路基板の各構成要素についてさらに詳しく説明する。
＜第２の実施形態に係る回路基板＞
図５は、本発明の第２の実施形態に係る回路基板（発光装置１）を示す断面図である。図６は、発光装置１を示す断面図である。基本的には図１Ａ〜図１Ｃで説明した構成と同じであるが、素子自体の構成を細かく説明するため、図１Ａ〜図１Ｃのワイヤと第２絶縁層とを省略して記載した。なお、図５は、発光装置１のうち、後述するゲート用台座部３４と発光素子本体１１を切断する面における断面図である。また、図６は、後述するカソード用台座部２２を切断する面における断面図である。
図５および図６に示す構成において、発光装置１は、基板２と、発光素子３と、台座部４と、ゲート用配線５と、アノード用配線６と、カソード用配線７と、導体８とを含む。図１Ａ〜図１Ｃの説明では、導体と発光素子の電極とを結ぶ詳細な構成を省略したが、図５および図６において、ゲート用配線５、アノード用配線６、およびカソード用配線７などが導体８と発光素子３の電極とを仲介して電気的に接続する。
基板２は、板状であって、ｎ型半導体から成る。発光素子３は、基板２の厚み方向Ｚ（以下、厚み方向Ｚという）の一表面２ａ上の、基板２の幅方向Ｘ（以下、幅方向Ｘという）の一方Ｘ１の端部寄りに形成される。発光素子３は、本実施形態ではｐｎｐｎ構造を有する発光サイリスタから成る。そして、発光素子３は、発光素子本体１１と、第１電極１２と、第２電極１３と、発光素子本体１１に重なって形成される絶縁層１５の一部とを含んで構成される。発光素子３は、しきい電圧を超える電位差をアノードとカソードとの間に与えることによって発光する。しきい電圧は、ゲートに印加する電圧に応じて変化する。
発光素子本体１１は、第１のｎ型半導体層１６と、第１のｐ型半導体層１７と、第２のｎ型半導体層１８と、第２のｐ型半導体層１９と、オーミックコンタクト層２０とがそれぞれこの順に積層されて、基板２の厚み方向Ｚの一表面２ａ上に形成される。発光素子本体１１は、基板２から厚み方向Ｚの一方Ｚ１に向かって側面が集まるように形成される。
基板２としては、ＩＩＩ−Ｖ族化合物半導体およびＩＶ族半導体などの結晶成長が可能な半導体基板が挙げられ、たとえば、ガリウム砒素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、ガリウムリン（ＧａＰ）、シリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）などの半導体材料が挙げられる。
第１のｎ型半導体層１６は、ガリウム砒素（ＧａＡｓ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）またはインジウムガリウムリン（ＩｎＧａＰ）などの半導体材料によって形成される。第１のｎ型半導体層１６のキャリア密度は、１×１０１８ｃｍ−３程度が望ましい。
第１のｐ型半導体層１７は、アルミニウムガリウム砒素（ＡｌＧａＡｓ）またはガリウム砒素（ＧａＡｓ）などの半導体材料によって形成される。第１のｐ型半導体層１７を形成する半導体材料としては、第１のｎ型半導体層１６を形成する半導体材料のエネルギーギャップと同じエネルギーギャップを有するもの、もしくは、第１のｎ型半導体層１６を形成する半導体材料のエネルギーギャップよりも小さいエネルギーギャップを有するものが選ばれる。第１のｐ型半導体層１７のキャリア密度は１×１０１７ｃｍ−３程度が望ましい。
第２のｎ型半導体層１８は、アルミニウムガリウム砒素（ＡｌＧａＡｓ）またはガリウム砒素（ＧａＡｓ）などの半導体材料によって形成される。第２のｎ型半導体層１８を形成する半導体材料には、第１のｐ型半導体層１７を形成する半導体材料のエネルギーギャップと同じエネルギーギャップを有するもの、もしくは、第１のｐ型半導体層１７を形成する半導体材料のエネルギーギャップよりも小さいエネルギーギャップを有するものが選ばれる。第２のｎ型半導体層１８のキャリア密度は、第１のｎ型半導体層１６、第１のｐ型半導体層１７、第２のｎ型半導体層１８および第２のｐ型半導体層１９の全層の中で最も小さく、具体的には１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３程度が望ましい。第２のｎ型半導体層１８は、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、ガリウム砒素（ＧａＡｓ）などの半導体材料から形成されることによって、得られた発光素子は高い内部量子効率を得ることができる。
第２のｐ型半導体層１９は、アルミニウムガリウム砒素（ＡｌＧａＡｓ）またはガリウム砒素（ＧａＡｓ）などの半導体材料によって形成される。第２のｐ型半導体層１９を形成する半導体材料には、第１のｐ型半導体層１７および第２のｎ型半導体層１８を形成する半導体材料のエネルギーギャップと同じエネルギーギャップを有するもの、もしくは、第１のｐ型半導体層１７および第２のｎ型半導体層１８を形成する半導体材料のエネルギーギャップよりも大きいエネルギーギャップを有するものが選ばれる。第２のｐ型半導体層１９のキャリア密度は、１×１０１８ｃｍ−３程度が望ましい。
オーミックコンタクト層２０は、ガリウム砒素（ＧａＡｓ）またはインジウムガリウムリン（ＩｎＧａＰ）などの半導体材料によって形成されるｐ型半導体層であり、第１電極１２とのオーミック接合を行うためのものである。オーミックコンタクト層２０のキャリア密度は１×１０１９ｃｍ−３以上が望ましい。
発光素子本体１１は、第２電極１３と接続される第２電極接続部２１を有する。第２電極接続部２１は、第１のｎ型半導体層１６と、第１のｐ型半導体層１７の厚み方向Ｚの基板２寄りの一部とが、第１のｎ型半導体層１６と、第１のｐ型半導体層１７と、第２のｎ型半導体層１８と、第２のｐ型半導体層１９と、オーミックコンタクト層２０とが積層された部位から、幅方向Ｘの他方Ｘ２に突出して形成される。
台座部４は、基板２の厚み方向Ｚの一表面２ａ上の発光素子３とは異なる領域に設けられる。台座部４は、基板２の幅方向Ｘの他方Ｘ２の端部寄りに形成される。台座部４は、図５では、では厚み方向Ｚおよび幅方向Ｘに垂直な配列方向Ｙに所定の間隔をあけて配置されるアノード用台座部と、ゲート用台座部３４と、カソード用台座部３５と、第３電極１４とを含む。アノード用台座部と、ゲート用台座部３４と、カソード用台座部３５とを総称する場合、または不特定のものを指定する場合には、単に台座部４という。台座部４は、台座部本体２２と、絶縁層１５の台座部本体２２に重なって形成される部分とを含んで構成される。
台座部本体２２は、例えば、図５では発光素子本体１１の各半導体層とそれぞれ同じ厚みを有する半導体層を積層して形成される。台座部本体２２は、発光素子本体１１と同じ材料を用いた層構成を成すので、対応する層については発光素子本体１１の各半導体層と同一の名称を付す。
台座部本体２２は、第１のｎ型半導体層２４と、第１のｐ型半導体層２５と、第２のｎ型半導体層２６と、第２のｐ型半導体層２７と、オーミックコンタクト層２８とがそれぞれこの順に積層されて、基板２の厚み方向Ｚの一表面２ａ上に形成される。台座部本体２２は、四角錘台状に形成される。
絶縁層１５は、先の図１において第１の絶縁層として説明した構成要素である。この絶縁層１５は、発光素子本体１１の表面と、台座部本体２２の表面と、基板２の表面とを厚み方向Ｚの一方Ｚ１から覆って形成される。絶縁層１５は、電気絶縁性、透光性および平坦性を有する樹脂材料によって形成される。絶縁層１５は、ポリイミドおよびベンゾシクロブテン（ＢＣＢ）などによって形成される。
発光素子３と台座部４とは、発光装置１の小型化を実現するために可能な限り近接して配置される。発光素子３と台座部４との間隔Ｗ１は、たとえば１０μｍ〜２００μｍである。
発光素子本体１１のオーミックコンタクト層２０の厚み方向Ｚの一表面２０ａ上に積層された絶縁層１５の一部には、厚み方向Ｚに貫通する第１貫通孔３１が形成される。また第２電極接続部２１の厚み方向Ｚの一表面２１ａ上に積層された絶縁層１５の一部には、厚み方向Ｚに貫通する第２貫通孔３２が形成される。また図６に示すようにカソード用台座部３５と基板２の幅方向Ｘの他方Ｘ２の端部との間に形成される絶縁層１５の一部には、厚み方向Ｚに貫通する第３貫通孔３３が形成される。
第１電極１２は、第１貫通孔３１を厚み方向Ｚの一方Ｚ１から覆うように形成される。第１電極１２は、発光素子３のアノードに相当する。第２電極１３は、第２貫通孔３２を厚み方向Ｚの一方Ｚ１から覆うように形成される。第２電極１３は、発光素子３のゲートに相当する。図６に示す第３電極１４は、第３貫通孔３３を厚み方向Ｚの一方Ｚ１から覆うように形成される。第３電極１４は、基板２を介して第１のｎ型半導体層１６に電気的に接続されるので、発光素子３のカソードに相当する。第１〜第３電極１２，１３，１４は、金属材料および合金材料などの導電性を有する材料によって形成される。
台座部４にはワイヤの一端が接続される導体８が形成される。この導体８はパッド部８ａと側面配線部８ｂとを含む。そして、台座部４の厚み方向Ｚの一表面４ａ上、すなわち台座部４の上面上には、パッド部８ａが配置され、台座部４の側面上には側面配線部８ｂが配置される。発光装置１は、ワイヤを介して、他の装置と電気的に接続される。導体８は、アノード用台座部の厚み方向Ｚの一表面上の全面にわたって形成されるアノード用導体と、ゲート用台座部３４の厚み方向Ｚの一表面４ａ上の全面にわたって形成されるゲート用導体Ｇと、カソード用台座部３５の厚み方向Ｚの一表面４ａ上に形成されるカソード用導体Ｃとを含む。以後ゲート用導体Ｇと、カソード用台座部３５の厚み方向Ｚの一表面４ａ上に形成されるカソード用導体Ｃとを総称する場合、不特定のものを示す場合、およびパッド部８ａまたは側面配線部８ｂの構成要素を区別せず総称する場合には、単に導体８という。
ゲート用配線５は、絶縁層１５の表面に沿って第２電極１３とゲート用導体Ｇとの間に設けられる。ゲート用導体Ｇは、ゲート用配線５を介して第２電極１３と電気的に接続される。
アノード用配線６は、絶縁層１５の表面に沿って第１電極１２とアノード用導体との間に設けられる。アノード用導体は、アノード用配線６を介して第１電極１２と電気的に接続される。このアノード用配線６は、ゲート用配線５と短絡しないように、ゲート用配線５と所定の間隔をあけて配置される。
カソード用配線７は、絶縁層１５の表面に沿って第３電極１４とカソード用導体Ｃとの間に設けられる。カソード用導体Ｃは、カソード用配線７を介して第３電極１４と電気的に接続される。発光素子３のカソードをグランドに接続する場合には、このカソード用導体Ｃとグランドとの間をワイヤによって接続すればよい。
第１電極１２、第２電極１３、第３電極１４、アノード用配線６、ゲート用配線５、カソード用配線７、アノード用導体、ゲート用導体Ｇ、およびカソード用導体Ｃは、それぞれ金（Ａｕ）、金とゲルマニウムとの合金（ＡｕＧｅ）、または金と亜鉛との合金（ＡｕＺｎ）などによって形成される。
発光素子本体１１および台座部本体２２は、第１のｎ型半導体層１６，２４、第１のｐ型半導体層１７，２５、第２のｎ型半導体層１８，２６、第２のｐ型半導体層１９，２７、オーミックコンタクト層２０，２８をそれぞれ形成するための半導体材料を、エピタキシャル成長および化学気相成長（ＣＶＤ）法などによって基板２の一表面２ａ上に順次積層した後、フォトリソグラフィによってパターニングおよびエッチングを行うことにより形成される。したがって、一連の製造プロセスにおいて、発光素子本体１１および台座部本体２２を同時に形成することができる。よって、製造工程を増加させないで台座部本体２２を形成することができ、製造コストを低減することができる。
絶縁層１５は、前述したポリイミドなどの樹脂材料をスピンコーティングした後、塗付した樹脂材料を硬化させ、第１〜第３貫通孔３１，３２，３３をフォトリソグラフィによってパターニングおよびエッチングすることにより形成される。
第１〜第３電極１２，１３，１４、アノード用配線６、ゲート用配線５、カソード用配線７、アノード用導体、ゲート用導体Ｇ、およびカソード用導体Ｃは、絶縁層１５を形成した後、蒸着法などによって導電性材料を絶縁層１５の表面に積層され、その後、フォトリソグラフィによってパターニングおよびエッチングして、同時に形成される。したがって、第１〜第３電極１２，１３，１４と、アノード用配線６、ゲート用配線５、カソード用配線７、アノード用導体、ゲート用導体Ｇ、およびカソード用導体Ｃの厚みは、ほぼ等しい。
アノード用導体とカソード用導体Ｃとゲート用導体Ｇとは、発光装置１において基板２の一表面２ａから最も離間した位置に形成される。またアノード用配線６、ゲート用配線５およびカソード用配線７は、仮想一平面１０よりも基板２に近接して形成される。発光素子３の厚み方向Ｚの一表面３ａと導体８の厚み方向Ｚの一表面との基板２の一表面２ａからの高さＨは、たとえば２μｍ〜１０μｍに選ばれる。
このように、アノード用導体とカソード用導体Ｃとゲート用導体Ｇが、アノード用配線６、ゲート用配線５およびカソード用配線７と離間することにより、それらの導体と発光素子３とが十分に離間することになり、キャピラリと発光素子３との衝突を低減させ、また、ワイヤを接続時の発光素子３への衝撃を緩和することができる。
本実施形態では、発光素子本体１１は、ｎ型半導体層とｐ型半導体層との順が反対であってもよい。
また本実施形態では、導体８の厚み方向Ｚの一表面の基板２からの間隔は、発光素子３の厚みと等しくなるが、導体８の厚み方向Ｚの一表面の基板２からの間隔を、発光素子３の厚みよりも大きくなるように台座部４または導体８を形成してもよい。
ワイヤを接続するときに発光素子３に加わる衝撃を緩和するために、発光素子３と台座部４とを離間して配置するようにしてもよい。ただし発光素子３と台座部４との間隔Ｗ１が大きすぎると、電気信号が劣化する、あるいは装置が大形になるので、発光素子３と台座部４との間隔Ｗ１は、たとえば１０μｍ〜２００μｍに選ばれる。
＜第３の実施形態に係る回路基板＞
発光装置４１は、発光素子アレイ４２と、複数の台座部Ｄと、複数の制御信号伝送配線ＧＨと、アノード用配線６と、ゲート用配線５と、カソード用配線７と、第１絶縁層４３と、第３絶縁層４４と、複数の導体８とを含む。図７〜９に示す発光装置４１の構成において、前述の第１の実施形態に係る発光装置１の構成と対応する構成については、同一の符号を付す。なお、第３絶縁層４４は、図１における第２の絶縁層とは別の構成要素である。
発光素子アレイ４２は、ｎ（記号ｎは、２以上の整数）個の発光素子ブロックＢを含む。各発光素子ブロックＢは、それぞれｍ（記号ｍは、２以上の整数）個の発光素子Ｔを含んで構成される。すなわち発光素子アレイ４２は、ｎ×ｍ個の発光素子Ｔを含んで構成される。図７の発光装置の場合、ｍ＝４である。各発光素子Ｔは、基板２の厚み方向Ｚの一表面２ａ上の幅方向Ｘの他方Ｘ１の端部寄りに、相互に間隔をあけて配列方向Ｙに沿って直線状に配列される。各発光素子ブロックＢは、配列方向Ｙの一方Ｙ１から順にｍ個ずつの発光素子Ｔによってそれぞれ構成される。ｎ個の発光素子ブロックＢのうちの、配列方向Ｙの一方Ｙ１から順にｉ（記号ｉは、１以上かつｎ以下の整数）番目に配置される発光素子ブロックＢを、発光素子ブロックＢｉとする。また発光素子ブロックＢｉを構成する発光素子Ｔのうちの、配列方向Ｙの一方Ｙ１から順にｊ（記号ｊは、１以上かつｍ以下の整数）番目に配置される発光素子Ｔを発光素子Ｔｊとする。複数の発光素子Ｔを総称する場合、および不特定の発光素子Ｔを示す場合には、単に発光素子Ｔとする。また複数の発光素子ブロックＢを総称する場合、および不特定の発光素子ブロックＢを示す場合には、単に発光素子ブロックＢとする。発光素子Ｔは、６００〜８００ｎｍの波長の光を発光できるように形成される。
発光素子Ｔは、前述した第１の実施形態に係る発光装置１における発光素子３と同様の構成であるので、対応する構成については同様の符号を付す。発光素子Ｔは、発光素子本体１１と、第１絶縁層４３の一部と、第３絶縁層４４の一部と、第１電極１２と、第２電極１３とを含んで構成される。特に発光素子本体１１は、前述した第１の実施形態に係る発光装置１における発光素子本体１１と同じ構造を有している。
各発光素子ブロックＢを構成する発光素子Ｔは、発光素子ブロックＢ毎に第１電極１２が互いにアノード用配線６を介して電気的に接続される。
発光装置４１は、本実施形態では３×ｎ個の台座部Ｄを含む。台座部Ｄは、基板２の厚み方向Ｚの一表面２ａ上であって幅方向Ｘの一方Ｘ２の端部寄りに、相互に間隔をあけて配列方向Ｙに直線状に配列される。台座部Ｄは、前述した第１の実施形態に係る発光装置１における台座部４と同様の構成であるので、対応する構成については同じ符号を付す。台座部Ｄは、台座部本体２２と、第１絶縁層４３の一部と、第３絶縁層４４の一部と、第３電極１４とを含んで構成される。特に台座部本体２２は、前述した第１の実施形態に係る発光装置１における台座部本体２２と同じ構造を有している。
発光素子Ｔと台座部Ｄとは、発光装置４１の小型化を実現するために、後述する制御信号伝送配線ＧＨを形成することが可能な間隔をあけて近接して配置される。発光素子Ｔと台座部Ｄとの間隔Ｗ２は、たとえば１０μｍ〜２００μｍに選ばれる。
導体８は、図１Ａの導体１０５と同様の構成を示す。パッド部８ａの幅方向Ｘの寸法Ｗ３は、たとえば３０μｍ〜１２０μｍに選ばれる。またパッド部８ａの配列方向Ｙの寸法Ｗ４は、たとえば３０μｍ〜１２０μｍに選ばれる。
この発光装置４１の構成によれば、発光素子Ｔが、一列状に複数個配列され、台座部Ｄも一列状に複数個配列されている。台座部Ｄ上のパッド部８ａを発光素子Ｔに近づけて配列できるため、発光装置４１の幅方向Ｘのサイズを縮小化することができる。
複数の導体８のうち、配列方向Ｙの一方Ｙ１から順に３×ｉ−１番目に配置される導体８を、アノード用導体Ａｉとする。以後複数のアノード用導体Ａを総称する場合、および不特定のアノード用導体Ａを示す場合には、単にアノード用導体Ａとする。
発光装置４１は、図７に示すように発光素子ブロックＢを構成する発光素子Ｔの数（ｍ個）と同数のｍ本の制御信号伝送配線ＧＨを含む。図７に示す発光装置４１ではｍ＝４なので、発光装置４１は、４本の第１〜第４制御信号伝送配線ＧＨ１，ＧＨ２，ＧＨ３，ＧＨ４を含む。
制御信号伝送配線ＧＨは、発光素子アレイ４２と台座部Ｄとの間に形成される。そして、制御信号伝送配線ＧＨは、前述した第１の実施形態に係る発光装置１の絶縁層１５に相当する第１絶縁層４３の厚み方向Ｚの一表面上に配列方向Ｙに沿って形成される。第１〜第４制御信号伝送配線ＧＨ１，ＧＨ２，ＧＨ３，ＧＨ４は、各発光素子Ｔの第２電極１３にそれぞれ順次１つずつゲート用配線５を介して接続される。そして、第１〜第４制御信号伝送配線ＧＨ１，ＧＨ２，ＧＨ３，ＧＨ４は、配列される発光素子Ｔに沿って、それぞれが４つおきに発光素子Ｔの第２電極１３に接続される。すなわち第１制御信号伝送配線ＧＨ１は、発光素子Ｔ１の第２電極１３に電気的に接続され、第２制御信号伝送配線ＧＨ２は、発光素子Ｔ２の第２電極１３に電気的に接続され、第３制御信号伝送配線ＧＨ３は、発光素子Ｔ３の第２電極１３に電気的に接続され、第４制御信号伝送配線ＧＨ４は、発光素子Ｔ４の第２電極１３に電気的に接続される。
第１〜第４制御信号伝送配線ＧＨ１，ＧＨ２，ＧＨ３，ＧＨ４はそれぞれ、複数の導体８のうちのいずれか１つにゲート用配線５を介して電気的に接続される。以後第１制御信号伝送配線ＧＨ１、ＧＨ２ＧＨ３、およびＧＨ４に電気的に接続される導体８をそれぞれ、第１ゲート用導体Ｇ１、第２ゲート用導体Ｇ２、第３ゲート用導体Ｇ３および第４ゲート用導体Ｇ４とする。
また複数の台座部Ｄのうちの１つは、前述の第１の実施形態に係る発光装置１のカソード用台座部３５に相当する。以後カソード用配線７を介して第３電極１４に電気的に接続される導体８を、カソード用導体Ｃとする。
第１絶縁層４３は、前述した第１の実施形態に係る発光装置１における絶縁層１５に相当する。
第３絶縁層４４は、第１絶縁層４３および制御信号伝送配線ＧＨの表面を、厚み方向Ｚの一方Ｚ１から覆う。前述したゲート用配線５は、第３絶縁層４４の表面に沿って幅方向Ｘに延び、所定の制御信号伝送配線ＧＨに接続される。第３絶縁層４４のうち、制御信号伝送配線ＧＨのゲート用配線５が接続されるべき表面上に位置する部分には、貫通孔４５が形成される。そして、この貫通孔４５にゲート用配線５の一部が形成される。
アノード用配線６は、第３絶縁層４４の表面に沿って形成される。そして、アノード用配線６は、第１電極１２から第２電極接続部２１の厚み方向Ｚの一方Ｚ１方向に設けられた第１延在部６ａと、配列方向Ｙに延び、第１延在部６ａの第１電極１２とは反対側の端部をそれぞれ接続する第２延在部６ｂと、第２延在部６ｂの配列方向Ｙの中央から幅方向Ｘに延び、アノード用導体Ａに接続される第３延在部６ｃとを含む。
第１絶縁層４３および第３絶縁層４４の一部には、厚み方向Ｚに貫通する第１貫通孔３１が形成される。また、第１絶縁層４３および第３絶縁層４４の一部には、厚み方向Ｚに貫通する第２貫通孔３２が形成される。さらに、第１絶縁層４３および第３絶縁層４４の一部には、厚み方向Ｚに貫通する第３貫通孔３３が形成される。
第１電極１２は、アノードに相当する。第２電極１３は、ゲートに相当する。第３電極１４は、カソードに相当する。
発光素子本体１１および台座部本体２２は、前述の第１の実施形態と同様の工程を経ることによって形成される。
第１絶縁層４３および第３絶縁層４４の形成方法は次のとおりである。まず、前述したポリイミドなどの樹脂材料をスピンコーティングした後、塗付した樹脂材料を硬化させる。そして、第１〜第３貫通孔３１，３２，３３をフォトリソグラフィによってパターニングおよびエッチングすることにより第１絶縁層４３および第３絶縁層４４形成される。
図１０は、図７に示される発光装置４１の等価回路を示す回路図である。発光装置４１は、駆動部をさらに含む。駆動部は、各アノード用導体Ａおよび各ゲート用導体Ｇにそれぞれワイヤを介して電気的に接続される。図１０に示す発光装置４１では、各発光素子Ｔのカソードに相当するカソード用導体Ｃを接地電位とする。
駆動部は、アノード用導体Ａｉにセレクト信号φｉを、ゲート用導体Ｇｊに制御信号ψｊをそれぞれ与える。セレクト信号φｉは、アノード用配線６を介して発光素子ブロックＢｊに含まれる各発光素子Ｔ１，Ｔ２，Ｔ３，Ｔ４のアノードに与えられる。制御信号ψｊは、制御信号伝送配線ＧＨｊを介して各発光素子Ｔｊのゲートに与えられる。駆動部は、駆動用ドライバーＩＣ（Integrated Circuit）によって実現される。
発光素子Ｔは、カソードが接地しているときには、アノードにハイレベルの高電圧が印加される。そして発光素子Ｔは、ゲートにローレベルが印加されているときに発光し、アノードおよびゲートが共にハイレベル、または、アノードおよびゲートが共にローレベルのときには、消灯している。ハイレベルは、たとえば３ボルト〜１０ボルトであり、ローレベルは、たとえば０（零）ボルトである。したがってたとえば発光素子ブロックＢｉの発光素子Ｔ２を発光させる場合には、駆動部は、ハイレベルのセレクト信号φｉを与えるとともに、ローレベルの制御信号ψ２、ハイレベルの制御信号ψ１、ψ３、ψ４を与える。このようにセレクト信号φｉおよび制御信号ψｊを制御することによって選択的に発光素子Ｔを発光させることができる。たとえば各発光素子Ｔのゲートおよびアノード毎にボンディング用のパッド部８ａを形成する場合には、発光素子Ｔの数の２倍のボンディング用のパッド部が必要になるが、ｍ個の発光素子Ｔをまとめて発光素子ブロックＢとすることによって、駆動部に接続される端子の数をｎ＋ｍ個にすることができる。これによって駆動部の端子数を抑制することができる。
駆動部は、外部から基準となるクロックパルス信号が入力されて、このクロックパルス信号に基づいて、制御信号ψ１〜ψ４を同期して出力する。前記クロックパルス信号は、後述する画像形成装置８７の制御部９６から与えられる。クロックパルス信号のクロック周期は、後述する画像形成装置８７の制御部９６における制御周期よりも長く選ばれる。また駆動部は、クロックパルス信号とともに与えられる画像情報に基づいて、セレクト信号φｉを出力する。
＜第４の実施形態に係る回路基板＞
図１１は、本発明の第４の実施形態に係る回路基板である発光装置５１を示す断面図である。発光装置５１は、第２の実施形態の発光装置４１の構成から、カソード用配線７、第３電極１４が除かれ、発光素子Ｔを発光サイリスタから発光ダイオードに置換されている。このように発光素子Ｔを発光ダイオードによって構成したとしても、駆動部は、制御信号ψおよびセレクト信号φを与えることによって選択的に発光素子Ｔを発光させることができる。
以上説明した本発明の第４の実施形態に係る発光装置４１によれば、前述の第１の実施形態に係る発光装置１と同様に、ワイヤを剥離しにくくすることができるため、信頼性が向上し、装置の長寿命化を図ることができる。
また発光装置４１は、溝部１０８を発光素子Ｔ寄りにずらすことにより、パッド部８ａ同士を近づけて配置することができる。そして、その結果、各発光素子Ｔを配列方向Ｙに密に配置することができる。これによって解像度の高い画像形成装置８７を実現することができる。
≪画像形成装置について≫
次に本発明の他の実施形態に係る画像形成装置について説明する。図１２は、発光装置４１を有する画像形成装置８７の基本的構成を示す側面図である。なお、本発明の一実施形態に係る回路基板である画像形成装置８７は、電子写真方式の画像形成装置であり、感光体ドラム９０への露光装置に使用される発光装置４１を有する。発光装置４１は、図２に示したように、例えば、駆動用ＩＣである駆動回路が搭載されたプリント基板に実装される。
画像形成装置８７は、Ｙ（イエロ）、Ｍ（マゼンタ）、Ｃ（シアン）、Ｋ（ブラック）の４色のカラー画像を形成するタンデム方式を採用した装置である。図１２に示す画像形成装置８７は、４つの発光装置４１Ｙ，４１Ｍ，４１Ｃ，４１Ｋ、集光部であるレンズアレイ８８Ｙ，８８Ｍ，８８Ｃ，８８Ｋが実装された回路基板およびレンズアレイ８８を保持する第１ホルダ８９Ｙ，８９Ｍ，８９Ｃ，８９Ｋ、４つの感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋ、４つの現像剤供給部９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋ、転写部である転写ベルト９２、４つのクリーナ９３Ｙ，９３Ｍ，９３Ｃ，９３Ｋ、４つの帯電器９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋ、定着部９５および制御部９６を含む。
各発光装置４１は、駆動部によって各色のカラー画像情報に基づいて駆動される。
各発光装置からの光は、レンズアレイ８８を介して各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋに集光して照射される。レンズアレイ８８は、たとえば発光装置の光軸上にそれぞれ配置される複数のレンズを含み、これらのレンズを一体的に形成して構成される。
発光装置４１およびレンズアレイ８８は、第１ホルダ８９によって保持される。第１ホルダ８９は、発光素子４１の光照射方向と、レンズアレイ８８のレンズの光軸方向と、をほぼ一致させるようにして位置合わせさせる。
各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、たとえば円筒状の基体表面に感光体層が被着されている。そして、その感光体層には各発光装置４１Ｙ，４１Ｍ，４１Ｃ，４１Ｋからの光を受けて静電潜像が形成される。
各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋの周辺部には、各静電潜像の形成位置を基準として回転方向下流側に向かって順番に、露光された感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋに現像剤を供給する現像剤供給部９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋ、転写ベルト９２、クリーナ９３Ｙ，９３Ｍ，９３Ｃ，９３Ｋ、および帯電器９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋがそれぞれ配置される。感光体ドラム９０に現像剤によって形成された画像を記録シートに転写する転写ベルト９２は、４つの感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋに対して共通に設けられる。
前記感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、第２ホルダによって保持され、この第２ホルダと第１ホルダ８９とは、相対的に固定される。各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋの回転軸方向は、発光装置の厚み方向Ｚおよび幅方向Ｘに垂直な配列方向Ｙとほぼ一致するようにして位置合わせされる。
転写ベルト９２によって、記録シートを搬送し、現像剤によって画像が形成された記録シートは、定着部９５に搬送される。定着部９５は、記録シートに転写された現像剤を定着させる。感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、回転駆動部によって回転される。
制御部９６は、前述した駆動部にクロック信号および画像情報を与えるとともに、感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋを回転駆動させる回転駆動部、現像剤供給部９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋ、転写部９２、帯電器９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋおよび定着部９５を制御する。
≪サーマルヘッドについて≫
また、図１３に示すように、本実施形態の回路基板は、駆動部として発熱抵抗体１２１を設けることによって、サーマルプリンタまたはインクジェットプリンタ等に用いられるサーマルヘッドに用いることができる。本発明の一実施形態に係るサーマルヘッドは、このサーマルヘッド用の回路基板と、第２の駆動回路１２２と、を備える。駆動回路１２２は、ワイヤ１０７に接続され、第２の画像情報に基づいて発熱抵抗体１２１を駆動する。
≪イメージセンサについて≫
また、図１４に示すように、本実施形態の回路基板は、駆動部として受光素子１３１を設けることによって、イメージセンサに用いることができる。本発明の一実施形態に係るイメージセンサは、このイメージセンサ用の回路基板と、演算回路１３２と、を含む。演算回路１３２は、受光素子１３１で発生した電気信号を演算処理する。この電気信号は、光パターン（第３の画像情報）に対応して受光素子１３１で発生する。
上記の発光素子または発熱抵抗体を搭載した本実施形態の画像形成装置、および受光素子を搭載した本実施形態のイメージセンサは、小型化しても良好なワイヤの付着力を得られる本実施形態の回路基板を備えているので、小型で長寿命かつ歩留りの高い画像形成装置およびイメージセンサとなる。
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。
１，４１，５１ 発光装置
２ 基板
３ 発光素子
４ 台座部
５ ゲート用配線
６ アノード用配線
７ カソード用配線
８ 導体
８ａ パッド部
８ｂ 側面配線部
１２ 第１電極
１３ 第２電極
１４ 第３電極
３４ ゲート用台座部
３５ カソード用台座部
４２ 発光素子アレイ
８７ 画像形成装置
８８ レンズアレイ
８９ ホルダ
９０ 感光体ドラム
９１ 現像剤供給部
９２ 転写ベルト
９３ クリーナ
９４ 帯電器
９５ 定着部
９６ 制御部
１０１ 基板
１０２ 台座部
１０３ 発光素子
１０４ 第１の絶縁層
１０５ 導体
１０５ａ パッド部
１０５ｂ 側面配線部
１０６ 第２の絶縁層
１０７ ワイヤ
１０７ａ 接続部
１０８ 溝部
１０９ 電極
１１０ プリント基板
１１１ 駆動用ＩＣ
１１２ 電極
１１３ キャピラリ
１２０ サーマルヘッド
１２１ 発熱抵抗体
１２２ 駆動回路
１３０ イメージセンサ
１３１ 受光素子
１３２ 演算回路
Ａ アノード用導体
Ｃ カソード用導体
Ｄ 台座部
Ｇ ゲート用導体
ＧＨ 制御信号伝送配線

Claims (4)

  1. 基板と、
    前記基板上に位置し、表面に溝部を有する導体と、
    前記導体に接続されたワイヤと、を備え、
    前記溝部は、前記ワイヤと前記導体との接続部を、一部の開口を除いて取り囲む、回路基板。
  2. 前記基板上に位置し上面と側面とを有する台座部、をさらに備え、
    前記導体は、前記上面上に位置するパッド部と、前記パッド部と電気的に接続されるとともに前記側面上に位置する側面配線部と、を有し、
    前記開口が、前記パッド部と前記側面配線部との境界部に位置する、請求項１に記載の回路基板。
  3. 前記基板上であって前記台座部とは異なる領域に位置し、前記導体と電気的に接続された駆動部、をさらに備える請求項２に記載の回路基板。
  4. 前記台座部の形状が角錐台であり、
    前記角錐台における前記上面と前記側面との境界のうち前記境界部は、平面視で前記駆動部に最も近接している、請求項３に記載の回路基板。
JP2010526814A 2008-08-29 2009-08-31 回路基板、画像形成装置、サーマルヘッドおよびイメージセンサ Expired - Fee Related JP5114569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010526814A JP5114569B2 (ja) 2008-08-29 2009-08-31 回路基板、画像形成装置、サーマルヘッドおよびイメージセンサ

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008222506 2008-08-29
JP2008222506 2008-08-29
JP2009076241 2009-03-26
JP2009076241 2009-03-26
JP2010526814A JP5114569B2 (ja) 2008-08-29 2009-08-31 回路基板、画像形成装置、サーマルヘッドおよびイメージセンサ
PCT/JP2009/065225 WO2010024442A1 (ja) 2008-08-29 2009-08-31 回路基板、画像形成装置、サーマルヘッドおよびイメージセンサ

Publications (2)

Publication Number Publication Date
JPWO2010024442A1 JPWO2010024442A1 (ja) 2012-01-26
JP5114569B2 true JP5114569B2 (ja) 2013-01-09

Family

ID=41721601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010526814A Expired - Fee Related JP5114569B2 (ja) 2008-08-29 2009-08-31 回路基板、画像形成装置、サーマルヘッドおよびイメージセンサ

Country Status (3)

Country Link
US (1) US8525040B2 (ja)
JP (1) JP5114569B2 (ja)
WO (1) WO2010024442A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021261757A1 (ko) * 2020-06-22 2021-12-30 삼성전자주식회사 발광 다이오드 모듈 및 발광 다이오드 모듈 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681725A (zh) * 2012-09-11 2014-03-26 旭明光电股份有限公司 发光二极管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171020A (ja) * 2000-12-01 2002-06-14 Sharp Corp 半導体レーザ装置およびそのワイヤボンディング法
JP2008112883A (ja) * 2006-10-31 2008-05-15 Hitachi Cable Ltd 発光ダイオードアレイ及び発光ダイオードアレイの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5842628A (en) * 1995-04-10 1998-12-01 Fujitsu Limited Wire bonding method, semiconductor device, capillary for wire bonding and ball bump forming method
JPH09289276A (ja) 1996-04-23 1997-11-04 Hitachi Ltd リードフレームおよびそれを用いた半導体装置
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
JP2005150294A (ja) 2003-11-13 2005-06-09 Renesas Technology Corp 半導体装置およびその製造方法
JP2005236234A (ja) 2004-02-23 2005-09-02 Sharp Corp ワイヤボンド装置、ワイヤボンド検査方法およびワイヤボンド補正方法
JP4484039B2 (ja) * 2004-06-04 2010-06-16 日立電線株式会社 発光ダイオードアレイ
JP4558539B2 (ja) * 2005-03-09 2010-10-06 日立協和エンジニアリング株式会社 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法
WO2007145074A1 (ja) * 2006-06-15 2007-12-21 Sanyo Electric Co., Ltd. 電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171020A (ja) * 2000-12-01 2002-06-14 Sharp Corp 半導体レーザ装置およびそのワイヤボンディング法
JP2008112883A (ja) * 2006-10-31 2008-05-15 Hitachi Cable Ltd 発光ダイオードアレイ及び発光ダイオードアレイの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021261757A1 (ko) * 2020-06-22 2021-12-30 삼성전자주식회사 발광 다이오드 모듈 및 발광 다이오드 모듈 제조 방법

Also Published As

Publication number Publication date
US20110155423A1 (en) 2011-06-30
JPWO2010024442A1 (ja) 2012-01-26
US8525040B2 (en) 2013-09-03
WO2010024442A1 (ja) 2010-03-04

Similar Documents

Publication Publication Date Title
EP1418624B1 (en) Light emitting diode array and print head
CN1835256B (zh) 半导体复合装置、led、led打印头和成像装置
US8664668B2 (en) Combined semiconductor apparatus with semiconductor thin film
TW201705532A (zh) 可印刷之無機半導體結構
EP1850389A2 (en) Composite semiconductor light emitting device, LED head that employs the composite semiconcuctor device, and image forming apparatus that employs the LED head
JP2009296003A (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
US7893455B2 (en) Semiconductor light emitting device with stress absorber, LED printhead, and image forming apparatus
JP5114569B2 (ja) 回路基板、画像形成装置、サーマルヘッドおよびイメージセンサ
JP4326884B2 (ja) 半導体装置、ｌｅｄヘッド、及び画像形成装置
JP4302720B2 (ja) 半導体装置、ｌｅｄヘッド及び画像形成装置
JP5546315B2 (ja) 電子装置、光プリントヘッド、および画像形成装置
JP2007299955A (ja) 電子装置、発光装置および画像形成装置
JP3485788B2 (ja) 発光ダイオードアレイ及び光プリントヘッド
JP4244672B2 (ja) 発光素子アレイチップ
JP5404709B2 (ja) 半導体装置、ｌｅｄ装置、ｌｅｄヘッド、及び画像形成装置
JP2004195946A (ja) 光プリンタヘッド
JP2008300448A (ja) 発光素子アレイおよび画像形成装置
JP2007157761A (ja) 信号伝送路の接続構造および発光装置ならびに画像形成装置
JP2006303331A (ja) 発光装置および画像形成装置
JP2011155536A (ja) 発光素子アレイ、光プリントヘッドおよび画像形成装置
JP2002292924A (ja) 光プリンタヘッド
JP2006286981A (ja) 発光装置および画像形成装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees