JP2006339487A

JP2006339487A - 光素子の製造方法およびパターニング方法

Info

Publication number: JP2006339487A
Application number: JP2005163777A
Authority: JP
Inventors: Tomofumi Nakawa; 倫郁名川; Junji Sato; 淳史佐藤; Takeshi Kaneko; 剛金子
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-06-03
Filing date: 2005-06-03
Publication date: 2006-12-14

Abstract

【課題】光素子の信頼性を向上させることのできる光素子の製造方法およびパターニング方法を提供する。
【解決手段】本発明にかかる光素子の製造方法は、発光素子１４０と、当該発光素子と並列接続された整流素子１２０とを備える光素子１００の製造方法であって、（ａ）基板１０１の上方に基板側から配置された、第１半導体層１０５、第２半導体層１１１、および第３半導体層１１２を積層する工程と、（ｂ）前記第２半導体層の少なくとも一部および前記第３半導体層を第１の形状にパターニングする工程と、（ｃ）前記第１半導体層および前記第３半導体層の材質より前記第２半導体層の材質に対して選択比の高いエッチャントを用いてウェットエッチングすることにより、前記第２半導体層をエッチングする工程と、（ｄ）前記第１半導体層、前記第２半導体層、および前記第３半導体層を、前記第１の形状の内側の一部を覆う第２の形状にパターニングする工程と、を含む。
【選択図】図７

Description

本発明は、光素子の製造方法およびパターニング方法に関する。

面発光型半導体レーザは、従来の端面発光型半導体レーザに比べて素子の体積が小さいため、素子自体の静電破壊耐圧が低い。このため、実装プロセスにおいて、機械又は作業者から加えられた静電気によって素子がダメージを受けることがある。特に、面発光型半導体レーザなどの面発光型装置は、順バイアスの電圧にはある程度の耐性を有するが、逆バイアスの電圧には耐性が低く、逆バイアスの電圧が印加されることによって素子が破壊されることがある。通常、実装プロセスでは、静電気を除去するためにさまざまな対策が施されるが、それらの対策には限界がある。
特開２００４−６５４８号公報

本発明の目的は、光素子の信頼性を向上させることのできる光素子の製造方法およびパターニング方法を提供することにある。

本発明にかかる光素子の製造方法は、
発光素子と、当該発光素子と並列接続された整流素子とを備える光素子の製造方法であって、
（ａ）基板の上方に基板側から配置された、第１半導体層、第２半導体層、および第３半導体層を積層する工程と、
（ｂ）前記第２半導体層の少なくとも一部および前記第３半導体層を第１の形状にパターニングする工程と、
（ｃ）前記第１半導体層および前記第３半導体層の材質より前記第２半導体層の材質に対して選択比の高いエッチャントを用いてウェットエッチングすることにより、前記第２半導体層をエッチングする工程と、
（ｄ）前記第１半導体層、前記第２半導体層、および前記第３半導体層を、前記第１の形状の内側の一部を覆う第２の形状にパターニングする工程と、
を含む。

このように、第２半導体層の材質に対して選択比の高いエッチャントを用いてウェットエッチングすることにより、第３半導体層を露出させ、かつ第２半導体層の側面を内側方向に凸状にエッチングすることができる。さらに前記第１の形状の内側の一部を覆う第２の形状にパターニングすることによって、第２半導体層において、凸状にエッチングされていない側面を形成することもできる。

本発明にかかる光素子の製造方法において、
前記第２の形状は、前記第１の形状の内側の一部および外側の一部を覆う形状であることができる。

本発明にかかる光素子の製造方法において、
前記第１の形状は、前記第２の形状と交差していることができる。これにより、第１の形状と第２の形状とが交差する領域に整流素子を形成し、当該整流素子に凸状にエッチングされている側面と、凸状にエッチングされていない側面とを２箇所ずつ形成することができる。

本発明にかかる光素子の製造方法において、
前記工程（ｄ）では、順テーパー状にパターニングすることができる。

本発明にかかる光素子の製造方法において、
前記第１半導体層は、第１導電型の半導体からなり、
前記第２半導体層は、真性半導体からなり、
前記第３半導体層は、第２導電型の半導体からなり、
前記工程（ａ）では、
基板の上方に基板側から配置された、第２導電型の第１ミラーと、活性層と、第１導電型の第２ミラーと、前記第１半導体層と、前記第２半導体層と、前記第３半導体層とを積層し、
前記工程（ｂ）では、パターニングにより、前記整流素子の柱状部を形成し、
前記工程（ｄ）では、パターニングにより、前記発光素子の柱状部および前記整流素子の柱状部を形成することができる。

本発明にかかる光素子の製造方法において、
前記工程（ｄ）の後に、
（ｅ）前記第１の形状の内側の領域を含み、かつ前記第２の形状と交差する領域に、第１電極を形成する工程と、
（ｆ）前記第１の形状の外側の領域および前記第２の形状の内側の領域を含む領域に、第２電極を形成する工程と、
をさらに含み、
前記第１電極と前記第２電極は、前記整流素子を駆動するための電極であることができる。

本発明にかかる光素子の製造方法において、
前記第２半導体層は、前記第１半導体層および前記第２半導体層より高いＡｌ組成のＡｌＧａＡｓ層を含むことができる。

本発明にかかる光素子の製造方法において、
前記第１半導体層は、不純物を含むＧａＡｓ層からなり、
前記第２半導体層は、ＡｌＧａＡｓ層からなり、
前記第３半導体層は、不純物を含むＧａＡｓ層からなることができる。

本発明にかかる光素子の製造方法において、
前記工程（ｃ）では、
ウェットエッチングにより、前記第２半導体層の側面がエッチングされることができる。

本発明にかかるパターニング方法は、
基板の上方に基板側から第１の層、第２の層、および第３の層を積層する工程と、
前記第２の層の少なくとも一部および前記第３の層を第１の形状にパターニングする工程と、
前記第１の層および前記第３の層の材質より前記第２の層の材質に対して選択比の高いエッチャントを用いてウェットエッチングすることにより、前記第２の層をエッチングする工程と、
前記第１の層、前記第２の層、および前記第３の層を、前記第１の形状の内側の一部および外側の一部を覆う第２の形状にパターニングする工程と、
を含む。

本発明にかかる光素子は、
発光素子と、当該発光素子と並列接続された整流素子とを備える光素子であって、
前記整流素子として機能するための、基板側から配置された第１半導体層、第２半導体層、および第３半導体層を含み、
前記第２半導体層および前記第３半導体層は、凹状に形成されている第１の側面と、下方に向かって水平面が大きくなるように傾斜した第２の側面とを有する。

たとえば発光素子と整流素子とを備える光素子は、柱状部が多く形成されるため、段差が多い。電極は、この段差で断線してしまう場合がある。そこでこのように第１の側面（１２２ａ）と第２の側面（１２２ｂ）とを有することによって、上方に電極を形成したときに、断線させやすい側面と、断線させにくい側面とを形成することができる。

本発明にかかる光素子において、
前記発光素子の出射面の下方に形成された柱状部と、
前記発光素子および前記整流素子を駆動するための第１電極および第２電極と
をさらに含み、
前記第２の側面は、前記第１半導体層から第３半導体層まで連続的に形成され、
前記第１電極は、前記柱状部の上方から前記第２の側面を介して前記第３半導体層の上方に連続的に形成されていることができる。

本発明にかかる光素子において、
前記第１の側面は、第３半導体層の上面から前記第１半導体層の上面まで形成され、
前記第２電極は、前記第１半導体層の上面に形成されることができる。

以下、本発明の好適な実施の形態について、図面を参照しながら説明する。

図１〜図６は、本発明を適用した光素子の製造工程を説明するための図であり、図７〜図９は、本発明を適用した光素子を模式的に示す図である。図９は、本発明を適用した光素子を模式的に示す平面図である。

本発明を適用した実施の形態の光素子１００は、図９に示すように、発光素子の一例としての面発光型半導体レーザ１４０と、当該面発光型半導体レーザ１４０と並列接続された整流素子１２０とを備える。

図８は、図９における整流素子１２０を構成する半導体層の形状のみを示す図である。図７は、図８のＡ−Ａ線で切断された断面を示す図である。

まず、本発明を適用した実施の形態の光素子１００の製造方法の一例について、図１〜図６を用いて説明する。図１〜図６は、図７に対応している。

（１）まず、ｎ型ＧａＡｓ層からなる半導体基板１０１の表面に、組成を変調させながらエピタキシャル成長させることにより、図１に示すように、半導体多層膜１５０が形成される。ここで、半導体多層膜１５０は例えば、ｎ型Ａｌ_０．９Ｇａ_０．１Ａｓ層とｎ型Ａｌ_０．１５Ｇａ_０．８５Ａｓ層とを交互に積層した４０ペアの第１ミラー１０２、ＧａＡｓウエル層とＡｌ_０．３Ｇａ_０．７Ａｓバリア層からなり、ウエル層が３層で構成される量子井戸構造を含む活性層１０３、ｐ型Ａｌ_０．９Ｇａ_０．１Ａｓ層とｐ型Ａｌ_０．１５Ｇａ_０．８５Ａｓ層とを交互に積層した２５ペアの第２ミラー１０４、ｐ型ＧａＡｓ層からなる第１半導体層１０５、不純物がドーピングされていないＡｌ_０．９Ｇａ_０．１Ａｓ層からなる第２半導体層１１１、およびｎ型ＧａＡｓ層からなる第３半導体層１１２からなる。これらの層を順に半導体基板１０１上に積層させることにより、半導体多層膜１５０が形成される。

第２半導体層１１１は、後述するエッチャントに対するエッチングレートが、エッチャントに対する第１半導体層１０５のエッチングレートよりも大きいものを用いることができる。また第２半導体層１１１は、後述するエッチャントに対するエッチングレートが、エッチャントに対する第３半導体層１１２のエッチングレートよりも大きいものを用いることができる。たとえば第２半導体層１１１は、第１半導体層１０５および第３半導体層１１２のＡｌ組成より大きなＡｌ組成を有するＡｌＧａＡｓ層からなることができる。

エピタキシャル成長を行う際の温度は、成長方法や原料、半導体基板１０１の種類、あるいは形成する半導体多層膜１５０の種類、厚さ、およびキャリア密度によって適宜決定されるが、一般に、４５０℃〜８００℃であるのが好ましい。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。また、エピタキシャル成長させる方法としては、有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ−ＯｒｇａｎｉｃＶａｐｏｒＰｈａｓｅＥｐｉｔａｘｙ）法や、ＭＢＥ法（ＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａｘｙ）法、あるいはＬＰＥ法（ＬｉｑｕｉｄＰｈａｓｅＥｐｉｔａｘｙ）を用いることができる。

なお、第２ミラー１０４を成長させる際に、活性層１０３近傍の少なくとも１層は、後に酸化され、絶縁層となる層に形成される（図７参照）。

（２）次に、第３半導体層１１２および第２半導体層１１１を所定の形状にパターニングする（図２および図３参照）。たとえば図８のＲ１で示す形状に第３半導体層１１２および第２半導体層１１１をパターニングする。

まず、半導体多層膜１５０上にレジスト（図示せず）を塗布した後、リソグラフィ法により該レジストをパターニングすることにより、図２に示すように所定のパターンのレジスト層Ｒ１が形成される。

ついで、レジスト層Ｒ１をマスクとして、例えばドライエッチング法により、第３半導体層１１２および第２半導体層１１１の一部をエッチングする。その後、レジスト層Ｒ１が除去される。

（３）次に、第２半導体層１１１をウェットエッチングする（図４参照）。

第２半導体層１１１は、上述したように、エッチャントに対するエッチングレートが、エッチャントに対する第１半導体層１０５、および第３半導体層１１２のエッチングレートよりも大きいものを用いることができる。すなわち、ウェットエッチングにより、第２半導体層１１１のみがエッチングされて第１半導体層１０５の上面を露出させることができる。

第２半導体層１１１のＡｌ組成は０．９以上であることが好ましい。また第１半導体層１０５、および第３半導体層１１２のＡｌ組成は０．３未満であることが望ましい。本実施の形態では、第１半導体層１０５および第３半導体層１１２は、ＧａＡｓ層からなるため、エッチャントとしては、たとえばアンモニアと過酸化水素と水との混合溶液を用いることができる。たとえばアンモニアと過酸化水素と水との混合比率は、１：１０：１５０程度のものを用いることができるが、特にこの混合比率は限定されず、適宜決定される。

（４）次に、第３半導体層１１２、第２半導体層１１１、第１半導体層１０５、第２ミラー１０４、活性層１０３および第１ミラー１０２の一部を第２の形状にパターニングする（図６参照）。具体的には、まず、第１半導体層１０５の上方にレジスト（図示せず）を塗布した後、リソグラフィ法により該レジストをパターニングすることにより、第２の形状を有するレジスト層Ｒ２が形成される。次いで、レジスト層Ｒ２をマスクとして、例えばドライエッチング法によりエッチングする。その後、レジスト層Ｒ２を除去する。

これにより、第１の形状（Ｒ１）および第２の形状（Ｒ２）に囲まれた整流素子１２０の柱状部１２２と、面発光型半導体レーザ１４０の柱状部１３０とを同時に形成することができる（図９参照）。

パターニングは、第１ミラー１０２から上方に向かって水平面における面積が小さくなるように、すなわち順テーパー状に側面が傾斜するようにエッチングする。このような側面を形成するためには、公知の方法を用いることができるが、たとえば、レジスト層Ｒ２を形成した後に熱処理を施してレジスト層Ｒ２の側面を順テーパー状にし、その後エッチングしてもよい。

ここで第２の形状は、図８のＲ２に示す形状である。即ち、第２の形状は、第１の形状と交差した形状であるため、第１の形状（Ｒ１）における周縁の２箇所の領域を覆う形状である。第１の形状（Ｒ１）における周縁の側面は、第２の形状（Ｒ２）で覆われた領域においては、工程（４）でパターニングされないため、図６の側面１２２ａで示す形状となる。一方、第１の形状（Ｒ１）における周縁は、第２の形状（Ｒ２）で覆われていない領域においては、工程（４）におけるパターニングにより除去される。そのため、第２の形状（Ｒ２）における周縁の側面１２２ｂが露出する（図６および図７参照）。

（５）次に、例えば４００℃程度の水蒸気雰囲気中に、上記工程によって面発光型半導体レーザ１４０の柱状部１３０および整流素子１２０の柱状部１２２が形成された半導体基板１０１を投入することにより、前述の第２ミラー１０４中のＡｌ組成が高い層を側面から酸化して、面発光型半導体レーザ１４０の電流狭窄層（図示せず）および絶縁層１０９（図７参照）が形成される。

（６）次に、半導体基板１０１上の所定の領域に、絶縁層をパターニングして形成する（図示せず）。絶縁層は、窒化シリコンや酸化シリコンなどの無機物質からなってもよいし、ポリイミド樹脂、フッ素系樹脂、アクリル樹脂、エポキシ樹脂などの樹脂からなってもよい。なお、樹脂層は、複数層であってもよいし、単層であってもよい。

（７）次に、第１電極１１３および第２電極１１４が形成される（図７および図９参照）。第１電極１１３および第２電極１１４は、半導体層と接するコンタクト電極と、コンタクト電極同士を接続する配線とを含む。電極形成工程前に、必要に応じて、プラズマ処理等を用いて、それぞれの電極形成位置を洗浄してもよい。

第１電極１１３は、図９に示すように、面発光型半導体レーザ１４０の柱状部１３０の上方から、整流素子１２０の上面をとおってボンディングパッドまで連続して形成される。とくに第１電極１１３は、整流素子１２０上においては、第１の形状の内側の領域を含み、かつ第２の形状と交差する領域に形成することが好ましい。第２電極１１４は、整流素子１２０上においては、第１半導体層１０５上面の第１の形状の外側の領域および第２の形状の内側の領域を含む領域に形成することが好ましい。

また、電極の形成方法は、例えば、スパッタ法または真空蒸着法によって少なくとも１層の導電層を形成し、その後、リフトオフ法によって導電層の一部を除去してもよい。なお、リフトオフ法のかわりに、ドライエッチング法を適用してもよい。第１電極１１３の開口部は、面発光型半導体レーザ１４０の出射面１０８を形成する。さらに、電極形成と同時にアライメントマーク２２０を形成してもよい（図９参照）。

こうして、整流素子１２０を形成し、面発光型半導体レーザ１４０とは逆方向の整流作用を有する向きに並列接続する。これによれば、面発光型半導体レーザ１４０に逆バイアスの電圧が印加されても、整流素子１２０に電流が流れるので、逆バイアスの電圧に対する静電破壊耐圧が著しく向上する。したがって、実装プロセス等における静電破壊を防止して、信頼性の向上を図ることができる。

なお、本実施の形態に係る光素子の製造方法は、上述の光素子の説明から導き出せる内容を含む。

以上の工程により、本実施の形態の光素子１００が得られる。

図７および図８に示すように、整流素子１２０は、互いに異なる形状の側面１２２ａと、側面１２２ｂとを有する。側面１２２ａは、第２半導体層１１１の側面が凸状にエッチングされている。このため、第１電極１１３は、側面１２２ａが凹状に形成され、側面１２２ａの上面で切断されやすい。これにより、たとえば、第１半導体層１０５上において、第２の形状（Ｒ２）の端部に形成されている第２電極１１４の形成位置の誤差により、第２電極１１４と第１電極１１３とが連続した場合でも、第１電極１１３は、側面１１２ａで切断されているため、ショートによりそれぞれの電極が機能しなくなるのを防止することができる。

一方、側面１２２ｂは、図７に示すように傾斜した形状を有する。これにより、第１電極１１３は、側面１２２ｂの上面にも形成されることができるため、切断されるのを防止することができる。したがって図９に示すように、面発光型半導体レーザ１４０とボンディングパッドとの間に整流素子１２０が形成されている場合であっても、整流素子１２０と面発光型半導体レーザ１４０との並列接続を可能とすることができ、信頼性の高い光素子を提供することができる。

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

本実施の形態にかかる光素子の製造工程を示す図。本実施の形態にかかる光素子の製造工程を示す図。本実施の形態にかかる光素子の製造工程を示す図。本実施の形態にかかる光素子の製造工程を示す図。本実施の形態にかかる光素子の製造工程を示す図。本実施の形態にかかる光素子の製造工程を示す図。本実施の形態にかかる光素子を模式的に示す断面図。本実施の形態にかかる整流素子を模式的に示す平面図。本実施の形態にかかる光素子を模式的に示す平面図。

符号の説明

１００光素子、１０１半導体基板、１０２第１ミラー、１０３活性層、１０４第２ミラー、１０５第１半導体層、１１１第２半導体層、１１２第３半導体層、１１３第１電極、１１４第２電極、１２０整流素子、１３０柱状部、１４０面発光型半導体レーザ

Claims

発光素子と、当該発光素子と並列接続された整流素子とを備える光素子の製造方法であって、
（ａ）基板の上方に基板側から配置された、第１半導体層、第２半導体層、および第３半導体層を積層する工程と、
（ｂ）前記第２半導体層の少なくとも一部および前記第３半導体層を第１の形状にパターニングする工程と、
（ｃ）前記第１半導体層および前記第３半導体層の材質より前記第２半導体層の材質に対して選択比の高いエッチャントを用いてウェットエッチングすることにより、前記第２半導体層をエッチングする工程と、
（ｄ）前記第１半導体層、前記第２半導体層、および前記第３半導体層を、前記第１の形状の内側の一部を覆う第２の形状にパターニングする工程と、
を含む、光素子の製造方法。
請求項１において、
前記第２の形状は、前記第１の形状の内側の一部および外側の一部を覆う形状である、光素子の製造方法。
請求項２において、
前記第１の形状は、前記第２の形状と交差している、光素子の製造方法。
請求項１ないし３のいずれかにおいて、
前記工程（ｄ）では、順テーパー状にパターニングする、光素子の製造方法。
請求項１ないし４のいずれかにおいて、
前記第１半導体層は、第１導電型の半導体からなり、
前記第２半導体層は、真性半導体からなり、
前記第３半導体層は、第２導電型の半導体からなり、
前記工程（ａ）では、
基板の上方に基板側から配置された、第２導電型の第１ミラーと、活性層と、第１導電型の第２ミラーと、前記第１半導体層と、前記第２半導体層と、前記第３半導体層とを積層し、
前記工程（ｂ）では、パターニングにより、前記整流素子の柱状部を形成し、
前記工程（ｄ）では、パターニングにより、前記発光素子の柱状部および前記整流素子の柱状部を形成する、光素子の製造方法。
請求項１ないし５のいずれかにおいて、
前記工程（ｄ）の後に、
（ｅ）前記第１の形状の内側の領域を含み、かつ前記第２の形状と交差する領域に、第１電極を形成する工程と、
（ｆ）前記第１の形状の外側の領域および前記第２の形状の内側の領域を含む領域に、第２電極を形成する工程と、
をさらに含み、
前記第１電極と前記第２電極は、前記整流素子を駆動するための電極である、光素子の製造方法。
請求項１ないし６のいずれかにおいて、
前記第２半導体層は、前記第１半導体層および前記第２半導体層より高いＡｌ組成のＡｌＧａＡｓ層を含む、光素子の製造方法。
請求項７において、
前記第１半導体層は、不純物を含むＧａＡｓ層からなり、
前記第２半導体層は、ＡｌＧａＡｓ層からなり、
前記第３半導体層は、不純物を含むＧａＡｓ層からなる、光素子の製造方法。
請求項１ないし８のいずれかにおいて、
前記工程（ｃ）では、
ウェットエッチングにより、前記第２半導体層の側面がエッチングされる、光素子の製造方法。
基板の上方に基板側から第１の層、第２の層、および第３の層を積層する工程と、
前記第２の層の少なくとも一部および前記第３の層を第１の形状にパターニングする工程と、
前記第１の層および前記第３の層の材質より前記第２の層の材質に対して選択比の高いエッチャントを用いてウェットエッチングすることにより、前記第２の層をエッチングする工程と、
前記第１の層、前記第２の層、および前記第３の層を、前記第１の形状の内側の一部および外側の一部を覆う第２の形状にパターニングする工程と、
を含む、パターニング方法。
発光素子と、当該発光素子と並列接続された整流素子とを備える光素子であって、
前記整流素子として機能するための、基板側から配置された第１半導体層、第２半導体層、および第３半導体層を含み、
前記第２半導体層および前記第３半導体層は、凹状に形成されている第１の側面と、下方に向かって水平面が大きくなるように傾斜した第２の側面とを有する、光素子。
請求項１１において、
前記発光素子の出射面の下方に形成された柱状部と、
前記発光素子および前記整流素子を駆動するための第１電極および第２電極と
をさらに含み、
前記第２の側面は、前記第１半導体層から第３半導体層まで連続的に形成され、
前記第１電極は、前記柱状部の上方から前記第２の側面を介して前記第３半導体層の上方に連続的に形成されている、光素子。
請求項１１または１２において、
前記第１の側面は、第３半導体層の上面から前記第１半導体層の上面まで形成され、
前記第２電極は、前記第１半導体層の上面に形成される、光素子。