JP2007150177A - 面発光型半導体レーザ - Google Patents
面発光型半導体レーザ Download PDFInfo
- Publication number
- JP2007150177A JP2007150177A JP2005345648A JP2005345648A JP2007150177A JP 2007150177 A JP2007150177 A JP 2007150177A JP 2005345648 A JP2005345648 A JP 2005345648A JP 2005345648 A JP2005345648 A JP 2005345648A JP 2007150177 A JP2007150177 A JP 2007150177A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mirror
- electrode
- semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】面発光型半導体レーザにおいて、静電破壊を防止して、コスト低減を図ることにある。
【解決手段】本発明にかかる面発光型半導体レーザ100は、基板101と、前記基板の上方に形成された第1ミラー102と、前記1ミラーの上方に形成された活性層103と、前記活性層の上方に形成された第2ミラー104と、を有する発光素子部160と、前記基板の上方に形成され、前記第1ミラー、前記活性層、および前記第2ミラーと共通の層からなる支持部163と、前記支持部の上方に形成された半導体層116、117、118と、を有する整流素子部170と、を含み、前記発光素子部が発光する光の設計波長をλ、当該光に対する前記半導体層の屈折率をnとした場合に、前記半導体層の膜厚は、λ/4nの奇数倍である。
【選択図】図2
【解決手段】本発明にかかる面発光型半導体レーザ100は、基板101と、前記基板の上方に形成された第1ミラー102と、前記1ミラーの上方に形成された活性層103と、前記活性層の上方に形成された第2ミラー104と、を有する発光素子部160と、前記基板の上方に形成され、前記第1ミラー、前記活性層、および前記第2ミラーと共通の層からなる支持部163と、前記支持部の上方に形成された半導体層116、117、118と、を有する整流素子部170と、を含み、前記発光素子部が発光する光の設計波長をλ、当該光に対する前記半導体層の屈折率をnとした場合に、前記半導体層の膜厚は、λ/4nの奇数倍である。
【選択図】図2
Description
本発明は、面発光型半導体レーザに関する。
面発光型半導体レーザは、従来の端面発光型半導体レーザに比べて素子の体積が小さいため、素子自体の静電破壊耐圧が低い。このため、実装プロセスにおいて、機械又は作業者から加えられた静電気によって素子がダメージを受けることがある。特に、面発光型半導体レーザなどの面発光型装置は、順バイアスの電圧にはある程度の耐性を有するが、逆バイアスの電圧には耐性が低く、逆バイアスの電圧が印加されることによって素子が破壊されることがある。通常、実装プロセスでは、静電気を除去するためにさまざまな対策が施されるが、それらの対策には限界がある。
特開2004−6548号公報
本発明の目的は、面発光型半導体レーザにおいて、静電破壊を防止して、かつコスト低減を図ることにある。
本発明にかかる面発光型半導体レーザは、
基板と、
前記基板の上方に形成された第1ミラーと、前記1ミラーの上方に形成された活性層と、前記活性層の上方に形成された第2ミラーと、を有する発光素子部と、
前記基板の上方に形成され、前記第1ミラー、前記活性層、および前記第2ミラーと共通の層からなる支持部と、前記支持部の上方に形成された半導体層と、を有する整流素子部と、を含み、
前記発光素子部が発光する光の設計波長をλ、当該光に対する前記半導体層の屈折率をnとした場合に、前記半導体層の膜厚は、λ/4nの奇数倍である。
基板と、
前記基板の上方に形成された第1ミラーと、前記1ミラーの上方に形成された活性層と、前記活性層の上方に形成された第2ミラーと、を有する発光素子部と、
前記基板の上方に形成され、前記第1ミラー、前記活性層、および前記第2ミラーと共通の層からなる支持部と、前記支持部の上方に形成された半導体層と、を有する整流素子部と、を含み、
前記発光素子部が発光する光の設計波長をλ、当該光に対する前記半導体層の屈折率をnとした場合に、前記半導体層の膜厚は、λ/4nの奇数倍である。
本発明にかかる面発光型半導体レーザにおいて、
前記第1ミラーおよび第2ミラーは、半導体多層膜を含む分布ブラッグ反射型ミラーからなり、
前記半導体多層膜に含まれる各膜の膜厚は、λ/4nの奇数倍であってもよい。
前記第1ミラーおよび第2ミラーは、半導体多層膜を含む分布ブラッグ反射型ミラーからなり、
前記半導体多層膜に含まれる各膜の膜厚は、λ/4nの奇数倍であってもよい。
このように半導体多層膜に含まれる各膜の膜厚を、λ/4nの奇数倍にすることによって、成膜後にフォトルミネッセンス検査を行い、整流素子部を構成するための半導体層が設計通りに成膜されているか否かを判断することができる。
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
1.光素子の構造
図1は、本発明を適用した実施の形態に係る面発光型半導体レーザ100を模式的に示す断面図である。本実施の形態にかかる面発光型半導体レーザ100は、図1に示すように、整流素子部170と、発光素子部160と、発光素子部160と整流素子部170とを並列接続するための第1接続電極141および第2接続電極142と、を含む。発光素子部160および整流素子部170は、同一基板(半導体基板101)上に形成されている。
図1は、本発明を適用した実施の形態に係る面発光型半導体レーザ100を模式的に示す断面図である。本実施の形態にかかる面発光型半導体レーザ100は、図1に示すように、整流素子部170と、発光素子部160と、発光素子部160と整流素子部170とを並列接続するための第1接続電極141および第2接続電極142と、を含む。発光素子部160および整流素子部170は、同一基板(半導体基板101)上に形成されている。
以下、発光素子部160、整流素子部170、および全体の構成について説明する。
1.1.発光素子部
発光素子部160は、垂直共振器を有する。また、この発光素子部160は、柱状の半導体堆積体(以下「柱状部」とする)162を含むことができる。
発光素子部160は、垂直共振器を有する。また、この発光素子部160は、柱状の半導体堆積体(以下「柱状部」とする)162を含むことができる。
発光素子部160は、第1ミラー102と、活性層103と、第2ミラー104と、コンタクト層106とを有する。第1ミラーとしては、例えば、n型Al0.9Ga0.1As層とn型Al0.15Ga0.85As層とを交互に積層した40ペアの分布ブラッグ反射型ミラー(DBR)を用いることができる。活性層103としては、GaAsウエル層とAl0.3Ga0.7Asバリア層からなり、ウエル層が3層で構成される量子井戸構造を適用することができる。第2ミラー104としては、p型Al0.9Ga0.1As層とp型Al0.15Ga0.85As層とを交互に積層した25ペアの分布反射型多層膜ミラーを用いることができる。コンタクト層106としては、たとえばp型GaAs層を用いることができる。なお、上述した各層の組成および層数はこれに限定されるわけではない。
第2ミラー104は、たとえば炭素(C)がドーピングされることによりp型にされ、第1ミラー102は、たとえばケイ素(Si)がドーピングされることによりn型にされている。したがって、p型の第2ミラー104、不純物がドーピングされていない活性層103、およびn型の第1ミラー102により、pinダイオードが形成される。
さらに、第2ミラー104を構成する層のうち活性層103に近い領域に、AlGaAs層を側面から酸化することにより得られる電流狭窄層105が形成されている。この電流狭窄層105は、柱状部162の周縁に沿ったリング状の平面形状を有することができる。
また、発光素子部160は、さらにp型の第4電極121とn型の第5電極122とを有する。第4電極121は、コンタクト層106上に設けられている。第4電極121は、たとえばリング状に形成され、開口部は、レーザ光の出射面108として機能する。第5電極122は、第1ミラー102上、かつ第2接続電極142の下に柱状部162を取り囲むように設けられている。この第4電極121および第5電極122は、発光素子部160を駆動するために使用される。
1.2.整流素子部
整流素子部は、整流作用を有するpn接合ダイオードやショットキー障壁ダイオードなどの接合ダイオードからなることができる。
整流素子部は、整流作用を有するpn接合ダイオードやショットキー障壁ダイオードなどの接合ダイオードからなることができる。
整流素子部170は、半導体基板101側から順に配置された第1半導体層116と、第2半導体層117と、第3半導体層118と、第1電極131aと、第2電極131bと、第3電極132とを有する。
ここで整流素子部170は、の支持部163上面に形成される。支持部163は、図2に示すように、第1ミラー102、第5半導体層113、および第4半導体層114、によって構成される。なお、支持部163は、酸化層115を含んでもよい。酸化層115は、上述した発光素子部160の電流狭窄層105を形成する際に同時に形成されたものである。
第1半導体層116と、第2半導体層117と、第3半導体層118とを合わせた膜厚tは、以下のように示される。
t=mλ/4n
(λは発光素子部160が発光する光の設計波長、nは当該光に対する半導体層の屈折率、mは奇数とする。)この膜厚tについては、後で詳細に説明する。
t=mλ/4n
(λは発光素子部160が発光する光の設計波長、nは当該光に対する半導体層の屈折率、mは奇数とする。)この膜厚tについては、後で詳細に説明する。
第2半導体層117および第3半導体層118は、図2に示すように、第1半導体層116の一部の領域に形成される。第1電極131aおよび第2電極131bは、第1半導体層116上における第2半導体層117および第3半導体層118が形成されていない領域に形成される。第1電極131aは、第1半導体層116上の一方の端部に形成され、第2電極131bは、他方の端部に形成される。第3電極132は、第3半導体層118上に形成される。
第1半導体層116は、上述したコンタクト層106と同一組成からなる。第2半導体層117としては、たとえば不純物がドーピングされていないGaAs層を用いることができる。第3半導体層118としては、たとえばn型GaAs層を用いることができる。
また、整流素子部170は、上述した第2ミラー104と同一組成からなる第4半導体層114を含んでもよい。即ち、第4半導体層114が接合ダイオードの一部として機能してもよい。
また整流素子部170は、活性層103と同一の組成を有する第5半導体層113、および第1ミラー102の上方に形成されている。このように、発光素子部160を形成するための層の上方に整流素子部170を形成することによって、整流素子部170と発光素子部160とをモノリシックに形成することが可能となる。
第1電極131aと第2電極131bは、同一の機能を有する電極であり、互いに離れた位置に形成されている。また第1半導体層116は、平面視において、第1電極131aと第2電極131bとを結ぶ仮想線上の領域の少なくとも一部を含まない領域に形成されている。即ち、第1半導体層116は屈曲しており、第1電極131aと第2電極131bは、第1半導体層116上において反対側の端部に形成されている。
1.3.全体の構成
上述したように、発光素子部160と整流素子部170は並列接続されている。即ち、発光素子部160の第4電極121と、整流素子部170の第3電極132とが第1接続電極141によって電気的に接続され、発光素子部160の第5電極122と、整流素子部170の第1電極131aおよび第2電極131bとが第2接続電極142によって電気的に接続されている。
上述したように、発光素子部160と整流素子部170は並列接続されている。即ち、発光素子部160の第4電極121と、整流素子部170の第3電極132とが第1接続電極141によって電気的に接続され、発光素子部160の第5電極122と、整流素子部170の第1電極131aおよび第2電極131bとが第2接続電極142によって電気的に接続されている。
また面発光型半導体レーザ100において、発光素子部160の柱状部162と整流素子部170の柱状部174との間に絶縁層の一例としての樹脂層143が形成されている。かかる樹脂層143は、図2に示すように、第3電極132側から第4電極121側にかけて下方に傾斜した面を有する。
これにより、第1接続電極141が第4電極121と第3電極132との間に形成された段差を樹脂層143が被覆するため、第1接続電極141が直接的に複数の段差を乗り越えることによって断線することを防止することができる。
また面発光型半導体レーザ100において、第1電極131aおよび第2電極131bと第5電極122との間に絶縁層の一例としての樹脂層144が形成されている。かかる樹脂層144は、図2に示すように、第1電極131aおよび第2電極131b側から第5電極122側にかけて下方に傾斜した面を有する。
これにより、第2接続電極142が第5電極122と第1電極131aおよび第2電極131bとの間に形成された段差を樹脂層144が被覆するため、第2接続電極142が直接的に複数の段差を乗り越えることによって断線することを防止することができる。
2.光素子の製造方法
本発明を適用した実施の形態の面発光型半導体レーザ100の製造方法の一例について、図3〜図10を用いて説明する。図3〜図10は、面発光型半導体レーザ100の製造工程を示す図であり、図2に対応している。
本発明を適用した実施の形態の面発光型半導体レーザ100の製造方法の一例について、図3〜図10を用いて説明する。図3〜図10は、面発光型半導体レーザ100の製造工程を示す図であり、図2に対応している。
(1)まず、n型GaAs層からなる半導体基板101の表面に、組成を変調させながらエピタキシャル成長させることにより、図3に示すように、半導体多層膜が形成される。ここで、半導体多層膜は、例えば、n型Al0.9Ga0.1As層とn型Al0.15Ga0.85As層とを交互に積層した40ペアの第1ミラー102a、GaAsウエル層とAl0.3Ga0.7Asバリア層からなり、ウエル層が3層で構成される量子井戸構造を含む活性層103a、p型Al0.9Ga0.1As層とp型Al0.15Ga0.85As層とを交互に積層した25ペアの第2ミラー104a、p型GaAs層からなる第1半導体層106a、不純物がドーピングされていないGaAs層からなる第2半導体層107a、およびn型GaAs層からなる第3半導体層108aからなる。これらの層を順に半導体基板101上に積層させることにより、図3に示すように半導体多層膜が形成される。
エピタキシャル成長を行う際の温度は、成長方法や原料、半導体基板101の種類、あるいは形成する半導体多層膜の種類、厚さ、およびキャリア密度によって適宜決定されるが、一般に、450℃〜800℃であるのが好ましい。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。また、エピタキシャル成長させる方法としては、有機金属気相成長(MOVPE:Metal−Organic Vapor Phase Epitaxy)法や、MBE法(Molecular Beam Epitaxy)法、あるいはLPE法(Liquid Phase Epitaxy)を用いることができる。
なお、第2ミラー104aを成長させる際に、活性層103a近傍の少なくとも1層は、後に酸化され、絶縁層(電流狭窄層105および酸化層115)となる層に形成される(図8参照)。
ここで第1ミラー102aおよび第2ミラー104aを構成するn型またはp型のAl0.9Ga0.1As層またはAl0.15Ga0.85As層の膜厚は、mλ/4nであることが好ましい(λは発光素子部160が発光する光の設計波長、nは当該光に対する各層の屈折率、mは奇数とする)。
第1半導体層106a、第2半導体層107a、および第3半導体層108aの膜厚についても同様に、mλ/4nであることが好ましい(λは発光素子部160が発光する光の設計波長、nは当該光に対する各層の屈折率、mは奇数とする)。本実施の形態において、第1半導体層106a、第2半導体層107a、および第3半導体層108aは、いずれもGaAs層であるため、それぞれの屈折率はほぼ同一であり、第1半導体層106aと、第2半導体層107aと、第3半導体層108aとを合わせた膜厚がmλ/4nであればよい。第1半導体層106aと、第2半導体層107aと、第3半導体層108aの屈折率が異なる場合には、各層の膜厚がmλ/4nであることが好ましい。
エピタキシャル成長により半導体多層膜を形成した後、フォトルミネッセンス検査を行ってフォトルミネッセンススペクトルを得ることにより、半導体多層膜が所望の膜厚で形成されているか否かを判断することができる。フォトルミネッセンス検査は、図3に示すような装置を用いて行われる。光源部10から光11を半導体多層膜の表面に照射し、前記半導体多層膜の表面から放出されたフォトン(光エネルギー)13を受光部12で受け取り、受け取ったフォトン13の強度と波長からフォトルミネッセンススペクトルを得る。フォトルミネッセンスとは、光の吸収によってキャリアが励起され、励起されたキャリアの再結合による光放射をいう。
フォトルミネッセンス検査を行う際には、半導体多層膜を構成するそれぞれの膜の膜厚がmλ/4nであることが好ましい(λは発光素子部160が発光する光の設計波長、nは当該光に対する各層の屈折率、mは奇数とする)。
半導体多層膜を構成するそれぞれの膜の膜厚がmλ/4nである場合には、特有のフォトルミネッセンススペクトルを得ることができる。よって、それぞれの膜の膜厚がmλ/4nである半導体多層膜を形成し、特有のフォトルミネッセンススペクトルの基準値を予め得ておき、この基準値と、実際に得たフォトルミネッセンススペクトルとを比較することによって、半導体多層膜を構成するそれぞれの膜の膜厚がmλ/4nであるか否かを判断することができる。具体的には、実際に得たフォトルミネッセンススペクトルと基準値の差が所定値以内である場合や、スペクトル形状が類似する場合には、半導体多層膜を構成するそれぞれの膜の膜厚がmλ/4nであると判断する。
(2)次に、第3半導体層108aおよび第2半導体層107aを所定の形状にパターニングして、第3半導体層118及び第2半導体層117を形成する(図4および図5参照)。
まず、半導体多層膜上にレジスト(図示せず)を塗布した後、リソグラフィ法により該レジストをパターニングすることにより、図4に示すように所定のパターンのレジスト層R1が形成される。
ついで、レジスト層R1をマスクとして、例えばドライエッチング法により、第3半導体層108aおよび第2半導体層107aの一部をエッチングする。その後、レジスト層R1が除去される。
(3)次に、第3半導体層118、第2半導体層117、第1半導体層106a、第2ミラー104a、活性層103a、および第1ミラー102aの一部を所定の形状にパターニングする(図6および図7参照)。具体的には、まず、第1半導体層105の上方にレジスト(図示せず)を塗布した後、リソグラフィ法により該レジストをパターニングすることにより、第2の形状を有するレジスト層R2が形成される。次いで、レジスト層R2をマスクとして、例えばドライエッチング法によりエッチングする。その後、レジスト層R2を除去する。
これにより、整流素子部170の柱状部172と、発光素子部160の柱状部162とを同時に形成することができる。
(4)次に、例えば400℃程度の水蒸気雰囲気中に、上記工程によって発光素子部160の柱状部162および整流素子部170の柱状部172が形成された半導体基板101を投入することにより、前述の第2ミラー104中のAl組成が高い層を側面から酸化して、発光素子部160の電流狭窄層105(図8参照)が形成される。
(5)次に、半導体基板101上の所定の領域に、樹脂層143、144を形成する(図9参照)。樹脂層143、144は、窒化シリコンや酸化シリコンなどの無機物質からなってもよいし、ポリイミド樹脂、フッ素系樹脂、アクリル樹脂、エポキシ樹脂などの樹脂からなってもよい。なお、樹脂層は、複数層であってもよいし、単層であってもよい。
(6)次に、第1電極131a、第2電極131b、第3電極132、第4電極121、および第5電極122が形成される(図10参照)。
まず、電極形成工程前に、必要に応じて、プラズマ処理等を用いて、それぞれの電極形成位置を洗浄してもよい。
第1電極131aと第2電極131bは、同一の材料を用いて形成される。第4電極121と第1電極131aおよび第2電極131bは、p型の電極材料からなり、たとえば白金(Pt)と金(Au)の積層膜からなることができる。第5電極122および第3電極132は、n型の電極材料からなり、たとえば金とゲルマニウムの合金(AuGe)とニッケル(Ni)と金(Au)との積層膜からなることができる。また、電極の形成方法は、例えば、スパッタ法または真空蒸着法によって少なくとも1層の導電層を形成し、その後、リフトオフ法によって導電層の一部を除去してもよい。なお、リフトオフ法のかわりに、ドライエッチング法を適用してもよい。第4電極121の開口部は、発光素子部160の出射面108を形成する。さらに、電極形成と同時にアライメントマーク220を形成してもよい(図1参照)。
(7)次に、第1接続電極141および第2接続電極142が形成される(図1および図2参照)。
第1接続電極141および第2接続電極142は、たとえば金(Au)を用いて形成することができる。電極の形成方法としては、上述した形成方法と同様のものを用いることができる。
こうして、整流素子部170と、発光素子部160とを含む面発光型半導体レーザ100を形成することができる。これによれば、発光素子部160に逆バイアスの電圧が印加されても、整流素子部170に電流が流れるので、逆バイアスの電圧に対する静電破壊耐圧が著しく向上する。したがって、実装プロセス等における静電破壊を防止して、信頼性の向上を図ることができる。
また、上述したように、第1ミラー102aや第2ミラー104aだけでなく、第1半導体層106a、第2半導体層107a、および第3半導体層108aについても膜厚をmλ/4nにすることにより、特有のフォトルミネッセンススペクトルを得ることができる。これにより、第1半導体層106a、第2半導体層107a、および第3半導体層108aが所望の膜厚(mλ/4n)に形成されているか否かを判断することができる。したがって、第1半導体層106a、第2半導体層107a、および第3半導体層108aが所望の膜厚(mλ/4n)に形成されているか否かに基づいて、整流素子部170が設計通りに作製されているか否かを判断することができる。このように、製造プロセスの初期段階で整流素子部170が設計通りに作製されているか否かを判断することによって、実装後の静電破壊耐圧試験を省略する等によって製造コストおよび時間を削減することができる。
本発明は、上述した実施の形態に限定されるものではない。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
100 面発光型半導体レーザ、101 半導体基板、102 第1ミラー、103 活性層、104 第2ミラー、105 電流狭窄層、106 コンタクト層、108 出射面、116 第1半導体層、117 第2半導体層、118 第3半導体層、121 第4電極、122 第5電極、131a 第1電極、131b 第2電極、132 第3電極、141 第1接続電極、142 第2接続電極、143、144 樹脂層、160 発光素子部、162 柱状部、170 整流素子部、172 柱状部
Claims (2)
- 基板と、
前記基板の上方に形成された第1ミラーと、前記1ミラーの上方に形成された活性層と、前記活性層の上方に形成された第2ミラーと、を有する発光素子部と、
前記基板の上方に形成され、前記第1ミラー、前記活性層、および前記第2ミラーと共通の層からなる支持部と、前記支持部の上方に形成された半導体層と、を有する整流素子部と、を含み、
前記発光素子部が発光する光の設計波長をλ、当該光に対する前記半導体層の屈折率をnとした場合に、前記半導体層の膜厚は、λ/4nの奇数倍である、面発光型半導体レーザ。 - 請求項1において、
前記第1ミラーおよび第2ミラーは、半導体多層膜を含む分布ブラッグ反射型ミラーからなり、
前記半導体多層膜に含まれる各膜の膜厚は、λ/4nの奇数倍である、面発光型半導体レーザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005345648A JP2007150177A (ja) | 2005-11-30 | 2005-11-30 | 面発光型半導体レーザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005345648A JP2007150177A (ja) | 2005-11-30 | 2005-11-30 | 面発光型半導体レーザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007150177A true JP2007150177A (ja) | 2007-06-14 |
Family
ID=38211176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005345648A Withdrawn JP2007150177A (ja) | 2005-11-30 | 2005-11-30 | 面発光型半導体レーザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007150177A (ja) |
-
2005
- 2005-11-30 JP JP2005345648A patent/JP2007150177A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3840276B2 (ja) | 発光装置 | |
US6730936B2 (en) | Light-emitting diode array | |
US8891569B2 (en) | VCSEL array with increased efficiency | |
JP5447794B2 (ja) | 発光装置 | |
US20220393433A1 (en) | Surface emission laser, surface emission laser array, electronic equipment, and surface emission laser manufacturing method | |
JP2011029339A (ja) | 半導体素子およびその製造方法 | |
JP2010263109A5 (ja) | ||
JP2006066846A (ja) | 面発光型装置及びその製造方法 | |
JP4470819B2 (ja) | 光素子 | |
US8194714B2 (en) | Light emitting and receiving device | |
JP4019284B2 (ja) | 面発光型装置及びその製造方法 | |
JP2019033210A (ja) | 面発光レーザ | |
JP4857937B2 (ja) | 光素子の製造方法 | |
JP2007305959A (ja) | 光素子およびその製造方法 | |
JP2006066845A (ja) | 面発光型ウエハ及びその製造方法、並びに面発光型ウエハのバーンイン方法 | |
JP4548329B2 (ja) | 面発光型半導体レーザ | |
JP2007150177A (ja) | 面発光型半導体レーザ | |
JP2008004670A (ja) | 電極構造及び光半導体素子 | |
JP2008042165A (ja) | 面発光型半導体レーザおよびその製造方法 | |
JP4449756B2 (ja) | 光素子 | |
JP2006190762A (ja) | 半導体レーザ | |
JP4977992B2 (ja) | 半導体発光装置およびその製造方法 | |
JP2007317687A (ja) | 光素子ウェハ、並びに、光素子チップおよびその製造方法 | |
JP2006339487A (ja) | 光素子の製造方法およびパターニング方法 | |
KR100428253B1 (ko) | 표면 방출형 반도체 레이저 어레이 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090203 |