JP4857937B2 - 光素子の製造方法 - Google Patents

光素子の製造方法 Download PDF

Info

Publication number
JP4857937B2
JP4857937B2 JP2006167231A JP2006167231A JP4857937B2 JP 4857937 B2 JP4857937 B2 JP 4857937B2 JP 2006167231 A JP2006167231 A JP 2006167231A JP 2006167231 A JP2006167231 A JP 2006167231A JP 4857937 B2 JP4857937 B2 JP 4857937B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
electrode
optical element
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006167231A
Other languages
English (en)
Other versions
JP2007150237A (ja
Inventor
倫郁 名川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006167231A priority Critical patent/JP4857937B2/ja
Priority to US11/537,092 priority patent/US7433378B2/en
Publication of JP2007150237A publication Critical patent/JP2007150237A/ja
Application granted granted Critical
Publication of JP4857937B2 publication Critical patent/JP4857937B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/06825—Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H01S5/18313—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation by oxidizing at least one of the DBR layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2213—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on polyimide or resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H01S5/3432—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs the whole junction comprising only (AI)GaAs

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、レーザ光を射出する光素子の製造方法に関する。
レーザ光を射出する光素子の一種として面発光型半導体レーザが知られている。この面発光型半導体レーザは、基板の表面に対して直交する方向に共振器が形成されており、当該共振器の上面からレーザ光を射出する。このような面発光型半導体レーザは、従来の端面発光型半導体レーザに比べて、素子の体積が小さいために素子自体の静電破壊耐圧が低く、特に逆バイアス電圧に対する耐圧が低いという問題がある。このため、実装プロセスにおいて、機械または作業者から加えられる静電気によって素子に静電破壊を引き起こす恐れがある。この問題を解決するために、例えば、米国特許公報６１８５２４０には、面発光型半導体レーザと、当該面発光型半導体レーザに逆バイアス電圧が印加された場合にのみ電流を流す整流ダイオードとを並列接続して基板上に形成する技術が開示されている。
図１６（ａ）は、このように面発光型半導体レーザと整流ダイオードとからなる光素子の模式的な断面構造例である。この図に示すように、基板３０上に第１のｎ型半導体層３１（ｎ型半導体からなる分布反射型多層膜ミラー）が形成され、当該第１のｎ型半導体層３１上にはｉ型半導体層３２及び第１の電極３３が形成されている。ｉ型半導体層３２上には柱状の第１のｐ型半導体層３４及び第２のｐ型半導体層３５（ｐ型半導体からなる分布反射型多層膜ミラー）が離間して形成され、また、これら第１のｐ型半導体層３４及び第２のｐ型半導体層３５の側面を覆うように絶縁層３６が形成されている。第２のｐ型半導体層３５上には第２のｎ型半導体層３７及び第２の電極３８が形成されている。第１のｐ型半導体層３４、その側面を覆う絶縁層３６及び第２のｎ型半導体層３７上には開口部３４ａを形成するように第３の電極３９が形成されており、これにより第１のｐ型半導体層３４と第２のｎ型半導体層３７とは導通接続されている。さらに、第４の電極４０により第１の電極３３と第２の電極３８とは導通接続されている。
第１のｎ型半導体層３１、ｉ型半導体層３２及び第１のｐ型半導体層３４は、面発光型半導体レーザＶを構成しており、開口部３４ａからレーザ光が射出される。また、第２のｐ型半導体層３５及び第２のｎ型半導体層３７は、整流ダイオードＥを構成している。すなわち、この光素子は、図１６（ｂ）に示すように、面発光型半導体レーザＶと整流ダイオードＥとが並列接続されており、面発光型半導体レーザＶに逆バイアス電圧が印加された場合にのみ整流ダイオードＥに電流が流れる構造となっている。
米国特許第６１８５２４０号公報
このように、面発光型半導体レーザＶ及び整流ダイオードＥは、離間して配置された柱状構造で形成されるため、各柱状部の側面を絶縁層３６で覆うことで、各電極を形成する際の段差を極力抑えるようにしている。
ところで、絶縁層３６の材料としてはポリイミド等の樹脂材料が一般的に用いられるが、このような樹脂材料と半導体材料との熱膨張係数は大きく異なっている。より具体的には、熱が加えられた場合、絶縁層３６は半導体材料である柱状部より収縮量が大きい。
従って、光素子の製造工程において加熱工程がある場合、または製品として完成した光素子の使用中において温度上昇が生じた場合、絶縁層３６が各柱状部から剥離し、絶縁層３６と各柱状部との界面において各電極が断線してしまう恐れがある。このような温度上昇に伴う電極の断線は、製造工程における歩留まりの低下を招き、また、製品としての信頼性の低下を招くことになる。
本発明は、上述する問題点に鑑みてなされたものであり、面発光型半導体レーザ及び整流ダイオードから構成される光素子において、温度上昇に伴う電極の断線による歩留まり及び信頼性の低下を防止することを目的とする。
上述した課題を解決するために、本発明の光素子の製造方法は、基板表面に直交する方向にレーザ光を射出する面発光型半導体レーザと、当該面発光型半導体レーザと並列接続され、面発光型半導体レーザの逆バイアス電圧に対して整流作用を有する整流素子とを同一基板上に備える光素子の製造方法において、前記基板上に前記面発光型半導体レーザ及び前記整流素子を構成する複数の半導体層を形成する工程と、前記半導体層をエッチングすることにより、前記面発光型半導体レーザの少なくとも一部を含む第１柱状部を形成する工程と、前記半導体層をエッチングすることにより、前記整流素子の少なくとも一部を含む第２柱状部を形成する工程と、前記第１柱状部の側面及び上面の一部を覆い、且つ前記第２柱状部の側面及び上面の全周を覆う絶縁層を形成する工程と、を有し、前記絶縁層を形成する工程は、前記第１柱状部及び前記第２柱状部を覆うように前記絶縁層の材料を塗布する工程と、前記絶縁層の材料をプリベークする工程と、前記プリベーク後の前記絶縁層の材料をパターニングする工程と、ウエットエッチングを行うことで、前記絶縁層の材料のパターニングに利用したレジスト層、及びパターニング後の前記絶縁層の材料の表層部を除去する工程と、を含むことを特徴とする。
また、光素子は、基板表面に直交する方向にレーザ光を射出する面発光型半導体レーザと、当該面発光型半導体レーザと並列接続され、面発光型半導体レーザの逆バイアス電圧に対して整流作用を有する整流素子とを同一基板上に備える光素子において、前記面発光型半導体レーザの少なくとも一部を含む第１柱状部の側面及び上面の一部を覆う第１絶縁層と、前記整流素子の少なくとも一部を含む第２柱状部の側面及び上面の全周を覆う第２絶縁層とを備えることを特徴とする。この発明によれば、面発光型半導体レーザの少なくとも一部を含む第１柱状部の側面及び上面の一部が第１絶縁層により覆われており、整流素子の少なくとも一部を含む第２柱状部の側面及び上面の全周が第２絶縁層により覆われている。このため、温度上昇に伴う第１柱状部からの第１絶縁層の剥離及び第２柱状部からの第２絶縁層の剥離が防止され、これら絶縁層上に設けられる電極の断線を防止することができる。すなわち、温度上昇に伴う電極の断線による歩留まり及び信頼性の低下を防止することができる。
ここで、第２絶縁層が第２柱状部の上面の全周を覆うことで、製造工程などにおいて第
２絶縁層が伸張、収縮しても、第２絶縁層の伸縮による負荷が第２柱状部と第２絶縁層と
に均等にかかる。このため、第２絶縁層と第２柱状部との接着強度が維持される。そして
、第２絶縁層の伸縮時において第２絶縁層に対して局所的に負荷がかかることによって第
２絶縁層が剥離することを防止するために、第２柱状部と第２絶縁層との間で均等に負荷
が加わるように光素子を設計する必要がなくなる。したがって、面発光型半導体レーザの
静電破壊を抑制でき、光素子の設計の自由度が向上する。
ここで、本発明の光素子は、前記第１絶縁層が、前記第１柱状部の上面外周を全周に亘って覆っていることが望ましい。
或いは、本発明の光素子は、前記第１絶縁層上には、前記第１柱状部の上面に接合して前記面発光型半導体レーザと電気的に接続された第１電極が形成されており、前記第１絶縁層は、少なくとも前記第１電極の下方の部分が前記第１柱状部の上面を覆っていることを特徴としている。
この発明によると、第１柱状部の上面に接合して面発光型半導体レーザと電気的に接続される第１電極の下方に位置する第１絶縁層が少なくとも第１柱状部の上面を覆っているため、少なくとも第１電極の下方において第１柱状部からの第１絶縁層の剥離が防止されて第１電極の断線をなくすことができる。
ここで、本発明の光素子は、前記第１絶縁層が、前記第１柱状部の上面を、その外周の端部から中心に向かって少なくとも１μｍ覆っていることが望ましい。
或いは、本発明の光素子は、前記第２絶縁層上には、前記第２柱状部の上面に接合して前記整流素子と電気的に接続された第２電極が形成されており、前記第２絶縁層は、少なくとも前記第２電極の下方の部分が前記第２柱状部の上面を覆っていることを特徴としている。
この発明によると、第２柱状部の上面に接合して受光素子と電気的に接続される第２電極の下方に位置する第２絶縁層が少なくとも第２柱状部の上面を覆っているため、少なくとも第２電極の下方において第２柱状部からの第２絶縁層の剥離が防止されて第２電極の断線をなくすことができる。
また、本発明の光素子は、前記第２絶縁層が、前記第２柱状部の上面を、その外周の端部から中心に向かって少なくとも１μｍ覆っていることが望ましい。
上記課題を解決するために、本発明の光素子の製造方法は、基板表面に直交する方向にレーザ光を射出する面発光型半導体レーザと、当該面発光型半導体レーザと並列接続され、面発光型半導体レーザの逆バイアス電圧に対して整流作用を有する整流素子とを同一基板上に備える光素子光素子の製造方法において、前記基板上に前記面発光型半導体レーザ及び前記整流素子を構成する複数の半導体層を形成する工程と、前記半導体層をエッチングすることにより、前記面発光型半導体レーザの少なくとも一部を含む第１柱状部を形成する工程と、前記半導体層をエッチングすることにより、前記整流素子の少なくとも一部を含む第２柱状部を形成する工程と、前記第１柱状部の側面及び上面の一部を覆うように第１絶縁層を形成する工程と、前記第２柱状部の側面及び上面の全周を覆うように第２絶縁層を形成する工程とを有することを特徴とする。
この発明によると、面発光型半導体レーザの少なくとも一部を含む第１柱状部の側面及び上面の一部を覆うように第１絶縁層が形成され、整流素子の少なくとも一部を含む第２柱状部の側面及び上面の全周を覆うように２絶縁層が形成される。このため、温度上昇に伴う第１柱状部からの第１絶縁層の剥離及び第２柱状部からの第２絶縁層の剥離が防止され、これら絶縁層上に設けられる電極の断線を防止することができる。すなわち、温度上昇に伴う電極の断線による歩留まり及び信頼性の低下を防止することができる。
また、上記整流素子は、非常に薄い半導体層から構成されているため、従来では、整流素子の上面に設けられた電極が整流素子の側面（つまり半導体層）に近づくことにより、リーク電流が発生するという問題があった。本発明によれば、整流素子の少なくとも一部を含む第２柱状部の側面及び上面の全周が第２絶縁層により覆われているため、半導体層から離れた位置に電極を形成することができ、リーク電流の発生を防止することができる。
ここで、第２絶縁層が第２柱状部の上面の全周を覆うことで、製造工程などにおいて第２絶縁層が伸張、収縮しても、第２絶縁層の伸縮による負荷が第２柱状部と第２絶縁層とに均等にかかる。このため、第２絶縁層と第２柱状部との接着強度が維持される。そして、第２絶縁層の伸縮時において第２絶縁層に対して局所的に負荷がかかることによって第２絶縁層が剥離することを防止するために、第２柱状部と第２絶縁層との間で均等に負荷が加わるように光素子を設計する必要がなくなる。したがって、面発光型半導体レーザの静電破壊を抑制でき、光素子の設計の自由度が向上する。
以下、図面を参照して本発明の実施形態について説明する。なお、本実施形態は、面発光型半導体レーザと静電気対策用の整流ダイオードとから構成される光素子に関するものである。なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではなく、本発明の範囲内で任意に変更可能である。また、以下の説明で参照する各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
〔光素子の構成〕
まず、図１及び図２を参照して本発明の一実施形態による光素子の構成について説明する。図１は本発明の一実施形態による光素子を模式的に示す平面図であり、図２は本発明の一実施形態による光素子を模式的に示す断面図である。なお、図２は、図１中のＡ−Ａ線に沿う断面図である。図２に示す通り、本実施形態の光素子Ｄは、面発光型半導体レーザＶと整流ダイオードＥとを含んで構成される。
面発光型半導体レーザＶ及び整流ダイオードＥは、例えばｎ型ＧａＡｓ基板等の半導体基板である基板１上に形成されている。基板１上には、例えば、ｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの分布反射型多層膜ミラー（以下、第１ミラー層という）２が形成され、当該第１ミラー層２上にＧａＡｓウェル層とＡｌ０．３Ｇａ０．７Ａｓバリア層からなり、ウェル層が３層で構成される量子井戸構造を含む活性層３と第１電極１５が形成されている。
上記活性層３上にｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの分布反射型多層膜ミラー（以下、第２ミラー層という）４と、当該第２ミラー層４から離間した位置に同一材料からなる第２ミラー層５とが形成されている。また、第２ミラー層４、５を構成する層のうち活性層３に近い領域に、ＡｌＧａＡｓ層を側面から酸化することにより得られる電流狭窄層６、７が形成されている。さらに、第２ミラー層４上には、ｐ型ＧａＡｓからなるコンタクト層８が形成され、同様に第２ミラー層５上にはｐ型ＧａＡｓからなるコンタクト層９が形成されている。
上記コンタクト層８及び第２ミラー層４は、円柱形状（第１柱状部２０）をしており、コンタクト層８上には当該第１柱状部２０と同心円状にリング形状の第２電極１２が形成されている。この第２電極１２の中心部がレーザ光の射出面である開口部８ａとなる。すなわち、第１ミラー層２、活性層３、第２ミラー層４、コンタクト層８によって面発光型半導体レーザＶが構成されている。面発光型半導体レーザＶをなす第１ミラー層２は、例えばケイ素（Ｓｉ）がドーピングされることによりｎ型にされており、第２ミラー層４及びコンタクト層８は、例えば炭素（Ｃ）がドーピングされることによりｐ型にされている。従って、ｐ型のコンタクト層８及び第２ミラー層４、不純物がドーピングされていない活性層３、ｎ型の第１ミラー層２により、ｐｉｎダイオードが形成される。
一方、コンタクト層９上には、真性半導体からなるｉ型半導体層１０と第３電極１３が形成されている。ｉ型半導体層１０上には、ｎ型ＧａＡｓからなるｎ型半導体層１１が形成され、当該ｎ型半導体層１１上には第４電極１４が形成されている。コンタクト層９及び第２ミラー層５は、図１に示すような左右対称の「く」の字形の平面形状を有し、その上面に形成されるｎ型半導体層１１及びｉ型半導体層１０は略楕円形の平面形状を有している。
これらｎ型半導体層１１、ｉ型半導体層１０、コンタクト層９及び第２ミラー層５は第２柱状部２１を形成しており、この内、コンタクト層９、ｉ型半導体層１０、ｎ型半導体層１１はｐｉｎダイオード、つまり整流ダイオードＥを構成している。
また、第１柱状部２０及び第２柱状部２１の周囲を取り囲むように、活性層３、第１ミラー層２及びコンタクト層９上に、例えばポリイミド樹脂からなる絶縁層（第１絶縁層、第２絶縁層）１６が形成されている。
この絶縁層１６上には、第２電極１２と第４電極１４とを導通接続するように、第５電極１７が形成され、また、第３電極１３と第１電極１５とを導通接続するように第６電極１８が形成されている。なお、図１及び図２において、符号１４ａは、第４電極１４と第５電極１７とのコンタクト部を示し、符号１３ａは、第３電極１３と第６電極１８とのコンタクト部を示している。このように、面発光型半導体レーザＶと整流ダイオードＥとが並列接続されており、面発光型半導体レーザＶに静電気によって逆バイアス電圧が印加された場合にのみ整流ダイオードＥに電流が流れる構造となっている。
上述したように、絶縁層１６を各電極の辺縁部を覆うように形成することで、温度上昇に伴うポリイミド樹脂の収縮を抑えることができ、その結果、絶縁層１６上に形成される電極の断線を防止することが可能である。すなわち、製造工程における歩留まりの低下を防止し、製品としての信頼性の低下を防止することが可能となる。
具体的に、絶縁層１６は、各電極の上面を、その外周の端部から中心に向かって少なくとも１μｍ以上覆っていることが望ましい。しかしながら、第２電極１２の上面に絶縁層１６をどの程度覆うかは、開口部８ａの面積、第２電極１２と第５電極１７との接触面積等を考慮して決定する必要がある。また、第４電極１４の上面に絶縁層１６をどの程度覆うかは、第４電極１４と第５電極１７との接触面積を考慮し、第３電極１３の上面に絶縁層１６をどの程度覆うかは、第３電極１３と第６電極１８との接触面積を考慮し、第１電極１５の上面に絶縁層１６をどの程度覆うかは、第１電極１５と第６電極１８との接触面積を考慮して決定する必要がある。
また、従来では、整流ダイオードＥ側の第３電極１３と第４電極１４とは導通接続する必要がないため、コンタクト層９上の絶縁層１６を設けていなかった。この場合、ｎ型半導体層１１及びｉ型半導体層１０は非常に薄いため、第４電極１４とコンタクト層９との間にリーク電流が生じる恐れがあった。しかしながら、本実施形態では、ｎ型半導体層１１及びｉ型半導体層１０の周辺も取り囲むように絶縁層１６を形成することで、上記のようなリーク電流の発生を防止することができる。
そして、絶縁層１６が第２柱状部２１の上面の全周を覆っているため、絶縁層１６が収縮しても、これによる負荷が第２柱状部２１に対して均等に加わって絶縁層１６と第２柱状部２１との接着が維持される。このため、面発光型半導体レーザＶの静電破壊が抑制できる。したがって、絶縁層１６の収縮時に第２柱状部２１と絶縁層１６との間で均等に負荷が加わるように光素子Ｄを設計する必要がなくなり、光素子Ｄの設計の自由度が向上する。
なお、本実施形態では、第１柱状部２０（つまり面発光型半導体レーザＶ）の平面形状を円形とし、第２柱状部２１（つまり整流ダイオードＥ）の平面形状をくの字形としたが、これらの形状は任意の形状をとることができる。
〔光素子の動作〕
次に、本実施形態の光素子Ｄの一般的な動作について説明する。尚、下記の光素子１０の駆動方法は一例であり、本発明の範囲内で種々の変更が可能である。まず、第５電極１７と第１電極１５とを不図示の電源に接続して第２ミラー層４、活性層３、第１ミラー層２で構成されるｐｉｎダイオードに順方向の電圧を印加すると、面発光型半導体レーザＶの活性層３において、電子と正孔との再結合が生じ、再結合による発光が生じる。そこで生じた光が第２ミラー層４と第１ミラー層２との間を往復する間に誘導放出が起こって光の強度が増幅される。光利得が光損失を上まわると、レーザ発振が起こり、開口部８ａからレーザ光が射出される。
上記のように、面発光型半導体レーザＶ側のｐｉｎダイオードに順方向の電圧を印加する場合、コンタクト層９、ｉ型半導体層１０、ｎ型半導体層１１で構成されるｐｉｎダイオード（整流ダイオードＥ）には、逆バイアス電圧が加わることになるため電流は流れない。しかしながら、静電気によって面発光型半導体レーザＶ側のｐｉｎダイオードに逆バイアス電圧が印加された場合、すなわち整流ダイオードＥに順方向の電圧が印加された場合、整流ダイオードＥを介して電流が流れることになり、静電気による面発光型半導体レーザＶの破壊を防止することができる。
〔光素子の製造方法〕
次に、以上説明した光素子Ｄの製造方法について説明する。図３〜図１１は、本発明の一実施形態による光素子Ｄの製造工程を模式的に示す断面図である。尚、これらの図は図２に示す断面図に対応している。
まず、図３に示すように、ｎ型ＧａＡｓ層からなる基板１上に、組成を変調させながらエピタキシャル成長させることにより第１ミラー層２、活性層３、第２ミラー層４、コンタクト層８、ｉ型半導体層１０及びｎ型半導体層１１を形成する。なお、第２ミラー層４を成長させるときに、活性層３近傍の少なくとも一層を、ＡｌＡｓ層またはＡｌ組成が０．９５以上のＡｌＧａＡｓ層に形成する。この層は後に酸化され、電流狭窄層６，７として機能する。また、コンタクト層８を設けることによって、第２電極１２及び第３電極１３とのオーミック接合を形成しやすくする。
なお、第１ミラー層２は、ｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの分布反射型多層膜ミラーからなり、活性層３は、ＧａＡｓウェル層の３層で構成される量子井戸構造を含むＡｌ０．３Ｇａ０．７Ａｓバリア層からなり、また、第２ミラー層４は、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの分布反射型多層膜ミラーからなる。
エピタキシャル成長を行う際の温度は、成長方法や原料、基板１の種類、形成する半導体層の種類、厚さ、キャリア密度等によって適宜決定されるが、一般的に４５０℃〜８００℃であることが好ましい。また、エピタキシャル成長を行う際の所要時間も温度と同様に適宜決定される。エピタキシャル成長法としては、有機金属気相成長法、ＭＢＥ（Molecular Beam Epitaxy）法、またはＬＰＥ(Liquid Phase Epitaxy)法等を用いることができる。
次に、ｉ型半導体層１０及びｎ型半導体層１１のパターニングを行う。具体的には、図４に示すように、ｎ型半導体層１１上にレジストを塗布し、当該レジストをパターニングすることによって所定パターンのレジスト層Ｒ１を形成する。その後、レジスト層Ｒ１をマスクとしてエッチング（例えば、ドライエッチングまたはウエットエッチング）することによって所定パターンのｉ型半導体層１０及びｎ型半導体層１１を形成する。
続いて、第２ミラー層４及びコンタクト層８のパターニングを行う。具体的には、上記と同様に、図５に示すように、所定パターンのレジスト層Ｒ２を形成し、その後、レジスト層Ｒ２をマスクとしてエッチングすることによって、第１柱状部２０（面発光型半導体レーザＶ）の第２ミラー層４及びコンタクト層８を形成し、また、第２柱状部２１（整流ダイオードＥ）の第２ミラー層５及びコンタクト層９を形成する。さらに、図６に示すように、レジスト層Ｒ３を形成し、当該レジスト層Ｒ３をマスクとして活性層３をエッチングして、第１ミラー層２の表面の一部を露出させる。なお、上述したパターニングの順序は、これに限定されない。
そして、図７に示すように、例えば、４００℃程度の水蒸気雰囲気中に、各層が形成された基板１を配置し、上述した第２ミラー層４、５において、活性層３近傍の少なくとも一層を、ＡｌＡｓ層またはＡｌ組成が０．９５以上のＡｌＧａＡｓ層に形成した層の側面から酸化を行い、電流狭窄層６、７を形成する。さらに、フォトリソグラフィ法により所定パターンの第１電極１５、第２電極１２、第３電極１３、第４電極１４を形成する。
次に、ポリイミド樹脂からなる絶縁層１６を形成する。具体的には、まず、図８に示すように、第１柱状部２０、第２柱状部２１の周囲や基板１上に形成された各層の上面に、絶縁層１６を例えばスピンコート法等によって塗布する。このスピンコート法に代えて、ディッピング法、スプレーコート法、液滴吐出法（例えばインクジェット法）等の公知技術を適用しても良い。
また、ウエットエッチング工程（溶解除去工程）を適用して、絶縁層１６をパターニングしても良い。ウエットエッチング工程は、フォトリソグラフィ技術のウエット現像工程であっても良い。本実施形態では、感光性を有する絶縁層１６をフォトリソグラフィ技術を用いて露光及び現像を行う。なお、ウエットエッチング工程前に、絶縁層１６を例えば８０〜１００℃程度にプリベークして、絶縁層１６中の溶媒を飛ばしても良い。こうすることで、ウエットエッチング時の溶解速度を均一にすることができる。また、後述するように、絶縁層１６上にレジスト層Ｒ４を設け、それらを同時に露光及び現像する場合には、上記プリベークによって、絶縁層１６の溶解速度をレジスト層Ｒ４よりも遅らせることができる。
さて、図８に示すように、絶縁層１６上に感光性レジストであるレジスト層Ｒ４を形成する。このレジスト層Ｒ４としては、光エネルギーの照射部分の溶解性が増加するポジ型を使用しても良い。
そして、図９に示すように、第１柱状部２０の上面、第４電極１４の上面、第３電極１３の上面、第１電極１５の上面の中央部を開口させるようにマスクＭを配置し、当該マスクＭを介してレジスト層Ｒ４に光エネルギーを照射することによって、レジスト層Ｒ４及び絶縁層１６を一括して露光及び現像を行い、絶縁層１６のパターニングを行う。このようなパターニングを複数回行うことによって、それぞれに最適な露光及び現像時間を確保することができ、パターニング形状の最適化を図ることができる。このようにして、図１０に示すように、第１柱状部２０の上面、第４電極１４の上面、第３電極１３の上面、第１電極１５の上面の中央部を露出させることができ、また、レジスト層Ｒ４及び絶縁層１６は、上記各上面の辺縁部に覆いかぶさるように形成される。
次に、レジストＲ４の除去を行う。その際、レジストシンナー等を用いて、レジスト層Ｒ４を溶解除去（ウエットエッチング）しても良い。この場合、レジスト層Ｒ４とプリベーク済みの絶縁層１６との溶解速度が異なることを利用して、レジスト層Ｒ４を全て除去し、絶縁層１６の表層部を除去する。このようにすることで、図１１に示すように、レジスト層Ｒ４除去後の絶縁層１６の表面を滑らかな曲面にすることができる。詳細には、例えば、第１柱状部２０（第２電極１２）上面の辺縁部から中央部に向かって絶縁層１６の厚みが小さくなり、後述する第５電極１７及び第６電極１８の断線を効果的に防止することができる。その後、絶縁層１６を３５０℃程度で加熱して硬化させる。
そして、上記のように形成した絶縁層１６上に、第５電極１７及び第６電極１８を形成する（図１，２参照）。これらの電極形成前に、必要に応じてプラズマ処理等を用いて、各電極形成位置の洗浄を行っても良い。また、電極の形成方法は、例えば、真空蒸着法によって、少なくとも１層の導電層を形成し、その後リフトオフ法によって導電層の一部を除去しても良い。なお、リフトオフ法に代えてドライエッチング法を用いても良い。
以上のような製造方法によって、図１及び２に示すような面発光型半導体レーザＶ及び整流ダイオードＥからなる光素子Ｄを製造することができ、さらに、第１柱状部２０の上面の辺縁部の上方を覆うように、つまり第２電極１２の辺縁部を覆うように、また、同様に、第２柱状部２１の第４電極１４、第３電極１３、第１電極１５の辺縁部を覆うように絶縁層１６が形成されているので、当該絶縁層１６の収縮による第５電極１７及び第６電極１８の断線を防止することができる。そして、絶縁層１６が第２柱状部２１の上面の全周を覆っているため、上述と同様に光素子Ｄの設計の自由度が向上する。
なお、光素子の構造は上記実施形態の構造に限らず、例えば図１２に示す構造であってもよい。図１２は本発明を適用可能な他の光素子を模式的に示す断面図である。
この光素子では、図１２に示すように、第１電極１５、第２電極１２、第３電極１３及び第４電極１４のそれぞれの辺縁部が、絶縁層１６上に形成されている。
このように、第２電極１２の辺縁部が絶縁層１６上に形成されていることで、第２電極１２とコンタクト層８との間にリーク電流の経路が形成されることを防止できる。また、第３電極１３及び第４電極１４の辺縁部が絶縁層１６上に形成されていることで、第２電極１２と同様に、第３電極１３とコンタクト層９との間や第４電極１４とｉ型半導体層１０との間にリーク電流の経路が形成されることを防止できる。
このような構成においても、絶縁層１６の収縮時の負荷が第２柱状部２１に対して均等に加わり、絶縁層１６と第２柱状部２１との接着が維持されて面発光型半導体レーザＶの静電破壊が抑制できる。したがって、光素子Ｄの設計の自由度が向上する。
次に、以上説明した光素子の製造方法について説明する。図１３〜図１５は、光素子の製造工程を模式的に示す断面図である。
まず、上述した実施形態と同様に、基板１上に第１ミラー層２、活性層３、第２ミラー層４、コンタクト層８、ｉ型半導体層１０及びｎ型半導体層１１を形成し、これをパターニングした後、図１３に示すように、電流狭窄層６、７を形成する。
続いて、図１４に示すように、上述した実施形態と同様に、絶縁層１６を形成する。そして、上記のように形成した絶縁層１６上に、図１５に示すように、フォトリソグラフィ法により所定パターンの第１電極１５、第２電極１２、第３電極１３及び第４電極１４を形成する。さらに、第５電極１７及び第６電極１８を形成する（図１２参照）。
このような製造方法によっても、上述と同様に光素子の設計の自由度が向上する。
本発明の一実施形態における光素子の平面図である。 図１の光素子の断面図である。 図１の光素子の製造方法の第１説明図である。 同じく、光素子の製造方法の第２説明図である。 同じく、光素子の製造方法の第３説明図である。 同じく、光素子の製造方法の第４説明図である。 同じく、光素子の製造方法の第５説明図である。 同じく、光素子の製造方法の第６説明図である。 同じく、光素子の製造方法の第７説明図である。 同じく、光素子の製造方法の第８説明図である。 同じく、光素子の製造方法の第９説明図である。 本発明を適用可能な、光素子の断面図である。 図１２の光素子の製造方法の第１説明図である。 同じく、光素子の製造方法の第２説明図である。 同じく、光素子の製造方法の第３説明図である。 従来の光素子の断面図である。
符号の説明
Ｄ…光素子、Ｖ…面発光型半導体レーザ、Ｅ…整流ダイオード、１…基板、２…第１ミラー層、３…活性層、４，５…第２ミラー層、６，７…電流狭窄層、８，９…コンタクト層、１０…ｉ型半導体層、１１…ｎ型半導体層、１６…絶縁層（第１絶縁層、第２絶縁層）、１５…第１電極、１２…第２電極、１３…第３電極、１４…第４電極、１７…第５電極、１８…第６電極、２０…第１柱状部、２１…第２柱状部

Claims (1)

  1. 基板表面に直交する方向にレーザ光を射出する面発光型半導体レーザと、当該面発光型半導体レーザと並列接続され、面発光型半導体レーザの逆バイアス電圧に対して整流作用を有する整流素子とを同一基板上に備える光素子の製造方法において、
    前記基板上に前記面発光型半導体レーザ及び前記整流素子を構成する複数の半導体層を形成する工程と、
    前記半導体層をエッチングすることにより、前記面発光型半導体レーザの少なくとも一部を含む第１柱状部を形成する工程と、
    前記半導体層をエッチングすることにより、前記整流素子の少なくとも一部を含む第２柱状部を形成する工程と、
    前記第１柱状部の側面及び上面の一部を覆い、且つ前記第２柱状部の側面及び上面の全周を覆う絶縁層を形成する工程と、を有し、
    前記絶縁層を形成する工程は、
    前記第１柱状部及び前記第２柱状部を覆うように前記絶縁層の材料を塗布する工程と、
    前記絶縁層の材料をプリベークする工程と、
    前記プリベーク後の前記絶縁層の材料をパターニングする工程と、
    ウエットエッチングを行うことで、前記絶縁層の材料のパターニングに利用したレジスト層、及びパターニング後の前記絶縁層の材料の表層部を除去する工程と、を含むことを特徴とする光素子の製造方法。
JP2006167231A 2005-10-26 2006-06-16 光素子の製造方法 Expired - Fee Related JP4857937B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006167231A JP4857937B2 (ja) 2005-10-26 2006-06-16 光素子の製造方法
US11/537,092 US7433378B2 (en) 2005-10-26 2006-09-29 Optical element and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005311200 2005-10-26
JP2005311200 2005-10-26
JP2006167231A JP4857937B2 (ja) 2005-10-26 2006-06-16 光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2007150237A JP2007150237A (ja) 2007-06-14
JP4857937B2 true JP4857937B2 (ja) 2012-01-18

Family

ID=37985347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006167231A Expired - Fee Related JP4857937B2 (ja) 2005-10-26 2006-06-16 光素子の製造方法

Country Status (2)

Country Link
US (1) US7433378B2 (ja)
JP (1) JP4857937B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0489150A (ja) * 1990-07-31 1992-03-23 Nisshin Steel Co Ltd 金網の製造方法および金網
WO2013176202A1 (ja) * 2012-05-25 2013-11-28 株式会社村田製作所 垂直共振面発光レーザ素子、垂直共振面発光レーザアレイ素子
JP2015103638A (ja) 2013-11-25 2015-06-04 セイコーエプソン株式会社 発光装置および画像表示装置
JP6140101B2 (ja) * 2014-04-25 2017-05-31 ウシオオプトセミコンダクター株式会社 半導体光装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181570A (ja) * 1983-03-31 1984-10-16 Oki Electric Ind Co Ltd 発光装置
JP2699383B2 (ja) * 1988-03-04 1998-01-19 オムロン株式会社 半導体発光素子並びにその素子を用いる距離センサおよび光電センサ
JP2790631B2 (ja) * 1988-07-01 1998-08-27 日本板硝子株式会社 自己走査形発光素子アレイ
JP3787202B2 (ja) * 1997-01-10 2006-06-21 ローム株式会社 半導体発光素子
US6185240B1 (en) * 1998-01-30 2001-02-06 Motorola, Inc. Semiconductor laser having electro-static discharge protection
DE19945134C2 (de) * 1999-09-21 2003-08-14 Osram Opto Semiconductors Gmbh Lichtemittierendes Halbleiterbauelement hoher ESD-Festigkeit und Verfahren zu seiner Herstellung
JP2001210869A (ja) * 2000-01-26 2001-08-03 Kyocera Corp 発光素子アレイおよびその製造方法
JP4012716B2 (ja) * 2001-10-29 2007-11-21 京セラ株式会社 Ｌｅｄアレイおよびその製造方法
JP4507489B2 (ja) * 2002-12-16 2010-07-21 富士ゼロックス株式会社 面発光型半導体レーザ及びその製造方法
WO2005055379A1 (de) * 2003-11-28 2005-06-16 Osram Opto Semiconductors Gmbh Lichtemittierendes halbleiterbauelement mit einer schutzdiode
JP2005311089A (ja) * 2004-04-22 2005-11-04 Fuji Xerox Co Ltd 垂直共振器型面発光半導体レーザ装置
JP4747516B2 (ja) * 2004-06-08 2011-08-17 富士ゼロックス株式会社 垂直共振器型面発光半導体レーザ装置
JP4232034B2 (ja) * 2004-07-01 2009-03-04 セイコーエプソン株式会社 面発光型半導体レーザの製造方法
US7450620B2 (en) * 2005-10-27 2008-11-11 Seiko Epson Corporation Electrode structure and optical semiconductor element

Also Published As

Publication number Publication date
JP2007150237A (ja) 2007-06-14
US20070091963A1 (en) 2007-04-26
US7433378B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
JP4581848B2 (ja) 光素子
JP4058635B2 (ja) 面発光型半導体レーザおよびその製造方法
KR100756762B1 (ko) 광 소자 및 그 제조 방법
KR100734454B1 (ko) 광 소자 및 그 제조 방법
JP4857937B2 (ja) 光素子の製造方法
US20050083981A1 (en) Surface-emitting type semiconductor laser and method for manufacturing the same
JP4470819B2 (ja) 光素子
JP4412237B2 (ja) 光素子及びその製造方法
JP4867495B2 (ja) 電極構造及び光半導体素子
JP4924796B2 (ja) 半導体レーザおよび光素子の製造方法
US7450620B2 (en) Electrode structure and optical semiconductor element
US6660550B2 (en) Surface emission type semiconductor light-emitting device and method of manufacturing the same
US20060280218A1 (en) Surface-emitting type semiconductor laser
JP2006324582A (ja) 面発光型半導体レーザおよびその製造方法
JP2007129010A (ja) 面発光型半導体レーザ及びその製造方法
JP2007129012A (ja) 光半導体素子
JP2022043575A (ja) 面発光半導体レーザ
JP4431889B2 (ja) 面発光型半導体レーザ
JP4363394B2 (ja) 面発光型半導体レーザ用の電極構造及び面発光型半導体レーザ
JP2007129011A (ja) 光半導体素子
JP2007311616A (ja) 面発光レーザおよびその製造方法
JP2007311617A (ja) 半導体装置およびその製造方法
JP4449756B2 (ja) 光素子
JP2005251852A (ja) 垂直共振器型面発光レーザ
JP2006339487A (ja) 光素子の製造方法およびパターニング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110204

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111017

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees