JP2008004670A - 電極構造及び光半導体素子 - Google Patents

電極構造及び光半導体素子 Download PDF

Info

Publication number
JP2008004670A
JP2008004670A JP2006171150A JP2006171150A JP2008004670A JP 2008004670 A JP2008004670 A JP 2008004670A JP 2006171150 A JP2006171150 A JP 2006171150A JP 2006171150 A JP2006171150 A JP 2006171150A JP 2008004670 A JP2008004670 A JP 2008004670A
Authority
JP
Japan
Prior art keywords
electrode
layer
insulating layer
columnar structure
inclined portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006171150A
Other languages
English (en)
Other versions
JP4867495B2 (ja
Inventor
Junji Sato
淳史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006171150A priority Critical patent/JP4867495B2/ja
Priority to US11/550,824 priority patent/US7450620B2/en
Publication of JP2008004670A publication Critical patent/JP2008004670A/ja
Application granted granted Critical
Publication of JP4867495B2 publication Critical patent/JP4867495B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】リング状電極上に形成される引出電極の断線による歩留まりの低下を抑制した電極構造及び光半導体素子を提供すること。
【解決手段】上面がｐ型を示すコンタクト層５Ａと、上面がｎ型を示すｎ型半導体層１４と、コンタクト層５Ａの上面の辺縁の少なくとも一部及びｎ型半導体層１４の上面の辺縁の少なくとも一部を覆うと共に、コンタクト層５Ａの上面に向かうにしたがって下降する傾斜部２５ａが形成された絶縁層２１と、一端がコンタクト層５Ａ上に形成されると共に、他端が傾斜部２５ａ上に形成された電極１１と、ｎ型半導体層１４上に形成されると共に、両端が絶縁層２１上に形成された電極１６と、コンタクト層５Ａに電圧を印加するためのパッド部３１ａと、電極１１、１６と絶縁層２１上に形成されて電極１６を介して電極１１とパッド部３１ａとを接続する配線３１とを備える。
【選択図】図３

Description

本発明は、電極構造及び光半導体素子に関する。
レーザ光を射出する光素子の一種として、面発光型半導体レーザが知られている。この面発光型半導体レーザは、基板の表面に対して直交する方向に柱状のレーザ共振器が形成されており、このレーザ共振器の上面からレーザ光を射出する。ここで、このような面発光型半導体レーザでは、基板の表面に設けた柱状のレーザ共振器の周囲をポリイミドなどの絶縁材料で被覆して平坦化している（例えば、特許文献１参照）。
ここで、図面を用いて面発光型半導体レーザの構造を説明する。図１５（ａ）に示すように、半導体基板１０１の上面には柱状のレーザ共振器１０２が形成されている。
そして、絶縁層１０３は、例えばポリイミド樹脂などの絶縁材料で構成されており、レーザ共振器１０２の周囲と上面の辺縁とを覆うように設けられている。すなわち、絶縁層１０３は、レーザ共振器１０２の辺縁近傍の領域において、緩やかな斜面部１０３ａを有するほぼ丘陵形状となっており、レーザ共振器１０２から離間するにしたがって緩やかな傾斜を伴って平坦化されている。
また、これらレーザ共振器１０２の上面及び絶縁層１０３上に、リング状電極１０４が形成されている。このリング状電極１０４の端部は、絶縁層１０３の斜面部１０３ａ（レーザ共振器１０２から見て反対側の斜面）の途中まで形成されている。なお、リング状電極１０４は、レーザ共振器１０２の上面と接触しており、導通している。
また、レーザ共振器１０２の上面から出射されたレーザ光は、リング状電極１０４の中央に形成された開口１０４ａを通って外部に射出される。開口１０４ａ近傍のリング状電極１０４の厚さが厚いほど、外部に出射するレーザ光のモードへ影響を与えることから、リング状電極１０４は薄くする必要がある。一方、リング状電極１０４における電気抵抗を低減してレーザ共振器に効率よく電流を注入することを目的としてリング状電極１０４は厚くする必要があり、その代わりとして、リング状電極１０４及び絶縁層１０３上には、厚肉の引出電極１０５が形成されている。そして、この引出電極１０５が、リング状電極１０４とレーザ共振器１０２への駆動信号を印加するためのパッド電極（図示略）とを接続している。
ここで、リング状電極１０４及び引出電極１０５を形成する際には、まず、リング状電極１０４を適当な膜厚と面積で形成した後に、開口部を避けるようにして引出電極を形成する方法が採用されている。また、リング状電極や引出電極は、それぞれ所定の開口形状を有するレジスト層上に金属膜を蒸着法によって形成し、レジストと共に不要な金属膜をリフトオフ法によって除去することで形成されている。
特開２００４−２８８９７１号公報
ところで、このような光半導体素子においても、以下のような課題が残されている。すなわち、リング状電極の端部を絶縁層のうちレーザ共振器から離間する側の斜面の途中までリフトオフ法によって形成した場合、リング状電極の一端に金属膜のバリが発生し、引出電極を形成する際に引出電極がリング状電極の一端と重なる位置で断線するという問題がある（図１５（ｂ）参照）。これは、リング状電極の一端がバリによって逆テーパ形状を有することとなり、引出電極を形成する際にこの逆テーパ形状部分がマスクとして機能することにより断線不良になることによると考えられる。そのため、このような引出電極の断線は、製造工程における歩留まりの低下を招くことになる。
本発明は、上述する問題点に鑑みてなされたものであり、リング状電極上に形成される引出電極の断線による歩留まりの低下を抑制した電極構造及び光半導体素子を提供することを目的とする。
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明にかかる電極構造は、上面が第１導電型を示す第１導体層と、上面が前記第１導電型と異なる第２導電型を示す第２導体層と、前記第１導体層の上面の辺縁の少なくとも一部及び前記第２導体層の上面の辺縁の少なくとも一部を覆うと共に、前記第１導体層の上面に向かうにしたがって下降する傾斜部が形成された絶縁層と、一端が前記第１導体層上に形成されると共に、他端が前記傾斜部上に形成された第１電極と、前記第２導体層上に形成されると共に、周縁端が前記絶縁層上に形成された第２電極と、前記第１導体層に電圧を印加するための端子電極と、前記第１及び第２電極と前記絶縁層上に形成されて前記第２電極を介して前記第１電極と前記端子電極とを接続する第３電極とを備えることを特徴とする。
この発明では、第１電極の一端が逆テーパ形状となることを防止するため、第１電極上に形成される第３電極の断線を回避することができる。
すなわち、第１導体層の上面に向かうにしたがって下降する傾斜部上に第１電極の一端が形成されることにより、この一端部が順テーパ形状となる。これにより、例えば第１電極をリフトオフ法によって形成した場合において、第１電極を形成する金属材料のバリの発生を抑制することができる。したがって、第１電極上に形成される第３電極の断線が回避される。そして、電極構造の形成工程における歩留まりの低下を抑制することができる。
ここで、第１導体層と端子電極とが第２電極を介して接続されており、第２導体層の上面が第１導体層の上面と異なる導電型を示している。また、第１電極の導電型は、第１導体層の導電型である第１導電型となっている。もし、第１導体層と端子電極とを第１電極によって接続すると共に、第１電極によって第１導体層の上面と第２導体層の上面とを接続すると、第２導体層の上面が第１導電型とは異なる第２導電型を示していることから、第１電極と第２導体層の上面との間で拡散が発生して導体層の機能の思わぬ低下を招く場合がある。そのため、第１電極を第２導体層の上面に直接接続することは困難である。これにより、第１導体層の上面と端子電極とを第２導体層の上面を介して導通させる場合には、導電型を示さない第３電極によって接続する必要がある。そこで、本発明によれば、このような場合における第３電極の断線を有効に防止できる。
また、本発明にかかる電極構造は、前記絶縁層に、前記第２導体層の上面に向かうにしたがって下降する他の傾斜部が形成され、前記第２電極の周縁端が、前記他の傾斜部上に形成されていることが好ましい。
この発明では、上述と同様に、第２電極の周縁端が逆テーパ形状となることを防止して第２電極上に形成される第３電極の断線を回避できる。そして、電極構造の形成工程における歩留まりの低下をより確実に抑制することができる。
また、本発明にかかる電極構造は、上面が第１導電型を示す第１柱状構造物と、上面が前記第１導電型と異なる第２導電型を示す第２柱状構造物と、前記第１柱状構造物の上面の辺縁の少なくとも一部及び前記第２柱状構造物の上面の辺縁の少なくとも一部を覆うと共に、前記第１柱状構造物の上面に向かうにしたがって下降する傾斜部が形成された絶縁層と、一端が前記第１柱状構造物の上面に形成されると共に、他端が前記傾斜部上に形成された第１電極と、前記第２柱状構造物の上面に形成されると共に、周縁端が前記絶縁層上に形成された第２電極と、前記第１柱状構造物に電圧を印加するための端子電極と、前記第１及び第２電極と前記絶縁層との上に形成されて前記第１電極と前記端子電極とを前記第２電極を介して接続する第３電極とを備えることを特徴とする。
この発明では、上述と同様に、第１電極の一端が逆テーパ形状となることを防止して第１電極上に形成される第３電極の断線を回避できる。そして、電極構造の形成工程における歩留まりの低下を抑制できる。
ここで、上述と同様に、第１柱状構造物の上面と端子電極とを第１電極によって接続すると共に、第１電極によって第１柱状構造物の上面と第２柱状構造物の上面とを接続すると、第１電極と第２柱状構造物の上面との間で拡散が発生して柱状構造物の機能の思わぬ劣化を招く場合がある。そのため、第１電極を第２柱状構造物の上面に直接接続することは困難である。これにより、第１柱状構造物の上面と端子電極とを第２柱状構造物の上面を介して導通させる場合には、導電型を示さない第３電極によって接続する必要がある。そこで、本発明によれば、このような場合における第３電極の断線を有効に防止できる。
また、本発明にかかる電極構造は、前記絶縁層に、前記第２柱状構造物の上面に向かうにしたがって下降する他の傾斜部が形成され、前記第２電極の周縁端が、前記他の傾斜部上に形成されていることが好ましい。
この発明では、上述と同様に、第２電極の周縁端が逆テーパ形状となることを防止して第２電極上に形成される第３電極の断線を回避できる。そして、電極構造の形成工程における歩留まりの低下をより確実に抑制することができる。
また、本発明にかかる光半導体素子は、上面が第１導電型を示す第１柱状構造物を有するレーザ共振器と、上面が第２導電型を示す第２柱状構造物を有する付加素子と、前記第１柱状構造物の上面の辺縁の少なくとも一部及び前記第２柱状構造物の上面の辺縁部の少なくとも一部を覆うと共に、前記第１柱状構造物の上面に向かうにしたがって下降する傾斜部が形成された絶縁層と、一端が前記第１柱状構造物の上面に形成されると共に、他端が前記傾斜部上に形成された第１電極と、前記第２柱状構造物の上面に形成されると共に、周縁端が前記絶縁層上に形成された第２電極と、前記レーザ共振器に電圧を印加するための端子電極と、前記第１及び第２電極と前記絶縁層との上に形成されて前記第１電極と前記端子電極とを前記第２電極を介して接続する第３電極とを備えることを特徴とする。
この発明では、上述と同様に、第１電極の一端が逆テーパ形状となることを防止して第１電極上に形成される第３電極の断線を回避できる。そして、光半導体素子の製造工程における歩留まりの低下を抑制できる。
ここで、上述と同様に、レーザ共振器の上面と端子電極とを第１電極によって接続すると共に、第１電極によってレーザ共振器の上面と付加素子の上面とを接続すると、第１電極と付加素子の上面との間で拡散が発生して付加素子の劣化を招く場合がある。そのため、第１電極を付加素子の上面に直接接続することは困難である。これにより、レーザ共振器の上面と端子電極とを付加素子の上面を介して導通させる場合には、導電型を示さない第３電極によって接続する必要がある。そこで、本発明によれば、このような場合における第３電極の断線を有効に防止できる。
また、本発明にかかる光半導体素子は、前記絶縁層に、前記第２柱状構造物の上面に向かうにしたがって下降する他の傾斜部が形成され、前記第２電極の周縁端が、前記他の傾斜部上に形成されていることが好ましい。
この発明では、上述と同様に、第２電極の周縁端が逆テーパ形状となることを防止して第２電極上に形成される第３電極の断線を回避できる。そして、光半導体素子の製造工程における歩留まりの低下をより確実に抑制できる。
また、本発明にかかる光半導体素子は、前記付加素子が、前記レーザ共振器の逆バイアス電圧に対して整流作用を有する整流素子であり、前記レーザ共振器に対して並列に接続されていることとしてもよい。
この発明では、端子電極とレーザ共振器との間に整流素子をレーザ共振器と並列になるように接続することによって、逆バイアス電圧が端子電極に印加されてもこの逆バイアス電圧による電流がレーザ共振器に流れずに整流素子に流れる。このため、レーザ共振器の逆バイアスに対する静電破壊耐圧を著しく向上させることができる。
また、本発明にかかる光半導体素子は、前記レーザ共振器が、前記第１柱状構造物の上面に直交する方向にレーザ光を射出する面発光型半導体レーザであることとしてもよい。
この発明では、面発光型半導体レーザとすることにより、基板に対して平行な壁界面を有する端面発光型の半導体レーザと比較して、直接変調や低閾値動作、単一縦モード発振が可能となったり、二次元レーザアレイ構造を容易に形成できたりするなどの利点がある。
以下、本発明による光半導体素子及び電極構造の実施形態について説明する。なお、以下の説明で参照する各図においては、各層や各部材を図面上で認識可能な程度の大きさとするために、各層や各部材ごとに縮尺を適宜変更している。
［第１の実施形態］
〔光半導体素子の構成〕
まず、本発明の第１の実施形態を、図面に基づいて説明する。ここで、図１は光半導体素子を模式的に示す平面図であり、図２は図１のＡ−Ａ矢視断面図、図３は図１のＢ−Ｂ矢視断面図、図４は図３の部分拡大図、図５は図１の等価回路図である。
光半導体素子Ｄは、図１から図３に示すように、面発光型半導体レーザＶと、整流ダイオード（付加素子）Ｅとを備えている。
〔面発光型半導体レーザ〕
面発光型半導体レーザＶは、図１から図３に示すように、例えばｎ型ＧａＡｓ基板などの半導体基板である基板１上に形成されている。そして、面発光型半導体レーザＶは、垂直共振器を有しており、垂直共振器を構成する一方の分布反射型多層膜ミラーが第１柱状部（第１柱状構造物）Ｐ１に形成されている。すなわち、面発光型半導体レーザＶは、その一部が第１柱状部Ｐ１に含まれた構成となっている。
また、面発光型半導体レーザＶは、第１ミラー層２と、活性層３と、第２ミラー層４Ａとコンタクト層（第１導体層）５Ａとを順次積層した多層構造となっている。
第１ミラー層２は、例えばｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に４０ペア積層した分布反射型多層膜ミラーであり、例えばＳｉ（珪素）がドーピングされることによりｎ型にされている。
活性層３は、例えばＧａＡｓウェル層とＡｌ０．３Ｇａ０．７Ａｓバリア層からなってウェル層が３層で構成される量子井戸構造を有している。
第２ミラー層４Ａは、例えばｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に２５ペア積層した分布反射型多層膜ミラーであり、例えばＣ（炭素）がドーピングされることによりｐ型にされている。
コンタクト層５Ａは、例えばｐ型ＧａＡｓで構成されており、例えばＣがドーピングされることによりｐ型（第１導電型）にされている。
そして、面発光型半導体レーザＶには、第２ミラー層４Ａ及びコンタクト層５Ａを平面視で円形にエッチングすることによって、第１柱状部Ｐ１が形成されている。また、第２ミラー層４Ａを構成する層のうち活性層３に近い領域には、ＡｌＧａＡｓ層を第１柱状部Ｐ１の側面から酸化することによって形成された電流狭窄層６Ａが設けられている。
また、面発光型半導体レーザＶは、コンタクト層５Ａ上に形成されて平面視でリング状の電極（第１電極）１１と、第１ミラー層２上に形成された電極１２とを有する。
電極１１は、第１柱状部Ｐ１とほぼ同心円状に形成されている。そして、電極１１は、図３及び図４に示すように、一端がコンタクト層５Ａに接触すると共に、他端が後述する絶縁層２１の傾斜部２５ａ上に形成されている。また、電極１１の中央部には開口１１ａが形成されており、この開口１１ａから露出したコンタクト層５Ａの表面が面発光型半導体レーザＶの射出面となっている。ここで、電極１１は、Ａｕ（金）及びＺｎ（亜鉛）から形成されている。このように電極１１としてＡｕ及びＺｎを用いることで、コンタクト層５Ａと良好にオーミック接触を形成することができる。
また、電極１２の一端は、電極１１と同様に、後述する絶縁層２１上に形成されている。
〔整流ダイオード〕
整流ダイオードＥは、図１から図３に示すように、基板１上に形成されており、第１柱状部Ｐ１が形成された位置とは異なる位置に形成された柱状の第２柱状部（第２柱状構造物）Ｐ２によって構成されている。
そして、整流ダイオードＥは、面発光型半導体レーザＶと同様に、第１ミラー層２と、活性層３と、第２ミラー層４Ｂと、コンタクト層５Ｂとを順次積層し、さらにｉ型半導体層１３及びｎ型半導体層（第２導体層）１４をコンタクト層５Ｂ上に順次積層した多層構造となっている。
ｉ型半導体層１３は、不純物が導入されていないＧａＡｓ層で構成されている。
ｎ型半導体層１４は、例えばＳｉがドーピングされることによりｎ型（第２導電型）にされたｎ型ＧａＡｓ層で構成されている。
そして、整流ダイオードＥには、第２ミラー層４Ｂ及びコンタクト層５Ｂを平面視で「く」字状にエッチングすると共にｉ型半導体層１３及びｎ型半導体層１４を平面視でほぼ楕円形にエッチングすることによって、第２柱状部Ｐ２が形成されている。また、第２ミラー層４Ｂを構成する層のうち活性層３に近い領域には、酸化層６Ｂが設けられている。
また、整流ダイオードＥは、コンタクト層５Ｂ上に形成された電極１５と、ｎ型半導体層１４上に形成された電極（第２電極）１６とを有する。
電極１５は、電極１１と同様にＡｕ及びＺｎからなり、その辺縁部が後述する絶縁層２１上に形成されている。
電極１６は、図３及び図４に示す一端が後述する絶縁層２１の傾斜部２５ｄ上に形成されると共に、他端がコンタクト層５Ｂ上に設けられた後述する絶縁層２１上に形成されている。ここで、電極１６は、Ａｕ及びＧｅ（ゲルマニウム）から形成されている。このように電極１６としてＡｕ及びＧｅを用いることで、ｎ型半導体層１４と良好にオーミック接触を形成することができる。
これらコンタクト層５Ｂ、ｉ型半導体層１３及びｎ型半導体層１４は、ｐｉｎダイオードを構成しており、整流ダイオードＥを形成している。
〔絶縁層〕
第１及び第２柱状部Ｐ１、Ｐ２の周囲を取り囲むように、活性層３、第１ミラー層２及びコンタクト層５Ｂ上に、例えばポリイミド樹脂で構成された絶縁層２１が設けられている。
この絶縁層２１は、第１柱状部Ｐ１を構成するコンタクト層５Ａの辺縁の少なくとも一部を覆うように形成されている。また、絶縁層２１は、第２柱状部Ｐ２を構成するｎ型半導体層１４の辺縁の少なくとも一部を覆うように形成されている。そして、絶縁層２１は、第２柱状部Ｐ２を構成するコンタクト層５Ｂの辺縁の全周を覆うように形成されている。
なお、絶縁層２１は、第１及び第２柱状部Ｐ１、Ｐ２のそれぞれの上面を、その縁部から中心に向かって少なくとも１μｍ以上覆っていることが望ましい。ただし、絶縁層２１がどの程度覆うかは、面発光型半導体レーザＶの射出面の面積や電極１１とコンタクト層５Ａとの接触面積などを考慮して決定する必要がある。また、絶縁層２１は、コンタクト層５Ａの辺縁の全周を覆うことが好ましい。同様に、絶縁層２１は、導体層１４の辺縁の全周を覆うことが好ましい。これにより、製造工程などにおいて絶縁層２１が慎重、収縮しても、絶縁層２１の伸縮による負荷が第１柱状部Ｐ１や第２柱状部Ｐ２と絶縁層２１との間で均等にかかる。このため、第１柱状部Ｐ１や第２柱状部Ｐ２と絶縁層２１との接着強度が維持される。
また、図３に示すように、絶縁層２１のうち第１柱状部Ｐ１と第２柱状部Ｐ２との間には、第１柱状部Ｐ１側に形成された丘陵部２２と第２柱状部Ｐ２側に形成された丘陵部２３とによって凹部２４が形成されている。したがって、絶縁層２１には、丘陵部２２と第１柱状部Ｐ１側の縁部との間に傾斜部２５ａが形成され、丘陵部２２と凹部２４との間に傾斜部（他の傾斜部）２５ｂが形成され、凹部２４と丘陵部２３との間に傾斜部２５ｃが形成され、丘陵部２３と第２柱状部Ｐ２側の縁部との間に傾斜部（他の傾斜部）２５ｄが形成されている。
傾斜部２５ａ、２５ｃは、第１柱状部Ｐ１に向かうにしたがって下降する傾斜となっている。また、傾斜部２５ｂ、２５ｄは、第１柱状部Ｐ１に向かうにしたがって上昇する傾斜となっている。すなわち、傾斜部２５ｂ、２５ｄは、第２柱状部Ｐ２の上面に向かうにしたがって下降する傾斜となっている。
そして、上述した電極１１の一端は、図３及び図４に示すように、傾斜部２５ａ上に形成されている。すなわち、電極１１の一端は、コンタクト層５Ａの上面に近接するにしたがって下降する傾斜部２５ａ上であって丘陵部２２の頂点２２ａと丘陵部２２の第１柱状部Ｐ１側の最下点２２ｂとの間に形成されている。
また、上述した電極１６の一端は、ｎ型半導体層１４の上面に近接するにしたがって下降する傾斜部２５ｄ上であって丘陵部２３の頂点２３ａと第２柱状部Ｐ２側の最下点２３ｂとの間に形成されている。すなわち、電極１６の一端は、ｎ型半導体層１４の上面に近接するにしたがって下降する傾斜部２５ｄ上に形成されている。
なお、電極１１の一端は、コンタクト層５Ａの上面に近接するにしたがって下降する傾斜部上に形成されていればよく、傾斜部２５ｃ上であってもよい。同様に、電極１６の一端は、ｎ型半導体層１４の上面に近接するにしたがって下降する傾斜部上に形成されていればよく、傾斜部２５ｂであってもよい。
〔電極配線〕
絶縁層２１上には、図１から図４に示すように、電極１１及び電極１６を導通させる配線（第３電極）３１と、電極１２及び電極１５を導通させる配線３２とが形成されている。ここで、電極１１と電極１６とは、以下の理由により配線３１を介して接続されている。すなわち、第１柱状部Ｐ１（コンタクト層５Ａ）の上面がｐ型を示しており、第２柱状部Ｐ２（ｎ型半導体層１４）の上面がｎ型を示している。そして、電極１１はコンタクト層５Ａと接触することからｐ型を示しており、電極１６はｎ型半導体層１４と接触することからｎ型を示している。このため、電極１１を直接ｎ型半導体層１４と接触させることは、互いに拡散が発生する場合があることから困難となる。以上の理由により、配線３１を介して電極１１と電極１６とを接続する必要がある。
ここで、上述したように電極１１と電極１６とが異なる導電型を有していることから、電極１１と電極１６とは、拡散による影響を抑制するために、例えば１５μｍ以上離間して形成されていることが望ましい。同様に、電極１１、１２、１５、１６のうち異なる導電型を有する任意の２つの電極も、例えば１５μｍ以上離間して形成されていることが望ましい。
配線３１は、図３に示すように、電極１１の辺縁部を被覆すると共に絶縁層２１の丘陵部２２、凹部２４及び丘陵部２３上に形成されることで、電極１１と電極１６とを接続している。ここで、配線３１は、電極１１の開口１１ａから射出するレーザ光と干渉しないように電極１１からあるオフセット分後退して形成されている。ここで、配線３１と電極１１との接続領域は、リング状になっていることが望ましく、その接続領域が開口１１ａに対してほぼ同心円状となっていることが好ましい。このようにすることで、開口１１ａから射出する光が、円形で広がり角の非常に小さいレーザビームとなる。そして、配線３１の一端には、面発光型半導体レーザへの駆動信号を印加するためのパッド部（端子電極）３１ａが形成されている。
また、配線３１、３２は、電極１１、１２、１５、１６を広い面積へ引き出す機能のみを有している。このため、配線３１、３２を構成する材料は半導体とのオーミック接触の相性を考慮する必要がなく、粘性があって断線に強い材料、すなわち延性に富んだ材料であるＡｕ単体などを用いることができる。そこで、配線３１、３２として粘性があって断線に強い材料を用いることで、断線の発生防止に寄与することができる。
以上のような構成の光半導体素子Ｄは、電極１１と電極１６とが配線３１によって接続され、電極１２と電極１５とが配線３２によって接続されているため、図５に示すように、面発光型半導体レーザＶと整流ダイオードＥとが並列に接続された構成となっている。
〔光半導体素子の製造方法〕
次に、本実施形態における光半導体素子Ｄの製造方法について説明する。ここで、図６から図９は、光半導体素子Ｄの製造工程を示す工程図である。なお、これらの工程図は、図２に示す断面図と対応している。
まず、ｎ型ＧａＡｓ層からなる基板１上に、組成を変調させながらエピタキシャル成長させることにより第１ミラー層２、活性層３、第２ミラー層４、コンタクト層５、ｉ型半導体層１３及びｎ型半導体層１４を形成する（図６（ａ））。ここで、第２ミラー層４を成長させるときに、活性層３の近傍の少なくとも一層をＡｌＡｓ層またはＡｌ組成が０．９５以上のＡｌＧａＡｓ層に形成する。この層は、後述する工程において酸化されることで電流狭窄層６Ａとして機能する。また、コンタクト層５を設けることによって、電極１１及び電極１５とのオーミック接触を形成することが容易となる。
このとき、第１ミラー層２はｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの分布反射型多層膜ミラーからなり、活性層３はＧａＡｓウェル層の３層で構成される量子井戸構造を含むＡｌ０．３Ｇａ０．７Ａｓバリア層からなり、第２ミラー層４は、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの分布反射型多層膜ミラーからなる。
エピタキシャル成長を行う際の温度は、成長方法や原料、基板１の種類、形成する半導体層の種類、厚さ、キャリア密度などによって適宜決定されるが、一般的に４５０℃〜８００℃であることが好ましい。また、エピタキシャル成長を行う際の所要時間も温度と同様に適宜決定される。エピタキシャル成長法としては、有機金属気相成長法、ＭＢＥ（Molecular Beam Epitaxy）法、またはＬＰＥ(Liquid Phase Epitaxy)法などを用いることができる。
次に、ｉ型半導体層１３及びｎ型半導体層１４のパターニングを行う（図６（ｂ））。ここでは、ｎ型半導体層１４上にレジストを塗布し、これをパターニングすることによって所定のパターンの開口形状を有するレジスト層Ｒ１を形成する。そして、レジスト層Ｒ１をマスクとしたエッチング（例えば、ドライエッチングまたはウエットエッチング）によって所定のパターンのｉ型半導体層１３及びｎ型半導体層１４を形成する。
続いて、第２ミラー層４及びコンタクト層５のパターニングを行う（図６（ｃ））。ここでは、上述と同様に、所定のパターンの開口形状を有するレジスト層Ｒ２を形成し、このレジスト層Ｒ２をマスクとしたエッチングによって所定のパターンの第２ミラー層４Ａ、４Ｂとコンタクト層５Ａ、５Ｂとを形成する。この第２ミラー層４Ａ及びコンタクト層５Ａによって第１柱状部Ｐ１が形成される。
その後、第１ミラー層２の表面の一部を露出させる（図７（ａ））。ここでは、上述と同様に、所定のパターンの開口形状を有するレジスト層Ｒ３を形成し、このレジスト層Ｒ３をマスクとしたエッチングによって活性層３の一部をエッチングし、第１ミラー層２の表面の一部を露出させる。
なお、これらのパターニングの順序は、これに限られない。また、活性層３を、第２ミラー層４及びコンタクト層５のパターニングと同様の平面形状でこれらと同時に分離パターニングしてもよい。この場合は、第１ミラー層２の表面の一部を露出させるためにレジスト層Ｒ３を形成して活性層３の一部をエッチングする工程が不要となる。
次に、電流狭窄層６Ａを形成する（図７（ｂ））。ここでは、例えば４００℃程度の水蒸気雰囲気中に、各層が形成された基板１を配置し、第２ミラー層４Ａにおいて、活性層３の近傍の少なくとも一層を、ＡｌＡｓ層またはＡｌ組成が０．９５以上のＡｌＧａＡｓ層に形成した層の側面から酸化を行う。これにより、電流狭窄層６Ａが形成される。このとき、第２ミラー層４Ｂにおいて活性層３の近傍の少なくとも一層が同時に酸化されることで、酸化層６Ｂが形成される。
続いて、ポリイミド樹脂からなる絶縁層２１を形成する。ここでは、最初に、第１柱状部Ｐ１及び第２柱状部Ｐ２の周囲や基板１上に形成された各層の上面にポリイミド樹脂を例えばスピンコート法などを用いて塗布して絶縁層２１を形成する。そして、絶縁層２１上に感光性レジストであるレジスト層Ｒ４を形成する（図７（ｃ））。ここで、レジスト層Ｒ４としては、光エネルギーの照射部分の溶解性が増加するポジ型を使用してもよい。また、絶縁層２１の形成には、スピンコート法に替えて、ディッピング法やスプレーコート法、液滴吐出法（例えばインクジェット法）などを用いてもよい。そして、絶縁層２１を例えば８０〜１００℃程度にプリベークすることで、絶縁層２１中の溶媒を除去してもよい。このようにすることで、絶縁層２１の溶解速度をレジスト層Ｒ４よりも遅らせることができる。
この後、レジスト層Ｒ４にフォトリソグラフィ技術を用いて露光、現像を行う（図８（ａ））。ここでは、第１柱状部Ｐ１の上面、電極１６の上面、電極１５の上面及び電極１２の上面の中央部を開口させるようにマスクＭを配置し、このマスクＭを介してレジスト層Ｒ４に光エネルギーを照射することで、レジスト層Ｒ４及び絶縁層２１を一括して露光、現像し、絶縁層２１のパターニングを行う。このようにして、第１柱状部Ｐ１の上面、電極１６の上面、電極１５の上面及び電極１２の上面の中央部を露出させることができ、レジスト層Ｒ４及び絶縁層２１がこれらの上面の辺縁部に覆いかぶさるように形成される（図８（ｂ））。なお、１つのマスクＭを用いてパターニングしているが、パターン形状に応じて複数のマスクを用いてパターニングしてもよい。このように、それぞれのマスクを用いて現像、露光を行うことで、それぞれに最適な露光時間、現像時間を確保することができ、パターン形状を最適化することができる。
次に、レジスト層Ｒ４の除去を行う（図９（ａ））。ここでは、レジストシンナーなどを用いて、レジスト層Ｒ４を溶解除去（ウエットエッチング）する。この場合、レジスト層Ｒ４とプリベークされた絶縁層２１との溶解速度が異なることを利用して、レジスト層Ｒ４のすべてと絶縁層２１の表層を除去する。このとき、レジスト層Ｒ４と共に絶縁層２１の表層も除去されることで、絶縁層２１の表面を滑らかな曲面にすることができる。この後、絶縁層２１を例えば３５０℃程度で加熱して硬化させる。
なお、絶縁層２１のパターニングには、ウエットエッチング法（溶解除去）を用いてもよい。ウエットエッチング工程は、フォトリソグラフィ技術のウエット現像工程であってもよい。ここで、ウエットエッチング工程前に、絶縁層２１を例えば８０〜１００℃程度にプリベークして絶縁層２１中の溶媒を除去することで、ウエットエッチング時の溶解速度を均一にすることができる。
なお、本実施形態では、各開口部における絶縁層２１の端面を視覚的な理解を容易とするために垂直な面としているが、上述したパターニングの上面を適宜変更することでなだらかな形状としてもよい。このように、絶縁層２１の端面をなだらかな面とすることで、この上面に形成される配線３１、３２などの屈曲や断線を防止することができる。また、絶縁層２１の端面を垂直な面とすることで、配線３１、３２や電極１１、１２、１５、１６の接触面積の設計計算の精度を向上させることができる。
次に、パターニングされた絶縁層２１上に、フォトリソグラフィ法を用いて所定のパターン形状を有する電極１１、電極１２、電極１５及び電極１６を形成する（図９（ｂ））。さらに、配線３１、３２を形成する（図２）。ここで、各電極の形成前に、必要に応じてプラズマ処理などを用いて各電極形成位置の洗浄を行ってもよい。また、電極の形成方法は、例えば真空蒸着法によって、少なくとも１層の導体層を形成し、その後リフトオフ法によって導体層の一部を除去しても良い。なお、リフトオフ法に替えてドライエッチング法を用いても良い。
〔光素子の動作〕
以上のような構成の光半導体素子Ｄの一般的な動作について説明する。なお、以下の駆動方法は一例であって、本発明の範囲内で種々の変更が可能である。
まず、配線３１と電極１２とを電源（図示略）に接続して第２ミラー層４活性層３及び第１ミラー層２Ａで構成されるｐｉｎダイオードに順方向の電圧を印加すると、面発光型半導体レーザＶの活性層３において、電子と正孔との再結合が生じ発光が生じる。そして、発生した光が第２ミラー層４Ａと第１ミラー層２との間を往復する間に誘導放出が起こって光の強度が増幅される。そこで、光利得が光損失を上回ることで、レーザ発振が起こり、開口１１ａからレーザ光が射出する。
このように、面発光型半導体レーザＶ側のｐｉｎダイオードに順方向の電圧を印加する場合、コンタクト層５Ｂ、ｉ型半導体層１３及びｎ型半導体層１４で構成されるｐｉｎダイオードである整流ダイオードＥには、逆バイアス電圧が加わることになるため電流が流れない。しかし、駆動回路による思わぬサージ電流やハンドリングの際の静電気によって面発光型半導体レーザＶ側のｐｉｎダイオードに逆バイアス電圧が印加された場合、すなわち整流ダイオードＥに順方向の電圧が印加された場合、整流ダイオードＥを介して電流が流れることになり、逆バイアス電圧による面発光型半導体レーザＶの破壊が防止される。
以上のように、本実施形態における電極構造及び光半導体素子Ｄによれば、第１柱状部Ｐ１（コンタクト層５Ａ）の上面に向かうにしたがって下降する傾斜部２５ａ上に電極１１の一端を形成することで、電極１１の一端が逆テーパ形状になることを防止し、配線３１の断線を回避することができる。したがって、光半導体素子Ｄの製造工程における歩留まりの低下を抑制できる。
また、第２柱状部Ｐ２（ｎ型半導体層１４）の上面に向かうにしたがって下降する傾斜部２５ｄ上に電極１６の一端を形成することで、電極１６の一端が逆テーパ形状となることを防止し、配線３１の断線を回避できる。これにより、光半導体素子Ｄの製造工程における歩留まりの低下をより確実に抑制できる。
さらに、本実施形態における光半導体素子Ｄによれば、パッド部３１ａと面発光型半導体レーザＶとの間に整流ダイオードＥを面発光型半導体レーザＶに対して並列になるように接続することで、逆バイアス電圧がパッド部３１ａに印加されてもこの逆バイアス電圧による電流が面発光型半導体レーザＶに流れずに整流ダイオードＥに流れる。このため、面発光型半導体レーザＶの逆バイアスに対する静電破壊耐圧を著しく向上させることができる。
［第２の実施形態］
〔光半導体素子の構成〕
次に、本発明の第２の実施形態を、図面に基づいて説明する。なお、以下の説明において、上記実施形態で説明した構成要素には同一符号を付し、その説明を省略する。ここで、図１０は光半導体素子を模式的に示す平面図であり、図１１は（ａ）が図１０のＣ−Ｃ矢視断面図、（ｂ）は（ａ）の部分拡大図である。
第２の実施形態と第１の実施形態との異なる点は、第２の実施形態における光半導体素子Ｄ’が面発光型半導体レーザＶ’のみによって構成されている点である。
面発光型半導体レーザＶ’は、第１ミラー層２と、活性層３と、第２ミラー層４とを順次積層した多層構造となっており、第１柱状部Ｐ１’を形成することによって光共振器を構成している。また、第２ミラー層４を構成する層のうち活性層３に近い領域には、ＡｌＧａＡｓ層を第１柱状部Ｐ１’の側面から酸化することによって形成された電流狭窄層６が設けられている。
また、面発光型半導体レーザＶ’は、第２ミラー層４の上面に形成されて平面視でリング状の電極５１と基板１の裏面に形成された電極（図示略）とを有する。
電極５１は、第１柱状部Ｐ１’とほぼ同心円状に形成されている。そして、電極５１は、図１１に示すように、一端が第２ミラー層４に接触すると共に、他端が後述する絶縁層５２の上に形成されている。また、電極５１の中央部には開口部５１ａが形成されており、この開口部５１ａから露出した第２ミラー層４の表面が面発光型半導体レーザＶ’の射出面となっている。
ここで、電極５１は、第２ミラー層４とオーミック接触する機能を有していれば、機械的に強固な材料（例えば、延性があって断線に強い材料）や構造である必要はない。したがって、電極５１として、Ａｕ及びＺｎからなるものや、Ａｕ及びＧｅからなるものなどを用いることができる。なお、電極５１としてＡｕ及びＺｎからなるものを用いた場合には、第２ミラー層４をｐ型半導体としたときに良好にオーミック接触を形成することができる。また、電極５１としてＡｕ及びＧｅからなるものを用いた場合には、第２ミラー層４をｎ型半導体としたときに良好にオーミック接触を形成することができる。この場合、電極５１はカソード電極となる。
また、電極５１として、Ｔｉ（チタン）及びＡｕを順番に積層したものや、Ｔｉ、Ｐｔ（プラチナ）及びＡｕを順番に積層したものを用いてもよい。この場合には、アニール処理を行わずに、第１柱状部Ｐ１’の一部を構成する半導体に対してオーミック接触する電極５１を構成することができる。このとき、半導体側のキャリア密度は、１×１０１９（ｃｍ−３）程度以上あることがオーミック接触のために必要となる。
絶縁層５２は、例えばポリイミド樹脂からなり、第１柱状部Ｐ１’の周囲と上面の辺縁部とを覆うように第１ミラー層２上に形成されている。ここで、絶縁層５２は、第１柱状部Ｐ１’の辺縁部の近傍の領域において緩やかな斜面５４を有する丘陵部５３を有しており、第１柱状部Ｐ１’から離間するにしたがって緩やかな傾斜を伴って平坦化されている。なお、絶縁層５２は、第１柱状部Ｐ１’の上面を、その縁部から中心に向かって少なくとも１μｍ以上覆っていることが望ましい。ただし、絶縁層５２がどの程度覆うかは、面発光型半導体レーザＶ’の射出面の面積や電極５１と第２ミラー層４との接触面積などを考慮して決定する必要がある。
また、絶縁層５２上には、図１０及び図１１に示すように、電極５１に接続される配線５５が形成されている。
配線５５は、電極５１の開口部５１ａから射出するレーザ光と干渉しないように電極５１からあるオフセット分後退して形成されている。ここで、配線５５と電極５１との接続領域は、リング状となっていることが望ましく、その接続領域が開口部５１ａに対してほぼ同心円状となっていることが好ましい。このようにすることで、開口部５１ａから射出する光が、円形で広がり角の非常に小さいレーザビームとなる。
そして、配線５５の電極５１から離間する側の一端には、パッド部５５ａが形成されている。
また、配線５５は、微細な電極５１を広い面積へ引き出す機能のみを有している。したがって、配線５５を構成する材料は、半導体とのオーミック接触の相性を考慮する必要がなく、粘性があって断線に強い材料、すなわち延性に富んだ材料であるＡｕ単体などを用いることができる。そこで、配線５５として粘性があって断線に強い材料を用いることで、断線の発生防止に寄与することができる。
〔光半導体素子の製造方法〕
次に、本実施形態における光半導体素子Ｄ’の製造方法について説明する。ここで、図１２から図１４は、光半導体素子Ｄ’の製造工程を示す工程図である。なお、これらの図は、図１１（ａ）に示す断面図と対応している。
まず、基板１上に、組成を変調させながらエピタキシャル成長させることにより第１ミラー層２、活性層３及び第２ミラー層を形成する（図１２（ａ））。次に、第１ミラー層２、活性層３及び第２ミラー層４のパターニングを行う（図１２（ｂ））。ここでは、第２ミラー層４上にレジストを塗布してこれをパターニングすることで所定の開口形状を有するレジスト層Ｒ１１を形成する。そして、レジスト層Ｒ１１をマスクとしてエッチングすることで、第１柱状部Ｐ１’を形成する。
そして、第１柱状部Ｐ１’の第２ミラー層４のうち活性層３の近傍の少なくとも一層を酸化することで電流狭窄層６を形成する（図１２（ｃ））。次に、ポリイミド樹脂からなる絶縁層５２を形成し、絶縁層５２上にレジスト層Ｒ１２を形成する（図１３（ａ））。そして、マスクＭを用いてレジスト層Ｒ１２及び絶縁層５２を一括して露光（図１３（ｂ））、現像することで絶縁層５２をパターニングする（図１３（ｃ））。このようにして、第２ミラー層４の上面の中央部が露出し、絶縁層５２が第２ミラー層４の辺縁部を覆うように形成される。
その後、レジスト層Ｒ１２の除去を行い、電極５１及び配線５５を形成する。このとき、レジスト層Ｒ１２の除去を行うときに、絶縁層５２の表層部が除去されることで滑らかな斜面を有する丘陵形状が形成される。
以上のようにして、光半導体素子Ｄ’を製造する。
本実施形態における光半導体素子Ｄ’においても、上述した実施形態と同様に、第１柱状部Ｐ１’（第２ミラー層４）の上面に向かうにしたがって下降する傾斜部５４上に電極５１の一端を形成することで、電極５１の一端が逆テーパ形状になることを防止し、配線５５の断線を回避することができる。したがって、光半導体素子Ｄ’の製造工程における歩留まりの低下を抑制できる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、面発光型半導体レーザについて説明したが、これに限らず、発光ダイオードなど、他の素子であってもよい。
また、整流ダイオードを面発光型半導体レーザと並列に接続しているが、面発光型半導体レーザからの出力光強度をモニタする光検出用のフォトダイオードを面発光型半導体レーザと並列に接続してもよく、他の素子を接続してもよい。
本発明の第１の実施形態における光半導体素子の模式的な平面図である。 図１のＡ−Ａ矢視断面図である。 図１のＢ−Ｂ矢視断面図である。 図３の部分拡大図である。 図１の光半導体素子の等価回路図である。 図１の光半導体素子の製造工程を模式的に示す断面図である。 同じく、図１の光半導体素子の製造工程を模式的に示す断面図である。 同じく、図１の光半導体素子の製造工程を模式的に示す断面図である。 同じく、図１の光半導体素子の製造工程を模式的に示す断面図である。 第２の実施形態における光半導体素子の模式的な平面図である。 図１０のＣ−Ｃ矢視断面図である。 図１０の光半導体素子の製造工程を模式的に示す断面図である。 同じく、図１０の光半導体素子の製造工程を模式的に示す断面図である。 同じく、図１０の光半導体素子の製造工程を模式的に示す断面図である。 従来の面発光型半導体レーザの断面図である。
符号の説明
１ 基板、５Ａ コンタクト層（第１導体層）、１１ 電極（第１電極）、１４ ｎ型半導体層（第２導体層）、１６ 電極（第２電極）、２５ａ，２５ｃ 傾斜部、２５ｂ，２５ｄ 傾斜部（他の傾斜部）、３１ 配線（第３電極）、３１ａ パッド部（端子電極）、Ｄ 光半導体素子、Ｖ 面発光型半導体レーザ、Ｅ 整流ダイオード（付加素子）、Ｐ１ 第１柱状部（第１柱状構造物）、Ｐ２ 第２柱状部（第２柱状構造物）

Claims (8)

  1. 上面が第１導電型を示す第１導体層と、
    上面が前記第１導電型と異なる第２導電型を示す第２導体層と、
    前記第１導体層の上面の辺縁の少なくとも一部及び前記第２導体層の上面の辺縁の少なくとも一部を覆うと共に、前記第１導体層の上面に向かうにしたがって下降する傾斜部が形成された絶縁層と、
    一端が前記第１導体層上に形成されると共に、他端が前記傾斜部上に形成された第１電極と、
    前記第２導体層上に形成されると共に、周縁端が前記絶縁層上に形成された第２電極と、
    前記第１導体層に電圧を印加するための端子電極と、
    前記第１及び第２電極と前記絶縁層上に形成されて前記第２電極を介して前記第１電極と前記端子電極とを接続する第３電極とを備えることを特徴とする電極構造。
  2. 前記絶縁層に、前記第２導体層の上面に向かうにしたがって下降する他の傾斜部が形成され、
    前記第２電極の周縁端が、前記他の傾斜部上に形成されていることを特徴とする請求項１に記載の電極構造。
  3. 上面が第１導電型を示す第１柱状構造物と、
    上面が前記第１導電型と異なる第２導電型を示す第２柱状構造物と、
    前記第１柱状構造物の上面の辺縁の少なくとも一部及び前記第２柱状構造物の上面の辺縁の少なくとも一部を覆うと共に、前記第１柱状構造物の上面に向かうにしたがって下降する傾斜部が形成された絶縁層と、
    一端が前記第１柱状構造物の上面に形成されると共に、他端が前記傾斜部上に形成された第１電極と、
    前記第２柱状構造物の上面に形成されると共に、周縁端が前記絶縁層上に形成された第２電極と、
    前記第１柱状構造物に電圧を印加するための端子電極と、
    前記第１及び第２電極と前記絶縁層との上に形成されて前記第１電極と前記端子電極とを前記第２電極を介して接続する第３電極とを備えることを特徴とする電極構造。
  4. 前記絶縁層に、前記第２柱状構造物の上面に向かうにしたがって下降する他の傾斜部が形成され、
    前記第２電極の周縁端が、前記他の傾斜部上に形成されていることを特徴とする請求項３に記載の電極構造。
  5. 上面が第１導電型を示す第１柱状構造物を有するレーザ共振器と、
    上面が第２導電型を示す第２柱状構造物を有する付加素子と、
    前記第１柱状構造物の上面の辺縁の少なくとも一部及び前記第２柱状構造物の上面の辺縁部の少なくとも一部を覆うと共に、前記第１柱状構造物の上面に向かうにしたがって下降する傾斜部が形成された絶縁層と、
    一端が前記第１柱状構造物の上面に形成されると共に、他端が前記傾斜部上に形成された第１電極と、
    前記第２柱状構造物の上面に形成されると共に、周縁端が前記絶縁層上に形成された第２電極と、
    前記レーザ共振器に電圧を印加するための端子電極と、
    前記第１及び第２電極と前記絶縁層との上に形成されて前記第１電極と前記端子電極とを前記第２電極を介して接続する第３電極とを備えることを特徴とする光半導体素子。
  6. 前記絶縁層に、前記第２柱状構造物の上面に向かうにしたがって下降する他の傾斜部が形成され、
    前記第２電極の周縁端が、前記他の傾斜部上に形成されていることを特徴とする請求項５に記載の光半導体素子。
  7. 前記付加素子が、前記レーザ共振器の逆バイアス電圧に対して整流作用を有する整流素子であり、
    前記レーザ共振器に対して並列に接続されていることを特徴とする請求項５または６に記載の光半導体素子。
  8. 前記レーザ共振器が、前記第１柱状構造物の上面に直交する方向にレーザ光を射出する面発光型半導体レーザであることを特徴とする請求項５から７のいずれか１項に記載の光半導体素子。
JP2006171150A 2005-10-27 2006-06-21 電極構造及び光半導体素子 Expired - Fee Related JP4867495B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006171150A JP4867495B2 (ja) 2006-06-21 2006-06-21 電極構造及び光半導体素子
US11/550,824 US7450620B2 (en) 2005-10-27 2006-10-19 Electrode structure and optical semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006171150A JP4867495B2 (ja) 2006-06-21 2006-06-21 電極構造及び光半導体素子

Publications (2)

Publication Number Publication Date
JP2008004670A true JP2008004670A (ja) 2008-01-10
JP4867495B2 JP4867495B2 (ja) 2012-02-01

Family

ID=39008832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006171150A Expired - Fee Related JP4867495B2 (ja) 2005-10-27 2006-06-21 電極構造及び光半導体素子

Country Status (1)

Country Link
JP (1) JP4867495B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000016861A (ja) * 1998-06-30 2000-01-18 Inax Corp 簡易加工陶板及びそれを用いたボード
US8652663B2 (en) 2010-09-16 2014-02-18 Samsung Sdi Co., Ltd. Prismatic secondary battery
JP2014135371A (ja) * 2013-01-10 2014-07-24 Ricoh Co Ltd 面発光レーザ、面発光レーザアレイ及び光走査装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225378A (ja) * 1988-03-04 1989-09-08 Omron Tateisi Electron Co 半導体発光素子並びにその素子を用いる距離センサおよび光電センサ
JPH03192785A (ja) * 1989-12-22 1991-08-22 Omron Corp 半導体素子およびその製造方法
JPH0846279A (ja) * 1994-07-26 1996-02-16 Mitsubishi Electric Corp アレイ型半導体レーザ装置
JP2004200210A (ja) * 2002-12-16 2004-07-15 Fuji Xerox Co Ltd 面発光型半導体レーザ及びその製造方法
JP2004288971A (ja) * 2003-03-24 2004-10-14 Seiko Epson Corp 面発光レーザ、面発光レーザの製造方法及び電子機器
WO2005055379A1 (de) * 2003-11-28 2005-06-16 Osram Opto Semiconductors Gmbh Lichtemittierendes halbleiterbauelement mit einer schutzdiode
JP2005311089A (ja) * 2004-04-22 2005-11-04 Fuji Xerox Co Ltd 垂直共振器型面発光半導体レーザ装置
JP2005353647A (ja) * 2004-06-08 2005-12-22 Fuji Xerox Co Ltd 垂直共振器型面発光半導体レーザ装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225378A (ja) * 1988-03-04 1989-09-08 Omron Tateisi Electron Co 半導体発光素子並びにその素子を用いる距離センサおよび光電センサ
JPH03192785A (ja) * 1989-12-22 1991-08-22 Omron Corp 半導体素子およびその製造方法
JPH0846279A (ja) * 1994-07-26 1996-02-16 Mitsubishi Electric Corp アレイ型半導体レーザ装置
JP2004200210A (ja) * 2002-12-16 2004-07-15 Fuji Xerox Co Ltd 面発光型半導体レーザ及びその製造方法
JP2004288971A (ja) * 2003-03-24 2004-10-14 Seiko Epson Corp 面発光レーザ、面発光レーザの製造方法及び電子機器
WO2005055379A1 (de) * 2003-11-28 2005-06-16 Osram Opto Semiconductors Gmbh Lichtemittierendes halbleiterbauelement mit einer schutzdiode
JP2005311089A (ja) * 2004-04-22 2005-11-04 Fuji Xerox Co Ltd 垂直共振器型面発光半導体レーザ装置
JP2005353647A (ja) * 2004-06-08 2005-12-22 Fuji Xerox Co Ltd 垂直共振器型面発光半導体レーザ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000016861A (ja) * 1998-06-30 2000-01-18 Inax Corp 簡易加工陶板及びそれを用いたボード
US8652663B2 (en) 2010-09-16 2014-02-18 Samsung Sdi Co., Ltd. Prismatic secondary battery
JP2014135371A (ja) * 2013-01-10 2014-07-24 Ricoh Co Ltd 面発光レーザ、面発光レーザアレイ及び光走査装置

Also Published As

Publication number Publication date
JP4867495B2 (ja) 2012-02-01

Similar Documents

Publication Publication Date Title
JP4581848B2 (ja) 光素子
JP4203747B2 (ja) 面発光型半導体レーザおよびその製造方法、ならびに光モジュール
JP4867495B2 (ja) 電極構造及び光半導体素子
JP4470819B2 (ja) 光素子
JP4857937B2 (ja) 光素子の製造方法
JP4412237B2 (ja) 光素子及びその製造方法
US7450620B2 (en) Electrode structure and optical semiconductor element
US6660550B2 (en) Surface emission type semiconductor light-emitting device and method of manufacturing the same
JP4449830B2 (ja) 面発光型半導体レーザ
JP4924796B2 (ja) 半導体レーザおよび光素子の製造方法
JP2007158215A (ja) 光半導体素子及びその製造方法
JP2006019498A (ja) 光素子及びその製造方法
JP2006024622A (ja) 光素子及びその製造方法
US11539188B2 (en) Surface emitting laser and method of manufacturing the same
JP3729271B2 (ja) 光素子およびその製造方法
JP2006324582A (ja) 面発光型半導体レーザおよびその製造方法
JP2022043575A (ja) 面発光半導体レーザ
US20070081568A1 (en) Optical semiconductor element and method for manufacturing the same
JP2007129012A (ja) 光半導体素子
JP4363394B2 (ja) 面発光型半導体レーザ用の電極構造及び面発光型半導体レーザ
JP2007129011A (ja) 光半導体素子
JP4356677B2 (ja) 光半導体素子
JP2006261521A (ja) 面発光型装置及びその製造方法
US20070138486A1 (en) Optical semiconductor element and method for manufacturing the same
JP2006339487A (ja) 光素子の製造方法およびパターニング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees