JP2007158215A - 光半導体素子及びその製造方法 - Google Patents

光半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2007158215A
JP2007158215A JP2005354431A JP2005354431A JP2007158215A JP 2007158215 A JP2007158215 A JP 2007158215A JP 2005354431 A JP2005354431 A JP 2005354431A JP 2005354431 A JP2005354431 A JP 2005354431A JP 2007158215 A JP2007158215 A JP 2007158215A
Authority
JP
Japan
Prior art keywords
electrode
withstand voltage
semiconductor laser
layer
electrostatic withstand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005354431A
Other languages
English (en)
Inventor
Yasutaka Imai
保貴 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005354431A priority Critical patent/JP2007158215A/ja
Priority to US11/566,850 priority patent/US7453915B2/en
Publication of JP2007158215A publication Critical patent/JP2007158215A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/06825—Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34353—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on (AI)GaAs

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】面発光型半導体レーザの静電破壊耐圧を向上させることができるとともに、小型化が容易であってレーザ光の出力調整を容易に行うことができる光半導体素子及びその製造方法を提供する。
【解決手段】本発明の光半導体素子１０は、レーザ光を射出する面発光型半導体レーザ２０と、面発光型半導体レーザ２０の上方（レーザ光の光路上）に設けられた静電耐圧素子３０とを備える。静電耐圧素子３０は、面発光型半導体レーザ２０に対して逆極性となるよう（逆方向の整流作用を有するよう）並列に接続されており、面発光型半導体レーザ２０を静電破壊から保護するとともに、面発光型半導体レーザ２０から射出されるレーザ光の一部を吸収する。
【選択図】図２

Description

本発明は、レーザ光を射出する光半導体素子及びその製造方法に関する。
レーザ光を射出する光半導体素子の一種に面発光型半導体レーザがある。この面発光型半導体レーザは、基板の表面に対して直交する方向に共振器が形成されており、基板表面からレーザ光を射出するレーザである。基板の平行な劈開面を共振器として用いる従来の端面発光型半導体レーザに比べて面発光型半導体レーザは、量産性に適している、直接変調が可能である、低閾値動作が可能である、単一縦モード発振が可能である、二次元レーザアレイ構造を容易に形成することができる等の特徴を有している。
ところで、面発光型半導体レーザは、従来の端面発光型半導体レーザに比べて素子の体積が小さいため、素子自体の静電破壊耐圧が低い。静電破壊耐圧が低いと、素子を基板や台座等へ実装している最中に機械又は作業者から加えられる静電気によって素子が破壊される虞がある。このため、素子の実装を行う際には、静電気を除去する様々な対策が施されている。例えば、作業者の静電気を除去するために、作業者が帯電防止素材を用いた作業着を着用して作業を行ったり、作業環境の湿度を制御するとともにイオナイザー等を用いて作業環境を常に電気的に中和した状態にしている。しかしながら、これらの対策には限界があり、静電破壊耐圧がおよそ２００Ｖ以下の素子は実装中に破壊される可能性が高くなる。尚、以下の特許文献１には、静電破壊耐圧を向上させた半導体レーザの一例が開示されている。
また、面発光型半導体レーザは、環境温度によって光出力が変動するという特性がある。以下の特許文献２，３には、面発光型半導体レーザ上にフォトダイオード等の受光素子を設け、面発光型半導体レーザから射出されるレーザ光の一部を受光素子で受光してモニタし、このモニタ結果に基づいて面発光型半導体レーザの出力を制御する光半導体素子が開示されている。
特開２００４−６５４８号公報 特開２００５−３３１０６号公報 特開２００５−１９７５１３号公報
ところで、面発光型半導体レーザの耐圧特性は、順方向のバイアスに対しては約５００Ｖ以上と高いが、逆方向のバイアスに対しては３００Ｖ以下と低い。このため、面発光型半導体レーザの静電破壊耐圧を向上させるためには、逆方向のバイアスに対して対策を施すのが効果的であり、例えば面発光型半導体レーザに対して並列に接続された逆特性のダイオード等を静電耐圧素子として設けることが考えられる。しかしながら、かかる静電耐圧素子を面発光型半導体レーザとは別に１チップ内に設けようとすると、設計マージンが小さくなるために光半導体素子を製造するために用いるマスクの設計が困難になる。
また、面発光型半導体レーザは、人間の目の網膜に対する安全性を確保するためにアイセーフ対策が施されている。具体的には、面発光型半導体レーザを備えるＴＯＳＡ（Transmitter Optical Sub-Assembly）等のＯＳＡに設けられるレーザ光の射出窓に反射膜を作りつけてレーザ光の透過率を調整して過度のレーザ光が射出されないようにする対策が施されている。しかしながら、面発光型半導体レーザから射出されたレーザ光が、この反射膜によって反射されて面発光型半導体レーザに入射してしまうと、ノイズが発生してしまう可能性がある。
本発明は、上記事情に鑑みてなされたものであり、面発光型半導体レーザの静電破壊耐圧を向上させることができるとともに、小型化が容易であってレーザ光の出力調整を容易に行うことができる光半導体素子及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明の光半導体素子は、レーザ光を射出する面発光型半導体レーザを備える光半導体素子において、前記面発光型半導体レーザから射出されるレーザ光の光路上に設けられ、当該レーザ光の一部を吸収するとともに、前記面発光型半導体レーザを静電破壊から保護する静電耐圧素子を備えることを特徴としている。
この発明によると、面発光型半導体レーザから射出されるレーザ光の光路上に、レーザ光の一部を吸収するとともに、面発光型半導体レーザを静電破壊から保護する静電耐圧素子が設けられているため、面発光型半導体レーザの静電破壊耐圧を向上させることができるとともに、レーザ光の出力調整を容易に行うことができる。
また、本発明の本発明の光半導体素子は、前記面発光型半導体レーザが基板上に設けられており、前記静電耐圧素子が前記面発光型半導体レーザの上方に設けられていることを特徴としている。
この発明によると、面発光型半導体レーザの上方に静電耐圧素子が設けられた構造であるため、これらを１チップ内に設けても設計マージンが狭くならず、容易に小型化することができる。
また、本発明の光半導体素子は、前記面発光型半導体レーザと前記静電耐圧素子との間には、前記面発光型半導体レーザと前記静電耐圧素子とを分離する分離層が形成されていることが望ましい。
また、本発明の光半導体素子は、前記面発光型半導体レーザを駆動する第１電極及び第２電極を備えており、前記静電耐圧素子は、前記第１電極と前記第２電極との間に電気的に並列に接続され、前記面発光型半導体レーザとは逆方向の整流作用を有する素子であることを特徴としている。
この発明によると、面発光型半導体レーザを駆動する第１電極と第２電極との間に、面発光型半導体レーザとは逆方向の整流作用を有する静電耐圧素子が電気的に並列に接続されている。このため、面発光型半導体レーザに逆バイアスの電圧が印加されても静電耐圧素子に電流が流れるため、逆バイアスに対する静電破壊耐圧を著しく向上させることができる。
また、本発明の光半導体素子は、前記面発光型半導体レーザに形成された第１極性の第１電極及び当該第１極性とは異なる第２極性の第２電極と、前記静電耐圧素子に形成された第１極性の第３電極及び第２極性の第４電極と、前記第２電極及び前記第３電極上に形成され、前記第２電極と前記第３電極とを接続する接続配線とを備えることを特徴としている。
ここで、本発明の光半導体素子は、前記第１電極及び前記第４電極上に形成され、前記第１電極と前記第４電極とを接続する接続配線を備えることを特徴としている。
或いは、本発明の光半導体素子は、前記第１電極及び前記第４電極の各々に接続され、前記第１電極と前記第４電極とを電気的に接続する金属線を備えることを特徴としている。
これらの発明によれば、面発光型半導体レーザの第２極性を有する第２電極と静電耐圧素子の第１極性を有する第３電極とは、これらの電極上に形成された電極配線によって電気的に接続されている。また、面発光型半導体レーザの第１極性を有する第１電極と静電耐圧素子の第２極性を有する第４電極とは、これらの電極上に形成された電極配線、又はこれらの電極の各々に接続された金属線によって電気的に接続されている。このため、容易に静電耐圧素子を面発光型半導体レーザに対して逆方向の整流作用を有するように接続することができる。
また、本発明の光半導体素子は、前記静電耐圧素子が、ＰＮ接合、ＰＩＮ接合、ヘテロ接合、又はショットキー接合が形成されてなる素子であることを特徴としている。
本発明の光半導体素子において、前記静電耐圧素子に、ＰＮ接合、ＰＩＮ接合、又はヘテロ接合を形成する場合には、前記静電耐圧素子は、第１導電型からなる第１半導体層と、光吸収層及び静電耐圧層として機能する第２半導体層と、第２導電型からなる第３半導体層とを備えており、その全体の光学的膜厚は、前記静電耐圧素子内における前記レーザ光の共振条件が成立する膜厚以外の膜厚にすることが望ましい。
この発明によると、静電耐圧素子の全体の光学的膜厚が、静電耐圧素子内におけるレーザ光の共振条件が成立する膜厚以外の膜厚に設定されているため、静電耐圧素子の反射率低下による面発光型半導体レーザの発振閾値の上昇、及び静電耐圧素子の透過率上昇による外部光の面発光型半導体レーザへの入射を防止することができる。但し、面発光型半導体レーザから射出されたレーザ光の一部は静電耐圧素子で吸収されるため、レーザ光の出力調整を容易に行うことができる。
更に、本発明の光半導体素子は、前記静電耐圧素子の全体の光学的膜厚が、前記静電耐圧素子中における前記レーザ光の波長の４分の１の奇数倍であることが好ましい。
静電耐圧素子全体の光学的膜厚をレーザ光の波長の４分の１の奇数倍にすると、面発光型半導体レーザから射出されるレーザ光に対する静電耐圧素子の反射率の大幅な低下及び透過率の大幅な上昇を防止する上で好適である。
上記課題を解決するために、本発明の光半導体素子の製造方法は、レーザ光を射出する面発光型半導体レーザを備える光半導体素子の製造方法において、基板上に前記面発光型半導体レーザをなす第１半導体多層膜を形成する工程と、前記第１半導体多層膜の上方に、前記面発光型半導体レーザから射出されるレーザ光の一部を吸収するとともに、前記面発光型半導体レーザを静電破壊から保護する静電耐圧素子をなす第２半導体多層膜を形成する工程と、前記第２半導体多層膜をエッチングして前記静電耐圧素子を形成する工程と、前記第１半導体多層膜をエッチングして前記静電耐圧素子の下方に前記面発光型半導体レーザを形成する工程と、前記面発光型半導体レーザに第１極性の第１電極及び当該第１極性とは異なる第２極性の第２電極を形成する工程と、前記静電耐圧素子に第１極性の第３電極及び第２極性の第４電極を形成する工程と、前記第２電極及び前記第３電極上に、前記第２電極と前記第３電極とを接続する接続配線を形成する工程とを含むことを特徴としている。
この発明によると、基板上に面発光型半導体レーザをなす第１半導体多層膜と静電耐圧素子をなす第２半導体多層膜とが順に形成され、その後に第２半導体多層膜がエッチングされて静電耐圧素子が形成され、次いで第１半導体多層膜がエッチングされて静電耐圧素子の下方に面発光型半導体レーザが形成される。次に、面発光型半導体レーザに第１の極性を有する第１電極と第２の極性を有する第２電極とが形成されるとともに、静電耐圧素子に第１の極性を有する第３電極と第２の極性を有する第４電極とが形成され、第２電極及び第３電極上に、前記第２電極と前記第３電極とを接続する接続配線が形成される。
この発明によると、面発光型半導体レーザの上方に静電耐圧素子を形成しているため、これらを１チップ内に設けても設計マージンが狭くならず、容易に小型化することができる。
ここで、本発明の光半導体素子の製造方法は、前記第１電極及び前記第４電極上に、前記第１電極と前記第４電極とを接続する接続配線を形成する工程を含むことを特徴としている。
或いは、本発明の光半導体素子の製造方法は、前記第１電極及び前記第４電極の各々に金属線を接続し、前記第１電極と前記第４電極とを電気的に接続する工程を含むことを特徴としている。
これらの発明によると、第１電極及び第４電極上に、第１電極と第４電極とを接続する接続配線が形成され、或いは、第１電極及び第４電極の各々に金属線が接続されて、前記第１電極と前記第４電極とが電気的に接続される。これにより、容易に静電耐圧素子を面発光型半導体レーザに対して逆方向の整流作用を有するように接続することができる。
以下、図面を参照して本発明の実施形態による光半導体素子及びその製造方法について詳細に説明する。尚、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではなく、本発明の範囲内で任意に変更可能である。また、以下の説明で参照する各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
〔第１実施形態〕
図１は本発明の第１実施形態による光半導体素子を模式的に示す平面図であり、図２は図１中のＡ−Ａ線に沿う断面図である。図２に示す通り、本実施形態の光半導体素子１０は、面発光型半導体レーザ２０及び静電耐圧素子３０を含んで構成される。以下、これらの構成及び全体構成について順に説明する。
〈面発光型半導体レーザ〉
面発光型半導体レーザ２０は、半導体基板（本実施形態ではｎ型ＧａＡｓ基板）１１上に形成されている。この面発光型半導体レーザ２０は垂直共振器を有しており、本実施形態では垂直共振器をなす一方の分布反射型多層膜ミラーが柱状の半導体堆積体（以下、第１柱状部という）Ｐ１に形成されている。つまり、面発光型半導体レーザ２０はその一部が第１柱状部Ｐ１に含まれた構成である。
面発光型半導体レーザ２０は、例えば、ｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの分布反射型多層膜ミラー（以下、第１ミラーという）２１と、ＧａＡｓウェル層とＡｌ０．３Ｇａ０．７Ａｓバリア層からなり、ウェル層が３層で構成される量子井戸構造を含む活性層２２と、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの分布反射型多層膜ミラー（以下、第２ミラーという）２３と、ｐ型ＧａＡｓからなるコンタクト層２４とが順次積層された多層構造である。
尚、本実施形態において、ＡｌＧａＡｓ層のＡｌ組成とは、ガリウム（Ｇａ）に対するアルミニウム（Ａｌ）の組成をいう。ＡｌＧａＡｓ層のＡｌ組成は、「０」から「１」までである。即ち、ＡｌＧａＡｓ層は、ＧａＡｓ層（Ａｌ組成が「０」の場合）及びＡｌＡｓ層（Ａｌ組成が「１」の場合）を含む。また、以上説明した第１ミラー２１、活性層２２、第２ミラー２３、及びコンタクト層２４を構成する各層の組成及び層数は特に限定される訳ではない。
面発光型半導体レーザ２０をなす第１ミラー２１は、例えばケイ素（Ｓｉ）がドーピングされることによりｎ型にされており、第２ミラー２３は、例えば炭素（Ｃ）がドーピングされることによりｐ型にされている。従って、ｐ型の第２ミラー２３、不純物がドーピングされていない活性層２２、及びｎ型の第１ミラー２１により、ｐｉｎダイオードが形成される。また、面発光型半導体レーザ２０のうち、第２ミラー２３及びコンタクト層２４が、第２ミラー２３の上面からみて円形の形状にエッチングされて第１柱状部Ｐ１が形成されている。尚、本実施形態では、第１柱状部Ｐ１の平面形状を円形としたが、この形状は任意の形状をとることができる。
更に、第２ミラー２３を構成する層のうち活性層２２に近い領域に、ＡｌＧａＡｓ層を側面から酸化することにより得られる電流狭窄層２５が形成されている。この電流狭窄層２５はリング状に形成されている。即ち、この電流狭窄層２５は、図１及び図２に示す半導体基板１１の表面１１ａと平行な面で切断した場合における断面形状が、第１柱状部Ｐ１の平面形状の円形と同心の円のリング状である。
また、コンタクト層２４上には、第１柱状部Ｐ１の外周に沿うようにリング状の平面形状を有する電極２６が形成されている。この電極２６は、例えば、クロム（Ｃｒ）、金（Ａｕ）と亜鉛（Ｚｎ）との合金、及び金（Ａｕ）の積層膜からなる。或いは、白金（Ｐｔ）、チタン（Ｔｉ）及び金（Ａｕ）の積層膜からなる。また、第２ミラー２１上の一部には、電極２７が形成されている。この電極２７は、例えば、クロム（Ｃｒ）、金（Ａｕ）とゲルマニウム（Ｇｅ）との合金、ニッケル（Ｎｉ）、及び金（Ａｕ）の積層膜からなる。これらの電極２６，２７は、面発光型半導体レーザ２０を駆動するためのものであり、電極２６，２７を介して活性層２２に電流が注入される。
〈分離層〉
本実施形態の光半導体素子１０は、面発光型半導体レーザ２０上に分離層２８が形成されている。即ち、分離層２８は、面発光型半導体レーザ２０と後述する静電耐圧素子３０との間に設けられている。具体的には、図２に示す通り、分離層２８は、コンタクト層２４上に形成されている。即ち、分離層２８は、面発光型半導体レーザ２０のコンタクト層２４と、後述する静電耐圧素子３０の後述する第１コンタクト層３１との間に設けられている。尚、前述した通り、コンタクト層２４の上面にはリング状の電極２６が形成されているため、分離層２８は一部を除いて周囲が電極２６に取り囲まれている（図１参照）。
この分離層２８の平面形状は円形である。図示の例では、分離層２８の平面形状は第１コンタクト層３１の平面形状と同じであるが、これらの直径は第１柱状部Ｐ１の直径よりも小さくなるよう形成されている。尚、分離層２８の平面形状は、第１コンタクト層３１の平面形状よりも大きく形成することもできる。また、図２においては、分離層２８が第１柱状部Ｐ１とほぼ同心となるよう形成されている場合を例に挙げて図示しているが、第１柱状部Ｐ１に対して偏心させて分離層２８を形成しても良い。分離層２８については、後述する光半導体素子の製造方法の項にて更に詳細に説明する。
〈静電耐圧素子〉
静電耐圧素子３０は分離層２８上であって、面発光型半導体レーザ２０からのレーザ光の光路上に設けられている。静電耐圧素子３０は第１コンタクト層３１、静電耐圧層３２、及び第２コンタクト層３３を含んで構成される。第１コンタクト層３１は分離層２８上に設けられ、静電耐圧層３２は第１コンタクト層３１上に設けられ、第２コンタクト層３３は静電耐圧層３２上に設けられている。静電耐圧層３２及び第２コンタクト層３３の平面形状は、第１コンタクト層３１の平面形状よりも小さく形成されている。第２コンタクト層３３及び静電耐圧層３２は、柱状の半導体堆積体（以下、第２柱状部という）Ｐ２を構成する。つまり、静電耐圧素子３０はその一部が第２柱状部Ｐ２に含まれた構成である。尚、静電耐圧素子３０の上面は、面発光型半導体レーザ２０からのレーザ光の射出面３４とされている。
静電耐圧素子３０を構成する第１コンタクト層３１はｎ型ＧａＡｓ層からなり、静電耐圧層３２は不純物が導入されていないＧａＡｓ層からなり、第２コンタクト層３３はｐ型ＧａＡｓ層からなる。具体的には、第１コンタクト層３１は、例えばケイ素（Ｓｉ）がドーピングされることによりｎ型にされ、第２コンタクト層３３は、例えば炭素（Ｃ）がドーピングされることによりｐ型にされている。従って、ｎ型の第１コンタクト層３１、不純物がドーピングされていない静電耐圧層３２、及びｐ型の第２コンタクト層３３により、ｐｉｎダイオードが形成される。
静電耐圧素子３０は、面発光型半導体レーザ２０を静電破壊から保護するとともに、アイセーフ対策のために、面発光型半導体レーザ２０から射出されるレーザ光の一部を吸収するためのものである。静電耐圧素子３０は、内部に設けられた静電耐圧層３２で面発光型半導体レーザ２０から射出されるレーザ光を吸収する。ここで、面発光型半導体レーザ２０から射出されたレーザ光の吸収に着目すると、静電耐圧素子３０の膜厚を共振（ファブリ・ペロー共振）が起こる膜厚にすればレーザ光の吸収量が増大する。
しかしながら、共振条件が成立している状態では、静電耐圧素子３０の反射率が極めて小さくなる。静電耐圧素子３０は、面発光型半導体レーザ２０にとっては第２ミラー２３の一部と同様の機能を有するため、静電耐圧素子３０の反射率が小さくなると、面発光半導体レーザ２０での光閉じ込め効果が悪化して発振閾値の上昇を招いてしまう。発振閾値が上昇すると、消費電力が上昇するとともに高速動作が抑制されてしまう。このため、面発光型半導体レーザ２０の発振閾値は低い方が望ましい。また、共振条件が成立している状態では、静電耐圧素子３０の反射率が小さくなる一方で透過率が大きくなる。このため、外部から入射する光が静電耐圧素子３０を透過して面発光型半導体レーザ２０に入射し、この結果としてノイズが生じるといった悪影響もある。
ここで、静電耐圧素子３０の共振条件が成立するのは、レーザ光の静電耐圧素子３０中における波長がλであるとすると、静電耐圧素子３０の全体の光学的膜厚がλ／２の整数倍の場合である。よって、静電耐圧素子３０の全体の光学的膜厚は、共振条件が成立するλ／２の整数倍以外の膜厚とするのが望ましい。具体的には、静電耐圧素子３０の全体の光学的膜厚をλ／４の奇数倍にすることが好ましい。かかる膜厚とすることで、静電耐圧素子３０の反射率が大幅に低下しないため、面発光型半導体レーザ２０の発振閾値の上昇は引き起こされない。また、静電耐圧素子３０の透過率が大幅に上昇しないため、外部からの光が面発光型半導体レーザ２０に入射するのを防止することができ、これによってノイズの発生を防ぐことができる。
第１コンタクト層３１上には、その外周に沿うようにリング状の平面形状を有する電極３５が形成されている。つまり、電極３５は、一部を除いて第２柱状部Ｐ２を取り囲むように設けられている。この電極３５は、面発光型半導体レーザ２０の第１ミラー２１上に形成されている電極２７と同じ材質にて形成することができる。つまり、例えば、クロム（Ｃｒ）、金（Ａｕ）とゲルマニウム（Ｇｅ）との合金、ニッケル（Ｎｉ）、及び金（Ａｕ）の積層膜を用いることができる。
また、静電耐圧素子３０の上面上（第２コンタクト層３３上）には電極３６が形成されている。電極３６には開口部３７が設けられており、この開口部３７によって第２コンタクト層３３の上面の一部が露出する。この露出した面が、レーザ光の射出面３４である。従って、開口部３７の平面形状及び大きさを適宜設定することにより、射出面３４の形状及び大きさを適宜設定することができる。本実施形態においては、図１に示す通り、射出面３４が円形であるものとする。また、電極３６は、面発光型半導体レーザ２０のコンタクト層２４上に形成される電極２６と同じ材質にて形成することができる。
〈絶縁層〉
本実施形態の光半導体素子１０は、図１及び図２に示す通り、主として第１柱状部Ｐ１の周囲を取り囲むよう第１ミラー２１の上に絶縁層４０が形成されている。また、この絶縁層４０によって、第１柱状部Ｐ１の上面の一部、分離層２８の側面の一部、第１コンタクト層３１の側面及び上面の一部、並びに第２柱状部Ｐ２の側面の一部が覆われている。また、絶縁層４０は、後述する電極配線４１，４２の下、及び電極配線４１の周囲にも形成されている。
〈電極配線〉
電極配線４１は、面発光型半導体レーザ２０の電極２６と静電耐圧素子３０の電極３５とを電気的に接続するものである。図１に示す通り、電極配線４１は、リング状の平面形状を有する接続部４１ａと、配線部４１ｂと、円状の平面形状を有するパッド部４１ｃとを有する。電極配線４１は、接続部４１ａにおいて電極２６，３５の上面に接合されて電気的に接続されている。電極配線４１の配線部４１ｂ、接続部４１ａとパッド部４１ｃとに接続されている。電極配線４１のパッド部４１ｃは、電極パッドとして用いられる。
また、電極配線４２は、第１ミラー２１上の一部に形成された電極２７と静電耐圧素子３０の電極３６とを接続するものである。電極配線４２は、図１に示す通り、矩形の平面形状を有する接続部４２ａと、矩形の平面形状を有する配線部４２ｂと、パッド部４２ｃとを有する。電極配線４２は、接続部４２ａにおいて電極３６の上面に接合されて電気的に接続されている。電極配線４２の配線部４２ｂは、第２柱状部Ｐ２の側面の一部を覆う絶縁層４０の傾斜面上に形成されており、接続部４２ａとパッド部４２ｃとを接続する。電極配線４２のパッド部４２ｃは、電極パッドとして用いられる。これら電極配線４１，４２は、例えば金（Ａｕ）を用いて形成することができる。
〈全体の構成〉
本実施形態の光半導体素子１０は、面発光型半導体レーザ２０のｎ型の第１ミラー２１及びｐ型の第２ミラー２３、並びに静電耐圧素子３０のｎ型の第１コンタクト層３１及びｐ型の第２コンタクト層３３から、全体としてｎｐｎｐ構造になっている。静電耐圧素子３０は、面発光型半導体レーザ２０の静電破壊を防止するとともに、面発光型半導体レーザ２０で発生したレーザ光の一部を吸収するために設けられる。
具体的に、本実施形態の光半導体素子１０は、面発光型半導体レーザ２０の電極２６と静電耐圧素子３０の電極３５とが電極配線４１によって電気的に接続されており、面発光型半導体レーザ２０の電極２７と静電耐圧素子３０の電極３６とが電極配線４２によって電気的に接続されている。面発光型半導体レーザ２０の電極２６はｐ型ＧａＡｓからなるコンタクト層２４上に形成されたｐ電極であり、電極２７はｎ型の第１ミラー２１上に形成されたｎ電極である。一方、静電耐圧素子３０の電極３５はｎ型ＧａＡｓ層からなる第１コンタクト層３１上に形成されたｎ電極であり、電極３６はｐ型ＧａＡｓ層からなる第２コンタクト層３３上に形成されたｐ電極である。従って、静電耐圧素子３０は、電極配線４１，４２によって、面発光型半導体レーザ２０に対して逆極性となるよう（逆方向の整流作用を有するよう）並列に接続されている。
図３は、本発明の第１実施形態による光半導体素子１０の電気的な等価回路図である。図３に示す通り、面発光型半導体レーザ２０は、アノード電極（正電極）が電極配線４１のパッド部４１ｃに、カソード電極（負電極）が電極配線４２のパッド部４２ｃに接続されている。また、静電耐圧素子３０は、アノード電極（正電極）が電極４２のパッド部４２ｃに、カソード電極（負電極）が電極配線４１のパッド部４１ｃに接続されている。
〔光半導体素子の動作〕
次に、実施形態の光半導体素子１０の一般的な動作について説明する。尚、以下の光半導体素子１０の駆動方法は一例であり、本発明の範囲内で種々の変更が可能である。まず、電極パッド４１ｃ，４２ｃを不図示の電源に接続して電極２６と電極２７との間に順方向に電流を流すと、面発光型半導体レーザ２０の活性層２２において、電子と正孔との再結合が生じ、再結合による発光が生じる。そこで生じた光が第２ミラー２３と第１ミラー２１との間を往復する間に誘導放出が起こって光の強度が増幅される。
光利得が光損失を上まわると、レーザ発振が起こり、第２ミラー２３の上面からレーザ光が射出され、分離層２８へと入射する。次いで、レーザ光は静電耐圧素子３０の第１コンタクト層３１に入射する。次に、静電耐圧素子３０を構成する第１コンタクト層３１に入射した光は静電耐圧層３２に入射する。この入射光の一部が静電耐圧層３２にて吸収される。一方、静電耐圧層３２で吸収されなかったレーザ光は、第２コンタクト層３３を介して射出面３４から外部に射出される。このように、本実施形態の光半導体素子１０は、面発光型半導体レーザ２０から射出されたレーザ光の一部を静電耐圧素子３０で吸収することによるアイセーフ対策が施されている。
ここで、静電気等の外的要因により面発光型半導体レーザ２０に対して逆方向の電圧が電極２６と電極２７との間に印加されたとする。この逆方向の電圧は、面発光型半導体レーザ２０にとっては逆方向の電圧であるが、静電耐圧素子３０にとっては順方向の電圧である。このため、面発光型半導体レーザ２０にとって逆方向の電圧が印加されても静電耐圧素子３０に電流が流れるため、面発光型半導体レーザ２０を静電破壊から保護することができる。
〔光半導体素子の製造方法〕
次に、以上説明した光半導体素子１０の製造方法について説明する。図４〜図７は、本発明の第１実施形態による光半導体素子の製造工程を模式的に示す断面図である。尚、これらの図は図２に示す断面図に対応している。本実施形態の光半導体素子１０を製造するには、図４（ａ）に示す通り、まずｎ型ＧａＡｓ層からなる半導体基板１１の表面１１ａに組成を変調させながらエピタキシャル成長させて半導体多層膜を形成する。
ここで、半導体多層膜は、第１半導体多層膜Ｌ１と、第１半導体多層膜Ｌ１上の分離層２８と、分離層２８上の第２半導体多層膜Ｌ２とからなる。第１半導体多層膜Ｌ１は、例えばｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの第１ミラー２１、ＧａＡｓウェル層とＡｌ０．３Ｇａ０．７Ａｓバリア層とからなり、ウェル層が３層で構成される量子井戸構造を含む活性層２２、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの第２ミラー２３、及びｐ型ＧａＡｓからなるコンタクト層２４からなる。
分離層２８は、不純物がドーピングされていないＡｌＧａＡｓ層からなる。また、第２半導体多層膜Ｌ２は、ｎ型ＧａＡｓ層からなる第１コンタクト層３１、不純物がドーピングされていないＧａＡｓ層からなる静電耐圧層３２、及びｐ型ＧａＡｓ層からなる第２コンタクト層３３からなる。これらの層を順に半導体基板１１上に積層させることにより、半導体多層膜が形成される。尚、分離層２８は、ｐ型又はｎ型のＡｌＧａＡｓ層としてもよい。
尚、第２ミラー２３を成長させる際に、活性層２２近傍の少なくとも１層は、後に酸化されて電流狭窄層２５となる層に形成される（図６（ａ）参照）。具体的には、電流狭窄層２５となる層は、Ａｌ組成が分離層２８のＡｌ組成より大きなＡｌＧａＡｓ層（ＡｌＡｓ層を含む）に形成される。換言すると、分離層２８は、Ａｌ組成が電流狭窄層２５となる層より小さなＡｌＧａＡｓ層に形成することが望ましい。これにより、後述する電流狭窄層２５を形成する酸化工程において（図６（ａ）参照）、分離層２８は酸化されないようにすることができる。より具体的には、例えば電流狭窄層２５となる層のＡｌ組成が０．９５以上であって、分離層２８のＡｌ組成が０．９５未満であるように、電流狭窄層２５となる層及び分離層２８を形成することが望ましい。分離層２８の光学的膜厚は、面発光型半導体レーザ２０（図２参照）の設計波長がλであるとすると、例えば、λ／４の奇数倍にすることが好適である。
また、第１コンタクト層３１、静電耐圧層３２、及び第２コンタクト層３３の光学的膜厚の総和、即ち、静電耐圧素子３０（図２参照）の全体の光学的膜厚は、前述した通り、例えばλ／４の奇数倍とすることが好適である。かかる膜厚にすることで、静電耐圧素子３０全体は分布反射型ミラーとして機能することができる。即ち、面発光型半導体レーザ２０における活性層２２の上方において、静電耐圧素子３０全体が、分布反射型ミラーとして機能することができる。従って、面発光型半導体レーザ２０の特性に悪影響を及ぼすことなく、静電耐圧素子３０は分布反射型ミラーとして機能することができる。これにより、レーザ光に対する静電耐圧措置３０の大幅な反射率の低下及び大幅な透過率の上昇を防止することができる
エピタキシャル成長を行う際の温度は、成長方法や原料、半導体基板１１の種類、或いは形成する半導体多層膜の種類、厚さ、及びキャリア密度によって適宜決定されるが、一般に、４５０℃〜８００℃に設定するのが好ましい。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。また、エピタキシャル成長させる方法としては、有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）法、ＭＢＥ（Molecular Beam Epitaxy）法、或いはＬＰＥ（Liquid Phase Epitaxy）法を用いることができる。
次に、図４（ｂ）に示す通り、第２半導体多層膜Ｌ２をエッチングして第２柱状部Ｐ２を形成する。第２柱状部Ｐ２を形成するには、まず、第２半導体多層膜Ｌ２上にレジスト（図示省略）を塗布した後、リソグラフィ法によりレジストをパターニングする。これにより、第２コンタクト層３３の上面に所定の平面形状を有するレジスト層が形成される。次いで、このレジスト層をマスクとして、例えばドライエッチング法により、第２コンタクト層３３及び静電耐圧層３２をエッチングする。これにより、第２コンタクト層３３と、第２コンタクト層３３と同一の平面形状を有する静電耐圧層３２とが形成される。これにより第２柱状部Ｐ２が形成される。尚、第２柱状部Ｐ２が形成されると、レジスト層は除去される。
第２柱状部Ｐ２を形成すると、第１コンタクト層３１を所定の形状にパターニングする。具体的には、まず、第１コンタクト層３１上にレジスト（図示省略）を塗布した後、リソグラフィ法により塗布したレジストをパターニングする。これにより、第１コンタクト層３１上に第２柱状部Ｐ２を覆うように所定のパターンのレジスト層が形成される。次いで、このレジスト層をマスクとして、第１コンタクト層３１を、例えばドライエッチングにより所定の厚みになるまでエッチングする。
次いで、残りの第１コンタクト層３１を、ウェットエッチング法によりエッチングする。ここで、第１コンタクト層３１のエッチングには、エッチャントとして、例えばアンモニア、過酸化水素、及び水の混合溶液を用いることができる。アンモニア、過酸化水素、及び水の混合比率は、例えば１：１０：１５０程度のものを用いることができるが、特にこの混合比率は限定されず、適宜決定される。第１コンタクト層３１の下には分離層２８が配置されており、分離層２８がエッチングストッパ層として機能するため、分離層２８が露出した時点で、第１コンタクト層３１のエッチングを正確且つ容易に止めることができる。
以上の工程を経ることにより、図４（ｂ）に示す通り、静電耐圧素子３０が形成される。静電耐圧素子３０は、第２コンタクト層３３、静電耐圧層３２、及び第１コンタクト層３１を含んでなる。また、第１コンタクト層３１の平面形状は、第２コンタクト層３３及び静電耐圧層３２の平面形状よりも大きく形成される。尚、以上説明した工程では、第２コンタクト層３３及び静電耐圧層３２をパターニングした後、第１コンタクト層３１をパターニングしていたが、第１コンタクト層３１をパターニングした後、第２コンタクト層３３及び静電耐圧層３２をパターニングしてもよい。
静電耐圧素子３０を形成すると、図５（ａ）に示す通り、分離層２８を所定の形状にパターニングする。具体的には、上述のレジスト層（第１コンタクト層３１のエッチングに用いたレジスト層）をマスクとして、分離層２８をエッチングする。このとき、分離層２８の下には、コンタクト層２４が配置されており、このコンタクト層２４がエッチングストッパ層として機能するため、分離層２８のエッチングを、コンタクト層２４が露出した時点で、正確且つ容易に止めることができる。ここで、分離層２８のエッチングに用いるエッチャントとして、例えばフッ化水素水溶液や、フッ化水素酸系緩衝溶液を用いることができる。
これにより、図５（ａ）に示す通り、パターニングされた分離層２８が形成される。その後、レジスト層（第１コンタクト層３１及び分離層２８のエッチングに用いたレジスト層）が除去される。図示の例では、分離層２８の平面形状は、第１コンタクト層３１の平面形状と同じとなるように形成したが、分離層２８の平面形状は、第１コンタクト層３１の平面形状よりも大きく形成しても良い。具体的には、上述の分離層２８のパターニングに用いるレジスト層を、より平面形状の大きなレジスト層にして分離層２８をパターニングすることができる。
次に、図５（ｂ）に示す通り、第１半導体多層膜Ｌ１をエッチングして第１柱状部Ｐ１を含む面発光型半導体レーザ２０を形成する。具体的には、まず、第１半導体多層膜Ｌ１のコンタクト層２４上にレジスト（図示省略）を塗布した後、リソグラフィ法により塗布したレジストをパターニングする。これにより、所定のパターンのレジスト層が形成される。次いで、このレジスト層をマスクとして、例えばドライエッチング法により、コンタクト層２４、第２ミラー２３、及び活性層２２をエッチングする。これにより、図５（ａ）に示す通り、第１柱状部Ｐ１が形成される。
以上の工程により、半導体基板１１上に、第１柱状部Ｐ１を含む垂直共振器（面発光型半導体レーザ２０）が形成される。これにより、面発光型半導体レーザ２０と、分離層２８と、静電耐圧素子３０との積層体が形成される。その後、レジスト層が除去される。尚、本実施形態では前述した通り、静電耐圧素子３０並びに分離層２８をまず形成した後に第１柱状部Ｐ１を形成する場合について説明したが、第１柱状部Ｐ１を形成した後に静電耐圧素子３０及び分離層２８を形成してもよい。
続いて、図６（ａ）に示す通り、電流狭窄層２５を形成する。この電流狭窄層２５を形成するには、上記工程によって第１柱状部Ｐ１及び第２柱状部Ｐ２が形成された半導体基板１１を、例えば４００℃程度の水蒸気雰囲気中に投入する。これにより、前述した第２ミラー２３中のＡｌ組成が高い層が側面から酸化されて、電流狭窄層２５が形成される。
酸化レートは、炉の温度、水蒸気の供給量、酸化すべき層のＡｌ組成、及び膜厚に依存する。酸化により形成される電流狭窄層２５を備えた面発光型半導体レーザでは、駆動する際に、電流狭窄層２５が形成されていない部分（酸化されていない部分）のみに電流が流れる。従って、電流狭窄層２５を形成する工程において、形成する電流狭窄層２５の範囲を制御することにより、電流密度の制御が可能となる。また、面発光型半導体レーザ２０から射出されるレーザ光の大部分が第１コンタクト層３１に入射するように、電流狭窄層２５の径を調整することが望ましい。
次に、図６（ｂ）に示す通り、第１ミラー２１上であって第１柱状部Ｐ１の周囲、第１柱状部Ｐ１の上面の一部、分離層２８の側面の一部、第１コンタクト層３１の側面及び上面の一部、並びに第２柱状部Ｐ２の側面の一部を覆うように絶縁層４０を形成する。絶縁層４０の材質としては厚膜化が容易なものを用いることが望ましい。絶縁層４０の膜厚は、例えば２〜４μｍ程度であるが、特に限定される訳ではなく、第１柱状部Ｐ１及び第２柱状部Ｐ２の高さに応じて適宜設定することができる。
例えば、絶縁層４０は、熱又は光等のエネルギーによって硬化可能な液体材料（例えば紫外線硬化型樹脂や熱硬化型樹脂の前駆体）を硬化させることにより得られるものを用いることができる。紫外線硬化型樹脂としては、例えば紫外線硬化型のアクリル系樹脂及びエポキシ系樹脂が挙げられる。また、熱硬化型樹脂としては、熱硬化型のポリイミド系樹脂等が例示できる。また、例えば、絶縁層４０は、上記材料を複数用いて積層膜とすることもできる。
ここでは、絶縁層４０を形成するための材料として、ポリイミド系樹脂の前駆体を用いた場合について述べる。まず、例えばスピンコート法を用いて前駆体（ポリイミド系樹脂の前駆体）を半導体基板１１上に塗布して前駆体層を形成する。このとき、前駆体層が第１柱状部Ｐ１の上面を覆うように前駆体層を形成する。尚、前駆体層の形成方法としては、前述したスピンコート法のほか、ディッピング法、スプレーコート法、液滴吐出法等の公知技術が利用できる。次いで、例えばホットプレート等を用いて半導体基板１１を加熱して溶媒を除去した後、例えば３５０℃程度の炉に入れて前駆体層をイミド化させることにより、ほぼ完全に硬化したポリイミド系樹脂層を形成する。続いて、図６（ｂ）に示す通り、ポリイミド系樹脂層を公知のリソグラフィ技術を用いてパターニングすることにより、絶縁層４０を形成する。
尚、パターニングの際に用いられるエッチング方法としては、ドライエッチング法等を用いることができる。ドライエッチングは、例えば酸素又はアルゴン等のプラズマにより行うことができる。また、上述の絶縁層４０の形成方法では、ポリイミド系樹脂の前駆体層を硬化した後、パターニングを行う例について示したが、ポリイミド系樹脂の前駆体層を硬化する前に、パターニングを行うこともできる。このパターニングの際に用いられるエッチング方法としては、ウェットエッチング法等を用いることができる。ウェットエッチングは、例えばアルカリ溶液又は有機溶液等により行うことができる。
以上の工程が終了すると、図７に示す通り、第１ミラー２１上の電極２７及び第１コンタクト層３１の上面上の電極３５が形成される。また、コンタクト層２４上の電極２６及び第２コンタクト層３３上の電極３６が形成される。電極２７，３５を形成する具体的な方法は以下の通りである。まず、電極２７，３５を形成する前に、必要に応じてプラズマ処理法等を用いて、第１ミラー２１の上面及び第１コンタクト層３１の上面を洗浄する。これにより、より安定した特性の素子を形成することができる。次に、例えば真空蒸着法により、例えばクロム（Ｃｒ）、金（Ａｕ）とゲルマニウム（Ｇｅ）との合金、ニッケル（Ｎｉ）、及び金（Ａｕ）の積層膜を形成する。次いで、リフトオフ法により、所定の位置以外の積層膜を除去することにより電極２７，３５が形成される。
また、電極２６，３６を形成する具体的な方法は以下の通りである。まず、電極２６，３６を形成する前に、必要に応じてプラズマ処理法等を用いて、コンタクト層２４の上面及び第２コンタクト層３３の上面を洗浄する。これにより、より安定した特性の素子を形成することができる。次に、例えば真空蒸着法により、例えばクロム（Ｃｒ）、金（Ａｕ）と亜鉛（Ｚｎ）との合金、及び金（Ａｕ）の積層膜を形成する。次いで、リフトオフ法により、所定の位置以外の積層膜を除去することにより電極２６，３６が形成される。
尚、上記の電極２７，３５及び電極２６，３６を形成する工程において、リフトオフ法の代わりにドライエッチング法又はウェットエッチング法を用いることもできる。また、上記工程において、真空蒸着法の代わりにスパッタ法を用いることもできる。更に、上記の工程においては、電極２７，３５を同時にパターニングし、電極２６，３６を同時にパターニングしているが、これらを個々に形成しても良い。
以上の工程が終了すると、図７に示す通り、電極配線４１，４２が形成される。ここで、電極配線４１は、面発光型半導体レーザ２０の電極２６と静電耐圧素子３０の電極３５とを電気的に接続するよう形成される。また、電極配線４２は、面発光型半導体レーザ２０の電極２７と静電耐圧素子３０の電極３６とを電気的に接続するよう形成される。具体的には、上記各電極を形成する場合と同様に、必要に応じてプラズマ処理法等を用いて半導体基板１１上を洗浄する。次いで、例えば真空蒸着法により、例えば金（Ａｕ）からなる金属膜を形成する。そして、リフトオフ法等により、所定の位置以外の金属膜を除去することにより電極配線４１，４２が形成される。
最後に、アニール処理を行う。アニール処理の温度は電極材料に依存する。本実施形態で用いる電極材料の場合は、通常４００℃前後で行う。尚、必要であれば、電極配線４１，４２を形成する前にアニール処理を行っても良い。これによって工程によって図１，図２に示す本実施形態の光半導体素子１０が製造される。
〔第２実施形態〕
図８は本発明の第２実施形態による光半導体素子を模式的に示す平面図であり、図９は図８中のＢ−Ｂ線に沿う断面図である。尚、図８及び図９においては、図１及び図２に示した構成に相当するものには同一の符号を付してある。図８及び図９に示す通り、本実施形態の光半導体素子５０は、基板１１上の面発光型半導体レーザ２０及び静電耐圧素子３０を含んで構成される。本実施形態の光半導体素子５０が備える面発光型半導体レーザ２０及び静電耐圧素子３０は、図１，図２に示す第１実施形態の光半導体素子１０が備えるものと同一構成である。
即ち、面発光型半導体レーザ２０は、例えば、ｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの分布反射型多層膜ミラー（第１ミラー）２１と、ＧａＡｓウェル層とＡｌ０．３Ｇａ０．７Ａｓバリア層からなり、ウェル層が３層で構成される量子井戸構造を含む活性層２２と、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの分布反射型多層膜ミラー（第２ミラー）２３と、ｐ型ＧａＡｓからなるコンタクト層２４とが順次積層された多層構造である。
静電耐圧素子３０は、例えばｎ型ＧａＡｓ層からなる第１コンタクト層３１と、不純物が導入されていないＧａＡｓ層からなる静電耐圧層３２と、ｐ型ＧａＡｓ層からなる第２コンタクト層３３とが順次積層された多層構造である。ここで、本実施形態の静電耐圧素子３０についても、全体の光学的膜厚を共振条件が成立するλ／２の整数倍以外の膜厚とするのが望ましい。具体的には、静電耐圧素子３０の全体の光学的膜厚をλ／４の奇数倍にすることが好ましい。尚、面発光型半導体レーザ２０と静電耐圧素子３０との間には、例えば不純物がドーピングされていないＡｌＧａＡｓ層からなる分離層２８が設けられている。
また、面発光型半導体レーザ２０のコンタクト層２４上には、第１柱状部Ｐ１の外周に沿うようにリング状の平面形状を有する電極２６が形成されている。この電極２６は、例えば、クロム（Ｃｒ）、金（Ａｕ）と亜鉛（Ｚｎ）との合金、及び金（Ａｕ）の積層膜からなる。或いは、白金（Ｐｔ）、チタン（Ｔｉ）及び金（Ａｕ）の積層膜からなる。また、第２ミラー２１上の一部には、電極２７が形成されている。この電極２７は、例えば、クロム（Ｃｒ）、金（Ａｕ）とゲルマニウム（Ｇｅ）との合金、ニッケル（Ｎｉ）、及び金（Ａｕ）の積層膜からなる。これらの電極２６，２７は、面発光型半導体レーザ２０を駆動するためのものであり、電極２６，２７を介して活性層２２に電流が注入される。尚、本実施形態の面発光型半導体レーザ２０に設けられる電極２６，２７は、図８に示す通り、平面形状が第１実施形態に設けられるものと相違している。
静電耐圧素子３０の第１コンタクト層３１上には、その外周に沿うようにリング状の平面形状を有する電極３５が形成されている。つまり、電極３５は、一部を除いて第２柱状部Ｐ２を取り囲むように設けられている。この電極３５は、面発光型半導体レーザ２０の第１ミラー２１上に形成されている電極２７と同じ材質を用いて形成することができる。また、静電耐圧素子３０の上面上（第２コンタクト層３３上）には電極３６が形成されている。電極３６には開口部３７が設けられており、この開口部３７に露出した面が、レーザ光の射出面３４である。この電極３６は、面発光型半導体レーザ２０のコンタクト層２４上に形成されている電極２６と同じ材質を用いて形成することができる。尚、本実施形態の静電耐圧素子３０に設けられる電極３５，３６は、図８に示す通り、平面形状が第１実施形態に設けられるものと相違している。
本実施形態の光半導体素子５０は、図８及び図９に示す通り、主として第１柱状部Ｐ１の周囲を取り囲むよう第１ミラー２１の上に絶縁層６０が形成されている。この絶縁層６０は、図８に示す通り、電極３６及び後述する電極配線６１の下にも設けられる。また、図８に示す通り、第２柱状部Ｐ２を取り囲むように、面発光型半導体レーザ２０の電極２６と静電耐圧素子３０の電極３５とを電気的に接続する電極配線６１が形成されている。この電極配線６１は、リング状の平面形状を有する接続部６１ａと、配線部６１ｂと、円状の平面形状を有するパッド部６１ｃとを有する。電極配線６１は、接続部６１ａにおいて電極２６，３５の上面に接合されて電気的に接続されている。電極配線６１の配線部６１ｂ、接続部６１ａとパッド部６１ｃとに接続されている。電極配線６１のパッド部６１ｃは、電極パッドとして用いられる。
また、図８に示す通り、本実施形態の電極３６は、リング状の平面形状を有する接続部３６ａと、配線部３６ｂと、円状の平面形状を有するパッド部３６ｃとを有している。電極３６は、接続部３６ａにおいて静電耐圧素子３０の第２コンタクト層３３上に接合されている。電極配線３６の配線部３６ｂ、絶縁層６０上に形成されており、接続部３６ａとパッド部３６ｃとに接続されている。電極配線３６のパッド部３６ｃは、絶縁層６０上に形成されており、電極パッドとして用いられる。
以上説明した光半導体素子５０は、平面的な構成が若干異なるものの、基本的な構造は図１，図２に示す光半導体素子１０と同様であり、光半導体素子１０の製造工程と同様の製造工程を経て製造される。但し、前述した第１実施形態の光半導体素子１０では、面発光型半導体レーザ２０の電極２７と静電耐圧素子３０の電極３６とを接続する電極配線４２が形成されていたが、本実施形態の光半導体素子３０では、この電極配線４２に相当するものは形成されてない。このため、光半導体素子５０の製造工程では、電極配線４２の形成が省略される。
以上の光半導体素子５０は、ＴＯＳＡ（Transmitter Optical Sub-Assembly）等のＯＳＡに実装される。光半導体素子５０をＯＳＡに実装する場合には、光半導体素子５０はＯＳＡに設けられるサブマウント７０上に搭載される（図８，図９参照）。光半導体素子５０をサブマウント７０上に搭載すると、面発光型半導体レーザ２０の電極２６，２７及び静電耐圧素子３０の電極３５，３６をＯＳＡに設けられたリード線（図示省略）に接続するために金線等の金属線を用いたワイヤーボンディングが行われる。
ここで、図８に示す通り、電極配線６１のパッド部６１ｃに金属線Ｗ１の一端がボンディングされ、この金属線Ｗ１の他端がＯＳＡに設けられた１つのリード線にボンディングされる。これにより、ＯＳＡに設けられた１つのリード線と、面発光型半導体レーザ２０の電極２６及び静電耐圧素子３０の電極３５とが電気的に接続される。
これに対し、電極３６のパッド部３６ｃには一端がサブマウント７０にボンディングされた金属線Ｗ２１の他端がボンディングされ、また、電極２７には一端がサブマウント７０にボンディングされた金属線Ｗ２２の他端がボンディングされる。そして、サブマウント７０には、金属線Ｗ２の一端がボンディングされ、この金属線Ｗ２の他端がＯＳＡに設けられた他のリード線にボンディングされる。金属線Ｗ２１，Ｗ２２によって電極３６のパッド部３６ｃ及び電極２７をサブマウント７０に接続することにより電極３６と電極２７とが電気的に接続される。更に、金属線Ｗ２によってサブマウント７０をＯＳＡに設けられたリード線に接続することにより、ＯＳＡに設けられた１つのリード線と、面発光型半導体レーザ２０の電極２７及び静電耐圧素子３０の電極３６とが電気的に接続される。
金属線を用いた以上の接続を行うことにより、静電耐圧素子３０は、面発光型半導体レーザ２０に対して逆極性となるよう（逆方向の整流作用を有するよう）並列に接続される。これにより、本実施形態の光半導体素子５０を図３の等価回路と同様の回路にすることができる。尚、図８に示す例では、金属線Ｗ２１，Ｗ２２によって電極３６のパッド部３６ｃ及び電極２７をサブマウント７０に接続し、金属線Ｗ２によってサブマウント７０とＯＳＡに設けられたリード線とを接続する例を挙げている。しかしながら、電極３６のパッド部３６ｃ及び電極２７に対するリード線の位置が近ければ、電極３６のパッド部３６ｃ及び電極２７とリード線とを直接接続しても良い。
以上、本発明の第１実施形態及び第２実施形態について説明したが、これらの実施形態においては、何れも面発光型半導体レーザ２０から射出されるレーザ光の光路上に静電耐圧素子３０が設けられており、この静電耐圧素子３０によって発光型半導体レーザ２０が静電破壊から保護されるため、面発光型半導体レーザ２０の静電破壊耐圧を向上させることができる。また、静電耐圧素子３０によって面発光型半導体レーザ２０からのレーザ光の一部が吸収される。このため、レーザ光の出力調整を容易に行うことができる。
このように、第１実施形態及び第２実施形態では、静電耐圧素子３０でレーザ光を吸収することによりアイセーフ対策が施されている。従来は、ＴＯＳＡ等のＯＳＡに設けられるレーザ光の射出窓に反射膜を作りつけることによりアイセーフ対策を行っていたが、上述の第１実施形態及び第２実施形態では静電耐圧素子３０で行っているため、ＯＳＡでのアイセーフ対策（反射膜の形成）を省略することも可能である。また、ＯＳＡに設けられたレーザ光の射出窓に反射膜を形成すると、その反射膜で反射されたレーザ光が面発光型半導体レーザ２０に入射してノイズが生ずる虞があったが、この反射膜を省略することで、ノイズを低減することもできる。
また、上述の第１実施形態の光半導体装置１０及び第２実施形態の光半導体装置５０の何れも面発光型半導体レーザ２０の上方に静電耐圧素子３０が設けられた構造である。このため、面発光型半導体レーザ２０及び静電耐圧素子３０を１チップ内に設けても設計マージンが狭くならず、容易に小型化することができる。
以上、本発明の実施形態について説明したが、本発明は上記の実施形態に限定されることはなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では面発光型半導体レーザ２０の上方に設けられる静電耐圧素子３０が、第１コンタクト層３１、静電耐圧層３２、及び第２コンタクト層３３からなるｐｉｎダイオードである場合を例に挙げて説明したが、静電耐圧素子としては、ＰＩＮ接合が形成されてなる素子以外に、ＰＮ接合、ヘテロ接合、又はショットキー接合が形成されてなる素子を用いることができる。静電耐圧素子３０が、ショットキー接合が形成されてなる素子である場合には、面発光型半導体レーザ２０から射出されるレーザ光が透過する程度にショットキー接合をなす金属層を薄く形成するか、又はその金属層のレーザ光の光路上の部分に透過用の孔を形成するのが望ましい。更に、上記実施形態において、各半導体層におけるｐ型とｎ型とを入れ替えても本発明の範囲外となるものではない。
本発明の第１実施形態による光半導体素子を模式的に示す平面図である。 図１中のＡ−Ａ線に沿う断面図である。 本発明の第１実施形態による光半導体素子１０の電気的な等価回路図である。 本発明の第１実施形態による光半導体素子の製造工程を模式的に示す断面図である。 本発明の第１実施形態による光半導体素子の製造工程を模式的に示す断面図である。 本発明の第１実施形態による光半導体素子の製造工程を模式的に示す断面図である。 本発明の第１実施形態による光半導体素子の製造工程を模式的に示す断面図である。 本発明の第２実施形態による光半導体素子を模式的に示す平面図である。 図８中のＢ−Ｂ線に沿う断面図である。
符号の説明
１１……基板
２０……面発光型半導体レーザ
２６，２７……電極
２８……分離層
３０……静電耐圧素子
３１……第１コンタクト層
３２……静電耐圧層
３３……第２コンタクト層
３５，３６……電極
４１，４２……電極配線
６１……電極配線
Ｗ１，Ｗ２……金属線
Ｗ２１，Ｗ２２……金属線

Claims (13)

  1. レーザ光を射出する面発光型半導体レーザを備える光半導体素子において、
    前記面発光型半導体レーザから射出されるレーザ光の光路上に設けられ、当該レーザ光の一部を吸収するとともに、前記面発光型半導体レーザを静電破壊から保護する静電耐圧素子を備えることを特徴とする光半導体素子。
  2. 前記面発光型半導体レーザは基板上に設けられており、
    前記静電耐圧素子は前記面発光型半導体レーザの上方に設けられている
    ことを特徴とする請求項１記載の光半導体素子。
  3. 前記面発光型半導体レーザと前記静電耐圧素子との間には、前記面発光型半導体レーザと前記静電耐圧素子とを分離する分離層が形成されていることを特徴とする請求項１又は請求項２記載の光半導体素子。
  4. 前記面発光型半導体レーザを駆動する第１電極及び第２電極を備えており、
    前記静電耐圧素子は、前記第１電極と前記第２電極との間に電気的に並列に接続され、前記面発光型半導体レーザとは逆方向の整流作用を有する素子である
    ことを特徴とする請求項１から請求項３の何れか一項に記載の光半導体素子。
  5. 前記面発光型半導体レーザに形成された第１極性の第１電極及び当該第１極性とは異なる第２極性の第２電極と、
    前記静電耐圧素子に形成された第１極性の第３電極及び第２極性の第４電極と、
    前記第２電極及び前記第３電極上に形成され、前記第２電極と前記第３電極とを接続する接続配線と
    を備えることを特徴とする請求項１から請求項３の何れか一項に記載の光半導体素子。
  6. 前記第１電極及び前記第４電極上に形成され、前記第１電極と前記第４電極とを接続する接続配線を備えることを特徴とする請求項５記載の光半導体素子。
  7. 前記第１電極及び前記第４電極の各々に接続され、前記第１電極と前記第４電極とを電気的に接続する金属線を備えることを特徴とする請求項５記載の光半導体素子。
  8. 前記静電耐圧素子は、ＰＮ接合、ＰＩＮ接合、ヘテロ接合、又はショットキー接合が形成されてなる素子であることを特徴とする請求項１から請求項７の何れか一項に記載の光半導体素子。
  9. 前記静電耐圧素子は、第１導電型からなる第１半導体層と、光吸収層及び静電耐圧層として機能する第２半導体層と、第２導電型からなる第３半導体層とを備えており、その全体の光学的膜厚は、前記静電耐圧素子内における前記レーザ光の共振条件が成立する膜厚以外の膜厚であることを特徴とする請求項１から請求項７の何れか一項に記載の光半導体素子。
  10. 前記静電耐圧素子の全体の光学的膜厚は、前記静電耐圧素子中における前記レーザ光の波長の４分の１の奇数倍であることを特徴とする請求項９記載の光半導体素子。
  11. レーザ光を射出する面発光型半導体レーザを備える光半導体素子の製造方法において、
    基板上に前記面発光型半導体レーザをなす第１半導体多層膜を形成する工程と、
    前記第１半導体多層膜の上方に、前記面発光型半導体レーザから射出されるレーザ光の一部を吸収するとともに、前記面発光型半導体レーザを静電破壊から保護する静電耐圧素子をなす第２半導体多層膜を形成する工程と、
    前記第２半導体多層膜をエッチングして前記静電耐圧素子を形成する工程と、
    前記第１半導体多層膜をエッチングして前記静電耐圧素子の下方に前記面発光型半導体レーザを形成する工程と、
    前記面発光型半導体レーザに第１極性の第１電極及び当該第１極性とは異なる第２極性の第２電極を形成する工程と、
    前記静電耐圧素子に第１極性の第３電極及び第２極性の第４電極を形成する工程と、
    前記第２電極及び前記第３電極上に、前記第２電極と前記第３電極とを接続する接続配線を形成する工程と
    を含むことを特徴とする光半導体素子の製造方法。
  12. 前記第１電極及び前記第４電極上に、前記第１電極と前記第４電極とを接続する接続配線を形成する工程を含むことを特徴とする請求項１１記載の光半導体素子の製造方法。
  13. 前記第１電極及び前記第４電極の各々に金属線を接続し、前記第１電極と前記第４電極とを電気的に接続する工程を含むことを特徴とする請求項１１記載の光半導体素子の製造方法。
JP2005354431A 2005-12-08 2005-12-08 光半導体素子及びその製造方法 Withdrawn JP2007158215A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005354431A JP2007158215A (ja) 2005-12-08 2005-12-08 光半導体素子及びその製造方法
US11/566,850 US7453915B2 (en) 2005-12-08 2006-12-05 Optical semiconductor element and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005354431A JP2007158215A (ja) 2005-12-08 2005-12-08 光半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007158215A true JP2007158215A (ja) 2007-06-21

Family

ID=38179868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005354431A Withdrawn JP2007158215A (ja) 2005-12-08 2005-12-08 光半導体素子及びその製造方法

Country Status (2)

Country Link
US (1) US7453915B2 (ja)
JP (1) JP2007158215A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171741A (ja) * 2010-02-18 2011-09-01 Lg Innotek Co Ltd 発光素子、発光素子製造方法
JP2019016628A (ja) * 2017-07-03 2019-01-31 富士ゼロックス株式会社 光半導体素子

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199204A (ja) * 2009-02-24 2010-09-09 Sony Corp 発光装置およびその製造方法
US9746412B2 (en) 2012-05-30 2017-08-29 Iris International, Inc. Flow cytometer
JP2015072941A (ja) * 2013-10-01 2015-04-16 三菱電機株式会社 半導体レーザ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977424B1 (en) * 2002-03-18 2005-12-20 Finisar Corporation Electrically pumped semiconductor active region with a backward diode, for enhancing optical signals
JP2004006548A (ja) 2002-06-03 2004-01-08 Renesas Technology Corp 半導体レーザ素子及びその製造方法
JP3729270B2 (ja) 2004-01-08 2005-12-21 セイコーエプソン株式会社 光素子およびその製造方法
JP4747516B2 (ja) * 2004-06-08 2011-08-17 富士ゼロックス株式会社 垂直共振器型面発光半導体レーザ装置
JP2006033106A (ja) 2004-07-13 2006-02-02 Nippon Telegr & Teleph Corp <Ntt> サービス提供プラットフォームシステム
JP2006066846A (ja) 2004-07-29 2006-03-09 Seiko Epson Corp 面発光型装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171741A (ja) * 2010-02-18 2011-09-01 Lg Innotek Co Ltd 発光素子、発光素子製造方法
US8637885B2 (en) 2010-02-18 2014-01-28 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, method of manufacturing light emitting device and lighting system
US9287465B2 (en) 2010-02-18 2016-03-15 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, method of manufacturing light emitting device and lighting system
JP2019016628A (ja) * 2017-07-03 2019-01-31 富士ゼロックス株式会社 光半導体素子
JP7106820B2 (ja) 2017-07-03 2022-07-27 富士フイルムビジネスイノベーション株式会社 光半導体素子

Also Published As

Publication number Publication date
US7453915B2 (en) 2008-11-18
US20070133637A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
JP4352337B2 (ja) 半導体レーザおよび半導体レーザ装置
US20110019709A1 (en) Semiconductor device and method of manufacturing the same
JP3729270B2 (ja) 光素子およびその製造方法
JP2007158215A (ja) 光半導体素子及びその製造方法
US8073023B2 (en) Surface emitting laser
JP4200389B2 (ja) 光素子
JP4019284B2 (ja) 面発光型装置及びその製造方法
JP4164679B2 (ja) 面発光型半導体レーザ
JP3729271B2 (ja) 光素子およびその製造方法
JP2007165501A (ja) 面発光型半導体レーザ及びその製造方法
JP2007129010A (ja) 面発光型半導体レーザ及びその製造方法
JP4356677B2 (ja) 光半導体素子
JP2008187108A (ja) 光素子およびその製造方法
JP2007311616A (ja) 面発光レーザおよびその製造方法
US20070081568A1 (en) Optical semiconductor element and method for manufacturing the same
JP5034275B2 (ja) 半導体レーザ装置
JP2007311617A (ja) 半導体装置およびその製造方法
JP2007129012A (ja) 光半導体素子
JP4720637B2 (ja) 光素子及びその製造方法
US7643531B2 (en) Optical semiconductor element including photodetecting element with comb-tooth structure
JP4449756B2 (ja) 光素子
KR102465334B1 (ko) 수율과 동작 효율을 향상시킨 수직 공진 표면 발광 레이저 소자
JP2007103768A (ja) 光半導体素子及びその製造方法
JP2007036140A (ja) 光素子およびその製造方法
JP2007129011A (ja) 光半導体素子

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090915