JP2004006548A

JP2004006548A - 半導体レーザ素子及びその製造方法

Info

Publication number: JP2004006548A
Application number: JP2002161024A
Authority: JP
Inventors: Masayuki Momose; 百瀬　正之; Kenichi Uejima; 上島　研一
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-06-03
Filing date: 2002-06-03
Publication date: 2004-01-08

Abstract

【課題】半導体レーザ素子の静電破壊耐圧を向上させることが可能な技術を提供する。
【解決手段】半導体基板主面に半導体膜を積層して発光領域に形成されるレーザダイオードからビームを出射する半導体レーザ素子において、前記発光領域以外の非発光領域に、前記半導体基板に達する溝を形成し、この溝部分にレーザダイオードと並列に接続される耐圧素子を形成する。
また、前記半導体レーザ素子の製造方法において、前記半導体膜を積層する工程と、前記発光領域以外の非発光領域に、前記半導体基板に達する溝を形成する工程と、前記溝部分に絶縁膜と金属膜とを順次積層しパターニングする工程とによって、レーザダイオードと並列に接続される耐圧素子を形成する。
上述した本発明によれば、レーザダイオードと並列に接続される耐圧素子によって半導体レーザ素子の静電破壊耐圧を向上させることが可能になる。
【選択図】　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ素子及びその製造方法に関し、特に、半導体レーザ素子の静電破壊耐圧向上に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体レーザは、半導体基板に形成した活性層中にて励起状態の電子と正孔とが放射再結合する誘導放射を整然と起こすことにより、振動数や位相が揃ったコヒーレントな光が得られるため、直進性や干渉性が高く、情報処理或いは光通信等の広い分野で用いられている。
【０００３】
図１は従来の半導体レーザ素子を示す縦断面図及びその等価回路図であり、半導体レーザ素子は、ＧａＡｓ等を用いたｎ型半導体基板１に、ＡｌＧａＩｎＰ等を用いたｎ型クラッド層２、ＧａＩｎＰ／ＡｌＩｎＰ等を用いたＭＱＷ（Ｍｕｌｔｉ　Ｑｕａｎｔｕｍ　Ｗｅｌｌ）活性層３、ＡｌＧａＩｎＰ等を用いたｐ型クラッド層４、ＧａＡｓ等を用いたｐ型キャップ層５を順次積層し、発光領域となる領域の両側のクラッド層４がＡｌＩｎＰ等を用いたｎ型ブロック層６によって狭窄されたリッジ部となり、このリッジ部でクラッド層４がＧａＡｓ等を用いたｐ型キャップ層５に接続する埋め込みリッジ構造となっている。
【０００４】
ここで、ブロック層６の下部に位置する活性層３及びクラッド層４に不純物を導入することによって実導波路構造とし、しきい値電流の低減及びスロープ効率の向上を図ることができる。
【０００５】
また、キャップ層５上にはＴｉ，Ｐｔ等を含む金を用い活性層に電圧を印加するアノード電極７が、半導体基板１裏面にはＧｅ，Ｎｉ，Ｔｉ，Ｐｔ等を含む金を用いた半導体基板１と導通するカソード電極８が形成されている。
【０００６】
このような半導体レーザは、例えば記録媒体である光ディスク装置のピックアップに使われており、光ディスク装置では記録する情報量を増加させるためにトラック間隔及びピット間隔が縮小されているためレーザ光のスポット径を縮小することが求められている。
【０００７】
このようなスポット径の小さなビームでは、ビーム形状が通常の楕円形状の場合には隣接するトラック或いはピットの影響を受けてしまうので、ビーム形状を円形状にすることが求められている。ビームを円形状にすることによって、他の分野例えば光通信分野では光ファイバとのカップリング効率が向上し、レーザ光の有効使用効率が向上するという利点がある。
【０００８】
このビーム形状を円形状とするために、半導体レーザ素子から出射する楕円形状の発光ビームをシリンドリカルレンズによって円形状にする方法もあるが、光学系を簡略化して装置の小型化・軽量化及び低コスト化を図るためには、半導体レーザ素子から出射する発光ビーム自体を円形状にすることが望ましい。
【０００９】
そこで、積層方向に長軸を有する楕円形状となっている発光ビーム自体を円形状にするために、発光ビームの短軸方向即ち前記半導体レーザ素子のリッジ部の幅を狭くする必要がある。
【００１０】
【発明が解決しようとする課題】
しかし、ビームを円形状にするためにリッジ部の幅を更に狭くした場合には、リッジ部の電流密度が増大するため静電破壊耐圧が低下し、特に、前述した実導波構造の半導体レーザ素子では発光領域の幅が狭くなっているために静電破壊耐圧が更に低下する。
【００１１】
また、半導体レーザ素子のコストダウンのために短キャビティ両端面高反射率コーティングが施されているものでは、このコーティング材と半導体レーザ素子との膨張率の違いから端面に歪みが生じるが、短キャビティではこうした歪の影響を緩和するのに十分なチップ長を確保しにくくなることから静電破壊耐圧が低下する。
【００１２】
これらの静電破壊耐圧の低下によって、レーザ素子の静電破壊レベルが低下し、寿命試験中に誘導サージによる劣化が生じ、顧客工程で不良が発生するという問題がある。こうした不良を防止するためには、静電破壊レベルを向上させる必要があり、このために窓構造を採用し発光端面を素子の端面から離すことも考えられるが、窓構造の導入によって工程が複雑になる或いはドーパントの拡散等の問題があり望ましい方法ではない。
【００１３】
本発明の課題は、これらの問題を解決し、半導体レーザ素子の静電破壊耐圧を向上させることが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体基板主面に半導体膜を積層して発光領域に形成されるレーザダイオードからビームを出射する半導体レーザ素子において、前記発光領域以外の非発光領域に、前記半導体基板に達する溝を形成し、この溝部分にレーザダイオードと並列に接続される耐圧素子を形成する。
【００１５】
また、前記半導体レーザ素子の製造方法において、前記半導体膜を積層する工程と、前記発光領域以外の非発光領域に、前記半導体基板に達する溝を形成する工程と、前記溝部分に絶縁膜と金属膜とを順次積層しパターニングする工程とによって、レーザダイオードと並列に接続される耐圧素子を形成する。
【００１６】
上述した本発明によれば、レーザダイオードと並列に接続される耐圧素子によって半導体レーザ素子の静電破壊耐圧を向上させることが可能になる。
【００１７】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１８】
【発明の実施の形態】
（実施の形態１）
図２は、本発明の一実施の形態である埋め込みリッジ構造の半導体レーザ素子を示す縦断面図及び等価回路図である。
本実施の形態の半導体レーザ素子は、ＧａＡｓ等を用いたｎ型半導体基板１に、ＡｌＧａＩｎＰ等を用いたｎ型クラッド層２、ＧａＩｎＰ／ＡｌＩｎＰ等を用いたＭＱＷ活性層３、ＡｌＧａＩｎＰ等を用いたｐ型クラッド層４、ＧａＡｓ等を用いたｐ型キャップ層５を順次積層し、発光領域となる領域の両側に位置するｐ型クラッド層４がＡｌＩｎＰ等を用いたｎ型ブロック層６によって狭窄されたリッジ部となり、このリッジ部でクラッド層４がＧａＡｓ等を用いたｐ型キャップ層５に接続する埋め込みリッジ構造のレーザダイオードが形成されている。
【００１９】
半導体基板１主面のキャップ層４上にはＴｉ，Ｐｔ等を含む金を用い活性層に電圧を印加するアノード電極７が、半導体基板１裏面にＧｅ，Ｎｉ，Ｔｉ，Ｐｔ等を含む金を用いた半導体基板１と導通するカソード電極８が形成されている。
【００２０】
本実施の形態のレーザ素子では、発光領域となるリッジ部の両側に位置する非発光領域に、例えばレジストマスクを用いたエッチングにより半導体基板１に達する溝を形成し、全面にＣＶＤによる絶縁膜９を形成し、この絶縁膜９に発光領域のキャップ層５を露出させるエッチングを行なった後に、全面に金属膜を形成し、この金属膜によって、発光領域にアノード電極７を形成し、前記溝部分に金属膜の電極１０をアノード電極７と一体に形成する。
【００２１】
この電極１０と絶縁膜９と半導体基板１とによって前記レーザダイオードと並列に接続された容量素子を構成する。そしてこの容量素子が耐圧素子となり、過大な電流が流れる際には電流の一部が並列に接続された容量素子に吸収されるために半導体レーザ素子の静電破壊耐圧が向上する。
【００２２】
図３に示すのは本実施の形態の変形例であり、この例では耐圧素子としてショットキーダイオードを形成する。即ち、前述した絶縁膜９に発光領域のキャップ層５を露出させるエッチングを行なう際に、併せて溝部分の半導体基板１を露出させた後に、全面に金属膜を形成して、リッジ部にアノード電極７を形成し、前記溝部分に半導体基板１と接する金属膜の電極１０をアノード電極７と一体に形成する。
【００２３】
この半導体基板１と電極１０とによってレーザダイオードと並列に接続されたショットキーダイオードを構成し、過大な電流が流れる際には並列に接続されたショットキーダイオードがブレークダウンして電流の一部がバイパスされるために半導体レーザ素子の静電破壊耐圧が向上する。
【００２４】
（実施の形態２）
図４は、本発明の他の実施の形態である半導体レーザ素子を示す縦断面図である。前述した実施の形態では電極１０とアノード電極７とが一体となっており、本実施の形態では、電極１０がアノード電極７とは分離されているが、他の構成については前述した実施の形態と同様である。
【００２５】
即ち、発光領域となるリッジ部の両側に位置する非発光領域に、例えばレジストマスクを用いたエッチングにより半導体基板１に達する溝を形成し、全面にＣＶＤによる絶縁膜９を形成し、この絶縁膜９にリッジ部のキャップ層５を露出させるエッチングを行なった後に、全面に金属膜を形成し、発光領域にアノード電極７を形成し、前記溝部分に金属膜の電極１０をアノード電極７と分離して形成する。
【００２６】
この電極１０と絶縁膜９と半導体基板１とによってレーザダイオードと並列に接続された容量素子を構成する。そしてこの容量素子が耐圧素子となり、過大な電流が流れる際には電流の一部が並列に接続された容量素子に吸収されるために半導体レーザ素子の静電破壊耐圧が向上する。
【００２７】
本実施の形態では、電極１０とアノード電極７とを分離してあるので、例えば図４中に破線にて囲った部分に示すようにレーザダイオードに抵抗を直列に接続する外部抵抗回路等を接続することが可能となり、使用条件等に合せた適宜の回路を接続することによって多様な静電破壊対策を講じることができる。
【００２８】
また、図５に示すように、リッジ部のキャップ層５を絶縁膜９によって覆いアノード電極７をなくして、電極１０を溝部分の近傍でキャップ層５に接触させる構成として、キャップ層５の内部抵抗を利用してレーザダイオードに対し直列に抵抗を接続する構成とすることができる。
【００２９】
この抵抗の抵抗値は、キャップ層５の厚さ、キャリア濃度或いは発光領域であるリッジ部から電極１０までの距離によって制御され、例えばキャップ層の厚さが３μｍで発光中心から電極１０までの距離が７０μｍ程度であれば１Ω〜１０Ω程度の抵抗値とすることができる。
【００３０】
図５に示す構成では、電極１０としては、発光領域を除いて形成したが、絶縁膜９によって発光領域のキャップ層５と絶縁されていれば、発光領域を覆うように形成しても同様の効果を得ることができる。
【００３１】
更に、本実施の形態の耐圧素子としては前述した容量素子に替えてショットキーダイオードを形成してもよい。
【００３２】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００３３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、半導体レーザ素子の耐圧を向上させることができるという効果がある。
（２）本発明によれば、上記効果（１）により、リッジ部の幅を狭くして円形状のビームとすることが容易であるという効果がある。
（３）本発明によれば、上記効果（１）により、製品の信頼性が向上するという効果がある。
【図面の簡単な説明】
【図１】従来の半導体レーザ素子を示す縦断面図及び等価回路図である。
【図２】本発明の一実施の形態である半導体レーザ素子を示す縦断面図及び等価回路図である。
【図３】本発明の一実施の形態である半導体レーザ素子の変形例を示す縦断面図及び等価回路図である。
【図４】本発明の他の実施の形態である半導体レーザ素子を示す縦断面図及び等価回路図である。
【図５】本発明の他の実施の形態である半導体レーザ素子の変形例を示す縦断面図及び等価回路図である。
【符号の説明】
１…半導体基板、２…クラッド層、３…活性層、４…クラッド層、５…キャップ層、６…ブロック層、７…アノード電極、８…カソード電極、９…絶縁膜、１０…電極。

Claims

半導体基板主面に半導体膜を積層して発光領域に形成されるレーザダイオードからビームを出射する半導体レーザ素子において、
前記発光領域以外の非発光領域に、前記半導体基板に達する溝を形成し、この溝部分にレーザダイオードと並列に接続される耐圧素子を形成することを特徴とする半導体レーザ素子。
前記半導体レーザ素子から出射する発光ビームが円形状であることを特徴とする請求項１に記載の半導体レーザ素子。
前記耐圧素子が容量素子であることを特徴とする請求項１又は請求項２に記載の半導体レーザ素子。
前記耐圧素子がショットキーダイオードであることを特徴とする請求項１又は請求項２に記載の半導体レーザ素子。
半導体基板主面に半導体膜を積層して発光領域に形成されるレーザダイオードからビームを出射する半導体レーザ素子の製造方法において、
前記半導体膜を積層する工程と、
前記発光領域以外の非発光領域に、前記半導体基板に達する溝を形成する工程と、
前記溝部分に絶縁膜と金属膜とを順次積層しパターニングする工程とによって、レーザダイオードと並列に接続される耐圧素子を形成することを特徴とする半導体レーザ素子の製造方法。