JP2007317686A - 光素子チップ、並びに、光モジュールおよびその製造方法 - Google Patents

光素子チップ、並びに、光モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2007317686A
JP2007317686A JP2006142302A JP2006142302A JP2007317686A JP 2007317686 A JP2007317686 A JP 2007317686A JP 2006142302 A JP2006142302 A JP 2006142302A JP 2006142302 A JP2006142302 A JP 2006142302A JP 2007317686 A JP2007317686 A JP 2007317686A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
layer
optical
element chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006142302A
Other languages
English (en)
Inventor
Tetsuro Nishida
哲朗 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006142302A priority Critical patent/JP2007317686A/ja
Priority to US11/738,742 priority patent/US7466733B2/en
Publication of JP2007317686A publication Critical patent/JP2007317686A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】光素子チップに関して、静電破壊を防止して、信頼性の向上を図る。
【解決手段】本発明に係る光素子チップは，第１導電型の第１半導体層と、第１半導体層の上方に形成され、発光または受光する光学層と、光学層の上方に形成された第２導電型の第２半導体層と、第１半導体層と電気的に接続された第１電極１０７と、第２半導体層と電気的に接続された第２電極１０９と、第１電極１０７と第２電極１０９を短絡させる接続部１２０と，を含む。
【選択図】図１

Description

本発明は、光素子チップ、並びに、光モジュールおよびその製造方法に関する。
面発光型半導体レーザなどの光素子は、素子自体の静電破壊耐圧が低いため、実装プロセスにおいて、機械または作業者から加えられた静電気によって素子がダメージを受けることがある。通常、実装プロセスでは、静電気を除去するためにさまざまな対策が施されるが、それらの対策には限界がある。
例えば、特開２００４−６５４８号公報には、絶縁膜と、金属膜とを積層して容量素子を構成し、この容量素子が耐圧素子となる技術が開示されている。この場合、絶縁膜および金属膜を積層するため、所望の容量素子を形成しようとすると積層時間が長時間に及ぶ場合がある。
特開２００４−６５４８号公報
本発明の目的は、光素子チップ、並びに、光モジュールおよびその製造方法に関して、静電破壊を防止して、信頼性の向上を図ることにある。
本発明に係る光素子チップは、
第１導電型の第１半導体層と、
前記第１半導体層の上方に形成され、発光または受光する光学層と、
前記光学層の上方に形成された第２導電型の第２半導体層と、
前記第１半導体層と電気的に接続された第１電極と、
前記第２半導体層と電気的に接続された第２電極と、
前記第１電極と前記第２電極を短絡させる接続部と、を含む。
この光素子チップでは、光学部（後述する）に静電破壊が起こるような電圧が印加されても、光学部の両端を短絡させている接続部に電流が流れる。これにより、実装プロセスにおける光学部の静電破壊を防止できるため、この光素子チップによれば、信頼性の向上を図ることができる。
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下「Ａ」という）の「上方」に形成された他の特定のもの（以下「Ｂ」という）」などと用いている。本発明に係る記載では、この例のような場合に、Ａ上に直接Ｂが形成されているような場合と、Ａ上に他のものを介してＢが形成されているような場合とが含まれるものとして、「上方」という文言を用いている。
本発明に係る光素子チップにおいて、
面発光型半導体レーザチップであり、
前記第１半導体層および前記第２半導体層は、分布ブラッグ反射型ミラーであり、
前記光学層は、活性層であることができる。
本発明に係る光素子チップにおいて、
フォトダイオードチップであり、
前記光学層は、光吸収層であることができる。
なお、本発明において、「光吸収層」とは、空乏層を含む概念である。
本発明に係る光素子チップにおいて、
前記接続部は、前記第１電極および前記第２電極とは異なる材料からなることができる。
本発明に係る光素子チップにおいて、
前記接続部は、前記第１電極のパッド部と前記第２電極のパッド部との間の最短経路に形成されていることができる。
本発明に係る光モジュールの製造方法は、
基板の上方に第１導電型の第１半導体層を形成する工程、該第１半導体層の上方に発光または受光する光学層を形成する工程、該光学層の上方に第２導電型の第２半導体層を形成する工程、該第１半導体層と電気的に接続されるように第１電極を形成する工程、該第２半導体層と電気的に接続されるように第２電極を形成する工程、および、該第１電極と該第２電極を短絡させるように接続部を形成する工程を含む、光素子チップを形成する工程と、
前記光素子チップを支持部材の上方に実装する工程と、
前記接続部を切断する工程と、を含む。
本発明に係る光モジュールの製造方法において、
前記接続部は、レーザにより切断されることができる。
本発明に係る光モジュールの製造方法において、
前記接続部は、電圧を印加して切断されることができる。
本発明に係る光モジュールの製造方法において、
前記接続部は、エッチングにより切断されることができる。
本発明に係る光モジュールは、
支持部材と、
前記支持部材の上方に実装された光素子チップと、を含み、
前記光素子チップは、
第１導電型の第１半導体層と、
前記第１半導体層の上方に形成され、発光または受光する光学層と、
前記光学層の上方に形成された第２導電型の第２半導体層と、
前記第１半導体層と電気的に接続された第１電極と、
前記第２半導体層と電気的に接続された第２電極と、
前記第１電極のパッド部から突出する第１導電部と、
前記第２電極のパッド部から突出する第２導電部と、を含み、
前記第１導電部および前記第２導電部は、前記第１電極および前記第２電極とは異なる材料からなり、
前記第１導電部は、前記第２導電部に向かって突出しており、
前記第２導電部は、前記第１導電部に向かって突出していることができる。
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
１． まず、本実施形態に係る光素子チップ１００について説明する。
図１は、光素子チップ１００を模式的に示す平面図であり、図２は、図１のII−II線断面図であり、図３は、光素子チップ１００の回路図である。なお、ここでは光素子チップ１００が面発光型半導体レーザチップである場合について説明する。
光素子チップ１００は、図１および図２に示すように、基板１０１と、光学部（発光部）１４０と、絶縁層１１０と、第１電極１０７と、第２電極１０９と、接続部１２０と、を含むことができる。
基板１０１としては、例えば第１導電型（例えばｎ型）ＧａＡｓ基板などを用いることができる。光学部１４０は、基板１０１上に形成されている。光学部１４０は、第１導電型（ｎ型）の第１半導体層１０２と、第１半導体層１０２の上に形成され、発光する光学層１０３と、光学層１０３の上に形成された第２導電型（例えばｐ型）の第２半導体層１０４と、第２半導体層１０４の上に形成されたコンタクト層１０６と、を含むことができる。具体的には、第１半導体層１０２は、例えば、ｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの分布ブラッグ反射型（ＤＢＲ）ミラーである。光学層１０３は、例えば、ＧａＡｓウェル層とＡｌ０．３Ｇａ０．７Ａｓバリア層とから構成される量子井戸構造を３層重ねた多重量子井戸（ＭＱＷ）構造を有する活性層である。第２半導体層１０４は、例えば、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアのＤＢＲミラーである。第１半導体層１０２、光学層１０３、および第２半導体層１０４は、共振器であることができる。なお、第１半導体層１０２、光学層１０３、および第２半導体層１０４を構成する各層の組成および層数は特に限定されるわけではない。ｐ型の第２半導体層１０４、不純物がドーピングされていない光学層１０３、およびｎ型の第１半導体層１０２により、ｐｉｎダイオードが構成される。
コンタクト層１０６は、例えば、第２導電型（ｐ型）ＧａＡｓ層である。例えば、コンタクト層１０６、第２半導体層１０４、および光学層１０３は、柱状の半導体堆積体（以下「柱状部」という）１３０を構成することができる。柱状部１３０の平面形状は、例えば円形などである。
また、図２に示すように、例えば、第２半導体層１０４を構成する層のうちの少なくとも１層を酸化狭窄層１０５とすることができる。酸化狭窄層１０５は、光学層１０３に近い領域に形成されている。酸化狭窄層１０５としては、例えば、ＡｌＧａＡｓ層を酸化したものなどを用いることができる。酸化狭窄層１０５は、開口部を有する絶縁層である。酸化狭窄層１０５はリング状に形成されている。
第１半導体層１０２の上面上には、第１電極１０７が形成されている。第１電極１０７は、第１半導体層１０２と電気的に接続されている。第１電極１０７は、電極パッドとして外部の配線等と接続される。第１電極１０７の平面形状は、例えば図１に示すような円形などである。
コンタクト層１０６および絶縁層１１０の上には、第２電極１０９が形成されている。第２電極１０９は、コンタクト層１０６を介して第２半導体層１０４と電気的に接続されている。第２電極１０９は、図１に示すように、接触部１０９ａと、引き出し部１０９ｂと、パッド部１０９ｃと、を含むことができる。第２電極１０９は、接触部１０９ａにおいてコンタクト層１０６と接触している。第２電極１０９の接触部１０９ａの平面形状は、例えば図１に示すようなリング形状などである。接触部１０９ａは、柱状部１３０上に開口部１８０を有する。開口部１８０によって、コンタクト層１０６の上面上に接触部１０９ａの設けられていない領域が形成される。この領域が、レーザ光の出射面１０８である。出射面１０８の形状は、例えば図１に示すような円形などである。第２電極１０９の引き出し部１０９ｂは、接触部１０９ａとパッド部１０９ｃとを接続している。引き出し部１０９ｂの平面形状は、例えば図１に示すような直線状などである。第２電極１０９のパッド部１０９ｃは、電極パッドとして外部の配線等と接続される。パッド部１０９ｃの平面形状は、例えば図１に示すような円形などである。
絶縁層１１０は、第１半導体層１０２の上に形成されている。絶縁層１１０は、柱状部１３０を取り囲むように形成されている。絶縁層１１０の上には、第２電極１０９の引き出し部１０９ｂおよびパッド部１０９ｃが形成されている。絶縁層１１０は、第２電極１０９と第１半導体層１０２とを電気的に分離している。
接続部１２０は、第１電極１０７と第２電極１０９を短絡させている。即ち、接続部１２０は、図３の回路図に示すように、光学部１４０の両端を短絡させている。接続部１２０は、第１半導体層１０２および絶縁層１１０の上に形成され、第１電極１０７と第２電極１０９のパッド部１０９ｃとを接続している。接続部１２０は、例えば図２に示すように、第１電極１０７および第２電極１０９に乗り上げて形成されることができる。接続部１２０の平面形状は、例えば図１に示すような１本の直線状などである。接続部１２０は、例えば図１に示すように、第１電極１０７のパッド部と第２電極１０９のパッド部１０９ｃとの間の最短経路に形成されていることができる。これにより、必要最小限の接続部１２０で第１電極１０７と第２電極１０９を短絡させることができる。接続部１２０の平面形状は、例えば複数本の直線状などであることもできる。接続部１２０の平面形状は特に限定されず、例えば１本または複数本の曲線状などであっても良い。接続部１２０の構成材料、長さ、幅、厚さなどは、後述する接続部１２０の切断工程において、接続部１２０が容易に切断されるように適宜選択されることができる。
２． 次に、本実施形態に係る光素子チップ１００の製造方法の一例について、図面を参照しながら説明する。
図４〜図６は、図１および図２に示す本実施形態の光素子チップ１００の一製造工程を模式的に示す断面図であり、それぞれ図２に示す断面図に対応している。また、図７は、光素子チップ１００の一製造工程を模式的に示す平面図である。なお、ここでは光素子チップ１００が面発光型半導体レーザチップである場合について説明する。
（１）まず、図４に示すように、基板１０１として、例えばｎ型ＧａＡｓ基板を用意する。次に、基板１０１の上に、組成を変調させながらエピタキシャル成長させることにより、半導体多層膜１５０を形成する。半導体多層膜１５０は、第１半導体層１０２、光学層１０３、第２半導体層１０４、およびコンタクト層１０６を構成する半導体層を順に積層したものである。なお、第２半導体層１０４を成長させる際に、光学層１０３近傍の少なくとも１層を、後に酸化されて酸化狭窄層１０５となる層とすることができる。酸化狭窄層１０５となる層としては、例えば、Ａｌ組成が０．９５以上のＡｌＧａＡｓ層などを用いることができる。
（２）次に、図５に示すように、半導体多層膜１５０をパターニングし、所望の形状の第１半導体層１０２、光学層１０３、第２半導体層１０４、およびコンタクト層１０６を形成する。これにより、柱状部１３０が形成される。半導体多層膜１５０のパターニングは、例えばリソグラフィ技術およびエッチング技術等を用いて行われることができる。
次に、例えば４００℃程度の水蒸気雰囲気中に、上記工程によって柱状部１３０が形成された基板１０１を投入することにより、前述の酸化狭窄層１０５となる層を側面から酸化して、酸化狭窄層１０５を形成する。
（３）次に、図６に示すように、第１半導体層１０２上に、柱状部１３０を取り囲むように絶縁層１１０を形成する。まず、例えばスピンコート法等を用いて全面にポリイミド樹脂等からなる絶縁層を形成する。次に、例えばＣＭＰ法等を用いて柱状部１３０の上面を露出させる。次に、例えばリソグラフィ技術およびエッチング技術等を用いて絶縁層をパターニングする。このようにして所望の形状の絶縁層１１０を形成することができる。
次に、第１電極１０７および第２電極１０９を形成する。これらの電極は、例えば、真空蒸着法およびリフトオフ法の組み合わせ等により、所望の形状に形成されることができる。なお、各電極を形成する順番は、特に限定されない。
（４）次に、図７に示すように、第１電極１０７と第２電極１０９を短絡させるように接続部１２０を形成する。接続部１２０は、例えば、真空蒸着法およびリフトオフ法の組み合わせ等により、所望の形状に形成されることができる。なお、第１電極１０７および第２電極１０９のうちの少なくとも一方と同じ材料を用いて接続部１２０を形成する場合には、これらを同一の製造工程で形成することが可能である。
（５）以上の工程により、図７に示すように、本実施形態の光素子ウェハ４００が得られる。なお、図７には、便宜上、光素子ウェハ４００の一部分（即ち、４つの光素子チップとなる部分）を記載してある。
（６）次に、光素子ウェハ４００をスクライブライン４１０に沿って切り分けるダイシング工程を行う。
（７）以上の工程により、図１および図２に示すように、本実施形態の光素子チップ１００が得られる。
３． 次に、本実施形態に係る光素子チップの変形例について説明する。なお、上述した図１および図２に示す光素子チップ１００（以下「光素子チップ１００の例」という）と異なる点について説明し、同様の点については説明を省略する。
光素子チップ１００の例では、光素子チップ１００が面発光型半導体レーザチップである場合について説明したが、本発明は、その他の発光素子チップ（例えば半導体ＬＥＤチップや有機ＬＥＤチップ、端面発光型半導体レーザチップなど）に適用されることができる。
また、本発明は、受光素子チップ（例えばｐｉｎ型フォトダイオード（ＰＤ）チップ、ｐｎ型ＰＤチップ、アバランシェ型ＰＤチップ、ＭＳＭ型ＰＤチップなど）に適用されることもできる。例えば、図８は、光素子チップ２００がｐｉｎ型ＰＤチップである例を模式的に示す断面図である。
光素子チップ２００は、図８に示すように、光素子チップ１００の例の光学部１４０に換えて、光学部（受光部）２４０を有することができる。光学部２４０は、第１導電型（例えばｎ型）の第１半導体層２０２と、第１半導体層２０２の上に形成された光学層２０３と、光学層２０３の上に形成された第２導電型（例えばｐ型）の第２半導体層２０４と、第２半導体層２０４の上に形成されたコンタクト層１０６と、を含むことができる。具体的には、第１半導体層２０２は、例えばｎ型ＧａＡｓ層からなる。光学層２０３は、例えば不純物が導入されていないＧａＡｓ層からなる光吸収層である。第２半導体層２０４は、例えばｐ型ＧａＡｓ層からなる。第１半導体層２０２、光学層２０３、および第２半導体層２０４は、ｐｉｎ型ＰＤとして機能することができる。光素子チップ２００では、光素子チップ１００の例の出射面１０８に換えて、光の入射面２０８が形成される。
また、本発明は、例えば、上述した光学部（発光部）１４０と光学部（受光部）２４０とを積層した光素子チップ（例えば、モニタＰＤ付きの面発光型半導体レーザチップなど）にも適用されることができる。
なお、上述した変形例は一例であって、これらに限定されるわけではない。
４． 次に、本実施形態に係る光モジュールの製造方法およびその製造方法により得られる光モジュール７００について説明する。
図９〜図１１、図１５は、光モジュール７００の一製造工程を模式的に示す断面図である。図１２、図１４は、光モジュール７００の要部の一製造工程を模式的に示す平面図であり、図１３は、図１２のXIII−XIII線断面図である。なお、ここでは光モジュール７００が上述した図１および図２に示す光素子チップ１００を有する場合について説明する。
（１）まず、図９に示すように、上述した光素子チップ１００を支持部材（以下「第１支持部材」という）１６６の上に接着固定する第１ダイボンディング工程を行う。なお、第１支持部材１６６は、サブマウントと呼ばれることもある。第１支持部材１６６としては、例えば、上面に金属膜のリードが形成されたセラミックス製の部材を用いることができる。
次に、図９に示すように、光素子チップ１００の電極パッドと第１支持部材１６６のリードとを、ボンディングワイヤ１６８により接続する第１ワイヤボンディング工程を行う。
（２）次に、図１０に示すように、光素子チップ１００が実装された第１支持部材１６６を他の支持部材（以下「第２支持部材」という）１６０の上に接着固定する第２ダイボンディング工程を行う。なお、第２支持部材１６０は、ステムと呼ばれることもある。第２支持部材１６０としては、例えば、金属製の部材を用いることができる。第２支持部材１６０には、外部との電気信号の送受信を行うためのリードピン１６２が設置されている。
次に、図１０に示すように、第１支持部材１６６のリードと、第２支持部材１６０およびリードピン１６２とを、ボンディングワイヤ１６４により接続する第２ワイヤボンディング工程を行う。
（３）以上の工程により、光素子チップ１００を第２支持部材１６０の上方に、第１支持部材１６６を介して実装することができる。なお、図１１に示すように、第１支持部材１６６を介さずに、光素子チップ１００を第２支持部材１６０の上に直接実装することも可能である。
（４）次に、図１２乃至図１４に示すように、光素子チップ１００に設けられている接続部１２０を切断する。なお、図１２乃至図１４は、本工程後の光素子チップ１００を模式的に示す図である。
接続部１２０は、例えばレーザにより切断されることができる。例えば、レーザを接続部１２０の一部分に照射することによって、接続部１２０の一部分を溶断することができる。これにより、光素子チップ１００の接続部１２０は、図１２および図１３に示すように、第１導電部１２２と第２導電部１２４とに分割される。即ち、第１導電部１２２と第２導電部１２４とは、連続していない。第１導電部１２２は、第１電極１０７のパッド部から、第２電極１０９のパッド部１０９ｃに向かって突出している。同様に、第２導電部１２４は、第２電極１０９のパッド部１０９ｃから、第１電極１０７のパッド部に向かって突出している。図示の例では、第１導電部１２２は、第１電極１０７のパッド部から第２導電部１２４に向かって突出し、第２導電部１２４は、第２電極１０９のパッド部１０９ｃから第１導電部１２２に向かって突出している。第１導電部１２２および第２導電部１２４は、例えば第１電極１０７のパッド部と第２電極１０９のパッド部１０９ｃとの間の最短経路に形成されていることができる。仮に、第１導電部１２２を第２導電部１２４に向けて延長したとすると、第１導電部１２２と第２導電部１２４は、連続した一体の部材（即ち、図１および図２に示す接続部１２０）となることができる。なお、仮に、第２導電部１２４を第１導電部１２２に向けて延長した場合も同じである。
接続部１２０は、例えば第１電極１０７および第２電極１０９と異なる材料からなることができる。例えば、接続部１２０は、第１電極１０７および第２電極１０９よりも融点の低い材料からなることが望ましい。これにより、接続部１２０にレーザ照射した際に、接続部１２０を除去しやすくすることができる。具体的には、第１電極１０７および第２電極１０９として例えば金（Ａｕ）などを用いる場合、接続部１２０としては例えばアルミニウム（Ａｌ）などを用いることができる。なお、接続部１２０は、例えば第１電極１０７および第２電極１０９のうちの少なくとも一方と同じ材料からなることもできる。
接続部１２０の切断は、図１２および図１３に示すように、接続部１２０の一部分を除去することが望ましい。これにより、レーザ照射によって第１電極１０７や第２電極１０９のパッド部１０９ｃにダメージが入るのを防ぐことができる。なお、例えば、レーザを接続部１２０の全体に照射することによって、図１４に示すように、接続部１２０の全体を除去することも可能である。本発明では、このように接続部１２０の全体を除去する場合も、「接続部１２０を切断する」ということとする。
なお、接続部１２０をレーザにより切断する工程は、後述する光素子チップの封止工程の後に行うことも可能である。この場合、レーザは、透明部材１８２（図１５参照）を透過して、接続部１２０に照射されることができる。
また、別の形態として、接続部１２０は、例えば電圧を印加して抵抗加熱により切断されることができる。即ち、接続部１２０に電流が流れる際の発熱により、接続部１２０が熔解して、図１２および図１３に示すように、接続部１２０の一部が除去されることができる。接続部１２０に印加される電圧は、光学部１４０において逆バイアス電圧となることが望ましい。
接続部１２０を電圧印加により切断する際には、接続部１２０は、以下の式（１）乃至（３）を満たすように形成されることができる。
｛ＩＲ１／（Ｒ１＋Ｒ２）｝２Ｒ２ｔ≧ｍｃ（Ｔｍ−Ｔ０） ・・・（１）
Ｒ２＜Ｒ１ ・・・（２）
Ｒ２＝ρＬ／（ＷＤ） ・・・（３）
但し、Ｒ１：光学部１４０の抵抗値（Ω）、Ｒ２：接続部１２０の抵抗値（Ω）、Ｉ：印加電流（Ａ）、ｔ：通電時間（秒）、ｍ：接続部１２０の重さ（ｇ）、ｃ：接続部１２０の比熱（Ｊ／ｇ・Ｋ）、Ｔｍ：接続部１２０の融点（℃）、Ｔ０：通電前の接続部１２０の温度（℃）、ρ：接続部１２０の比抵抗（Ω・ｍ）、Ｌ：接続部１２０の長さ（ｍ）、Ｗ：接続部１２０の幅（ｍ）、Ｄ：接続部１２０の厚さ（ｍ）である。
式（１）の左辺は、ジュール熱による発熱量を表しており、右辺は、融点（Ｔｍ）まで温度を上げるのに必要な熱量を表している。また、式（２）は、光学部１４０の静電破壊を防ぐために、光学部１４０よりも接続部１２０に電流が流れやすくなっていることを表している。また、式（３）は、接続部１２０の形状から抵抗値を計算する式である。
具体的には、例えば、接続部１２０にアルミニウム（Ａｌ）を用いた場合には、Ｔｍ＝６６０（℃）、ｃ＝０．８９９（Ｊ／ｇ・Ｋ）、ρ＝２．４×１０−７（Ω・ｍ）である。また、光素子チップ１００が、例えば面発光型半導体レーザチップである場合には、Ｒ１＝４０（Ω）程度である。接続部１２０の長さＬ、幅Ｗ、厚さＤをそれぞれ２０μｍ、５μｍ、１μｍとすると、ｍ＝２．７×１０−１０（ｇ）であり、Ｒ２＝０．９６（Ω）であり、上記式（２）を十分満たしている。印加電流Ｉ＝１（ｍＡ）とすると、上記式（１）より、通電時間ｔを０．１６秒以上とすることで、接続部１２０を破断させることができる。なお、各電極１０７，１０９は、大きな電流（例えば３０ｍＡ程度）を十分に流せるように設計されていることができる。
また、接続部１２０を電圧印加により切断する工程は、後述する光素子チップの封止工程の後に行うことも可能である。
また、さらに別の形態として、接続部１２０は、例えばエッチングにより切断されることができる。エッチング後には、図１４に示すように、接続部１２０の全体が除去されることができる。
接続部１２０は、例えばウェットエッチングにより切断されることができる。この場合、エッチング液に光素子チップ１００や支持部材などを含む全体を浸して、接続部１２０を切断することができる。接続部１２０は、例えば第１電極１０７および第２電極１０９と異なる材料からなることができる。例えば、接続部１２０は、第１電極１０７および第２電極１０９よりもエッチングレートの大きな材料からなることが望ましい。これにより、接続部１２０がエッチング液に浸された際に、接続部１２０を除去しやすくすることができる。具体的には、第１電極１０７および第２電極１０９として例えば金（Ａｕ）などを用いる場合、接続部１２０としては例えばアルミニウム（Ａｌ）などを用いて、エッチング液として例えばリン酸または塩酸などを用いることができる。なお、接続部１２０は、例えばドライエッチングにより切断されることも可能である。
（５）次に、図１５に示すように、例えば不活性ガス雰囲気中にて、板ガラス等の透明部材１８２を備えた封止キャップ１８１を溶着して、光素子チップ１００を封止する。
（６）以上の工程により、図１５に示すように、本実施形態の光モジュール７００が得られる。光モジュール７００は、第１支持部材１６６と、第２支持部材１６０と、リードピン１６２と、光素子チップ１００と、を含むことができる。
５． 本実施形態に係る光素子チップ１００では、光学部１４０に静電破壊が起こるような電圧が印加されても、図３に示すように、光学部１４０の両端を短絡させている接続部１２０に電流が流れる。これにより、実装プロセスにおける光学部１４０の静電破壊を防止できるため、本実施形態によれば、光素子チップ１００や光モジュール７００の信頼性の向上を図ることができる。
また、本実施形態では、光モジュール７００を完成させる前に、接続部１２０は切断される。これにより、完成した光モジュール７００における光学部１４０を正常に動作させることができ、かつ、接続部１２０を切断するまでの光学部１４０の静電破壊を防止することができる。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
例えば、エピタキシャルリフトオフ（ＥＬＯ）法などを用いる場合、光素子チップ１００の基板１０１は切り離されることができる。即ち、光素子チップ１００は基板１０１を有しないことができる。
本実施形態に係る光素子チップを模式的に示す平面図。 本実施形態に係る光素子チップを模式的に示す断面図。 本実施形態に係る光素子チップの回路図。 本実施形態に係る光素子チップの一製造工程を模式的に示す断面図。 本実施形態に係る光素子チップの一製造工程を模式的に示す断面図。 本実施形態に係る光素子チップの一製造工程を模式的に示す断面図。 本実施形態に係る光素子チップの一製造工程を模式的に示す平面図。 本実施形態に係る光素子チップの変形例を模式的に示す断面図。 本実施形態に係る光モジュールの一製造工程を模式的に示す断面図。 本実施形態に係る光モジュールの一製造工程を模式的に示す断面図。 本実施形態に係る光モジュールの一製造工程を模式的に示す断面図。 本実施形態の光モジュールの要部の一製造工程を模式的に示す平面図。 本実施形態の光モジュールの要部の一製造工程を模式的に示す断面図。 本実施形態の光モジュールの要部の一製造工程を模式的に示す平面図。 本実施形態に係る光モジュールを模式的に示す断面図。
符号の説明
１００ 光素子チップ、１０１ 基板、１０２ 第１半導体層、１０３ 光学層、１０４ 第２半導体層、１０５ 酸化狭窄層、１０６ コンタクト層、１０７ 第１電極、１０８ 出射面、１０９ 第２電極、１１０ 絶縁層、１２０ 接続部、１２２ 第１導電部、１２４ 第２導電部、１３０ 柱状部、１４０ 光学部、１５０ 半導体多層膜、１６０ 第２支持部材、１６２ リードピン、１６４ ボンディングワイヤ、１６６ 第１支持部材、１６８ ボンディングワイヤ、１８０ 開口部、１８１ 封止キャップ、１８２ 透明部材、２００ 光素子チップ、２０２ 第１半導体層、２０３ 光学層、２０４ 第２半導体層、２０８ 入射面、２４０ 光学部、４００ 光素子ウェハ、４１０ スクライブライン，７００ 光モジュール

Claims (10)

  1. 第１導電型の第１半導体層と、
    前記第１半導体層の上方に形成され、発光または受光する光学層と、
    前記光学層の上方に形成された第２導電型の第２半導体層と、
    前記第１半導体層と電気的に接続された第１電極と、
    前記第２半導体層と電気的に接続された第２電極と、
    前記第１電極と前記第２電極を短絡させる接続部と、を含む、光素子チップ。
  2. 請求項１において、
    面発光型半導体レーザチップであり、
    前記第１半導体層および前記第２半導体層は、分布ブラッグ反射型ミラーであり、
    前記光学層は、活性層である、光素子チップ。
  3. 請求項１において、
    フォトダイオードチップであり、
    前記光学層は、光吸収層である、光素子チップ。
  4. 請求項１乃至３のいずれかにおいて、
    前記接続部は、前記第１電極および前記第２電極とは異なる材料からなる、光素子チップ。
  5. 請求項１乃至４のいずれかにおいて、
    前記接続部は、前記第１電極のパッド部と前記第２電極のパッド部との間の最短経路に形成されている、光素子チップ。
  6. 基板の上方に第１導電型の第１半導体層を形成する工程、該第１半導体層の上方に発光または受光する光学層を形成する工程、該光学層の上方に第２導電型の第２半導体層を形成する工程、該第１半導体層と電気的に接続されるように第１電極を形成する工程、該第２半導体層と電気的に接続されるように第２電極を形成する工程、および、該第１電極と該第２電極を短絡させるように接続部を形成する工程を含む、光素子チップを形成する工程と、
    前記光素子チップを支持部材の上方に実装する工程と、
    前記接続部を切断する工程と、を含む、光モジュールの製造方法。
  7. 請求項６において、
    前記接続部は、レーザにより切断される、光モジュールの製造方法。
  8. 請求項６において、
    前記接続部は、電圧を印加して切断される、光モジュールの製造方法。
  9. 請求項６において、
    前記接続部は、エッチングにより切断される、光モジュールの製造方法。
  10. 支持部材と、
    前記支持部材の上方に実装された光素子チップと、を含み、
    前記光素子チップは、
    第１導電型の第１半導体層と、
    前記第１半導体層の上方に形成され、発光または受光する光学層と、
    前記光学層の上方に形成された第２導電型の第２半導体層と、
    前記第１半導体層と電気的に接続された第１電極と、
    前記第２半導体層と電気的に接続された第２電極と、
    前記第１電極のパッド部から突出する第１導電部と、
    前記第２電極のパッド部から突出する第２導電部と、を含み、
    前記第１導電部および前記第２導電部は、前記第１電極および前記第２電極とは異なる材料からなり、
    前記第１導電部は、前記第２導電部に向かって突出しており、
    前記第２導電部は、前記第１導電部に向かって突出している、光モジュール。
JP2006142302A 2006-05-23 2006-05-23 光素子チップ、並びに、光モジュールおよびその製造方法 Pending JP2007317686A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006142302A JP2007317686A (ja) 2006-05-23 2006-05-23 光素子チップ、並びに、光モジュールおよびその製造方法
US11/738,742 US7466733B2 (en) 2006-05-23 2007-04-23 Optical device chip, and optical module and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006142302A JP2007317686A (ja) 2006-05-23 2006-05-23 光素子チップ、並びに、光モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2007317686A true JP2007317686A (ja) 2007-12-06

Family

ID=38749249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006142302A Pending JP2007317686A (ja) 2006-05-23 2006-05-23 光素子チップ、並びに、光モジュールおよびその製造方法

Country Status (2)

Country Link
US (1) US7466733B2 (ja)
JP (1) JP2007317686A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013171982A (ja) * 2012-02-21 2013-09-02 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3701661B2 (ja) * 2003-12-05 2005-10-05 シャープ株式会社 表示パネルおよび表示装置
KR101800704B1 (ko) * 2011-06-02 2017-11-24 삼성전자 주식회사 입체 영상 디스플레이 장치
US9628184B2 (en) * 2013-11-05 2017-04-18 Cisco Technology, Inc. Efficient optical communication device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232440A (ja) * 1993-02-01 1994-08-19 Sanyo Electric Co Ltd 光センサ
JPH0799344A (ja) * 1993-08-30 1995-04-11 Kyocera Corp 半導体発光装置の製造方法
JPH088487A (ja) * 1994-06-17 1996-01-12 Mitsutoyo Corp レーザダイオードの保護具
JPH1146009A (ja) * 1997-07-25 1999-02-16 Sharp Corp 受光素子
JPH11242241A (ja) * 1997-05-26 1999-09-07 Mitsubishi Electric Corp 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法
JP2000269582A (ja) * 1999-03-15 2000-09-29 Fuji Xerox Co Ltd 光学装置
JP2004006548A (ja) * 2002-06-03 2004-01-08 Renesas Technology Corp 半導体レーザ素子及びその製造方法
JP2005303080A (ja) * 2004-04-13 2005-10-27 Hamamatsu Photonics Kk 半導体発光素子及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310669B1 (en) * 1997-05-26 2001-10-30 Mitsubishi Denki Kabushiki Kaisha TFT substrate having connecting line connect to bus lines through different contact holes
JP4058633B2 (ja) * 2003-07-10 2008-03-12 セイコーエプソン株式会社 面発光型発光素子、光モジュール、光伝達装置
JP4273928B2 (ja) 2003-10-30 2009-06-03 豊田合成株式会社 Ｉｉｉ−ｖ族窒化物半導体素子
CN100524855C (zh) * 2004-03-31 2009-08-05 日亚化学工业株式会社 氮化物半导体发光元件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232440A (ja) * 1993-02-01 1994-08-19 Sanyo Electric Co Ltd 光センサ
JPH0799344A (ja) * 1993-08-30 1995-04-11 Kyocera Corp 半導体発光装置の製造方法
JPH088487A (ja) * 1994-06-17 1996-01-12 Mitsutoyo Corp レーザダイオードの保護具
JPH11242241A (ja) * 1997-05-26 1999-09-07 Mitsubishi Electric Corp 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法
JPH1146009A (ja) * 1997-07-25 1999-02-16 Sharp Corp 受光素子
JP2000269582A (ja) * 1999-03-15 2000-09-29 Fuji Xerox Co Ltd 光学装置
JP2004006548A (ja) * 2002-06-03 2004-01-08 Renesas Technology Corp 半導体レーザ素子及びその製造方法
JP2005303080A (ja) * 2004-04-13 2005-10-27 Hamamatsu Photonics Kk 半導体発光素子及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013171982A (ja) * 2012-02-21 2013-09-02 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法
US9837579B2 (en) 2012-02-21 2017-12-05 Nichia Corporation Semiconductor light emitting element and method for producing the same

Also Published As

Publication number Publication date
US20070273990A1 (en) 2007-11-29
US7466733B2 (en) 2008-12-16

Similar Documents

Publication Publication Date Title
CN106505410B (zh) 垂直腔面发射激光器阵列及其制造方法
USRE44163E1 (en) Semiconductor light emitting device and method for manufacturing the same
JP3966067B2 (ja) 表面発光型半導体レーザ素子およびその製造方法
US9966730B2 (en) Surface-emitting laser apparatus and manufacturing method thereof
JP4877471B2 (ja) 面発光半導体レーザの製造方法
KR20150108315A (ko) 반도체 발광 소자
US9231374B2 (en) Multi-beam semiconductor laser device
JP2007317686A (ja) 光素子チップ、並びに、光モジュールおよびその製造方法
JP4583058B2 (ja) 半導体レーザ素子
JP6252222B2 (ja) 面発光レーザアレイ及びレーザ装置
JP4470819B2 (ja) 光素子
JP2019033210A (ja) 面発光レーザ
JP6900798B2 (ja) マルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置
JP3238979B2 (ja) 面発光レーザ装置及びその製造方法
JP2008187108A (ja) 光素子およびその製造方法
JP4704703B2 (ja) アレイ型半導体レーザ装置
JP6037484B2 (ja) 半導体レーザ装置の製造方法
JP2008004670A (ja) 電極構造及び光半導体素子
US7567735B2 (en) Optical device wafer, and optical device chip and method for manufacturing the same
JP3814950B2 (ja) スタック型半導体レーザ
JP2009170535A (ja) 半導体発光素子
JP4081897B2 (ja) 積層型半導体レーザ装置およびその製造方法
JP2006339418A (ja) 光素子及びその製造方法
JP2011159721A (ja) 発光素子
JP2018174292A (ja) 発光装置の製造方法及び発光装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080604

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080630