JPH1146009A - 受光素子 - Google Patents
受光素子Info
- Publication number
- JPH1146009A JPH1146009A JP9199582A JP19958297A JPH1146009A JP H1146009 A JPH1146009 A JP H1146009A JP 9199582 A JP9199582 A JP 9199582A JP 19958297 A JP19958297 A JP 19958297A JP H1146009 A JPH1146009 A JP H1146009A
- Authority
- JP
- Japan
- Prior art keywords
- type
- transistor
- receiving element
- electrode
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 受光素子の電極に瞬間的に高バイアス電圧が
かかり、チャージアップされたとき、アノード電極のガ
ードリングとカソード電極の間の受光素子表面で放電が
おこることがあり、この放電は、受光素子の耐圧特性の
劣化やチップの破壊の原因となっていた。 【解決手段】 受光素子１０のアノード電極１１にエミ
ッタ、ベースを短絡させたトランジスタを形成すること
により、アノード電極１１とカソード電極１２との間に
高電圧が印加された時トランジスタがオン状態になっ
て、カソード電極からの電気を逃がすことができ、静電
耐圧特性が向上し、静電破壊による受光素子の不良をな
くすことができる。
かかり、チャージアップされたとき、アノード電極のガ
ードリングとカソード電極の間の受光素子表面で放電が
おこることがあり、この放電は、受光素子の耐圧特性の
劣化やチップの破壊の原因となっていた。 【解決手段】 受光素子１０のアノード電極１１にエミ
ッタ、ベースを短絡させたトランジスタを形成すること
により、アノード電極１１とカソード電極１２との間に
高電圧が印加された時トランジスタがオン状態になっ
て、カソード電極からの電気を逃がすことができ、静電
耐圧特性が向上し、静電破壊による受光素子の不良をな
くすことができる。
Description
【０００１】
【発明の属する技術分野】本発明は光センサや、光結合
装置等に用いられる受光素子に関するものであり、特に
その静電耐圧を向上させるための技術に関するものであ
る。
装置等に用いられる受光素子に関するものであり、特に
その静電耐圧を向上させるための技術に関するものであ
る。
【０００２】
【従来の技術】図４はＮ型半導体基板を使用した従来例
の受光素子を示す図であり、図４（ａ）はその上面図で
あり、図４（ｂ）は図４（ａ）に示される矩形の点線部
分を側面から見た拡大略断面図である。
の受光素子を示す図であり、図４（ａ）はその上面図で
あり、図４（ｂ）は図４（ａ）に示される矩形の点線部
分を側面から見た拡大略断面図である。
【０００３】図４に示される受光素子５０において、５
３は受光部であり、Ｎ-型シリコン半導体（Ｎ型不純物
濃度が１×１０12ａｔｏｍｓ／ｃｍ3〜１×１０13ａｔ
ｏｍｓ／ｃｍ3程度の半導体）のＮ型半導体基板５４上
にＰ型不純物をある定量拡散してＰ型アノード層５５を
作成し、その上を透明なＳｉＯ2の酸化膜５６で覆うこ
とにより形成される。５１はアノード電極であり、Ｐ型
アノード層５５と直接接触している。Ｎ型半導体基板５
４の裏面はＮ型半導体基板５４よりも高い濃度のＮ+型
層５４ａが形成されている。この受光素子５０はＰＩＮ
フォトダイオードと呼ばれている。
３は受光部であり、Ｎ-型シリコン半導体（Ｎ型不純物
濃度が１×１０12ａｔｏｍｓ／ｃｍ3〜１×１０13ａｔ
ｏｍｓ／ｃｍ3程度の半導体）のＮ型半導体基板５４上
にＰ型不純物をある定量拡散してＰ型アノード層５５を
作成し、その上を透明なＳｉＯ2の酸化膜５６で覆うこ
とにより形成される。５１はアノード電極であり、Ｐ型
アノード層５５と直接接触している。Ｎ型半導体基板５
４の裏面はＮ型半導体基板５４よりも高い濃度のＮ+型
層５４ａが形成されている。この受光素子５０はＰＩＮ
フォトダイオードと呼ばれている。
【０００４】アノード電極５１はワイヤー等の結線部材
が取付けられるアノード電極本体５１ａとガードリング
５１ｂからなっている。ガードリング５１ｂは受光部５
３の外周部に形成され、Ｐ型アノード層の周囲を覆うよ
うにリング状に形成されている。一般的に、Ｎ型半導体
基板とＰ型アノード層の接合部分は低濃度であり、表面
のＳｉＯ2膜に徐々に蓄積するＮａ+等の正電荷の影響で
負に帯電し、Ｎ型反転しやすくなる。すると、逆バイア
ス印加時に空乏層の曲率が大きくなり、耐圧不良等が発
生する。そのため、ガードリングをアノード電極と同電
位になるように設置し、逆バイアス印加時にＳｉＯ2膜
に蓄積している正電荷をガードリング側に引きつけ、Ｓ
ｉＯ2とＰ型アノード層の界面の反転を防ぐ必要があ
る。すなわち、ガードリング５１ｂはＮ型半導体基板５
４とＰ型アノード層５５の接合部分を保護する働きがあ
る。また、ガードリング５１ｂは、アノード電極本体５
１ａと接続されており、同じ電位である。
が取付けられるアノード電極本体５１ａとガードリング
５１ｂからなっている。ガードリング５１ｂは受光部５
３の外周部に形成され、Ｐ型アノード層の周囲を覆うよ
うにリング状に形成されている。一般的に、Ｎ型半導体
基板とＰ型アノード層の接合部分は低濃度であり、表面
のＳｉＯ2膜に徐々に蓄積するＮａ+等の正電荷の影響で
負に帯電し、Ｎ型反転しやすくなる。すると、逆バイア
ス印加時に空乏層の曲率が大きくなり、耐圧不良等が発
生する。そのため、ガードリングをアノード電極と同電
位になるように設置し、逆バイアス印加時にＳｉＯ2膜
に蓄積している正電荷をガードリング側に引きつけ、Ｓ
ｉＯ2とＰ型アノード層の界面の反転を防ぐ必要があ
る。すなわち、ガードリング５１ｂはＮ型半導体基板５
４とＰ型アノード層５５の接合部分を保護する働きがあ
る。また、ガードリング５１ｂは、アノード電極本体５
１ａと接続されており、同じ電位である。
【０００５】ガードリング５１ｂの下面の一部はＰ型ア
ノード層５５と直接接触している。それは、応答速度を
上げるためであり、ガードリングがＰ型アノード層と接
触していないとアノード電極から遠いところで受光し、
発生したキャリアはアノードパッドまで到達するのに時
間がかかり、応答が遅くなるからである。
ノード層５５と直接接触している。それは、応答速度を
上げるためであり、ガードリングがＰ型アノード層と接
触していないとアノード電極から遠いところで受光し、
発生したキャリアはアノードパッドまで到達するのに時
間がかかり、応答が遅くなるからである。
【０００６】５８はＮ型チャンネルストッパであり、Ｎ
型基板５４に高濃度のＮ型不純物を拡散することによっ
て形成される。Ｎ型チャンネルストッパ５８はＰ型アノ
ード層５５の外側を取り囲むように形成されている。Ｎ
型チャンネルストッパ５８は逆バイアス印加時に表面で
の空乏層領域が広がるのを抑制する機能がある。
型基板５４に高濃度のＮ型不純物を拡散することによっ
て形成される。Ｎ型チャンネルストッパ５８はＰ型アノ
ード層５５の外側を取り囲むように形成されている。Ｎ
型チャンネルストッパ５８は逆バイアス印加時に表面で
の空乏層領域が広がるのを抑制する機能がある。
【０００７】５２はカソード電極であり、Ｎ型半導体基
板５４上に形成されている。カソード電極５２とアノー
ド電極本体５１ａとは受光素子５０のほぼ対角上に配置
されている。
板５４上に形成されている。カソード電極５２とアノー
ド電極本体５１ａとは受光素子５０のほぼ対角上に配置
されている。
【０００８】アノード電極５１およびカソード電極５２
の電極形成部分以外の受光素子５０の表面はＳｉＯ2の
酸化膜５６または５７で覆われている。
の電極形成部分以外の受光素子５０の表面はＳｉＯ2の
酸化膜５６または５７で覆われている。
【０００９】上述のようにして形成された受光素子５０
は、リードフレーム等に設置され、アノード電極５１ま
たはカソード電極５２をワイヤーボンディングによって
リードフレーム等と電気的に接続することによって、受
光装置等として使用される。
は、リードフレーム等に設置され、アノード電極５１ま
たはカソード電極５２をワイヤーボンディングによって
リードフレーム等と電気的に接続することによって、受
光装置等として使用される。
【００１０】
【発明が解決しようとする課題】ところが、上述の受光
素子は、例えば、電極へのワイヤーボンディングの工程
等で、カソード側に瞬間的に高バイアス電圧がかかり、
チャージアップされたとき、Ｐ型アノード層とＮ型半導
体基板の間の電圧上昇速度に対して、ＰＮ接合部の静電
気がぬける速度が追随できず、アノード電極のガードリ
ングとカソード電極の間の受光素子表面で放電がおこる
ことがあった。この放電は、受光素子の耐圧特性の劣化
やチップの破壊の原因となる。
素子は、例えば、電極へのワイヤーボンディングの工程
等で、カソード側に瞬間的に高バイアス電圧がかかり、
チャージアップされたとき、Ｐ型アノード層とＮ型半導
体基板の間の電圧上昇速度に対して、ＰＮ接合部の静電
気がぬける速度が追随できず、アノード電極のガードリ
ングとカソード電極の間の受光素子表面で放電がおこる
ことがあった。この放電は、受光素子の耐圧特性の劣化
やチップの破壊の原因となる。
【００１１】これを防ぐにはガードリングとカソード電
極の距離を大きくして静電耐圧を高める必要があるが、
受光素子のサイズが大きくなるという問題点がある。
極の距離を大きくして静電耐圧を高める必要があるが、
受光素子のサイズが大きくなるという問題点がある。
【００１２】本発明は上述の問題点を鑑みてなされたも
のであり、受光素子の大きさを大きくせずに静電耐圧の
高い受光素子を提供することを目的とする。
のであり、受光素子の大きさを大きくせずに静電耐圧の
高い受光素子を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の請求項１記載の
受光素子は、半導体基板と、該半導体基板不純物を拡散
して形成したアノード層と、該アノード層上に形成した
アノード電極と、前記半導体基板上に形成したカソード
電極を有する受光素子において、前記アノード電極にエ
ミッタとベースとを短絡させたトランジスタを形成した
ことを特徴とするものである。
受光素子は、半導体基板と、該半導体基板不純物を拡散
して形成したアノード層と、該アノード層上に形成した
アノード電極と、前記半導体基板上に形成したカソード
電極を有する受光素子において、前記アノード電極にエ
ミッタとベースとを短絡させたトランジスタを形成した
ことを特徴とするものである。
【００１４】また、本発明の請求項２記載の受光素子
は、前記アノード電極と前記カソード電極は同一面上に
あって、前記トランジスタのベースは前記カソード電極
近傍の前記アノード層と共有してなることを特徴とする
ものである。
は、前記アノード電極と前記カソード電極は同一面上に
あって、前記トランジスタのベースは前記カソード電極
近傍の前記アノード層と共有してなることを特徴とする
ものである。
【００１５】また、本発明の請求項３記載の受光素子
は、前記トランジスタはそのベースの短絡部分がそのエ
ミッタの短絡部分よりも前記カソード電極から遠い側に
あることを特徴とするものである。
は、前記トランジスタはそのベースの短絡部分がそのエ
ミッタの短絡部分よりも前記カソード電極から遠い側に
あることを特徴とするものである。
【００１６】
【発明の実施の形態】図１は本発明一実施の形態である
受光素子を示す図であり、図１（ａ）はその上面図であ
り、図１（ｂ）は図１（ａ）の矩形の点線部分を側面か
ら見た拡大略断面図である。
受光素子を示す図であり、図１（ａ）はその上面図であ
り、図１（ｂ）は図１（ａ）の矩形の点線部分を側面か
ら見た拡大略断面図である。
【００１７】受光素子１０の上面にある１３は受光部で
あり、Ｎ-型シリコン半導体で構成されたＮ型半導体基
板１４上にＰ型不純物をある定量拡散してＰ型アノード
層１５を作成し、その上を透明なＳｉＯ2の酸化膜１６
で覆うことにより形成されてる。１１はアノード電極で
あり、Ｐ型アノード層１５と直接接触している。アノー
ド電極１１はアノード電極本体１１ａ、ガードリング１
１ｂ、トランジスタ電極部１１ｃからなっている。ガー
ドリング１１ｂは、受光部１３の外周部に形成されてい
る。Ｎ型半導体基板１４の裏面はＮ型半導体基板１４よ
りも高い濃度のＮ+型層１４ａが形成されている。
あり、Ｎ-型シリコン半導体で構成されたＮ型半導体基
板１４上にＰ型不純物をある定量拡散してＰ型アノード
層１５を作成し、その上を透明なＳｉＯ2の酸化膜１６
で覆うことにより形成されてる。１１はアノード電極で
あり、Ｐ型アノード層１５と直接接触している。アノー
ド電極１１はアノード電極本体１１ａ、ガードリング１
１ｂ、トランジスタ電極部１１ｃからなっている。ガー
ドリング１１ｂは、受光部１３の外周部に形成されてい
る。Ｎ型半導体基板１４の裏面はＮ型半導体基板１４よ
りも高い濃度のＮ+型層１４ａが形成されている。
【００１８】１８はＮ型チャンネルストッパであり、Ｎ
型半導体基板に高濃度のＮ型不純物を拡散することによ
って形成される。Ｎ型チャンネルストッパ１８はＰ型ア
ノード層１５の外側を取り囲むようにＮ型半導体基板１
４形成されている。２０はＰ型アノード層１５の内部抵
抗を表している。
型半導体基板に高濃度のＮ型不純物を拡散することによ
って形成される。Ｎ型チャンネルストッパ１８はＰ型ア
ノード層１５の外側を取り囲むようにＮ型半導体基板１
４形成されている。２０はＰ型アノード層１５の内部抵
抗を表している。
【００１９】１２はカソード電極であり、Ｎ型基板１４
上に形成されている。カソード電極１２とアノード電極
本体１１ａとは受光素子１０のほぼ対角上に配置されて
いる。
上に形成されている。カソード電極１２とアノード電極
本体１１ａとは受光素子１０のほぼ対角上に配置されて
いる。
【００２０】カソード電極１２近傍にアノード電極１１
の一部分であるトランジスタ電極部１１ｃが部分的に大
きく形成されている。このトランジスタ電極部１１ｃの
下側に高濃度のＮ型不純物を拡散したＮ型拡散領域１９
が形成されている。このＮ型拡散領域１９はＰ型アノー
ド層１５とともにトランジスタ電極部１１ｃに接続され
ている。すなわち、トランジスタ電極部１１ｃの下方に
はエミッタ、ベースを短絡したＮＰＮ型のトランジスタ
が形成されている。このトランジスタはカソード電極１
２近傍のＰ型アノード層１５にベースを有している。す
なわち、フォトダイオードとアノードとトランジスタの
ベースとが同じＰ型アノード層１５に共有している。こ
のため、製造工程で余分な工程を付加せずにトランジス
タを形成でき、コストダウンが実現できる。
の一部分であるトランジスタ電極部１１ｃが部分的に大
きく形成されている。このトランジスタ電極部１１ｃの
下側に高濃度のＮ型不純物を拡散したＮ型拡散領域１９
が形成されている。このＮ型拡散領域１９はＰ型アノー
ド層１５とともにトランジスタ電極部１１ｃに接続され
ている。すなわち、トランジスタ電極部１１ｃの下方に
はエミッタ、ベースを短絡したＮＰＮ型のトランジスタ
が形成されている。このトランジスタはカソード電極１
２近傍のＰ型アノード層１５にベースを有している。す
なわち、フォトダイオードとアノードとトランジスタの
ベースとが同じＰ型アノード層１５に共有している。こ
のため、製造工程で余分な工程を付加せずにトランジス
タを形成でき、コストダウンが実現できる。
【００２１】また、カソード電極１２とトランジスタ電
極部１１ｃとの間は絶縁膜１７で覆われており、また、
Ｎ型拡散領域１９およびＰ型アノード層１５のカソード
電極１２に近い側は、絶縁膜１７に覆われている。ま
た、トランジスタのエミッタ電極に対応するＮ型拡散領
域１９とトランジスタ電極部１１ｃの接触面１９ａより
もトランジスタのベース電極に対応するＰ型アノード層
１５とトランジスタ電極部１１ｃの接触面１５ａはカソ
ード電極１２から遠い側に形成されている。接触面１５
ａを接触面１９ａよりもカソード電極１２に対して遠い
側に設定することにより、トランジスタを確実に動作さ
せることができ、チップ表面での放電を防ぐことができ
る。
極部１１ｃとの間は絶縁膜１７で覆われており、また、
Ｎ型拡散領域１９およびＰ型アノード層１５のカソード
電極１２に近い側は、絶縁膜１７に覆われている。ま
た、トランジスタのエミッタ電極に対応するＮ型拡散領
域１９とトランジスタ電極部１１ｃの接触面１９ａより
もトランジスタのベース電極に対応するＰ型アノード層
１５とトランジスタ電極部１１ｃの接触面１５ａはカソ
ード電極１２から遠い側に形成されている。接触面１５
ａを接触面１９ａよりもカソード電極１２に対して遠い
側に設定することにより、トランジスタを確実に動作さ
せることができ、チップ表面での放電を防ぐことができ
る。
【００２２】上述のようにして形成された受光素子１０
は、図２に示される回路図で表現される。図２は図１の
受光素子の等価回路図である。ＴｒはＮ型拡散領域１９
とＰ型アノード層１５とＮ型半導体基板１４からなるＮ
ＰＮ型のトランジスタに対応し、また、ピンチ抵抗Ｒは
Ｐ型アノード層１５の内部抵抗２０に対応している。
は、図２に示される回路図で表現される。図２は図１の
受光素子の等価回路図である。ＴｒはＮ型拡散領域１９
とＰ型アノード層１５とＮ型半導体基板１４からなるＮ
ＰＮ型のトランジスタに対応し、また、ピンチ抵抗Ｒは
Ｐ型アノード層１５の内部抵抗２０に対応している。
【００２３】いま、カソード側に多量の静電気が発生し
て高電圧がかかった場合Ｐ型アノード層の不純物に起因
する微小なピンチ抵抗Ｒが無視できなくなり、Ｐ型アノ
ード層１４にベース電流ＩBが発生し、トランジスタＴ
ｒがＯＮ状態になり、カソード側からアノード側に電流
が流れる。この結果、カソード電極１２とアノード電極
１１との間で放電がおこることはない。
て高電圧がかかった場合Ｐ型アノード層の不純物に起因
する微小なピンチ抵抗Ｒが無視できなくなり、Ｐ型アノ
ード層１４にベース電流ＩBが発生し、トランジスタＴ
ｒがＯＮ状態になり、カソード側からアノード側に電流
が流れる。この結果、カソード電極１２とアノード電極
１１との間で放電がおこることはない。
【００２４】通常動作においては、カソード側に、異常
に高い電圧はかからないのでピンチ抵抗Ｒは無視されト
ランジスタＴｒは動作しない。
に高い電圧はかからないのでピンチ抵抗Ｒは無視されト
ランジスタＴｒは動作しない。
【００２５】したがって、多量の静電気が発生して、カ
ソード側電極に高電圧がかかった時のみトランジスタＴ
ｒは作動する。
ソード側電極に高電圧がかかった時のみトランジスタＴ
ｒは作動する。
【００２６】図３は本実施例のトランジスタを内蔵した
受光素子Ａと従来例の受光素子Ｂとのカソードの印加電
圧とカソード−アノード間の耐圧との関係を示すグラフ
である。なお、グラフは片対数の目盛をふってある。値
は相対値である。なお受光素子Ａは受光素子Ｂよりも
７．５％チップ上面の面積が小さくなっている。
受光素子Ａと従来例の受光素子Ｂとのカソードの印加電
圧とカソード−アノード間の耐圧との関係を示すグラフ
である。なお、グラフは片対数の目盛をふってある。値
は相対値である。なお受光素子Ａは受光素子Ｂよりも
７．５％チップ上面の面積が小さくなっている。
【００２７】受光素子Ｂにおいては印加電圧が１より大
きくなるとチップの耐圧が大きく低下しているが、受光
素子Ａにおいては印加電圧が５よりも大きくなるとチッ
プの耐圧が大きく低下している。つまり、トランジスタ
を内蔵した受光素子Ａはチップ上面の面積が小さくなっ
ているにもかかわらず、受光素子Ｂよりも５倍の耐圧特
性を示していることがわかる。
きくなるとチップの耐圧が大きく低下しているが、受光
素子Ａにおいては印加電圧が５よりも大きくなるとチッ
プの耐圧が大きく低下している。つまり、トランジスタ
を内蔵した受光素子Ａはチップ上面の面積が小さくなっ
ているにもかかわらず、受光素子Ｂよりも５倍の耐圧特
性を示していることがわかる。
【００２８】すなわち、受光素子にトランジスタを内蔵
することにより静電耐圧特性が向上し、静電破壊による
受光素子の不良がなくすことができる。また、ガードリ
ングとカソード電極の間の間隔を小さくすることがで
き、受光素子の小型化を図ることができる。
することにより静電耐圧特性が向上し、静電破壊による
受光素子の不良がなくすことができる。また、ガードリ
ングとカソード電極の間の間隔を小さくすることがで
き、受光素子の小型化を図ることができる。
【００２９】
【発明の効果】本発明の請求項１記載の受光素子は、半
導体基板と、該半導体基板不純物を拡散して形成したア
ノード層と、該アノード層上に形成したアノード電極
と、前記半導体基板上に形成したカソード電極を有する
受光素子であって、前記アノード電極にエミッタとベー
スとを短絡させたトランジスタを形成したことを特徴と
するものであり、アノード電極とカソード電極との間に
高電圧が印加された時トランジスタがオン状態になっ
て、カソード電極からの電気を逃がすことができるの
で、静電耐圧特性が向上し、静電破壊による受光素子の
不良がなくすことができる。
導体基板と、該半導体基板不純物を拡散して形成したア
ノード層と、該アノード層上に形成したアノード電極
と、前記半導体基板上に形成したカソード電極を有する
受光素子であって、前記アノード電極にエミッタとベー
スとを短絡させたトランジスタを形成したことを特徴と
するものであり、アノード電極とカソード電極との間に
高電圧が印加された時トランジスタがオン状態になっ
て、カソード電極からの電気を逃がすことができるの
で、静電耐圧特性が向上し、静電破壊による受光素子の
不良がなくすことができる。
【００３０】また、本発明の請求項２記載の受光素子
は、前記アノード電極と前記カソード電極は同一面上に
あって、前記トランジスタのベースは前記カソード電極
近傍の前記アノード層と共有してなることを特徴とする
ものであり、フォトダイオードのアノード層をトランジ
スタのベースとして利用することにより、コストダウン
を図ることができる。
は、前記アノード電極と前記カソード電極は同一面上に
あって、前記トランジスタのベースは前記カソード電極
近傍の前記アノード層と共有してなることを特徴とする
ものであり、フォトダイオードのアノード層をトランジ
スタのベースとして利用することにより、コストダウン
を図ることができる。
【００３１】また、本発明の請求項３記載の受光素子
は、前記トランジスタはそのベースの短絡部分がそのエ
ミッタの短絡部分よりも前記カソード電極から遠い側に
あることを特徴とするものであり、トランジスタを確実
に動作させてチップ表面での放電を防ぐことができる。
は、前記トランジスタはそのベースの短絡部分がそのエ
ミッタの短絡部分よりも前記カソード電極から遠い側に
あることを特徴とするものであり、トランジスタを確実
に動作させてチップ表面での放電を防ぐことができる。
【図１】本発明の一実施の形態である受光素子を示す図
であり、（ａ）はその上面図であり、（ｂ）はその拡大
略断面図である。
であり、（ａ）はその上面図であり、（ｂ）はその拡大
略断面図である。
【図２】図１に示す受光素子の等価回路図である。
【図３】受光素子の印加電圧と耐圧をとの関係を示すグ
ラフである。
ラフである。
【図４】従来例の受光素子を示す図であり、（ａ）はそ
の上面図であり、（ｂ）はその拡大略断面図である。
の上面図であり、（ｂ）はその拡大略断面図である。
１０ 受光素子 １１ アノード電極 １１ａ （アノード電極の）アノード電極本体 １１ｂ （アノード電極の）ガードリング １１ｃ （アノード電極の）トランジスタ電極部 １２ カソード電極 １３ 受光面 １４ Ｎ型半導体基板 １５ Ｐ型アノード層 １５ａ 接触面 １６、１７ 酸化膜 １８ チャンネルストッパ １９ Ｎ型拡散領域 １９ａ 接触面 ２０（Ｐ型アノード層の）内部抵抗
Claims (3)
- 【請求項１】 半導体基板と、該半導体基板不純物を拡
散して形成したアノード層と、該アノード層上に形成し
たアノード電極と、前記半導体基板上に形成したカソー
ド電極を有する受光素子において、前記アノード電極に
エミッタとベースとを短絡させたトランジスタを形成し
たことを特徴とする受光素子。 - 【請求項２】 請求項１記載の受光素子において、前記
アノード電極と前記カソード電極は同一面上にあって、
前記トランジスタのベースは前記カソード電極近傍の前
記アノード層と共有してなることを特徴とする受光素
子。 - 【請求項３】 請求項２記載の受光素子において、前記
トランジスタはそのベースの短絡部分がそのエミッタの
短絡部分よりも前記カソード電極から遠い側にあること
を特徴とする受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19958297A JP3441929B2 (ja) | 1997-07-25 | 1997-07-25 | 受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19958297A JP3441929B2 (ja) | 1997-07-25 | 1997-07-25 | 受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1146009A true JPH1146009A (ja) | 1999-02-16 |
| JP3441929B2 JP3441929B2 (ja) | 2003-09-02 |
Family
ID=16410253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19958297A Expired - Fee Related JP3441929B2 (ja) | 1997-07-25 | 1997-07-25 | 受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3441929B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007317686A (ja) * | 2006-05-23 | 2007-12-06 | Seiko Epson Corp | 光素子チップ、並びに、光モジュールおよびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9806112B1 (en) * | 2016-05-02 | 2017-10-31 | Huawei Technologies Co., Ltd. | Electrostatic discharge guard structure |
-
1997
- 1997-07-25 JP JP19958297A patent/JP3441929B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007317686A (ja) * | 2006-05-23 | 2007-12-06 | Seiko Epson Corp | 光素子チップ、並びに、光モジュールおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3441929B2 (ja) | 2003-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3342918B2 (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| JP3418436B2 (ja) | パワートランジスタ | |
| JP3369391B2 (ja) | 誘電体分離型半導体装置 | |
| KR100698350B1 (ko) | 수광소자 및 그것을 구비한 광반도체장치 | |
| JPH1146009A (ja) | 受光素子 | |
| JP2006179632A (ja) | 半導体装置およびその製造方法 | |
| JP3792931B2 (ja) | 半導体装置およびそのテスト方法 | |
| KR940006291A (ko) | 수광소자 및 이를 구비한 광전자 집적회로 | |
| JPH08330605A (ja) | 半導体装置 | |
| JPH0770742B2 (ja) | 半導体装置 | |
| JPH01191472A (ja) | 静電破壊防止用素子 | |
| JP2852222B2 (ja) | 光半導体集積回路装置 | |
| JPH0478018B2 (ja) | ||
| JP3128958B2 (ja) | 半導体集積回路 | |
| JP2002190613A (ja) | 高耐圧プレーナ型受光素子および双方向フォトサイリスタ素子 | |
| JP3329150B2 (ja) | 絶縁分離型半導体装置 | |
| KR950005470B1 (ko) | 정전기특성이 개선된 반도체장치 | |
| JPH02294070A (ja) | 受光素子内蔵集積回路装置 | |
| JP3392496B2 (ja) | 電力用半導体装置 | |
| JPH0799337A (ja) | 受光素子 | |
| JP3403123B2 (ja) | フォトサイリスタ素子および双方向フォトサイリスタ素子 | |
| JPH0793360B2 (ja) | 半導体素子 | |
| JP2663851B2 (ja) | 光半導体装置 | |
| KR100240684B1 (ko) | 반도체장치의 이에스디 보호회로 | |
| JPS61168956A (ja) | 光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |