KR100698350B1 - 수광소자 및 그것을 구비한 광반도체장치 - Google Patents

수광소자 및 그것을 구비한 광반도체장치 Download PDF

Info

Publication number
KR100698350B1
KR100698350B1 KR1020037004556A KR20037004556A KR100698350B1 KR 100698350 B1 KR100698350 B1 KR 100698350B1 KR 1020037004556 A KR1020037004556 A KR 1020037004556A KR 20037004556 A KR20037004556 A KR 20037004556A KR 100698350 B1 KR100698350 B1 KR 100698350B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting element
light receiving
electrode
semiconductor substrate
Prior art date
Application number
KR1020037004556A
Other languages
English (en)
Other versions
KR20030045095A (ko
Inventor
니시무라스스무
혼다쇼지
우에야마코지
Original Assignee
산요덴키가부시키가이샤
돗도리 산요덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000385598A external-priority patent/JP3768099B2/ja
Priority claimed from JP2001159229A external-priority patent/JP3831631B2/ja
Application filed by 산요덴키가부시키가이샤, 돗도리 산요덴키 가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20030045095A publication Critical patent/KR20030045095A/ko
Application granted granted Critical
Publication of KR100698350B1 publication Critical patent/KR100698350B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H01L31/173—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0232—Lead-frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

반도체기판 표면의 일부에 포토다이오드를 형성하여 수광영역으로 하고, 이 수광영역 이외의 반고체기판상에 발광소자배치용전극을 설치하고, 이 발광소자 배치용전극에 발광소자를 장착한다. 그리고 발광소자 배치용전극의 외연을 따라 반도체기판 표면하에 고농도불순물층을 설치하고, 발광소자배치용전극에 가해지는 전압이 수광소자의 출력에 영향을 미치게 하는 것을 방지한다.
또 발광소자와 수광소자를 구비하고, 발광소자의 광출사방향과 평행으로 수광소자의 수광영역을 설치한다. 그리고 평면적으로 볼 때, 상기 발광소자를 그 발광점이 상기 수광영역중 적어도 일부와 겹치도록 배치하고 발광점의 낮은 발광소자를 이용할 경우이라도 부착작업을 용이하게 하고, 수광감도의 불균형을 억제한다.

Description

수광소자 및 그것을 구비한 광반도체장치{RECEIVING OPTICS AND PHOTOSEMICONDUCTOR DEVICE HAVING THE SAME}
본 발명은 광통신용 발광다이오드나 반도체 레이저와 같은 단일파장을 출력하는 장치 등의 광출력을 모니터하기 위해 최적인 수광소자와 그것을 구비한 광반도체장치에 관한 것이다.
반도체 레이저장치로 대표되는 지금까지의 광반도체장치에서는 발광소자의 광출력을 모니터하는 수광소자를 설치하고, 발광소자의 광출력이 일정하게 되도록 수광소자의 검지치에 기초하여 발광소자에의 인가전압을 제어하고 있다. 도 19에 종래의 광반도체장치의 일례를 보여주는 단면도를 도시한다. 도 19의 광반도체장치는 n형 고농도불순물층(n+층; 5)에 n형 저농도불순물층(n-층 ;6)을 적층한 실리콘기판(2)의 일부 표면하에 붕소 등의 p형 불순물의 확산층(p+층; 3)을 설치하고 PIN형 포토다이오드를 형성하여 수광소자(1)로 하고, 그리고 실리콘기판(2)의 표면에 산화규소 등으로 되는 절연층(8)을 형성하고 있다. 또한, 확산층(8)이 설치되어 있지 않는 실리콘기판(2)의 표면 절연층(8)의 위에 발광소자배치용전극(10)을 설치하고 거기에 Ag페이스트 등의 도전성 접착제(B)로 발광소자(18)를 고착하고 있었다(예를 들면, 일본 특개평 6-53603호 공보 참조).
이러한 종래의 광반도체장치로는 발광소자배치용전극(10)에 가해지는 전압 등에 의해 형성되는 전하가 수광소자(1)의 출력에 악영향을 주는 문제가 있었다.
또, 절연층(8)의 표면으로부터 발광소자(18)의 발광점(활성층; 18b)까지의 높이(H)에 의해 수광소자(l)의 출력(Im)이 변하는 문제가 있었다. 도 20에 상기 높이(H)와 수광소자(18)의 출력전류(Im)와의 관계를 도시한다. 이 도면은 높이(H)가 10㎛과 130㎛의 경우에 대해서, 발광소자의 발광점(18b)으로부터 수광영역(4)까지의 거리(L)와 출력전극(Im)과의 관계를 도시한 것이다. 높이(H)가 130㎛의 경우(실선)는 발광점으로부터 수광영역까지의 거리(L)에 관계없이 수광소자의 출력전류(Im)는 일정함으로, 높이(H)가 10㎛이라 낮은 경우(파선)에는 거리(L)가 길어짐에 따라 수광소자의 출력전류(Im)는 급격히 감소하고 있다. 한편, 발광점에서의 발열을 반도체기판에서 효율적으로 방열하기에는 발광점의 높이(H)가 낮은 발광소자를 이용하는 것이 좋기 때문에, 거리(L)가 제로부근이 되도록 발광소자를 부착하는 지금까지의 작업에는 높은 정밀도가 요구되고 있었다.
또한, 질소갈륨계 등의 발광소자는 작업자에 의해 축적된 정전기에 의해 장치가 조립작업중에 파괴되는 문제가 있었다.
본 발명은 이러한 종래의 문제점을 감안한 것으로, 발광소자배치용 전극에 가해지는 전압 등에 의해 수광소자의 출력이 영향을 받지 않는 수광소자 및 광반도체장치를 제공하는 것을 그 목적으로 한다.
또, 본 발명의 목적은 발광점의 낮은 발광소자를 이용하는 경우라도 부착작업이 쉽고, 수광감도의 불균형이 적은 광반도체장치를 제공하는 데에 있다.
또한 본 발명의 목적은 정전기에 의해 조립작업중에 발광소자가 파괴되는 일이 없는 광반도체장치를 제공하는 데에 있다.
이러한 목적을 달성하기 위해 제 1의 발명(청구범위 1)에 관한 수광소자에서는 반도체기판표면의 일부에 포토다이오드를 형성하여 수광영역으로 하고, 이 수광영역 이외의 상기 반도체기판상에 발광소자배치용전극을 설치하고, 평면적으로 볼 때 상기 발광소자배치용전극과 일부가 겹치는 또는 전혀 겹치지 않도록, 상기 발광소자배치용전극과 외연을 따라 상기 반도체기판표면하에 고농도 불순물층을 설치하는 구성으로 하였다.
여기서, 상기 수광영역 및 수광영역 이외의 반도체기판의 표면에 절연층을 설치하고, 이 절연층상에 상기 발광소자배치용전극을 설치해도 좋다. 방열성을 향상시키는 관점에서 상기 절연층에 형성된 관통구멍상에 상기 발광소자용전극을 형성하고, 이 관통구멍을 통해 상기 반도체기판과 직접 접촉시켜도 좋다.
도 11은 제 1의 발명에 관한 광반도체장치를 반도체레이저에 실장한 다른 평면도이다.
여기서, 상기 수광영역 및 수광영역 이외의 반도체기판 표면에 절연층을 설치하고, 이 절연층에 관통구멍을 형성하고, 이 관통구멍을 통해 상기 발광소자배치용전극과 상기 저농도 불순물층을 접촉시키도록 해도 좋다. 또, 생산성이나 생산비 등의 관점에서 상기 고농도 불순물층은 상기 수광영역측에만 설치해도 좋다. 그리고, 또 제 3의 발명(청구범위 7)에 관한 광반도체장치에서는 반도체기판 표면의 일부에 포토다이오드를 형성하여 수광영역으로 하고, 이 수광영역 이외의 상기 반도체기판상에 발광소자배치용전극을 설치하고, 이 발광소자배치용전극에 발광소자를 장착하고, 평면적으로 볼 때 상기 발광소자배치용전극과 일부가 겹치는 또는 전혀 겹치지 않도록 상기 발광소자배치용전극의 외연을 따라 상기 반도체기판표면하에 고농도 불순물층을 설치하는 구성으로 하였다.
또 제 4의 발명(청구범위 9)에 관한 광반도체장치에서는 반도체기판표면의 일부에 포토다이오드를 형성하여 수광영역으로 하고, 이 수광영역 이외의 상기 반도체기판상에 발광소자배치용전극을 설치하고, 이 발광소자배치용전극에 발광소자를 장착하여, 상기 포토다이오드의 저농도 불순물층에 접촉하도록 상기 발광소자배치용전극을 설치하고, 상기 발광소자배치용 전극의외연을 따라 상기 반도체기판표면하에 고농도 불순물층을 설치하는 구성으로 하였다. 여기서, 방열성을 향상시키는 관점에서, 상기 수광영역 및 수광영역 이외의 반도체기판의 표면에 절연층을 설치하고, 상기 절연층에 형성된 관통구멍상에 상기 발광소자배치용전극을 형성하여, 이 관통구멍을 통해 상기 전극과 상기 반도체기판을 직접 접촉시켜도 좋다. 또, 발광소자 부착작업의 용이화나 수광감도의 불균형을 억제하는 관점에서 발광소자의 광출사방향과 평행으로 수광소자의 수광영역을 설치하고, 평면적으로 볼 때, 상기 발광소자를 그 발광점이 상기 수광영역중 적어도 일부와 겹치도록 배치하는 것이 바람직하다. 상기 발광소자로서는 반도체레이저가 좋고, 또 상기 수광소자표면으로부터 상기 발광소자의 발광점까지의 높이는 120㎛이하가 바람직하다.
또한, 제 5의 발명(청구범위 14)에 관한 광반도체장치에서는 반도체기판상에 절연층을 설치하는 것과 동시에, 반도체기판표면의 일부에 포토다이오드를 형성하여 수광영역으로 하고, 이 수광영역 이외의 상기 절연층에 관통구멍을 형성하고, 이 관통구멍을 통해 상기 반도체기판과 직접 접촉할 수 있도록 발광소자배치용전극을 형성하고, 이 발광소자배치용 전극에 발광소자를 장착하고, 상기 발광소자배치용전극의 외연을 따라 상기 반도체기판표면하에 고농도 불순물층을 설치하고, 상기 반도체기판의 저항치를 상기 발광소자의 작동시 저항치보다도 크게 하고, 또한 상기 발광소자에 형성된 2개의 표면전극 중, 상기 발광소자배치용전극과 접촉하고 있지 않는 쪽의 표면전극과, 상기 반도체기판의 하면전극을 동전위로 한다. 이 때 반도체기판의 저항치로서는 50 ~ 15,000Ω의 범위가 바람직하다.
그리고, 또 제 6의 발명(청구범위 15)에 관한 광반도체장치에서는 반도체기판상에 절연층을 설치하는 것과 동시에, 반도체기판표면의 일부에 포토다이오드를 형성하여 수광영역으로 하고, 이 수광영역 이외의 상기 절연층에 관통구멍을 형성하고, 이 관통구멍을 통해 상기 반도체장치와 직접 접촉할 수 있도록 발광소자배치용전극을 형성하고, 이 발광소자배치용전극에 발광소자를 장착하여, 발광소자의 광출사방향과 평행으로 수광소자의 수광영역을 설치하고, 평면적으로 볼 때, 상기 발광소자를 그 발광점을 상기 수광영역중 적어도 일부와 겹치도록 배치하고, 상기 반도체기판의 저항치를 상기 발광소자의 작동시 저항치보다도 크게하고, 또한 상기 발광소자에 형성된 2개의 표면 전극 중, 상기 발광소자배치용전극과 접촉하고 있지 않는 표면 전극과, 상기 반도체기판의 하면 전극을 동전위로 한다. 이 때 반도체기판의 저항치로서는 50 ~ 15,000Ω의 범위가 바람직하다.
도 1은 제 1 및 제 3의 발명에 관한 수광소자 및 광반도체장치의 일례를 도시하는 종단면도이다.
도 2는 도 1의 광반도체장치의 평면도이다.
도 3은 제 1의 발명에 관한 수광소자의 다른 예를 도시하는 평면도이다.
도 4는 본 발명에 관한 수광소자 및 광반도체의 다른 예를 도시하는 종단명도이다.
도 5는 동일면측에 2개의 표면전극을 갖는 발광소자를 탑재한 본 발명에 관한 수광소자 및 광반도체장치의 일례를 도시하는 평면도이다.
도 6은 도 5의 광반도체장치의 Ⅱ-Ⅱ선 단면도이다.
도 7은 동일면측에 2개의 표면전극을 갖는 발광소자를 탑재한 제 1의 발명에 관한 수광소자 및 광반도체장치의 더 다른 예를 도시하는 평면도이다.
도 8은 본 발명에 관한 광반도체장치를 반도체레이저에 실장한 평면도이다.
도 9는 본 발명에 관한 수광소자 및 광반도체의 다른 예를 도시하는 종단면도이다.
도 10은 도 9의 광반도체장치의 평면도이다.
삭제
도 12는 반도체기판의 저항치(R)와 발광소자의 정전내압과의 관계를 도시하는 도이다.
도 13은 동일면측에 2개의 표면전극을 갖는 발광소자를 탑재한 본 발명에 관한 광반도체장치를 반도체레이저에 실장한 평면도이다.
도 16은 청구범위 11의 발명에 관한 광반도체장치의 다른 예를 도시하는 평면도이다.
도 17는 도 16의 광반도체장치의 V-V선 평면도이다.
도 18은 동일면측에 2개의 표면전극을 갖는 발광소자를 탑재한 청구범위 11의 발명에 관한 광반도체장치의 평면도이다.
도 19는 종래의 광반도체장치의 일례를 도시하는 종단면도이다.
도 20은 발광소자의 발광점의 높이에 의한 발광소자로부터의 거리와 수광소자의 출력전류과의 관계를 도시하는 도이다.
삭제
삭제
우선, 제 1의 발명 및 제 3의 발명에 관한 수광소자 및 광반도체장치의 실시예에 관해 도면을 참조하여 설명한다. 도 1은 제 1의 발명 및 제 3의 발명에 관한 수광소자 및 광반도체장치의 일례를 도시하는 세로 단면도(도 2의 Ⅰ-Ⅰ선 단면도), 도 2는 그 평면도이다.
도 1의 수광소자(1)는 인 등의 n형 불순물을 확산한 n형 고농도불순물층(n+층; 5)에 n형 저농도불순물층(n-층; 6)을 적층한 실리콘기판(반도체기판; 2)의 일부 표면하에 붕소 등의 p형 불순물의 고농도불순물층(n+층; 3)을 설치하고 PIN형 포토다이오드를 형성한 것이다. 여기서 p형 불순물층(3)이 형성된 부분이 수광영역(4; 도 2에 도시)이 된다.
그리고, 실리콘기판(1)의 수광영역(4)이외의 부분에 형성예정의 발광소자 배치용전극("배치용 전극"이라 적는 것이 있다; 10)의 영역 외연의 전주(全周)를 따라, 실리콘기판(2)의 표면하에 인 등의 n형 불순물이 선택적으로 확산되어 n형의 고농도불순물층(11)이 형성되어 있다(도 2 참조). 이 불순물층의 불순물농도는 불순물층(3)과 같은 정도 또는 그 이상인 것이 바람직하다. 또 배치용전극(10)의 외연을 따라 형성되는 고농도 불순물층(11)의 도전형은 p형 및 n형중 어느 것이라도 좋다.
또한 도 3에 도시하는 것과 같이, 고농도 불순물층(11)은 배치용전극(10)의 외연의 일부, 즉 수광영역(4)측에만 설치하도록 하여도 괜찮다. 또 도 1에서는 고농도불순물층(11)은 평면적으로 볼 때 배치용전극(10)에 일부가 덮혀지고 일부는 덮혀지지 않지만, 배치용전극(10)과 수광영역(4) 사이에 실질적으로 위치하면, 평면적으로 볼 때 전부가 배치용전극(10)에 덮혀지도록 하여도 좋고, 모두 노출되도록 하여도 좋다.
또, 도 1에 있어서 실리콘기판(2)의 표면에는 표면보호 및 반사방지하기 위한 산화규소 등으로부터 이루는 절연층(8)이 형성되어 있다. 수광영역(4; 도 2에 도시)으로부터의 신호를 취출하기 위해, 수광영역(4)상에 절연막(8)에 관통구멍(8a)이 설치되고, 이 위에 알루미늄 등의 금속이 증착되어 필요없는 부분이 포토리소그래프에 의해 제거되어, p형 불순물층(3)에 접촉하도록 신호전극(9)이 형성되어 있다. 또 절연층(8)상에 배치용 전극(10)도 동시에 형성된다. 또한, 실리 콘기판(2)의 이면에는 금 등으로부터 이루는 이면 전극(12)이 형성되어 있다.
그리고, 이와 같이 하여 제작된 수광소자(1)의 배치용전극(10)에 Ag페이스트 등의 도전성 접착제(B)에 의해 발광소자(18)가 고착되어 있다.
이러한 광반도체장치에서는 배치용전극(10)과 수광영역(4) 상이에 고농도불순물층(11)이 설치되고 있으므로, 배치용전극(10)에 인가되는 전압에 의해 실리콘기판(2)에 생기는 불용전하가 고농도불순물층(11)에 의해 효과적으로 흡수된다. 이것에 의해, 상기 불요전하에 의한 신호전극(9)의 출력에의 영향을 억제할 수 있고, 수광소자(1)의 조도 - 출력전류 특성에 악영향이 생기는 것을 최소한으로 그칠 수가 있다. 또, 수광영역(4)과 배치용전극(10)의 거리를 지금까지보다도 짧게 설정할 수 있고, 장치형태의 소형화를 도모할 수 있다.
또한, 도 1의 수광소자(1)에서는 PIN형 수광소자로 하였지만, PN형 수광소자이라도 물론 괜찮다. 또, p, n의 도전성을 반대로 한 경우에도 본 발명의 기술적 범위에 포함된다.
제 1의 발명에 관한 수광소자 및 광반도체장치의 다른 실시예를 도시하는 세로 단면도를 도 4에 도시한다. 도 4의 장치는 절연층(8)에 형성된 관통구멍(8b)상의 배치용전극(10)이 형성되어, 이 관통구멍(8b)을 통해 배치용전극(10)이 실리콘기판(2)과 직접 접촉하고 있는 점에 특징이 있고, 이로 인하여 발광소자(18)에서의 발열을 실리콘기판(2)을 통해 효율적으로 방산할 수 있다. 그 외의 구성은 도 1의 장치와 동일하다. 따라서, 발광소자(18)가 방열의 필요성이 높을 경우나, 절연층(8)의 열전도성이 낮은 경우 등에 유효하다.
이제까지는 상ㆍ하면에 표면전극을 갖는 발광소자를 예로 설명했지만, 동일면측에 2개의 표면전극을 갖는 발광소자를 이용하는 경우에 대해 다음에 설명한다. 이러한 발광소자로서는 예를 들면, 질화갈륨계 발광소자를 들을 수 있다.
도 5는 동일면측에 2개의 표면전극을 갖는 발광소자(18')를 탑재한 광반도체장치의 평면도, 도 6은 도 5의 Ⅱ-Ⅱ선 단면도이다. 도 4에 도시한 광반도체장치라는 것은, 배치용전극이 절연층상에 2개 형성되어 있는 점이 다르고, 그 외의 기본구조는 동일하다.
도 6에 있어서, 절연층(8)상에 형성된 2개의 배치용 전극(10a, 10b)중, 하나의 배치용전극(제 1배치용전극; 10a)은 절연층(8)에 형성된 관통구멍(8b)상에 형성되고, 관통구멍(8b)을 통해 실리콘기판(2)과 직접 접촉하고 있다. 또 한쪽의 배치용전극(제 2배치용 전극; 10b)은 절연층(8)상에 형성되어 실리콘기판(2)과는 접촉하지 않다. 그리고, 발광소자(18')는 그 2개의 표면전극(181, 182)이 제 1배치용전극(10a)과 제 2배치용전극(10b)에 각각 접속하도록 도전성 접착제(B)로 고착되고 있다.
도 5의 광반도체장치에서는 제 1배치용전극(10a)의 외연전주를 따라, 평면적으로 볼때 제 1배치용전극(10)과 일부가 충접하도록, 실리콘기판(2)의 표면하에 고농도불순물층(11)이 설치되어 있지만, 도 7에 도시하는 바와 같이, 제 1배치전극(10a)의 수광영역(4)측에만 고농도불순물층(11)을 설치해도 물론 괜찮다.
다음으로, 제 3의 발명에 관한 광반도체장치를 반도체레이저에 실장할 때의 평면도를 도 8에 도시한다. 또한, 여기서는 발광소자로서 상ㆍ하면에 표면전극을 갖는 반도체레이저소자(18)를 이용하고 있다.
이 반도체레이저장치(13a)는 3개의 리드(14, 15, 16)를 수지틀(17)에 의해 연결고정하여 구성한 패키지에 도 4에 도시한 광반도체장치(M)를 배치하고 와이어본드배선을 하여 구성되어 있다. 리드(14, 15, 16)는 리드 프레임 타입인 것으로 구성되고, 광반도체장치(M)의 배치영역을 선단에 구비하는 주 리드(15)의 좌우에 부 리드(14, 16)를 배치하고 있다.
주 리드(15)에는 방열용 날개부(19a, 19b)가 좌우에 일체적으로 형성되어, 이들이 수지틀(17)에서 좌우로 돌출하고 있다. 수광소자(1)는 그 이면전극(12; 도 4에 도시)을 주 리드(15) 선단의 소자배치부에 은 페이스트 등의 도전성 접착제(미도시)에 의해 고착되어 있다.
수광소자(1)상면의 배치용전극(10)상에는 반도체레이저소자(18)가 도전성 접착제(B; 도 4에 도시)로 고착되어 있다. 그것에 의해 반도체레이저소자(18)의 하면전극(미도시)이 배치용전극(10)에 전기적으로 접속되어 있다. 그리고, 반도체레이저소자(18)에 의해 덮혀지지 않는 배치용전극(10)의 노출부분과 주 리드(15)는 결합선(W1)으로 접속되어 있다.
한편, 반도체레이저소자(18) 상면전극(181)과 부 리드(16)는 결합선(W2)으로 접속되어, 수광소자(1)의 신호전극(9)과 부 리드(14)는 결합선(W3)으로 접속되어 있다.
이러한 구성의 반도체레이저장치(13a)에 있어서, 주 리드(15)와 부 리드(16) 간에 소정의 레이저구동전압을 인가하면, 반도체레이저소자(18)의 상ㆍ하면전극에 구동전압이 인가되어 반도체레이저소자(18)가 발진하고, 레이저광이 축(X)방향으로 출사된다. 그리고, 도의 아래방향으로 출사되는 레이저광의 일부는 수광소자(1)의 수광영역(4)에 입사하고, 신호전극(9)에 소정의 모니터신호를 발생시킨다.
이 신호를 부 리드(14)와 주 리드(15) 사이에서 외부에 취출한 소정의 처리를 실시함으로써, 반도체레이저소자(18)의 광출력이 일정하게 되도록 반도체레이저소자(18)에의 인가전압이 제어된다.
상기 실시예에서는 발광소자로서 반도체레이저소자를 이용했지만, 본 발명의 광반도체장치에서는 LED소자 등의 반도체레이저소자 이외의 발광소자를 이용할 수 있다.
또한, 질화갈륨계 발광소자와 같이 역전압에 의해 파괴하기 쉬운 발광소자를 이용할 경우에는, 조립작업중의 정전기(이하, "서지"라 적는 것이 있다) 등으로부터 발광소자를 보호하기 위해, 광반도체장치의 구조 및 발광장치에의 실장을 다음과 같이 하는 것이 바람직하다. 즉, 수광소자의 반도체기판의 저항치를 발광소자의 작동시 저항치보다도 크게 한다. 그리고, 발광소자에 형성된 2개의 표면전극 중, 반도체기판에 접촉하고 있는 배치용전극에 접속하고 있지 않는 표면전극을 반도체기판의 하면전극과 동전위, 보다 바람직하지는 양쪽 다 접지전위가 되도록 실장한다.
우선, 광반도체장치의 구성에 관해 설명한다. 도 9 및 도 10에 광반도체장치의 측단면도 및 평면도를 도시한다. 이들의 도에 있어서 도 4의 장치와 겉보기와는 다른 것은, 고농도 불순물층(11)을 배치용전극(10)의 수광영역(4)과 대향하는 측에만 부분적으로 설치한 점이지만, 본질적으로 다른 것은 배치용 전극(10)의 저면으로부터 n형 저농도불순물층(n-층; 6)의 이면까지의 저항치(R)를 발광소자(18)의 작동시 저항치보다도 크게 한 점이다(고농도불순물층(5)의 저항은 작으므로 여기서는 무시하고 있다).
n형 저농도불순물층(6)의 저항치(R)는 하기의 식에서 산출된다. 따라서, 배치용전극(10)이 불순물층(6)에 직접접촉하고 있는 면적(S) 및 불순물층(6)의 두께(d), 불순물층(6)의 저항율(k)을 변하시킴으로써, 발광소자의 작동시 저항치보다도 커지도록 저항치(R)를 조정할 수 있다.
R = k ×(d/S)‥‥‥(1)
다음, 이러한 광반도체장치의 발광장치에의 실장구조에 대해 설명한다. 도 11에 상기 광반도체장치(M)를 탑재한 반도체레이저장치의 평면도를 도시한다. 이 반도체레이저장치(13b)의 기본구성은 도 8의 장치와 동일함으로, 그 부분의 설명은 생략하는 것으로 하여, 도 8의 장치와 다른 부분, 즉 전극간의 배선에 대해 이하에 설명한다.
배치용전극(10)상의 반도체레이저소자(18)에 의해 덮혀지지 않는 노출부분과 부 리드(16)를 결합선(W1)으로 접속한다. 그리고, 반도체레이저소자(18)의 상면전극(181)과 주 리드(15)를 결합선(W2)으로 접속한다. 또, 수광소자(1)의 신호전극(9)과 부 리드(14)를 결합선(W3)으로 접속한다.
이러한 구성의 반도체레이저장치(13b)로는 2개의 전류통과회로가 형성된다. 하나는 부 리드(16) - 결합선(W1) - 배치용전극(10) - 반도체레이저소자(18) - 상면전극(181) - 결합선(W2) - 주 리드(15)로 흐르는 제 1전류통광회로이다. 또 하나는 부 리드(16) - 결합선(W1) - 배치용전극(10) - 수광소자(1)의 저농도불순물층(6; 도 9에 도시) - 수광소자(1)의 고농도불순물층(5; 도 9에 도시) - 이면전극(12 ; 도 9에 도시) - 주 리드(15)로 흐르는 제 2전류통광회로이다.
여기서, 주 리드(15)와 부 리드(16) 사이에 순방향으로 소정의 전류 또는 소정의 레이저구동전압을 준 경우에는 n형 저농도불순물층(6)의 저항치(R)가 반도체레이저소자(18)의 작동시 저항치보다도 크기 때문에 제 1전류통과회로에 전류가 흐른다. 이로 인하여 반도체레이저소자(18)가 발진하고 레이저광이 축(X)방향으로 출사된다.
한편, 정전기 등으로 주 리드(15)와 부 리드(16) 사이에 역방향으로 전압이 가해질 경우에는 주로 제 2전류통과회로로 전류가 흐른다. 이것에 의해 반도체레이저소자(18)의 파괴가 방지된다.
반도체레이저장치에 있어서의 n형 저농도 불순물층(6)의 저항치(R)와 반도체레이저소자의 정전내압과의 관계를 도 12에 도시한다. 저항치(R)를 16,000Ω정도로 한 겨우, 정전내압은 약 110V정도(도의 A군), 저항치(R)를 5,000Ω정도로 한 경우, 정전내압은 약 170V전후이다(도의 B군). 이 도에서 저항치(R)를 작게 하면 정전내압이 커지는 것을 안다. 발광소자의 종류에 따르지만 일반적으로 발광소자의 정전 내압으로서는 120V이상이 소망되는 것으로서 저항치(R)의 상한치로서는 15,000Ω가 바람직하다. 한편, 저항치(R)가 발광소자의 작동시 저항치보다도 작으면, 상기 제 2전류회로를 흐르는 전류가 커지고 발광소자가 발광하지 않게 되므로 그 하한치는 50Ω가 바람직하다.
또, 2개의 표면전극을 동일면측에 갖는 발광소자를 이용하는 광반도체장치의 경우에는 다음과 같이 하여 전극간의 배선을 행하고 서지로부터 발광소자를 보호하면 좋다. 또한, 여기서 이용하는 광반도체장치는 도 6에서 도시한 장치이고, 제 1배치용전극(10a)의 저면에서 n형 저농도불순물층(6)의 이면까지의 저항치(R)는 발광소자(18')의 작동시 저항치보다도 크게 되어 있다(고농도불순물층(5)의 저항은 작으므로 여기서는 무시하고 있다).
도 13에 상기 광반도체장치를 탑재한 반도체레이저장치의 평면도를 도시한다. 제 1배치용전극(10a)상의 반도체레이저소자(18')에 의해 덮혀지지 않는 노출부분과 부 리드(16)를 결합선(W1)으로 접속한다. 그리고, 제 2배치용전극(10b)과 주 리드(15)를 결합선(W2)으로 접속한다. 또 수광소자(1)의 신호전극(9)과 부 리드(14)를 결합선(W3)으로 접속한다.
상기와 마찬가지로, 이러한 전극간 배선에 의해 반도체레이저장치(13c)에는 2개의 전류통과회로가 형성된다. 하나는 부 리드(16) - 결합선(W1) - 제 1배치용전극(10) - 반도체레이저소자(18') - 제 2배치용전극(10b) - 결합선(W2) - 주 리드(15)로 흐르는 제 1전류통광회로이다. 또 하나는 부 리드(16) - 결합선(W1) - 제 1배치용전극(10a) - 수광소자(1)의 저농도불순물층(6; 도 6에 도시) - 수광소자(1)의 고농도불순물층(5; 도 6에 도시) - 이면전극(12 ; 도 6에 도시) - 주 리드(15)로 흐르는 제 2전류통광회로이다.
이러한 배선에 의해 상기와 마찬가지로, 주 리드(15)와 부 리드(16) 사이에 순방향에 소정의 전류 또는 소정의 레이저구동전압을 준 경우에는 제 1전류통과회로에 전류가 흐르고 반도체레이저소자(18')가 발진하고, 레이저광이 축(X)방향으로 출사된다. 한편, 정전기 등에 의해 주 리드(15)와 부 리드(16) 상이에 역방향으로 전압이 가해질 경우에는 주로 제 2전류통과회로에 전류가 흐르고, 반도체레이저소자(18')의 파괴가 방지된다.
다음, 청구범위(11)의 발명에 관한 광반도체장치에 대해 도면을 참조하여 설명한다. 도 16은 청구범위(11)의 발명에 관한 광반도체장치의 평면도이고, 도 17은 도 16의 광반도체장치의 Ⅴ-Ⅴ선 단면이다.
도 17의 광반도체장치에 있어서의 수광소자(1)는 인 등의 n형 불순물을 확산한 n형 고농도불순물층(n+층; 5)에 n형 저농도불순물층(n-층; 6)을 적층한 실리콘기판(반도체기판; 2)의 일부 표면하에 붕소 등의 p형 불순물의 고농도불순물층(p+층; 3)을 설치하고 PIN형 수광소자로 하고 있다. 물론 PN형 수광소자로 하여도 괜찮다. 또, p, n의 도전성을 반대로 하여도 괜찮다. 여기서 p형 불순물층(3)이 형성된 부분이 수광영역(4)이 된다(도 16에 도시). 도 17의 광반도체장치에서는 도 16에서 분명한 것과 같이, 이 수광영역(4)의 발광소자측의 측단의 일부를 발광소자측에 연출시켜 돌출부(4a)를 형성하고 있다.
한편, 실리콘기판(2)의 표면에는 표면보호 및 반사방지에 위해 산화규소 등으로부터 되는 절연층(8)이 형성되고 있다. 또, 수광영역(4)으로부터의 신호를 취출하기 위해, 수광영역(4)상의 절연층(8)에 관통구멍(8a)이 설치되어, 이 위에 알루미늄 등의 금속이 증착되어 필요없는 부분이 포토리소그래프에 의해 제거되어, p형 불순물층(3)에 접촉하도록 신호전극(9)이 형성되어 있다. 또 같은 방법에 의해 절연층(8)상에 배치용 전극(10)이 형성되어 있다. 또한, 실리콘기판(2)의 이면에는 금 등으로 되는 이면 전극(12)이 형성되어 있다.
그리고, 수광소자(1)의 배치용전극(10)에는 Ag페이스트 등의 도전성 접착제(B)에 의해 발광소자(18)가 고착되어 있다. 발광소자(18)는 도 17의 좌우 측면에 발광점(18a, 18b)을 갖는 측면 발광형의 반도체레이저소자로 방열성을 높이기 위해 그 활성층을 발광소자 하부에 근접하여 배치하고 있다. 또한, 발광소자(18)의 정부(正負)의 표면전극은 이 예에서는 상하면에 배치하고 있다.
여기서 중요한 것은 광반도체장치를 평면적으로 볼 때, 발광소자(18)의 발광점(18b)이 발광영역(4)의 돌출부(4a)와 겹쳐 있는 것이다. 이 구성에 의해 발광소자(18)의 부착위치가 약간 변동해도, 도 20에 있어서의 L=0의 상태를 유지할 수 있다. 즉 발광점으로부터의 빛을 고감도로 수광할 수 있다.
그리고 또 하나 중요한 점은 배치용전극(10)의 외연을 따라, 평면적으로 볼 때, 배치용전극(10)과 일부가 겹치도록 실리콘기판(2)의 표면하에 p형 고농도 불순물층(3)과 동일한 정도나 그 이상의 불순물농도로 설정된 고농도불순물층(11)을 형성한 점이다. 이 고농도불순물층(11)은 인 등의 n형 불순물을 선택적으로 확산함으로써 형성되어 있다. 이 고농도불순물층(11)의 도전형은 p형 및 n형 중 어느것이라도 좋다.
이 고농도불순물층(11)은 수광영역(4)과 배치용전극(10) 사이에 위치함으로, 배치용전극(10)에 인가된 전압에 의해 실리콘기판(2)표면에 생기는 필요없는 전하를 효과적으로 흡수하고, 수광소자(1)의 조도 - 출력전류특성에의 악영향을 최소한으로 억제하는 작용을 이룬다. 이로 인하여 고농도 불순물층(11)이 없는 경우에 비해 수광영역(4)과 배치용전극(10)의 거리를 짧게 설정할 수 있어 장치의 소형화를 도모할 수 있다.
또 다른 중요한 점은 상기 고농도불순물층(11)을 실리콘기판(2)의 표면하에 형성한 것에 기초하여, 수광영역(4)의 돌출부(4a)와 발광소자(18)의 발광점(18b)과의 평면적인 겹침을 충분히 확보하기 위해, 배치용전극(10)의 수광영역(4)의 돌출부(4a) 대향측에 함몰부(10a)를 설치한 점이다. 이로 인하여, 평면적으로 보면, 배치용전극(10)의 함몰부(10a)에 수광영역(4)의 돌출부(4a)가 끼이는 모양이 되고, 그 결과, 발광소자(18)의 후면중앙에 있는 발광점(18b)이 돌출부(4a)상에 위치하게 된다. 이로 인하여 발광점(18b)으로부터의 빛을 고감도로 수광할 수 있다.
또한 다른 중요한 점은 절연층(8)에 형성한 관통구멍(8b)상에 배치용전극(10)을 형성하여, 배치용전극(10)의 대부분이 기판(2)에 직접접촉하도록 한 점이다. 상기 서술한 바와 같이, 이러한 구성에 의하면, 배치용전극(10)을 절연층(8)상에만 설치할 경우와 비교하며, 발광소자(18)의 방열특성을 향상시킬 수 있다. 또, 실리콘기판(2)의 저항치를 최적화하면, 발광소자(18)에 서지 등의 원하지 않는 고전압이 가해질 경우에, 배치용전극(10)과 실리콘기판(2)을 그 방전로로서 기능시키는 것이 가능하게 되고, 발광소자(18)의 정전내압을 높일 수 있다.
다음, 동일면측에 2개의 표면전극을 갖는 발광소자를 이용할 경우에 대해 설명한다. 도 18은 동일면측에 2개의 표면전극을 갖는 발광소자를 탑재한 광반도체장치의 평면도이다. 도 17에 도시한 광반도체장치라는 것은 배치용전극이 절연층상에 2개 형성되어 있는 점이 다르고, 그 이외의 기본구조는 같다.
다음, 동일면측에 2개의 표면전극을 갖는 발광소자를 이용할 경우에 대해 설명한다. 도 18은 동일면측에 2개의 표면전극을 갖는 발광소자를 탑재한 광반도체장치의 평면도이다. 도 17에 도시한 광반도체장치라는 것은 배치용전극이 절연층상에 2개 형성되어 있는 점이 다르고, 그 이외의 기본구조는 같다.
삭제
도 18에 있어서, 수광영역(4)은 왼쪽 일부중앙이 왼쪽으로 연출되어 돌출부(4a)를 형성한 사각형을 이루고 있다. 한편, 절연층(8)상에 형성된 2개의 배치용 전극(10a, 10b)중, 절연층(8)에 형성된 관통구멍(8b)상에 형성되어 전극(제 1배치용전극; 10a)은 수광영역(4)의 돌출부(4a)에 대향하는 부분(우측 하부 구석)이 절결된 사각형을 이루고 있다. 그리고 또 한쪽의 배치용전극(제 2배치용전극; 10b)도, 수광영역(4)의 돌출부(4a)에 대향하는 부분(우측 상부 구석)이 절결된 사각형을 이루고 있다. 그리고, 제 1배치용전극(10a)의 외연을 따라 실리콘기판(2)의 표면하에 상기에서 설명한 고농도 불순물층(11)이 형성되어 있고, 이 고농도 불순물층(11)도 수광영역(4)의 돌출부(4a)에 대향하는 부분(우측 하부 구석)이 절결된 사각형을 이루고 있다. 그리고, 발광소자(18')는 그 2개의 표면전극(181, 182)이 제 1배치용전극(10a)과 제 2배치용전극(10b)과의 각각 접촉하도록 도전성 접착제(미도시)로 고착되어 있다.
이러한 구성에 의하면, 동일면측에 2개의 표면전극(181, 182)을 갖는 발광소자(18')를 이용할 경우이라도, 수광영역(4)의 돌출부(4a)와 발광소자(18')의 발광점(18b)과의 평면적인 겹침을 충분히 확보할 수 있고, 발광점(18b)으로부터의 빛을 고감도로 수광할 수 있다.
이상 설명한 제 2의 발명에 관한 광반도체장치의 반도체레이저 등에의 실장에 대해, 도 8, 도 11, 도 13에 도시한 구성을 여기서도 채택할 수 있고, 서지에 의한 발광소자의 파괴를 방지하기에는 도 11 및 도 13의 배선이 좋다.
이상 설명한 제 1의 발명에 관한 수광소자 및 그것을 이용한 광반도체장치에 의하면, 수광소자의 출력은 발광소자배치용의 전극에 가해지는 전압 등에 의한 영향을 받지 않다. 또, 정전기에 의해 조립작업중 발광소자가 파괴되는 일은 없다.
또 평면적으로 볼 때, 발광소자를 그 발광점이 수광영역에 적어도 일부와 겹치도록 배치하면, 발광점의 낮은 발광소자를 이용할 경우이라도 부착작업이 용이하고, 또한 불균형을 억제할 수 있다.

Claims (16)

  1. 반도체기판 표면의 일부에 포토다이오드를 형성하여 수광영역으로 하고, 이 수광영역 이외의 상기 반도체기판상에 발광소자 배치용전극을 설치한 수광소자에 있어서,
    평면적으로 볼 때 상기 발광소자배치용전극과 일부가 겹치는 또는 전혀 겹치지 않도록, 상기 발광소자배치용전극의 외연을 따라 상기 반도체기판 표면하에 고농도불순물층을 설치한 것을 특징으로 하는 수광소자.
  2. 청구항 1에 있어서,
    상기 수광영역 및 수광영역 이외의 반도체기판의 표면에 절연층을 설치하고, 이 절연층상에 상기 발광소자배치용전극을 설치한 것을 특징으로 하는 수광소자.
  3. 청구항 2에 있어서,
    상기 발광소자배치용전극이 상기 절연층에 형성된 관통구멍상에 형성되고, 이 관통구멍을 통해 상기 전극과 상기 반도체기판이 직접접촉하고 있는 것을 특징으로 하는 수광소자.
  4. 반도체기판 표면의 일부에 포토다이오드를 형성하여 수광영역으로 하고, 이 수광영역 이외의 상기 반도체기판상에 발광소자배치용전극을 설치한 수광소자에 있어서,
    상기 포토다이오드의 저농도불순물층에 접촉하도록 상기 발광소자배치용전극을 설치하고, 상기 발광소자배치용전극의 외연을 따라 상기 반도체기판 표면하에 고농도불순물층을 설치한 것을 특징으로 하는 수광소자.
  5. 청구항 4에 있어서,
    상기 수광영역 및 수광영역 이외의 반도체기판의 표면에 절연층이 설치되고, 이 절연층에 형성된 관통구멍을 통해 상기 발광소자배치용전극과 상기 저농도불순물층이 접촉하고 있는 것을 특징으로 하는 수광소자.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 고농도불순물층이 상기 수광영역측에만 설치된 것을 특징으로 하는 수광소자.
  7. 반도체기판 표면의 일부에 포토다이오드를 형성하여 수광영역으로 하고, 이 수광영역 이외의 상기 반도체기판상에 발광소자배치용전극을 설치하고, 이 발광소자배치용전극에 발광소자를 장착한 광반도체장치에 있어서,
    평면적으로 볼 때 상기 발광소자배치용전극과 일부가 겹치는 또는 전혀 겹치지 않도록 상기 발광소자배치용전극의 외연을 따라 상기 반도체기판 표면하에 고농도불순물을 설치한 것을 특징으로 하는 광반도체장치.
  8. 청구항 7에 있어서,
    상기 수광영역 및 수광영역 이외의 반도체기판의 표면에 절연층이 설치되고, 상기 발광소자배치용전극이 상기 절연층에 형성된 관통구멍상에 형성되고, 이 관통구멍을 통해 상기 전극과 상기 반도체기판이 직접접촉하고 있는 것을 특징으로 하는 광반도체장치.
  9. 반도체기판 표면의 일부에 포토다이오드를 형성하여 수광영역으로 하고, 이 수광영역 이외의 상기 반도체기판상에 발광소자배치용전극을 설치하고, 이 발광소자배치용전극에 발광소자를 장착한 광반도체장치에 있어서,
    상기 포토다이오드의 저농도불순물층에 접촉하도록 상기 발광소자배치용전극의 외연을 따라 상기 반도체기판 표면하에 고농도불순물을 설치한 것을 특징으로 하는 광반도체장치.
  10. 청구항 9에 있어서,
    상기 수광영역 및 수광영역 이외의 반도체기판 표면에 절연층이 설치되고, 이 절연층에 형성된 관통구멍을 통해 상기 발광소자배치용전극과 상기 저농도불순물층이 접촉하고 있는 것을 특징으로 하는 광반도체장치.
  11. 청구항 7 내지 청구항 10 중 어느 한 항에 있어서,
    상기 발광소자의 광출사방향과 평행으로 수광영역을 설치하고, 평면적으로 볼 때, 상기 발광소자를 그 발광점이 상기 수광영역중 적어도 일부와 겹치도록 배치한 것을 특징으로 하는 광반도체장치.
  12. 청구항 11에 있어서,
    상기 발광소자가 반도체레이저인 것을 특징으로 하는 광반도체장치.
  13. 청구항 11에 있어서,
    상기 수광소자 표면으로부터 상기 발광소자 발광점까지의 높이가 120㎛이하인 것을 특징으로 하는 광반도체장치.
  14. 반도체기판상에 절연층을 설치하는 것과 동시에, 반도체기판 표면의 일부에 포토다이오드를 형성하여 수광영역으로 하고, 이 수광영역 이외의 상기 절연층에 관통구멍을 형성하여, 이 관통구멍을 통해 상기 반도체기판과 직접접촉하도록 발광소자배치용전극을 형성하고, 이 발광소자배치용전극에 발광소자를 장착하고, 상기 발광소자배치용전극의 외연을 따라 상기 반도체기판표면하에 고농도 불순물층을 설치한 광반도체장치에 있어서,
    상기 반도체기판의 저항치를 상기 발광소자의 작동시 저항치보다도 크게 하고, 또한 상기 발광소자에 형성된 2개의 표면전극 중, 상기 발광소자 배치용전극과 접촉하고 있지 않는 쪽의 표면전극과, 상기 반도체기판의 하면전극을 동전위로 한 것을 특징으로 하는 광반도체장치.
  15. 반도체기판상에 절연층을 설치하는 것과 동시에, 반도체기판 표면의 일부에 포토다이오드를 형성하여 수광영역으로 하고, 이 수광영역 이외의 상기 절연층에 관통구멍을 형성하여, 이 관통구멍을 통해 상기 반도체기판과 직접접촉하도록 발광소자배치용전극을 형성하고, 이 발광소자배치용전극에 발광소자를 장착하고, 발광소자의 출사방향과 평행으로 수광소자의 수광영역을 설치하고, 평면적으로 볼 때, 상기 발광소자를 그 발광점을 상기 수광영역중 적어도 일부와 겹치도록 배치한 광반도체장치에 있어서,
    상기 반도체기판의 저항치를 상기 발광소자의 작동시 저항치보다도 크게 하고, 또한 상기 발광소자에 형성된 2개의 표면전극 중, 상기 발광소자 배치용전극과 접촉하고 있지 않는 쪽의 표면전극과, 상기 반도체기판의 하면전극을 동전위로 한 것을 특징으로 하는 광반도체장치.
  16. 청구항 14 또는 청구항 15에 있어서,
    상기 반도체기판의 저항치가 50 ~ 15,000Ω의 범위인 것을 특징으르 하는 광반도체장치.
KR1020037004556A 2000-09-29 2001-09-27 수광소자 및 그것을 구비한 광반도체장치 KR100698350B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2000298651 2000-09-29
JPJP-P-2000-00298651 2000-09-29
JPJP-P-2000-00385598 2000-12-19
JP2000385598A JP3768099B2 (ja) 2000-12-19 2000-12-19 受光素子及びそれを備える光半導体装置
JPJP-P-2001-00159229 2001-05-28
JP2001159229A JP3831631B2 (ja) 2000-09-29 2001-05-28 受光素子及びそれを備える光半導体装置
PCT/JP2001/008481 WO2002029904A1 (fr) 2000-09-29 2001-09-27 Systeme optique de reception et dispositif optique a semiconducteur equipe de ce dernier

Publications (2)

Publication Number Publication Date
KR20030045095A KR20030045095A (ko) 2003-06-09
KR100698350B1 true KR100698350B1 (ko) 2007-03-23

Family

ID=27344797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037004556A KR100698350B1 (ko) 2000-09-29 2001-09-27 수광소자 및 그것을 구비한 광반도체장치

Country Status (5)

Country Link
US (1) US7777234B2 (ko)
EP (1) EP1324396A4 (ko)
KR (1) KR100698350B1 (ko)
CN (1) CN1217422C (ko)
WO (1) WO2002029904A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070001177A1 (en) * 2003-05-08 2007-01-04 Koninklijke Philips Electronics N.V. Integrated light-emitting diode system
KR100587019B1 (ko) * 2005-02-25 2006-06-08 삼성전기주식회사 모니터용 포토다이오드 일체형 발광 다이오드 패키지
DE102006040641A1 (de) * 2006-08-30 2008-03-13 Robert Bosch Gmbh Leuchtmodul
ATE478455T1 (de) * 2007-08-31 2010-09-15 Em Microelectronic Marin Sa Optoelektronischer schaltkreis mit einem photoempfänger und einer laserdiode und diesen umfassendes modul
US9142592B2 (en) * 2009-04-09 2015-09-22 Infineon Technologies Ag Integrated circuit including ESD device
JP6105428B2 (ja) * 2013-07-29 2017-03-29 京セラ株式会社 受発光素子
WO2015064697A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 受発光素子およびこれを用いたセンサ装置
EP3131073A1 (de) * 2015-08-13 2017-02-15 Siemens Schweiz AG Rauchdetektionseinheit mit leuchtdiode und photoempfänger, und mit einem in der leuchtdiode angeordneten led-chip und photosensor zur bestimmung eines alterungsgrads und/oder eines lichtstromkompensationswerts, sowie eine leuchtdiode
CN105513975A (zh) * 2016-01-29 2016-04-20 中国电子科技集团公司第四十四研究所 易扩展的集成式光电耦合器及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63164264A (ja) 1986-12-25 1988-07-07 Sony Corp メモリ装置
JP2540850B2 (ja) 1987-03-25 1996-10-09 ソニー株式会社 半導体レ−ザ
JPS63253690A (ja) 1987-04-10 1988-10-20 Nec Corp 光半導体装置
JPH0642357Y2 (ja) * 1987-04-14 1994-11-02 ソニー株式会社 光半導体装置
JPH0284358A (ja) 1988-09-21 1990-03-26 Canon Inc 両面印刷装置
JPH0758806B2 (ja) 1988-11-18 1995-06-21 松下電子工業株式会社 光半導体装置
JP2546974Y2 (ja) * 1988-12-19 1997-09-03 ローム 株式会社 レーザダイオードユニット
JPH0563309A (ja) 1991-09-04 1993-03-12 Fuji Electric Co Ltd 半導体レーザ装置
JPH0745912A (ja) 1993-07-30 1995-02-14 Sony Corp 半導体レーザ装置
JP3188157B2 (ja) 1994-11-30 2001-07-16 シャープ株式会社 半導体レーザ装置用受光素子およびこれを用いた半導体レーザ装置
JP2001034983A (ja) * 1999-07-14 2001-02-09 Sankyo Seiki Mfg Co Ltd 光ピックアップ装置用受発光素子

Also Published As

Publication number Publication date
WO2002029904A1 (fr) 2002-04-11
US7777234B2 (en) 2010-08-17
EP1324396A1 (en) 2003-07-02
KR20030045095A (ko) 2003-06-09
CN1217422C (zh) 2005-08-31
EP1324396A4 (en) 2008-10-22
US20030173569A1 (en) 2003-09-18
CN1466781A (zh) 2004-01-07

Similar Documents

Publication Publication Date Title
US6486499B1 (en) III-nitride light-emitting device with increased light generating capability
US6054716A (en) Semiconductor light emitting device having a protecting device
US6514782B1 (en) Method of making a III-nitride light-emitting device with increased light generating capability
US7105860B2 (en) Flip chip light-emitting diode package
KR101517261B1 (ko) 방전 보호부를 포함한 ｌｅｄ칩
TWI491084B (zh) 載體基板及製造半導體晶片之方法
KR0184025B1 (ko) 화합물 반도체장치
KR101060055B1 (ko) 보호 다이오드를 포함하는 발광 반도체 소자
KR100698350B1 (ko) 수광소자 및 그것을 구비한 광반도체장치
US5990499A (en) Integrated semiconductor circuit
JP2001036140A (ja) 静電対策表面実装型ｌｅｄ
JP2007027357A (ja) 半導体発光装置及び基板
KR20170080471A (ko) 발광 다이오드 칩
JP3768099B2 (ja) 受光素子及びそれを備える光半導体装置
KR100674857B1 (ko) 정전기 방전(ｅｓｄ)을 강화한 엘이디 패키지 및 그제조방법
KR100629593B1 (ko) 반도체발광소자 패키지 및 그 제조방법
JP2000216442A (ja) 半導体発光装置
JPS6245193A (ja) 光電子装置
JP3831631B2 (ja) 受光素子及びそれを備える光半導体装置
JP3490959B2 (ja) 受光素子及び受光モジュール
JP3877561B2 (ja) 光半導体装置
JP3497977B2 (ja) 受光素子およびこれを用いた光結合装置
JP2007053196A (ja) 受光モジュールおよびその製造方法
KR20140115590A (ko) Led용 서브마운트, led칩 및 led칩 제조방법
KR101294711B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee