JP6105428B2

JP6105428B2 - 受発光素子

Info

Publication number: JP6105428B2
Application number: JP2013156448A
Authority: JP
Inventors: 雄治増田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2013-07-29
Filing date: 2013-07-29
Publication date: 2017-03-29
Anticipated expiration: 2033-07-29
Also published as: JP2015026761A

Description

本発明は、発光素子と受光素子とが同一基板上に一体形成された受発光素子に関する。

発光素子から測定対象へ光を照射し、その測定対象からの反射光を受光素子で検出して、測定対象の光学的特性を測定するようなセンサ装置が、広い分野で利用されている。たとえば、フォトインタラプタ、フォトカプラ、リモートコントロールユニット、ＩｒＤＡ（Infrared Data Association）通信デバイス、光ファイバ通信用装置、さらには原稿サ
イズセンサなど多岐にわたるアプリケーションで用いられている。

このようなセンサ装置において、たとえば発光素子から測定対象に照射した光の正反射光または拡散反射光を受光素子で受光する場合など、受光素子によってより正確な正反射光または拡散反射光を受光するためには、発光素子と受光素子とがより近い位置に配置されていることが好ましい。

たとえば、特許文献１には、シリコンからなる半導体基板の一方の表面に不純物をドーピングし、受光機能を担う浅いｐｎ接合領域と、発光機能を担う深いｐｎ接合領域とを隣接して形成した受発光素子アレイが記載されている。

特開平８−４６２３６号

しかし、たとえばシリコン基板には、絶縁性を有するものはなく、高抵抗のものであっても抵抗率が３０００〜６０００Ωｃｍ程度の抵抗率を有する。このような１枚のシリコン基板上に受光素子と発光素子とを一体的に形成した場合には、発光素子を駆動させると漏れ電流が発生し、シリコン基板を介して受光素子に流れ込む場合がある。この漏れ電流は、受光素子からの出力電流（受光強度に応じて出力される電流）にノイズとして混入する。そのため、従来の受発光素子アレイでは、このような漏れ電流の発生により、受光素子による反射光の検知精度が低下してしまうという課題があった。受光素子と発光素子とを近づけて配置するほど、この漏れ電流は大きくなる。すなわち、受光素子によってより正確な正反射光または拡散反射光を受光するためには、発光部分と受光部分とがより近いことが望まれるが、反面、漏れ電流が大きくなる。このため、従来の受発光素子アレイでは、測定精度を高くすることが難しいといった課題があった。本発明は、かかる課題を解決することを目的とする。

本発明の一実施形態に係る受発光素子は、第１主面を有する第１導電型の単結晶の半導体基板と、前記半導体基板と同じ結晶性の材料からなり、前記半導体基板の前記第１主面に位置する、第１ｉ層および前記第１ｉ層と離れて位置する第２ｉ層と、前記第１ｉ層に積層された半導体層の積層体からなる発光ダイオードと、前記第２ｉ層を挟んで前記半導体基板と反対側であって、前記第２ｉ層に接するように設けられている第２導電型の半導体部を含むフォトダイオードと、を備えるものである。

本発明の他の実施形態に係る受発光素子は、第１主面を有する第１導電型の単結晶の半
導体基板と、前記半導体基板と同じ結晶性の材料からなり、前記半導体基板の前記第１主面に位置する第１ｉ層と、前記第１ｉ層に積層された半導体層の積層体からなる発光ダイオードと、前記半導体基板に接して前記第１主面側に位置する第２導電型の半導体部を含むフォトダイオードと、を備えるものである。

本発明によれば、小型で測定精度の高い受発光素子を提供することができる。

本発明の一実施形態に係る受発光素子の概略構成を示す断面図である。本発明の他の実施形態に係る受発光素子の概略構成を示す断面図である。

以下、本発明に係る受発光素子の一実施形態について、図面を参照しつつ説明する。

図１は、本発明の受発光素子１０の一実施形態を示す断面図である。

図１に示すように、受発光素子１０は、第１主面１ａと第２主面１ｂとを有する半導体基板１と、半導体基板１の第１主面１ａに互いに離れて位置する第１ｉ層４および第２ｉ層５と、第１ｉ層４に積層された発光ダイオード２と、半導体基板１の第１主面１ａに作り込まれたフォトダイオード３とを備える。

（半導体基板１）
半導体基板１は、第１導電型の半導体材料の単結晶からなる。第１導電型の不純物濃度に限定はないが、例えば１０Ω以下、より好ましくは１〜５Ωの電気抵抗を有する。この例では、ｎ型のシリコン基板を用いている。以下、ｎ型を第１導電型，ｐ型を第２導電型とする。そしてこのシリコン基板は、第１導電型の不純物としてＰ（リン）を含んでおり、その濃度は１×１０^１４〜２×１０^１７ａｔｏｍｓ／ｃｃとしている。

（第１ｉ層４，第２ｉ層５）
第１ｉ層４および第２ｉ層５は、半導体基板１の第１主面１ａに位置している。第１ｉ層４および第２ｉ層５は、半導体基板１と同じく、結晶性を有し、同じ材料系からなる。そして、第１ｉ層４および第２ｉ層５は、第１主面１ａ上で互いに離れて位置している。なお、ここで第１ｉ層４および第２ｉ層５は、いわゆる真性半導体に限定されるものではなく、高抵抗な層を指す。具体的には、第１ｉ層４，第２ｉ層５のシート抵抗値を２０００Ω・ｃｍ以上とする。この例では、シート抵抗値が２０００Ω・ｃｍ以上のシリコンの単結晶層を用いた。

このような第１ｉ層４および第２ｉ層５は、例えば、ＭＯＣＶＤ（有機金属化学気相成長：Metal-organic Chemical Vapor Deposition）法を用い、半導体基板１上にエピタキ
シャル成長させることによって形成される。また、別基板上に形成した第１ｉ層４および第２ｉ層５を半導体基板１上に貼り合わせた後に、この別基板を除去することで、第１ｉ層４および第２ｉ層５を半導体基板１上に配置してもよい。なお、ここで基板同士の貼り合わせには、例えば接着面同士の表面を活性化して接合する常温接合方法等の接着層を用いることのない手法を用いてもよい。

第１ｉ層４および第２ｉ層５の厚みは、半導体基板１に対して、発光ダイオード２，フォトダイオード３及びそれらを駆動させるための電極，保護層を形成したり、その後の実装工程等を経たりしても、高抵抗な状態を維持できれば特に限定されない。第１ｉ層４および第２ｉ層５を形成後にその抵抗値が低下する要因としては、例えば、半導体基板１側
からのドーパントの熱拡散等が挙げられる。

このような、製膜後の工程を経ても高抵抗な状態を維持するために必要な厚みは、具体的には、３μｍ以上である。なお、第２ｉ層５は、後述するフォトダイオード３の一部として機能する。このため、波長８５０ｎｍの光を第２ｉ層５で吸収するように、１５μｍ以上２５μｍ以下とするのがよい。以上より、第１ｉ層４および第２ｉ層５の厚みは、１５μｍ以上２５μｍ以下としてもよい。

このような第１ｉ層４および第２ｉ層５の厚みは、同一でもよいし、互いに異ならせてもよい。互いに異ならせる場合には、第１ｉ層４の厚みを大きくしてもよい。その上に形成される発光ダイオード２の駆動による漏れ電流の影響を遮断することができるからである。

また、第１ｉ層４および第２ｉ層５は、半導体基板１と同じ結晶面を有していてもよいし、異なる結晶面となっていてもよい。ただし、第１ｉ層４は、後述する通り、その上に異なる材料系からなる半導体層を積層するため、その半導体層を成長させることができるような結晶面とされている。

（発光ダイオード２）
次に、半導体基板１に設けられた発光ダイオード２について説明する。発光ダイオード２は半導体基板１の第１主面１ａ上に第１ｉ層４を介して複数の半導体層を積層して形成される積層体で構成される。この例では発光ダイオード２は、上面視で第１ｉ層４よりも小さく、第１ｉ層４の外周部よりも内側に配置されている。

そして、このような第１ｉ層４の上に続けて発光ダイオード２を形成する半導体層が積層される。このような半導体層の積層体の例としては、第１ｉ層４側から順に、バッファ層，第１導電型コンタクト層，第１導電型クラッド層，活性層，第２導電型クラッド層および第２導電型コンタクト層とすればよい。

バッファ層は、第１ｉ層４と所望の波長の発光を得る発光ダイオード２をなす半導体層との格子整合をとるために、第１ｉ層４上にエピタキシャル成長させるものである。この例では、ＧａＡｓからなり、２〜３μｍの厚さを有している。このようなバッファ層は、意図して不純物を混入させないノンドープ層となっている。

次に、第１導電型コンタクト層はｎ型の不純物がドーピングされたＧａＡｓからなり、０．８〜１μｍの厚さを有している。ｎ型の不純物としては、例えばＳｉが挙げられ、ドーピング濃度を１×１０^１８〜２×１０^１８ａｔｏｍｓ／ｃｃとしている。図１に示すように、第１導電型コンタクト層の上面の一部分は、第１導電型クラッド層，活性層，第２導電型クラッド層および第２導電型コンタクト層から露出しており、この露出した部分に後述する第１電極２１が接続されている。

第１導電型クラッド層は、ｎ型の不純物がドーピングされたＡｌＧａＡｓからなり、０．３〜０．５μｍの厚さを有している。ｎ型の不純物としては、例えばＳｉが挙げられ、ドーピング濃度を１×１０^１７〜５×１０^１７ａｔｏｍｓ／ｃｃとしている。

活性層は、不純物がドーピングされていないＡｌＧａＡｓからなり、０．３〜０．５μｍの厚さを有している。

第２導電型クラッド層は、ｐ型の不純物がドーピングされたＡｌＧａＡｓからなり、０．３〜０．５μｍの厚さを有している。ｐ型の不純物としては、例えばＭｇが挙げられ、
ドーピング濃度を１×１０^１８〜２×１０^１８ａｔｏｍｓ／ｃｃとしている。

第２導電型コンタクト層は、ｐ型の不純物がドーピングされたＡｌＧａＡｓからなり、０．３〜０．５μｍの厚さを有している。ｐ型の不純物としては、例えばＭｇが挙げられ、ドーピング濃度を１×１０^１９〜５×１０^２０ａｔｏｍｓ／ｃｃとしている。

発光ダイオード２を構成する上記の各半導体層は、例えば、ＭＯＣＶＤ法を用い、第１ｉ層４上にエピタキシャル成長させることによって形成される。

第２導電型コンタクト層の上面の一部分には、第２電極２２が接続されている。この第２電極２２は、第２導電型コンタクト層以外の半導体層および半導体基板１との接触を避けるために、絶縁膜を介して引き回す。このような第２電極２２は、例えば、ＡｕやＡｌと、密着層であるＮｉ、Ｃｒ、Ｔｉとを組み合わせたＡｕＮｉ、ＡｕＣｒ、ＡｕＴｉ、ＡｌＣｒ合金等で、その厚さが０．５〜５μｍで形成されている。

第１電極２１は、第１導電型コンタクト層以外の半導体層および半導体基板１との接触を避けるために絶縁膜を介して引き回す。このような第１電極２１は、例えば、ＡｕＳｂ合金、ＡｕＧｅ合金やＮｉ系合金等を用いて、その厚さが０．５〜５μｍで形成されている。

第１電極２１および第２電極２２は、図示しない外部の駆動回路に接続されており、両電極間に順方向電圧を印加することによって、第１導電型クラッド層と第２導電型クラッド層とでｐｎ接合を形成する発光ダイオード２に電流が供給され、活性層が発光するようになっている。

なお、前述の絶縁膜は、例えば、ＳｉＮ_ｘ、ＳｉＯ_２等の無機絶縁膜や、ポリイミド等の有機絶縁膜等を用い、その厚さが０．１〜５μｍで形成されている。

（フォトダイオード３）
次に、半導体基板１に設けられたフォトダイオード３について説明する。フォトダイオード３は、第２ｉ層５の上面に第２導電型の不純物をドーピングさせてなる第２導電型の半導体部３１を設けることにより、第１導電型の半導体基板１と第２ｉ層５とでｐｉｎ接合を形成してなる。具体的には、第２導電型の半導体部３１は、ｐ型の不純物を高濃度に拡散させて形成される。この半導体部３１は、第２ｉ層５を挟んで半導体基板１と反対側に形成され、かつ、第２ｉ層５と接してなる。このような第２導電型の不純物としては、例えばＺｎ，Ｍｇ，Ｃ，Ｂ，Ａｌ，Ｇａ，およびＩｎ等の少なくともいずれか１つが挙げられる。本実施形態では、不純物としてＢを０．５〜３μｍの厚さとなるように拡散させ、半導体部３１のドーピング濃度を１×１０^１８〜１×１０^２２ａｔｏｍｓ／ｃｃとしている。

半導体部３１は第２ｉ層５の上面全面を覆うように形成してもよいし、図１に示すように第２ｉ層５の上面の一部を覆うように形成してもよい。特に、平面視で半導体部３１が第２ｉ層５の内側に位置するように形成すると、第２ｉ層５の側面を経て半導体基板１に電気的に導通することを抑制することができる。

なお、このように半導体部３１を第２ｉ層５に作り込むときには、半導体部３１と半導体基板１との距離が１５μｍ以上２５μｍ以下となるように、予め第２ｉ層５の厚みを調整する。

半導体部３１には、第３電極３２が接続されている。より詳細には、第３電極３２は、
半導体部３１に接合されている。なお、第３電極３２は、半導体部３１以外の半導体基板１上を引き回すときには、絶縁膜によって半導体基板１との絶縁性が確保されている。そして、半導体基板１に直接接するように形成された第４電極３３が形成される。第３電極３２および第４電極３３は、例えば、ＡｕとＣｒ、ＡｌとＣｒ、ＰｔとＴｉの合金等で、その厚さが０．５〜５μｍで形成されている。そして、第３電極３２および第４電極３３は、図示しない外部回路に接続される。

このとき、フォトダイオード３に光が入射すると、光電流が発生し、第３電極３２および第４電極３３によってこの光電流を取り出すことができる。

また、フォトダイオード３の操作のために、第４電極３３に接続する電位を調整することで半導体基板１の電位を数Ｖ（この例では１〜３Ｖの間の値）に設定している。

（凹部６）
半導体基板１の第１主面１ａには凹部６が形成されているとよい。理由は後述する。凹部６は他の部位に比べて半導体基板１の厚みが小さくなっている。このような凹部６はダイシング等の切削加工により形成してもよいし、ウェットエッチング等により形成してもよい。特に、後の第１ｉ層４，第２ｉ層５となる一連の高抵抗層を形成した後に、高抵抗層のうち凹部となる領域の上部に位置する部分を除去すると同時に半導体基板１の上面の一部を除去して凹部６を形成すれば、凹部６の形成と同時に、互いに分離した第１ｉ層４，第２ｉ層５が形成されるため生産性がよい。

（受発光素子１０）
上述の構成を有する受発光素子１０によれば、以下のような優れた効果を奏するものとなる。

まず、本実施形態によれば、半導体基板１に直接発光ダイオード２およびフォトダイオード３を作りこんでおり、別部品を基板上に実装するものに比べ、大幅に小型化することができ、狭ピッチでアレイ化が可能となる。また、アレイ化した場合には受光量の測定量の平均化が可能となる。また、このような構成を用いることで、全ての構成要素を薄膜プロセスで形成することができるので、小型化・清浄化が可能である。

さらに、第１ｉ層４によりフォトダイオード３への意図せぬ漏れ電流の流入を低減することができる。この効果について以下、詳述する。

フォトダイオード３に流入する漏れ電流は、外部の駆動回路から発光ダイオード２へ供給された電流が半導体基板１の表面（第１主面１ａ）を伝達するものと推定される。また、発明者らが鋭意検討を重ねた結果、フォトダイオード３へ流入する漏れ電流は、基板表面を伝うもののみではなく、発光ダイオード２の発光に伴い、バッファ層の界面に蓄積される正孔が、半導体基板１を拡散することによっても発生することを見出した。この知見により、漏れ電流の発生を抑制するためには、単に半導体基板１の第１主面１ａにおいてのみ発光ダイオード２とフォトダイオード３とを分離するだけではなく、半導体基板１と発光ダイオード２とを電気的に分離することが有効であることを見出した。

ここで、従来までは、第１導電型を呈する半導体基板１とバッファ層とが直接接触していた。一般にバッファ層も意図して不純物を混入させるものではないため、高抵抗層となっているものと推察される。しかしながら、バッファ層はあくまでも半導体基板１と発光ダイオード２を構成する半導体材料との結晶格子を緩和するために設けるものであり、発光ダイオード２と同じ材料系からなる。この例においても、バッファ層はＧａＡｓからなる。このような発光ダイオード２を構成する化合物系の半導体材料は、その後の熱処理等
で一方の元素が抜け、少数キャリアを有するものとなり、ｐ，ｎのいずれかの導電型を呈するようになる。ＧａＡｓからなるバッファ層を用いる場合には、Ａｓが抜けてｐ型を呈するようになる。

さらに、バッファ層は半導体基板１と異なる材料系からなる層であるため、その厚みに制限が生じる。このため、後の工程において熱処理が加わると、半導体基板１からの不純物拡散をうけ、バッファ層全体が一方の導電型を呈することもある。

このようなバッファ層が直接半導体基板１に形成されている場合には、第１導電型コンタクト層と半導体基板１との電位差により、バッファ層にバイアス電圧が印加され、バッファ層の少数キャリアが移動・拡散し、漏れ電流発生の要因となりうる。

このため、本実施形態においては、半導体基板１と発光ダイオード２との間に第１ｉ層４を設けた。この第１ｉ層４は、半導体基板１と同じ材料、すなわちＳｉからなるため、熱処理を加えても一方の導電型を呈することなく、高抵抗な状態を維持することができる。

また、第１ｉ層４の厚みを３μｍ以上、より好ましくは１５μｍ以上２５μｍ以下の範囲におさめている。ここで、たとえ発光ダイオード２を構成する半導体層および半導体基板１から不純物が拡散してきたとしても、その拡散厚みはそれぞれ１μｍ程度である。これにより、例え第１ｉ層４の上下面（発光ダイオード２を構成する半導体層および半導体基板１）から不純物が拡散しても大部分は影響がない。このため第１ｉ層４を高抵抗な状態に維持することができる。

さらに、半導体基板１と同じ材料系で同じ結晶面を有することから、その膜厚に制限はなく、所望の厚みで形成することができる。これにより、半導体基板１からの不純物の拡散を受けたとしても第１ｉ層４全体が第１導電型を呈する低抵抗な層になることを抑制することができる。

このように、第１ｉ層４により、半導体基板１と発光ダイオード２とを電気的に分離し続けることができるため、受発光素子１０を漏れ電流の発生を抑制し、高精度のものとすることができる。

また、この例では、凹部６が半導体基板１に形成されている。この凹部６により、確実に第１ｉ層４，第２ｉ層５を分離している。これにより、発光ダイオード２とフォトダイオード３との経路が、第１ｉ層４、半導体基板１の内部、第２ｉ層５の順となるので漏れ電流の発生をより確実に抑制することができる。また、凹部６により、半導体基板１の表面を漏れ電流が伝達するのを抑制するとともに、発光ダイオード２とフォトダイオード３とを電気的につなぐ経路の距離を長くして漏れ電流が伝達するのを抑制する。

また、フォトダイオード３は第２ｉ層５を含むｐｉｎ型とすることができるので、高速応答が可能となる。

以上より、小型化が可能であり、高位置精度を保ち、かつ、漏れ電流の少ない受発光素子１０を提供することができる。

（他の実施形態）
上述の例では、フォトダイオード３は、半導体部３１は第２ｉ層５に作り込まれており、ｐｉｎ型フォトダイオードを形成しているが、図２に示す受発光素子１０Ａのように、第２ｉ層を設けず、第２導電型の半導体部３１Ａを半導体基板１Ａの一主面１Ａａに直接
形成し、ｐｎ型のフォトダイオード３Ａとしてもよい。この場合には、微小光電流を検出することができるフォトダイオード３Ａとすることができる。

（変形例１：発光ダイオード２）
上述の例では、発光ダイオード２，２Ａは、第１ｉ層４側から順に、バッファ層，第１導電型コンタクト層，第１導電型クラッド層，活性層，第２導電型クラッド層，第２導電型コンタクト層を積層した積層体を例に説明したが、第１導電型コンタクト層と第１導電型クラッド層との間または第１導電型コンタクト層とバッファ層との間に多層膜反射鏡（DBR：distributed Bragg reflector）を挿入してもよい。

この場合には、発光ダイオード２の発光がバッファ層までに届かないため、バッファ層は励起されることなく高抵抗を保つことができる。すなわち、バッファ層の抵抗値やバンドギャップ，電位が変化することを抑制することができる。これにより、第１ｉ層４と併せて、より確実に漏れ電流の発生を抑制することができる。なお、ＤＢＲの挿入位置は発光ダイオード２の発光強度の観点からは前者が選ばれるが、バッファ層への光の到達を遮断すればよいので、後者の挿入位置でもよい。

（変形例２：フォトダイオード３）
上述の例では、フォトダイオード３の第２導電型の半導体部３１を、第２ｉ層５の一部に不純物を拡散させて形成したがこの例に限定されない。例えば、半導体部３１は、第２ｉ層５上にＭＯＣＶＤ法により第２導電型の半導体層を積層して形成してもよい。

本発明は上述の実施形態に限定されることなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。

例えば、上述の例では、凹部６を形成する半導体基板１の側壁と、第１ｉ層４および第２ｉ層５の側面と、が段差なく繋がっている例を用いて説明したが、これに限定されない。

また、上述の例では第１導電型をｎ型とし、第２導電型をｐ型として説明したが、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。

１半導体基板
２発光ダイオード
３フォトダイオード
３１半導体部
４第１ｉ層
５第２ｉ層
１０受発光素子

Claims

第１主面を有する第１導電型の単結晶の半導体基板と、
前記半導体基板と同じ結晶性の材料からなり、前記半導体基板の前記第１主面に位置する、第１ｉ層および前記第１ｉ層と離れて位置する第２ｉ層と、
前記第１ｉ層に積層された半導体層の積層体からなる発光ダイオードと、
前記第２ｉ層を挟んで前記半導体基板と反対側であって、前記第２ｉ層に接するように設けられている第２導電型の半導体部を含むフォトダイオードと、
を備える受発光素子。
前記半導体基板は、前記第１ｉ層と前記第２ｉ層との間に凹部を有する、請求項１記載の受発光素子。
前記第１ｉ層は、１５μｍ以上２５μｍ以下の厚みである、請求項１または２に記載の受発光素子。
第１主面を有する第１導電型の単結晶の半導体基板と、
前記半導体基板と同じ結晶性の材料からなり、前記半導体基板の前記第１主面に位置する第１ｉ層と、
前記第１ｉ層に積層された半導体層の積層体からなる発光ダイオードと、
前記半導体基板に接して前記第１主面側に位置する第２導電型の半導体部を含むフォトダイオードと、を備える受発光素子。