TWI594455B - Photoelectric semiconductor chip and its manufacturing method - Google Patents
Photoelectric semiconductor chip and its manufacturing method Download PDFInfo
- Publication number
- TWI594455B TWI594455B TW104129515A TW104129515A TWI594455B TW I594455 B TWI594455 B TW I594455B TW 104129515 A TW104129515 A TW 104129515A TW 104129515 A TW104129515 A TW 104129515A TW I594455 B TWI594455 B TW I594455B
- Authority
- TW
- Taiwan
- Prior art keywords
- recesses
- recess
- semiconductor
- notches
- microns
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 223
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 60
- 230000005693 optoelectronics Effects 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 214
- 235000012431 wafers Nutrition 0.000 description 42
- 230000005855 radiation Effects 0.000 description 30
- 239000000463 material Substances 0.000 description 8
- 230000006798 recombination Effects 0.000 description 8
- 238000005215 recombination Methods 0.000 description 8
- 239000002800 charge carrier Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Description
本發明涉及一種光電半導體晶片及其製造方法。
本專利申請案主張德國專利申請案10 2014 114 194.6之優先權，其已揭示的內容收錄於此以作為參考。
由公開號WO 02/13281 A1中已知一種光電半導體晶片，其具有一施加在載體基板上的半導體層序列，其中多個凹口由載體基板之方向延伸至該半導體層序列中，該等凹口經由面向該載體基板之第一半導體區且經由該半導體層序列之活性層而延伸。以此方式，則在該光電半導體晶片中可使發射效率提高。特別是，經由該半導體層序列中的該等凹口可設計出多個側面，由活性層發出的輻射之一部份在該等側面上反射，使該輻射在入射至遠離該載體基板之輻射發出面時入射至一射出錐體內部中且因此不會在該輻射發出面上發生全反射。
已證實的是：經由配置在該載體基板和該活性層之間的該等凹口，雖然該半導體晶片之發射效率可更提高，然而，另一方面，在該等凹口穿過該活性層的
區域中會發生電荷載體之無輻射的重組，其會使輻射產生的效率下降。光電半導體晶片之藉由提高的發射效率而提高的輻射效益可由於上述方式又在一些情況下不能達成。
本發明的目的是提供一種較佳的光電半導體晶片，其特徵為較佳的發射效率且使電荷載體之無輻射的重組減輕。此外，本發明提供一種有利的方法以製造該半導體晶片。
上述目的藉由請求項的獨立項所述的光電半導體晶片及其製造方法來達成。本發明之有利的構成和其它形式是請求項的附屬項之主題。
依據至少一實施形式，光電半導體晶片包含一半導體層序列和一載體基板。此半導體層序列特別是以磊晶方式製成的半導體層序列。此半導體層序列具有第一導電型的第一半導體區、第二導電型的第二半導體區、以及配置在第一半導體區和第二半導體區之間的活性層。第一半導體區面向該載體基板且較佳是p型半導體區。第二半導體區例如可面向半導體晶片之輻射發出面且較佳是n型半導體區。
上述光電半導體晶片較佳是所謂薄膜半導體晶片，其中原來的生長基板已由半導體層序列剝除且該半導體層序列在與該原來的生長基板相面對的此側上係與該載體基板相連接。該半導體晶片之載體基板因此不是特別用於該半導體層序列之生長的生長基板。
光電半導體晶片中，半導體層序列有利地具有第一凹口，其形成在第一半導體區中且未切開該活性層。第一凹口特別是由載體基板之方向延伸至第一半導體區中但未到達該活性層。
此外，該半導體層序列有利地具有第二凹口，其切開第一半導體區及該活性層。第二凹口較佳是鄰接於第一凹口或配置在二個第一凹口之間。
藉由該半導體層序列中的第一凹口和第二凹口，由半導體晶片發出之輻射發射性有利地獲得改良。
藉由該半導體層序列中形成該等凹口，則該半導體層序列中會產生多個邊界面，其上會反射活性層中產生的輻射之至少一部份，使此輻射在入射至光電半導體晶片之輻射發出面時未發生全反射且因此由光電半導體晶片發出。
該等凹口特別可具有多個側面，其傾斜(即，不平行或不垂直)於半導體層序列之主延伸面而延伸。該等凹口特別使半導體層序列之平行的邊界面上的輻射之多次的全反射減輕。
為了使發射效率提高，有利的是使第二凹口經由活性層而延伸，此乃因以此方式特別可使活性層中在側向發出的輻射由於在該等凹口之側面上的反射而轉向至輻射發出面之方向中。第二凹口特別可經由第一半導體區之至少一部份、該活性層及第二半導體區之一部份而延伸。
由於第二凹口在光電半導體晶片中鄰接於第一凹口或配置在二個第一凹口之間，此處第一凹口未切開該活性層，則可有利地使該活性層之鄰接於第二凹口之區域中之無輻射的重組減輕。由於第一凹口直接鄰接於第二凹口或配置在第二凹口旁，則第一半導體區在第二凹口周圍的厚度變小。於是，橫向中第一半導體區中流動至第二凹口周圍的電流量變少。以此方式，經由活性層流動至第二凹口周圍的電流量變少。這樣是有利的，此乃因在第二凹口周圍由於半導體材料中的晶格缺陷而會大量地發生無輻射的重組。因此，由於流經該區之電流量的減少，則使半導體晶片之量子效率減低之無輻射的重組之數目會下降。於是，此處描述的光電半導體晶片之特徵是高的發射效率及高的量子效率。
依據一有利的構成，第一凹口及/或第二凹口具有一種介於0.1微米和10微米之間的深度，較佳是介於0.25微米和2.5微米之間。
在一種構成中，第二凹口在垂直方向，即，垂直於半導體層序列之層平面而延伸的方向，中鄰接於第一凹口。在另一構成中，第二凹口在橫向中觀看時配置在二個第一凹口之間且直接由半導體層序列之面向載體基板之主面延伸至半導體層序列中。
依據一有利的構成，第一凹口及/或第二凹口具有一種橫切面，其在一種由載體基板離開的方向中變小。換言之，第一凹口及/或第二凹口之橫切面在垂直方向中變小，該垂直方向顯示成由載體基板至光電半導體
晶片之輻射發出面的方向。在此種構成中，第一凹口及/或第二凹口之側面傾斜於半導體層序列之面向該載體基板之第一主面而延伸。
第一凹口及/或第二凹口例如可具有梯形的橫切面。在梯形的橫切面之情況下，梯形之多個平行的基面例如平行於半導體層序列之主面而延伸且梯形之非平行的側面形成該等凹口之側面。於此，梯形之較小的基面是離該載體基板較遠者。第一凹口及/或第二凹口特別具有稜鏡(Prism)的形式。
依據本發明的一實施形式，第一凹口具有的寬度大於第二凹口者，由載體基板觀看時該等第二凹口分別在垂直方向中跟隨著第一凹口。在此種情況下，第二凹口有利地在橫向中配置在第一凹口的中央。由於第二凹口具有的寬度小於第一凹口者，則此種構成中於側面靠近第二凹口處一步級形成在第一半導體區中，於此種步級形式的區域中第一半導體區之厚度減少。在此區域中，由於第一半導體區之厚度減少而下降的電流擴充(expansion)使流經活性層之電流量減少。以此方式可有利地使在此等區域中的無輻射的重組減少。
在上述實施形式中，第一凹口較佳是具有一種介於20微米和50微米之間的寬度。第二凹口較佳是具有一種介於2微米和20微米之間的寬度。此處，所謂第一凹口和第二凹口之寬度在下文中各別地表示：該等凹口在最寬處之寬度，若該等凹口具有一種在垂直方向中不是固定的橫切面。
較佳是，第一凹口之寬度較第二凹口之寬度至少大10微米。在此種情況下，較佳是於第一半導體區中在第二凹口之二側上分別形成一至少5微米(較佳是介於5微米和25微米之間)寬度的步級，第一半導體區之厚度在該步級之區域中減少之值為第一凹口之深度。
在另一實施形式中，第二凹口在橫向中配置在二個第一凹口之間的中央但未直接鄰接於第一凹口。此種構成中，第一凹口例如在橫向中相互之間的距離至少為20微米且最多為50微米。優先配置在第一凹口之間的中央之第二凹口較佳是具有一種介於2微米和20微米之間的寬度。
在光電半導體晶片之製造方法中，依據一實施方式在生長基板上施加半導體層序列，該半導體層序列具有一第一導電型之第一半導體區、一第二導電型之第二半導體區、以及一配置在第一半導體區和第二半導體區之間的活性層，且其中第二半導體區面向該生長基板。
在下一步驟中，在第一半導體區中藉由第一蝕刻過程而產生多個第一凹口，其中該等第一凹口未切開該活性層。在隨後的下一步驟中藉由第二蝕刻過程形成多個第二凹口，其切開該活性層。製造該等第二凹口，使其鄰接於第一凹口或配置在二個第一凹口之間。在製造第一凹口及第二凹口之蝕刻過程中，可分別使用遮罩層，以覆蓋該半導體層序列之不進行蝕刻的區域。
在本方法之一種方式中，半導體層序列在下一步驟中與一載體基板相連接，使該等凹口配置在半導體層序列之遠離該載體基板之此側。半導體層序列與載體基板之連接例如藉由一種連接層(例如，焊接層)來達成。載體基板和半導體層序列之間可配置其它層，例如，鏡面層、電性接觸層、或一個或多個其它的功能層，例如，黏合層、沾濕層或位障層。
依據本方法之一實施方式，下一步驟中將該生長基板由半導體層序列剝除。於此，以習知的方法例如使用雷射剝離方法將該生長基板剝除。
本方法的另一方式中，在第二蝕刻過程中分別在第一凹口之中央產生第二凹口，其中第一凹口較第二凹口寬。以此方式，可使一藉由第一凹口而形成在半導體層序列中的凹入區藉由第二凹口而在一中央區中更加深入。第一凹口之在第二蝕刻過程中不應另外再蝕刻的區域在進行第二蝕刻過程之前較佳是由一遮罩層覆蓋著。
在本方法之另一方式中，該等第二凹口分別產生於二個第一凹口之間的中央。在此種情況下，在第一蝕刻過程中在稍後產生的第二凹口之位置上產生第一凹口，其配置在二個另外的第一凹口之間且經由活性層而延伸。第二蝕刻過程中，例如一配置在二個另外的第一凹口之間的第一凹口須更深入，使其經由該活性層而延伸。與以此方式產生的第二凹口鄰接的第一凹口在橫向中離第二凹口之距離較佳是不大於25微米。
本方法之其它有利的方式可由光電半導體晶片之先前的描述中得知且反之亦同。
本發明以下將依據各實施例且結合第1圖至第4圖來詳述。
1‧‧‧半導體晶片
2‧‧‧半導體層序列
3‧‧‧第二半導體區
4‧‧‧活性層
5‧‧‧第一半導體區
6‧‧‧電性隔離層
7‧‧‧鏡面層
8‧‧‧生長基板
9‧‧‧連接層
10‧‧‧載體基板
11‧‧‧第一凹口
11A‧‧‧側面
12‧‧‧第二凹口
12A‧‧‧側面
13‧‧‧輻射發出面
14‧‧‧主面
15‧‧‧接觸層
16‧‧‧接觸層
第1圖是根據第一實施例之光電半導體晶片之橫切面的示意圖。
第2A圖至第2E圖是依據多個中間步驟用於製造第一實施例之光電半導體晶片的方法之示意圖。
第3圖是根據第二實施例之光電半導體晶片之橫切面的示意圖。
第4A圖至第4D圖是依據多個中間步驟用於製造第二實施例之光電半導體晶片的方法之示意圖。
各圖式中相同或作用相同的各組件分別設有相同的參考符號。所示的各組件及各組件相互間的大小比例未必依比例繪出。
第1圖中以橫切面顯示的光電半導體晶片1包含一半導體層序列2，其具有一第一導電型之第一半導體區5和一第二導電型之第二半導體區3。較佳是，第一半導體區5是p型半導體區且第二半導體區3是n型半導體區。第一半導體區5和第二半導體區3之間配置一活性層4。
光電半導體晶片1之活性層4較佳是一適合發出輻射的活性層。活性層4例如形成為pn接面、雙異質結構、單一量子井結構、或較佳是多重式量子井結構。
半導體晶片1之半導體層序列2較佳是以III-V-化合物半導體材料為主，特別是以砷化物-或磷化物-化合物半導體材料為主。例如，半導體層序列2包含InxAlyGa1-x-yP或InxAlyGa1-x-yAs，其中0≦x≦1,0≦y≦1且x+y≦1。因此，此種III-V-化合物半導體材料未必含有上述形式之一的以數學所表示之準確的組成。反之，此種材料可具有一種或多種摻雜物質以及其它成份，這些成份基本上不會改變此材料之物理特性。然而，為了簡單之故，上述形式只含有晶格之主要成份，這些主要成份之一部份亦可由少量的其它物質來取代。
光電半導體晶片1具有一載體基板10，其較佳是不同於半導體層序列2之生長基板且例如藉由一連接層9而與半導體晶片1相連接，該連接層9特別是一種由金屬或合金構成的焊接層。較佳是，載體基板10是可導電者且亦用於與第一半導體區5達成電性接觸。載體基板10較佳是具有矽、鎳、銅或鉬。第一電性終端層16例如可配置在該載體基板10之後側上。
第二半導體區3之電性接觸例如藉由可形成為接合墊(pad)之第二電性終端層15來達成。第二終端層15可配置在半導體層序列2之第二主面13上，第二主面13形成半導體晶片1之輻射發出面。此輻射發出面13較佳是具有一種粗糙或一種發射結構，以使半導體層序列2之輻射發射性獲得改良。
為了使半導體層序列2之輻射發射性獲得進一步的改良，本實施例中在半導體層序列2中形成凹口11、12。此處所述的實施例中，凹口11、12由第一凹口11和第二凹口12組成。第一凹口11由半導體層序列2之與輻射發出面13相面對的第一主面14開始而延伸至第一半導體區5中，但第一凹口11未到達活性層4且特別是未切開活性層4。
第二凹口12在垂直方向中直接鄰接於第一凹口11且由第一凹口11之面向活性層4之一邊界面繼續延伸至半導體層序列2中，使第二凹口12切開活性層4且向內到達第二半導體區3中。
第一凹口11之面向半導體層序列2之邊界面11A和第二凹口12之邊界面12A須反射由該活性層4發出的輻射之至少一部份，使此輻射以一種小於全反射所需之臨界角的角度入射至輻射發出面13。於此，當各凹口11、12之側面11A、12A傾斜於半導體層序列2之主面13、14而延伸時特別有利。傾斜的側面11A、12A可與半導體層序列2之面向該載體基板10之第一主面14形成一種例如介於30度(含)和60度(含)之間的角度。由於已發出的輻射在各凹口11、12之邊界面上發生反射，則特別可防止：在半導體層序列2之互相平行的主面13、14上發生多次的輻射全反射。
第一凹口11和第二凹口12分別具有一種橫切面，其在由第一主面14指向第二主面13的方向中變小。此處所示的實施例中，各凹口11、12之橫切面分別
具有梯形的形式。該等凹口特別形成為具有梯形橫切面的稜鏡。稜鏡形式的凹口11、12分別定向成：梯形的較長主邊面向第一主面14且梯形的較短主邊面向第二主面13。
第一凹口11具有的寬度大於第二凹口12者。較佳是，第一凹口11在最寬處的寬度介於20微米和50微米之間，且第二凹口12在最寬處的寬度介於2微米和20微米之間。第一凹口11之寬度較佳是至少10微米，較佳是較第二凹口12之寬度大約大10微米至50微米。橫向中，第二凹口12較佳是配置在該等第一凹口11的中央。在第一凹口11和第二凹口12之間的邊界上，以此方式分別形成一步級，其例如藉由第一凹口11之未與第二凹口12鄰接的部份來形成且例如可大約為5微米至25微米寬。在該步級的區域中，第一半導體區5之厚度縮小之值是第一凹口11之深度。第一凹口11之深度較佳是介於0.1微米和10微米之間，更佳是介於0.25微米和2.5微米之間。
由於第一半導體區5之厚度在二側都鄰接於第二凹口12之步級形式的區域中變小，則經由活性層4之鄰接於第二凹口12之區域而流動的電流變小。以此方式，可有利地使電荷載體之無輻射的重組減少，無輻射的重組會由於半導體晶體之干擾而在切開的活性層4之區域中發生。
半導體層序列2之鄰接於各凹口11、12之面較佳是由電性隔離層6覆蓋著，其中該電性隔離層6例
如可以是氧化矽層或氮化矽層。該電性隔離層6較佳是可透過已發出的輻射。
此外，各凹口11、12之以電性隔離層6來覆蓋的面以及半導體層序列2之面向載體基板10之第一主面14較佳是以鏡面層7來覆蓋。藉由鏡面層7，由載體基板10之方向中發出的輻射有利地反射至輻射發出面13。鏡面層7較佳是一種反射金屬層，其特別可具有金、鋁或銀。鏡面層7除了其作為反射器的功能以外亦可用作半導體層序列2之第一主面14上的電性接觸層。電性隔離層6在此種情況下可防止：由於第二凹口12之側面12A上的可導電之鏡面層7而造成半導體層序列2短路。
第1圖之半導體晶片1的製造方法之一實施例以下將依據第2A圖至第2E圖來詳述。
第2A圖所示的方法之中間步驟中，半導體層序列2生長在一種生長基板8上，半導體層序列2包括第一半導體區5、活性層4和第二半導體區3。該生長較佳是以磊晶方式進行，例如，藉由MOVPE來進行。半導體層序列2例如可包含磷化物-或砷化物-化合物半導體材料。第一半導體區5較佳是p型半導體區且第二半導體區3較佳是n型半導體層。此n型半導體區3、p型半導體區5和活性層4分別包含一個層或多個層。特別是活性層4構成為多重式量子井層。此n型半導體區3例如可包含一個或多個n摻雜的層且此p型半導體區5可包含一個或多個p摻雜的層。
第2B圖所示的中間步驟中，由鄰接於第一半導體區5之第一主面14開始，藉由第一蝕刻過程而產生第一凹口11。第一凹口11具有一種介於20微米和50微米之間的寬度b1以及介於0.1微米和10微米之間的深度t1。藉由適當的遮罩層，可在第一凹口11蝕刻時產生傾斜的側面11A，使第一凹口11例如具有梯形的橫切面。
第2C圖所示的下一中間步驟中，藉由第二蝕刻過程在先前已製成的該等第一凹口11之中央產生第二凹口12，其不同於第一凹口11，第二凹口12係經由活性層4而延伸至n型半導體區3中。第二凹口12較佳是具有一種介於2微米和20微米之間的寬度b2以及0.1米和10微米之間的深度t2。藉由適當的遮罩層，可在第二凹口12蝕刻時產生傾斜的側面12A，使第二凹口12例如具有梯形的橫切面。
第2D圖所示的下一中間步驟中，各凹口11、12的內面塗佈著電性隔離層6，例如，氧化矽層或氮化矽層。此外，在電性隔離層6上且在半導體層序列2之第一主面14之仍保留在各凹口11、12旁的區域上施加鏡面層7。鏡面層7是一種反射金屬層，其在半導體層序列2之第一主面14上係與p型半導體區5形成電性接觸。鏡面層7特別具有金、銀或鋁。
第2E圖所示的下一中間步驟中，半導體層序列2藉由一連接層9，例如，一焊接層，而與載體基板10相連接。在載體基板10和該連接層9之間或在該連接層9和鏡面層7之間可配置一個或多個中間層，其在功能上例如用作黏合層、沾濕層或擴散位障層。
為了製成第1圖所示的光電半導體晶片1，隨後須將半導體層序列2之與載體基板10相面對的第二主面13上的生長基板8剝除，其中第二主面13在已製成的半導體晶片中用作輻射發出面13。此外，例如在該輻射發出面13之部份區域上施加電性終端層15且在載體基板10之後側上施加另一電性終端層16。
第3圖中顯示光電半導體晶片1之第二實施例。本實施例不同於第1圖所示實施例之處例如為：該等凹口11、12形成在半導體層序列2中。在所示的第二實施例中，第二凹口12未直接與第一凹口11相鄰。反之，第二凹口12切開第一半導體區5和活性層4且配置在二個第一凹口11之間，第一凹口11由半導體層序列2之第一主面14延伸至第一半導體區5中但未切開該活性層4。
第二凹口12由橫向中觀看時在二側分別由第一凹口11包圍著，配置在第二凹口12之二側的二個第一凹口11較佳是具有一種介於20微米和50微米之間的中央-距離。第一凹口11和第二凹口12的寬度例如可介於2微米和20微米之間。第一凹口的深度介於0.1微米和10微米之間是有利的，較佳是介於0.25微米和2.5微米之間。須選擇第二凹口12之深度，使第二凹口12完全穿過第一半導體區5和活性層4，其中第一半導體區5例如具有一種介於大約2微米至3微米之間的厚度，且活性層4可具有一種介於100奈米和1000奈米之間的厚度。
第一凹口11和第二凹口12分別具有梯形的橫切面，其具有傾斜的側面11A、12A。特別是，第一凹口11和第二凹口12分別具有稜鏡的形式，其具有梯形的橫切面。
就像第一實施例一樣，各凹口11、12的內側分別由電性隔離層6覆蓋著，電性隔離層6例如可以是氧化矽層或氮化矽層。在電性隔離層6上且在半導體層序列2之面向載體基板10之第一主面14的部份區域上施加鏡面層7，其在半導體層序列2之第一主面14上同時具有電性接觸層的功能。
半導體層序列2之第一主面14之配置在第二凹口12及相鄰的第一凹口11之間的一些區域不能達成電性接觸。例如，該等區域未被具有電性接觸層功能的鏡面層7覆蓋。以此方式，可使電流不會注入至半導體層序列2之包括「第二凹口12、二個相鄰的第一凹口11、及配置在第二凹口12和相鄰的第一凹口11之間的中間空間」之區域中。
反之，電流只注入至半導體層序列2之配置在二個第一凹口11(其間未配置第二凹口12)之間的區域中。藉由配置在第二凹口12旁的第一凹口11，使第一半導體區5之厚度在第二凹口12之周圍下降，這樣就可由於半導體材料之有限的橫向導電率而使流經活性層4之電流在第二凹口12之周圍下降。流經活性層4之電流在第二凹口12之周圍下降所顯示的優點為：相關區域中電荷載體之無輻射的重組亦下降。
第二實施例之光電半導體晶片1之其它優點和有利的構成對應於先前所述的第一實施例且因此不再詳述。
第3圖之半導體晶片1之製造方法的一實施例以下將依據第4A圖和第4B圖來詳述。
第4A圖所示的方法之中間步驟中，半導體層序列2包括第一半導體區5、活性層4和第二半導體區3，就像第一實施例中一樣半導體層序列2生長在一生長基板8上。此外，第一凹口11藉由第一蝕刻過程而產生。第一凹口11例如具有一種介於2微米和20微米之間的寬度以及介於0.1微米和10微米之間的深度t1。藉由適當的遮罩層，則可在蝕刻第一凹口11時產生傾斜的側面11A，使第一凹口11例如具有梯形的橫切面。本實施例中第一凹口11相互間較佳是具有一種介於20微米和50微米之間的中央-距離d1。
第4B圖所示的下一中間步驟中，藉由第二蝕刻過程而在先前已製成的多個第一凹口11之間的中央產生第二凹口12，其與第一凹口11不同，該等第二凹口12經由活性層4而延伸至n型半導體區3中。第二凹口12較佳是具有一種介於2微米和20微米之間的寬度。第二凹口較第一凹口11還深，使其繼續延伸至半導體層序列2中且切開活性層4。第二凹口12之深度例如可介於0.1米和10微米之間。藉由適當的遮罩層，則可在蝕刻第二凹口12時產生傾斜的側面12A，使第二凹口12例如具有梯形的橫切面。
第4C圖所示的下一中間步驟中，各凹口11、12之內面塗佈著電性隔離層6，其例如是氧化矽層或氮化矽層。此外，在電性隔離層6上及半導體層序列2之第一主面14之一些區域上施加鏡面層7。鏡面層7是一種反射金屬層，其可在半導體層序列2之第一主面14上對p型半導體區5達成電性接觸。鏡面層7特別具有金、銀或鋁。作為電性接觸層用的鏡面層7只施加在第一主面14之配置在二個第一凹口11(其間未配置第二凹口12)之間的區域上。
第4D圖所示的下一中間步驟中，半導體層序列2藉由一連接層9，例如，一焊接層，而與載體基板10相連接。在載體基板10和該連接層9之間或在該連接層9和鏡面層7之間可配置一個或多個中間層，其在功能上例如用作黏合層、沾濕層或擴散位障層。
為了製成第3圖所示的光電半導體晶片1，隨後須將半導體層序列2之與載體基板10相面對的主面13上的生長基板8剝除。此外，例如在該輻射發出面13之部份區域上施加電性終端層15且在載體基板10之後側上施加另一電性終端層16。
本發明不限於依據各實施例所作的描述。反之，本發明包含每一新的特徵和各特徵的每一種組合，特別是包含各請求項之各別特徵之每一種組合，當相關的特徵或相關的組合本身未明顯地顯示在各請求項中或各實施例中時亦屬本發明。
1‧‧‧半導體晶片
2‧‧‧半導體層序列
3‧‧‧第二半導體區
4‧‧‧活性層
5‧‧‧第一半導體區
6‧‧‧電性隔離層
7‧‧‧鏡面層
9‧‧‧連接層
10‧‧‧載體基板
11‧‧‧第一凹口
11A‧‧‧側面
12‧‧‧第二凹口
12A‧‧‧側面
13‧‧‧輻射發出面
14‧‧‧主面
15‧‧‧接觸層
16‧‧‧接觸層
Claims (14)
- 一種光電半導體晶片(1)，具有一半導體層序列(2)和一載體基板(10)，其特徵為：- 此半導體層序列(2)具有第一導電型的第一半導體區(5)、第二導電型的第二半導體區(3)、以及配置在該第一半導體區(5)和該第二半導體區(3)之間的活性層(4)，其中該第一半導體區(5)面向該載體基板(10)，- 此半導體層序列(2)具有多個第一凹口(11)，其形成在該第一半導體區(5)中且未切開該活性層(4)，- 此半導體層序列(2)具有多個第二凹口(12)，其至少一部份切開該第一半導體區(5)和該活性層(4)，- 該等第二凹口(12)鄰接於該等第一凹口(11)，或者該等第二凹口(12)各配置在二個第一凹口(11)之間且配置在第二凹口(12)與相鄰的第一凹口(11)之間的半導體層序列(2)的第一主面(14)的區域沒有電接觸，以及- 該等第一凹口(11)及該等第二凹口(12)具有傾斜的側面(11A、12A)。
- 如請求項1之光電半導體晶片，其中該等第一凹口(11)及/或該等第二凹口(12)具有一種介於0.1微米和10微米之間的深度。
- 如請求項1或2之光電半導體晶片，其中該等第一凹口(11)及/或該等第二凹口(12)具有一種由載體基板(10)此側開始縮小的橫切面。
- 如請求項1或2之光電半導體晶片，其中該等第一凹口(11)及/或該等第二凹口(12)具有梯形的橫切面。
- 如請求項1或2之光電半導體晶片，其中該等第一凹口(11)及/或該等第二凹口(12)具有稜鏡的形式。
- 如請求項1或2之光電半導體晶片，其中該等第一凹口(11)具有的寬度大於該等第二凹口(12)者，且該等第二凹口(12)由該載體基板(10)觀看時分別在垂直方向中鄰接於該等第一凹口(11)。
- 如請求項1或2之光電半導體晶片，其中該等第一凹口(11)具有一種介於20微米和50微米之間的寬度，且該等第二凹口(12)具有一種介於2微米和20微米之間的寬度。
- 如請求項1或2之光電半導體晶片，其中該等第一凹口(11)之寬度較該等第二凹口(12)之寬度至少大10微米。
- 如請求項1或2之光電半導體晶片，其中該等第二凹口(12)未鄰接於該等第一凹口且在橫向中配置在二個第一凹口(11)之間的中央。
- 如請求項9之光電半導體晶片，其中該等第一凹口(11)具有一至少20微米且最多50微米的橫向距離，且該等第二凹口(12)具有一種介於2微米和20微米之間的寬度。
- 一種光電半導體晶片之製造方法，包括以下各步驟：- 在生長基板(8)上施加半導體層序列(2)，其中該半導體層序列(2)具有一第一導電型之第一半導體區 (5)、一第二導電型之第二半導體區(3)、以及一配置在第一半導體區(5)和第二半導體區(3)之間的活性層(4)，且其中該第二半導體區(3)面向該生長基板(8)，- 在該第一半導體區(5)中藉由第一蝕刻過程而形成多個第一凹口(11)，該等第一凹口(11)未切開該活性層(4)，- 藉由第二蝕刻過程形成多個第二凹口(12)，其切開該活性層(4)，該等第二凹口(12)鄰接於該等第一凹口(11)，或者該等第二凹口(12)各配置在二個第一凹口(11)之間在兩個第一凹口(11)之間的半導體層序列(2)的區域沒有電接觸，其中該等第一凹口(11)及該等第二凹口(12)具有傾斜的側面(11A、12A)，- 將該半導體層序列(2)與一載體基板(10)相連接，使該等凹口(11、12)面向該載體基板(10)，- 將該生長基板(8)剝除。
- 如請求項11之製造方法，其中該等第二凹口(12)在第二蝕刻過程中分別產生於該等第一凹口(11)之中央，且該等第一凹口(11)較該等第二凹口(12)還寬。
- 如請求項11之製造方法，其中在第二蝕刻過程中該等第二凹口(12)分別產生於二個第一凹口(11)之間的中央。
- 如請求項13之製造方法，其中與一第二凹口(12)鄰接的多個第一凹口(11)在橫向中與該第二凹口(12)的距離不大於25微米。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102014114194.6A DE102014114194B4 (de) | 2014-09-30 | 2014-09-30 | Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201618327A TW201618327A (zh) | 2016-05-16 |
| TWI594455B true TWI594455B (zh) | 2017-08-01 |
Family
ID=54151285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104129515A TWI594455B (zh) | 2014-09-30 | 2015-09-07 | Photoelectric semiconductor chip and its manufacturing method |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10490698B2 (zh) |
| CN (1) | CN106716651B (zh) |
| DE (1) | DE102014114194B4 (zh) |
| TW (1) | TWI594455B (zh) |
| WO (1) | WO2016050561A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7209339B2 (ja) * | 2016-06-10 | 2023-01-20 | スージョウ レキン セミコンダクター カンパニー リミテッド | 半導体素子 |
| KR102673060B1 (ko) * | 2018-12-24 | 2024-06-10 | 삼성전자주식회사 | 마이크로 led 소자 및 마이크로 led 제조 방법 |
| WO2020141861A1 (ko) * | 2018-12-31 | 2020-07-09 | 주식회사 나노엑스 | 양면 발광 led 칩 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2927158B2 (ja) * | 1993-09-29 | 1999-07-28 | サンケン電気株式会社 | 半導体発光素子 |
| JP2006344710A (ja) * | 2005-06-08 | 2006-12-21 | Sony Corp | 半導体発光素子及びその製造方法、並びに半導体発光装置及びその製造方法 |
| KR20080079844A (ko) * | 2007-02-28 | 2008-09-02 | 서울옵토디바이스주식회사 | 수직형 발광 다이오드 및 그 제조방법 |
| US20110241045A1 (en) * | 2010-03-31 | 2011-10-06 | Seoul Opto Device Co., Ltd. | High efficiency light emitting diode and method for fabricating the same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6577332B2 (en) * | 1997-09-12 | 2003-06-10 | Ricoh Company, Ltd. | Optical apparatus and method of manufacturing optical apparatus |
| JP3592553B2 (ja) * | 1998-10-15 | 2004-11-24 | 株式会社東芝 | 窒化ガリウム系半導体装置 |
| US20020017652A1 (en) | 2000-08-08 | 2002-02-14 | Stefan Illek | Semiconductor chip for optoelectronics |
| US6611002B2 (en) | 2001-02-23 | 2003-08-26 | Nitronex Corporation | Gallium nitride material devices and methods including backside vias |
| US6753199B2 (en) * | 2001-06-29 | 2004-06-22 | Xanoptix, Inc. | Topside active optical device apparatus and method |
| WO2005041313A1 (de) * | 2003-09-26 | 2005-05-06 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender dünnschicht-halbleiterchip |
| US8080828B2 (en) * | 2006-06-09 | 2011-12-20 | Philips Lumileds Lighting Company, Llc | Low profile side emitting LED with window layer and phosphor layer |
| DE102008032318A1 (de) | 2008-03-31 | 2009-10-01 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen |
| DE102008051048A1 (de) * | 2008-10-09 | 2010-04-15 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper |
| TWI455377B (zh) | 2010-04-23 | 2014-10-01 | Everlight Electronics Co Ltd | 發光二極體結構及其製作方法 |
| CN102479887B (zh) | 2010-11-25 | 2013-12-04 | 萧介夫 | 磊晶元件的制作方法 |
| US8343788B2 (en) * | 2011-04-19 | 2013-01-01 | Epistar Corporation | Light emitting device and manufacturing method thereof |
| JP6287317B2 (ja) | 2013-02-28 | 2018-03-07 | 日亜化学工業株式会社 | 半導体発光素子 |
| US20150311387A1 (en) * | 2014-04-28 | 2015-10-29 | Cree, Inc. | Chip with enhanced light extraction |
| JP7209339B2 (ja) * | 2016-06-10 | 2023-01-20 | スージョウ レキン セミコンダクター カンパニー リミテッド | 半導体素子 |
-
2014
- 2014-09-30 DE DE102014114194.6A patent/DE102014114194B4/de active Active
-
2015
- 2015-09-07 TW TW104129515A patent/TWI594455B/zh active
- 2015-09-22 CN CN201580053117.9A patent/CN106716651B/zh active Active
- 2015-09-22 US US15/514,652 patent/US10490698B2/en active Active
- 2015-09-22 WO PCT/EP2015/071721 patent/WO2016050561A1/de active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2927158B2 (ja) * | 1993-09-29 | 1999-07-28 | サンケン電気株式会社 | 半導体発光素子 |
| JP2006344710A (ja) * | 2005-06-08 | 2006-12-21 | Sony Corp | 半導体発光素子及びその製造方法、並びに半導体発光装置及びその製造方法 |
| KR20080079844A (ko) * | 2007-02-28 | 2008-09-02 | 서울옵토디바이스주식회사 | 수직형 발광 다이오드 및 그 제조방법 |
| US20110241045A1 (en) * | 2010-03-31 | 2011-10-06 | Seoul Opto Device Co., Ltd. | High efficiency light emitting diode and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016050561A1 (de) | 2016-04-07 |
| DE102014114194B4 (de) | 2023-10-19 |
| DE102014114194A1 (de) | 2016-03-31 |
| CN106716651A (zh) | 2017-05-24 |
| US10490698B2 (en) | 2019-11-26 |
| US20170222088A1 (en) | 2017-08-03 |
| TW201618327A (zh) | 2016-05-16 |
| CN106716651B (zh) | 2019-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240042166A1 (en) | Semiconductor light-emitting device | |
| KR102276207B1 (ko) | 반도체 발광 소자 및 반도체 발광 장치 | |
| TWI499090B (zh) | 光電半導體晶片 | |
| TWI381548B (zh) | 光電半導體主體及製造該光電半導體主體之方法 | |
| TWI478391B (zh) | 發光二極體晶片及製造發光二極體晶片之方法 | |
| KR101017394B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
| KR101989212B1 (ko) | 광전자 반도체 칩, 그리고 광전자 반도체 칩의 제조 방법 | |
| US8995490B2 (en) | Edge-emitting semiconductor laser diode and method for producing the same | |
| JP2013187332A (ja) | 半導体発光素子 | |
| JP2019531606A (ja) | オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 | |
| TWI594455B (zh) | Photoelectric semiconductor chip and its manufacturing method | |
| JP4862386B2 (ja) | 半導体発光ダイオード | |
| US9048348B2 (en) | Method of separating substrate and method of fabricating semiconductor device using the same | |
| FR3041153A1 (fr) | Dispositif electroluminescent a capteur de lumiere integre | |
| US20210143306A1 (en) | Semiconductor light-emitting device | |
| US9306120B2 (en) | High efficiency light emitting diode | |
| JP5646545B2 (ja) | 半導体発光素子及びその製造方法 | |
| US9299901B2 (en) | Semiconductor light emitting device | |
| JP5900400B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| JP2006269807A (ja) | 半導体発光ダイオード | |
| KR102217128B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| JP5951732B2 (ja) | 半導体発光素子 | |
| KR101147715B1 (ko) | 반도체 발광소자 | |
| KR101550951B1 (ko) | 발광소자 | |
| KR101172136B1 (ko) | 발광소자, 발광소자의 제조방법 및 발광소자 패키지 |