JP6287317B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP6287317B2
JP6287317B2 JP2014031939A JP2014031939A JP6287317B2 JP 6287317 B2 JP6287317 B2 JP 6287317B2 JP 2014031939 A JP2014031939 A JP 2014031939A JP 2014031939 A JP2014031939 A JP 2014031939A JP 6287317 B2 JP6287317 B2 JP 6287317B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
light emitting
semiconductor light
partition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014031939A
Other languages
English (en)
Other versions
JP2014195055A (ja
Inventor
松村　拓明
拓明 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2014031939A priority Critical patent/JP6287317B2/ja
Priority to US14/189,207 priority patent/US9159879B2/en
Priority to CN201410064813.7A priority patent/CN104022202B/zh
Priority to DE102014102571.7A priority patent/DE102014102571A1/de
Priority to EP14156951.7A priority patent/EP2772949B1/en
Publication of JP2014195055A publication Critical patent/JP2014195055A/ja
Priority to US14/842,228 priority patent/US9293655B2/en
Application granted granted Critical
Publication of JP6287317B2 publication Critical patent/JP6287317B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光素子に関する。
従来、ＬＥＤなどの複数の半導体層を備える半導体発光素子として、特許文献１〜３に示すような発明が提案されている。例えば、特許文献１では、第１半導体層（第１導電型半導体層）の上面を所定深さまでエッチングして粗面部を設けることで、光の取り出し効率を高めた発明が提案されている。
また、特許文献２では、第２半導体層（ｐ型層）、活性層および第１半導体層（ｎ型層）を貫通する格子枠状の補助電極を設け、当該補助電極とｎパッド電極とを接続することで、ｎパッド電極に円滑に電流が流れ込むようにした発明が提案されている。そして、特許文献３では、第１半導体層の上面において、第１電極と第１半導体層との接触面の上部の領域を平坦にすることで、第１電極の接触面と第１半導体層の上面との間における光の反射の繰り返しを抑制した発明が提案されている。
特開２０１１−５４９６７号公報 特開２０１１−２１６５２４号公報 特開２０１２−１９５３２１号公報
しかしながら、特許文献１〜３で提案された発明は、以下のような懸念がある。例えば、特許文献１で提案された発明は、第１半導体層の上面において、電流の集中しやすい領域である第１電極と第１半導体層との接触部上の領域がエッチングされている。そのため、特許文献１で提案された発明は、前記した接触部近傍の電流の流れが阻害されて抵抗が上昇し、駆動電圧が高くなる虞がある。
また、特許文献２で提案された発明は、格子枠状の補助電極を設けることでその分の活性層の面積が減るため、発光量が減少して光の取り出し効率が低くなる。そして、特許文献３で提案された発明は、第１電極と第１半導体層との接触面の上部の領域が平坦であるため、この領域では光の積層構造物体内部への反射が多くなり、光の取り出し効率が低くなる虞がある。
本発明は、前記問題点に鑑みてなされたものであり、光の取り出し効率の低下を抑えつつ、抵抗の上昇を抑えることができる半導体発光素子を提供することを課題とする。
前記課題を解決するために本発明に係る第１の態様の半導体発光素子は、上面側から下面側に向かって順に、第１半導体層、活性層および第２半導体層が積層された半導体積層体と、前記第２半導体層および前記活性層を貫通する複数の突出部を有し、前記突出部を介して前記第１半導体層と接続された第１電極と、前記第２半導体層の下面で前記第２半導体層と接続された第２電極と、前記突出部と前記半導体積層体との間に設けられた絶縁膜と、を備える半導体発光素子であって、前記突出部は、前記絶縁膜で覆われた突出本体部と、前記突出本体部上で前記絶縁膜から上面と側面とが露出した突出先端部と、を有し、前記第１半導体層は、前記第１半導体層の上面において、前記突出部の上に位置する第１領域を挟んで設けられた凹部を有し、前記凹部間の距離は、前記突出先端部の幅よりも大きい構成とすることができる。
また、本発明に係る第２の態様の半導体発光素子は、第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層の間の活性層とを含み、前記第１半導体層の表面を含む上面と、前記第２半導体層の表面を含む下面とを有する半導体積層体と、前記第２半導体層および前記活性層を貫通する複数の突出部を有し、前記突出部を介して前記第１半導体層と接続された第１電極と、前記下面で前記第２半導体層と接続された第２電極と、前記上面において、前記突出部上にそれぞれ位置する第１領域を除いた第２領域に、前記第１領域の最小幅より狭い間隔で形成された複数の凹部と、を含む構成とすることができる。
本発明に係る半導体発光素子によれば、光の取り出し効率の低下を抑えつつ、抵抗の上昇を抑えることができる。
本発明の第１実施形態に係る半導体発光素子の全体構成を示す平面図である。 本発明の第１実施形態に係る半導体発光素子の全体構成を示す図であり、図１のＡ−Ａ断面図である。 本発明の第１実施形態に係る半導体発光素子の一部を拡大した図であり、（ａ）は、第１電極の突出部と第１半導体層の凹部との関係を示す平面図、（ｂ）は、（ａ）に示すＢ−Ｂ断面図、である。 本発明の第１実施形態に係る半導体発光素子の第１半導体層上の凹部の一部を拡大した斜視図である。 （ａ）〜（ｆ）は、本発明の第１実施形態に係る半導体発光素子の製造方法の一部を示す概略図である。 （ａ）〜（ｆ）は、本発明の第１実施形態に係る半導体発光素子の製造方法の一部を示す概略図である。 （ａ）〜（ｆ）は、本発明の第１実施形態に係る半導体発光素子の製造方法の一部を示す概略図である。 本発明の第２実施形態に係る半導体発光素子の全体構成を示す平面図である。 本発明の第３実施形態に係る半導体発光素子の全体構成を示す平面図である。 本発明の第４実施形態に係る半導体発光素子の全体構成を示す平面図である。 本発明の第５実施形態に係る半導体発光素子の一部を拡大した図であり、（ａ）は、第１電極の突出部と第１半導体層の凹部との位置関係を示す平面図、（ｂ）は、（ａ）に示すＣ−Ｃ断面図、である。 本発明の第６実施形態に係る半導体発光素子の全体構成を示す平面図である。 本発明の第７実施形態に係る半導体発光素子の全体構成を示す平面図である。
以下、本発明の実施形態に係る半導体発光素子およびその製造方法について、図面を参照しながら説明する。なお、以下の説明において参照する図面は、本発明を概略的に示したものであるため、各部材のスケールや間隔、位置関係などが誇張、あるいは、部材の一部の図示が省略されている場合がある。また、以下の説明では、同一の名称および符号については原則として同一もしくは同質の部材を示しており、詳細説明を適宜省略することとする。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する様態としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。さらにまた、一部の実施例、実施形態において説明された内容は、他の実施例、実施形態等に利用可能なものもある。
＜第１実施形態＞
［半導体発光素子の構成］
本発明の第１実施形態に係る半導体発光素子１の構成について、図１〜図４を参照しながら説明する。
半導体発光素子１は、図１に示すように平面視すると、略矩形状に形成されている。また、半導体発光素子１は、図２に示すように断面視すると、半導体積層体１９により構成されている上部が略台形状に形成されている。より具体的には、所定厚さの平板上に略四角錐台の半導体積層体１９が配置されている。そして、半導体発光素子１において、略台形状の上部の一部は、図１および図２に示すように、切り欠かれており、後記する第２電極１７の外部接続部１７ｃが形成されている。外部接続部１７ｃを形成する領域（切り欠き部）は、例えば、半導体積層体１９の一部を除去することにより、外周が内側に凹んだ状態になって形成されており、その切り欠き部の内側に外部接続部１７ｃが形成される。
半導体発光素子１は、ここでは図２に示すように、基板１１上に、基板側接着層１３と、第１電極側接着層１４と、第１電極１５と、絶縁膜１６と、第２電極１７と、第１保護膜１８と、半導体積層体１９と、第２保護膜２１とが積層された構造を有している。また、基板１１の下面には、裏面接着層１２が設けられている。なお、図２は図１のＡ−Ａ断面に相当するが、ここでは図示の便宜上、図１に示したＡ−Ａ断面上に６個設けられている第１電極１５の突出部１５１を第２電極１７の外部接続部１７ｃ側から順に３個だけ図示し、残り３個は図示を省略している。
すなわち、第１実施形態の半導体発光素子１は、基板１１と、基板１１の上方に、上面側から下面側に向かって順に、第１半導体層１９ａ、活性層１９ｃおよび第２半導体層１９ｂが積層された半導体積層体１９とを備え、以下のように構成されている。
第１半導体層１９ａに接続された第１電極１５と、第２半導体層に接続された第２電極１７とは、半導体積層体１９と基板１１との間に設けられている。
第１電極１５と第２電極１７とは、第１電極１５と第２電極１７との間に設けられた絶縁膜１６によって電気的に分離される。絶縁膜１６はさらに、第１電極１５の一部を構成する突出部１５１と第２半導体層１９ｂ及び活性層１９ｃとを電気的に分離している。
第１電極１５は、第１半導体層１９ａと接続するための突出部１５１を備え、突出部１５１はさらに、絶縁膜１６で覆われた突出本体部１５１ａと、突出本体部１５１ａ上で絶縁膜１６から露出して第１半導体層１９ａと接続された突出先端部１５１ｂとを有する。
以上のように構成された第１実施形態の半導体発光素子１において、さらに、第１半導体層１９ａの上面に、発光した光を効果的に外部に取り出すために、複数の凹部１９１が形成されている。複数の凹部１９１は、第１半導体層１９ａの上面において突出先端部１５１ｂの上に位置する領域を除いて形成されている。ここで、突出先端部１５１ｂの上に位置する領域とは、突出先端部１５１ｂを第１半導体層１９ａの上面に投影した領域をいい、例えば、突出先端部１５１ｂが上面よりも底面の面積が大きい円錐台形状の場合は突出先端部１５１ｂの底面（言い換えると、突出部１５１の絶縁膜１６から露出した部分の最下面）を投影した領域３１をいう。図３（ａ）において、突出部１５１の上に位置する領域を、３０の符号を付して第１領域と呼び、突出部１５１が円錐台形状の場合には、領域３１は第１領域３０に含まれる。尚、突出部１５１の上に位置する領域３０とは、突出部１５１を第１半導体層の上面に投影した領域をいい、例えば、突出部１５１が上面よりも底面の面積が大きい円錐台形状の場合は突出部１５１の底面を投影した領域をいう。また、図３（ａ）において、３２の符号を付して示す領域は、突出先端部１５１ｂの上面（先端面）を投影した領域である。
このように、第１実施形態の半導体発光素子１では、凹部１９１を突出先端部１５１ｂの上に位置する領域を除いて形成、言い換えると、突出先端部１５１ｂの上に位置する領域を挟んで設けられた凹部間の距離を突出先端部１５１ｂの幅よりも大きくして、突出部１５１上の電流集中を緩和している。すなわち、第１半導体層１９ａの上面において突出先端部１５１ｂの上に位置する領域に、凹部１９１が形成されていると、突出先端部１５１ｂの上に位置する第１半導体層１９ａの厚さが薄くなり、突出部１５１から第１半導体層１９ａ、ひいては半導体積層体１９全体に電流が広がりにくくなり、半導体発光素子１の抵抗値が上昇しやすくなる。しかしながら、第１実施形態の半導体発光素子１では、複数の凹部１９１が、第１半導体層１９ａの上面において突出先端部１５１ｂの上に位置する領域を除いて形成されているので、突出先端部１５１ｂの上に位置する第１半導体層１９ａの厚さが薄くなることはなく、当該第１半導体層１９ａへ電流を拡散することができる。
ここで、突出先端部１５１ｂの幅とは、例えば、上面よりも底面の面積が大きい円錐台形状のように断面視したときに位置により幅が異なる形状の場合には、断面における最も広い部分の幅をいい、第１半導体層１９ａの上面に投影した領域の幅に等しくなる。
また、平面視したときに例えば、楕円、又は長方形のように長軸方向と短軸方向で幅が異なる場合には、短軸方向の幅を突出先端部１５１ｂの幅という。
具体的には、例えば、突出先端部１５１ｂが上面よりも底面の面積が大きい円錐台形状の場合は突出先端部１５１ｂの底面の直径を突出先端部１５１ｂの幅といい、
突出先端部１５１ｂが円錐台形状であって、その平面視における断面が楕円の場合は底面の短軸の長さを突出先端部１５１ｂの幅といい、
突出先端部１５１ｂが四角錐台形状であって、その平面視における断面が長方形の場合は底面の短辺の長さを突出先端部１５１ｂの幅といい、
突出先端部１５１ｂが四角錐台形状であって、その平面視における断面が正方形の場合は底面の一辺の長さを突出先端部１５１ｂの幅という。
また、第１実施形態において、隣接する凹部１９１間の距離は、隣接する突出部１５１間の距離よりも小さい。
以上の説明では、凹部１９１を突出先端部１５１ｂの上に位置する領域を除いて形成した場合について説明した。しかしながら、図３等に示すように、突出部１５１が錐台形状の場合には、凹部１９１は突出先端部１５１ｂの上に位置する領域だけではなく、突出部１５１の上に位置する第１領域３０を除いて形成することが好ましい。これにより、突出先端部１５１ｂの近傍の電流拡散を円滑にし、より効果的に突出部１５１上の第１半導体層１９ａにおける電流の集中を緩和できる。図３において、突出部１５１の上に位置する領域３０を第１領域と呼ぶ。
以下、第１実施形態の半導体発光素子１を構成する各構成について詳細に説明する。
（基板１１）
基板１１は、電極などの部材を介して貼り合わせられた半導体積層体１９などを支持するためのものである。基板１１は、図１および図２に示すように、略矩形平板状に形成されており、第１電極１５の下部に設けられている。また、基板１１は、具体的には図２に示すように、下面に裏面接着層１２が形成され、上面に基板側接着層１３が形成されている。この基板１１の面積は特に限定されず、当該基板１１上に積層される部材の大きさに応じて適宜選択される。また、基板１１の厚さは、放熱性の観点から５０〜５００μｍとすることが好ましい。
基板１１の具体例としては、Ｓｉ基板の他、ＧａＡｓなどからなる半導体基板や、Ｃｕ，Ｇｅ，Ｎｉなどの金属材料、あるいは、Ｃｕ−Ｗなどの複合材料からなる導電性基板などが挙げられる。前記したＳｉ基板を基板１１として用いると、安価でチップ化しやすいという利点があり、前記した導電性基板を基板１１として用いると、基板１１側からの電力供給が可能となるほか、放熱性に優れた素子とすることができるという利点がある。
基板１１の材料としては、上記の他にもＣｕ−Ｍｏ，ＡｌＳｉＣ，ＡｌＳｉ，ＡｌＮ，ＳｉＣ，Ｃｕ−ダイヤなどの金属とセラミックの複合体なども利用することができる。なお、このような複合体は、例えばＣｕ−Ｗ，Ｃｕ−Ｍｏの一般式をＣｕｘＷ１００−ｘ（０≦ｘ≦３０），ＣｕｘＭｏ１００−ｘ（０≦ｘ≦５０）のようにそれぞれ示すことができる。また、基板１１は、例えばＳｉ，Ｃｕ（Ｃｕ−Ｗ）などの材料で構成し、当該基板１１と半導体積層体１９との間に電極を設けるか、あるいは、半導体積層体１９との間に光反射構造を設けることが好ましい。これにより、半導体発光素子１は、放熱性や発光特性を向上させることができる。
（裏面接着層１２）
裏面接着層１２は、基板１１と電気的に接続され、半導体発光素子１を例えば発光装置の実装基板（図示省略）に実装するための層である。裏面接着層１２は、図２に示すように、基板１１の下面全域、すなわち基板１１の基板側接着層１３が形成されている面の反対側に形成されている。この裏面接着層１２の厚さは特に限定されず、所望の接合性および導電性に応じて適宜調整することができる。また、裏面接着層１２の具体例としては、ＴｉＳｉ２，Ｔｉ，Ｎｉ，Ｐｔ，Ｒｕ，Ａｕ，Ｓｎ，Ａｌ，Ｃｏ，Ｍｏなどの金属を含む層やその積層構造で構成することができる。なお、裏面接着層１２は、後記する基板側接着層１３、第１電極側接着層１４と同様の材料を使用することができるが、例えば導電性樹脂材料を使用してもよい。
（基板側接着層１３）
基板側接着層１３は、基板１１を後記する第１電極側接着層１４と接合し、かつ第１電極側接着層１４と基板１１とを電気的に接続するための層である。基板側接着層１３は、図２に示すように、基板１１の上面全域、すなわち基板１１の裏面接着層１２が形成されている面の反対側に形成され、基板１１と電気的に接続されている。この基板側接着層１３の厚さは特に限定されず、所望の接合性および導電性に応じて適宜調整することができる。また、基板側接着層１３の具体例としては、Ａｌ，Ａｌ合金，ＴｉＳｉ２，Ｓｉ，Ｔｉ，Ｎｉ，Ｐｔ，Ａｕ，Ｓｎ，Ｐｄ，Ｒｈ，Ｒｕ，Ｉｎ，Ｃｏ，Ｍｏなどの金属を含む層やその積層構造で構成することができる。
ここで、基板側接着層１３は、密着層、バリア層、接合層を有することが好ましい。これにより、基板側接着層１３は、接合のための機能と、第１電極１５のような電流供給のための機能とを兼ねることができる。また、基板側接着層１３を前記した金属の積層構造とする場合、第１電極側接着層１４とＡｕ−Ａｕ接合するために、最上面をＡｕで構成することが好ましく、例えば基板１１側から順にＴｉＳｉ２／Ｐｔ／ＡｕＳｎ，ＴｉＳｉ２／Ｐｔ／Ａｕ，Ｔｉ／Ｐｔ／Ａｕ，Ｔｉ／Ｒｕ／Ａｕ，Ｃｏ／Ｍｏ／Ａｕなどのように積層することができる。また、基板側接着層１３と第１電極側接着層１４の最表面をＡｕとし、接合面をＡｕ−Ａｕ接合することで、熱に対する耐性を向上させることができるため、半導体発光素子１の信頼性を高めることができる。
（第１電極側接着層１４）
第１電極側接着層１４は、第１電極１５を基板側接着層１３と接合し、かつ基板側接着層１３と半導体積層体１９とを電気的に接続するための層である。第１電極側接着層１４は、図２に示すように、第１電極１５の下面全域に形成されている。この第１電極側接着層１４の厚さは特に限定されず、所望の接合性および導電性に応じて適宜調整することができる。また、第１電極側接着層１４の具体例としては、前記した基板側接着層１３と同様に、Ａｌ，Ａｌ合金，ＴｉＳｉ２，Ｓｉ，Ｎｉ，Ｔｉ，Ｐｔ，Ａｕ，Ｓｎ，Ｐｄ，Ｒｈ，Ｒｕ，Ｉｎ，Ｃｏ，Ｍｏなどの金属を含む層やその積層構造で構成することができる。
ここで、第１電極側接着層１４は、前記した基板側接着層１３と同様に、密着層、バリア層、接合層を有することが好ましい。これにより、第１電極側接着層１４は、接合のため機能と、第１電極１５のような電流供給のための機能とを兼ねることができる。また、第１電極側接着層１４を前記した金属の積層構造とする場合、基板側接着層１３とＡｕ−Ａｕ接合するために、最下面はＡｕで構成することが好ましく、例えば第１電極１５側から順にＴｉＳｉ２／Ｐｔ／ＡｕＳｎ，ＴｉＳｉ２／Ｐｔ／Ａｕ，Ｔｉ／Ｐｔ／Ａｕ，Ｔｉ／Ｒｕ／Ａｕ，Ｔｉ／Ｍｏ／Ａｕ，Ｃｏ／Ｍｏ／Ａｕなどのように積層することができる。また、第１電極側接着層１４と基板側接着層１３の最表面をＡｕとし、接合面をＡｕ−Ａｕ接合することで、熱に対する耐性を向上させることができるため、半導体発光素子１の信頼性を高めることができる。
（第１電極１５）
第１電極１５は、第１半導体層１９ａに対して電流を供給するためのものである。第１電極１５は、第１半導体層１９ａがｎ型半導体層である本実施形態においてはｎ側電極として機能する。第１電極１５は、図２に示すように、第１電極側接着層１４の上面全域に形成され、後記する絶縁膜１６を挟んで、第２電極１７と対向するように配置されている。また、第１電極１５は、図２に示すように、後記する半導体積層体１９の面積よりも広い面積で形成されている。なお、前記した「半導体積層体１９の面積」とは、ここでは図１に示すように、半導体積層体１９の下面（すなわち第２半導体層１９ｂの下面）の面積のことを意味している。
第１電極１５は、図２に示すように、半導体積層体１９の積層方向（ここでは上方向）に突出する複数の突出部１５１を有しており、当該突出部１５１を介して、第１半導体層１９ａと電気的に接続されている。この突出部１５１は、図１および図２に示すように、第１電極１５の平面部分（突出部１５１を除いた部分であり符号は省略している。）から突出した突出本体部１５１ａと、突出本体部１５１ａの先端に設けられた突出先端部１５１ｂとから構成されている。詳細には、後記する絶縁膜１６で覆われた突出本体部１５１ａと、突出本体部１５１ａ上で絶縁膜１６から露出した突出先端部１５１ｂと、を有する。突出先端部１５１ｂは、図２に示すように、第１半導体層１９ａと直接接触する部分であり、上面と側面が絶縁膜１６から露出していることが好ましく、後記するように、例えば、高反射材料や、コンタクト性の良好な材料によって形成されることが好ましい。
このように、突出先端部１５１ｂの上面と側面が絶縁膜１６から露出することで、突出先端部１５１ｂと第１半導体層１９ａとの接触面積が大きくなり、突出先端部１５１ｂと第１半導体層１９ａとの接触抵抗を低くでき、駆動電圧の上昇を抑えることができる。また、突出先端部１５１ｂの上面と側面が絶縁膜１６から露出することで、突出先端部１５１ｂで効率良く光の反射ができ光の取り出し効率の低下を抑えることができる。
突出部１５１は、図１に示すように平面視すると、真円状に形成されている。また、突出部１５１は、図２に示すように断面視すると、略台形状に形成されている。また、突出部１５１は、より具体的には略円錐台形状に形成され、略円錐形状の先端が切断された形状を有している。このような形状を有する突出部１５１は、図１に示すように、後記する半導体積層体１９の下部に４８個形成されており、第１電極１５は、半導体積層体１９と４８箇所で接続されている。
ここで、突出部１５１は、図１に示すように、ここでは平面視で行列方向に配列されている。すなわち、突出部１５１は、半導体発光素子１を平面視した場合において、上下方向および左右方向に等間隔で配列されている。これにより、半導体発光素子１は、第１電極１５が複数の突出部１５１で第１半導体層１９ａと接続されているので、広い発光面積を確保することができる。さらに、半導体発光素子１は、複数の突出部１５１が規則正しく行列方向に分散配置されているため、半導体積層体１９に電流が均一に広がりやすくなる。
突出部１５１を円錐台形状に形成する場合、例えば、突出部１５１の底面の直径は、３５μｍ以上、１００μｍ以下の範囲に設定される。また、突出先端部１５１ｂを円錐台形状に形成する場合、例えば、突出先端部１５１ｂの底面の径は、３０μｍ以上、７０μｍ以下の範囲に設定される。また、突出部１５１は、その突出先端部１５１ｂの底面（言い換えると、突出部１５１の絶縁膜１６から露出した部分の最下面）の面積の合計が、第１半導体層１９ａの上面の面積の０．８〜５．０％の範囲内となるように構成すること好ましい。これにより、半導体発光素子１は非発光領域を最小限に抑えることができ、発光効率を高めることができる。
突出部１５１は、図２に示すように、後記する絶縁膜１６、第１保護膜１８、第２電極１７、第２半導体層１９ｂおよび活性層１９ｃをそれぞれ貫通するように突出して形成され、先端である突出先端部１５１ｂが第１半導体層１９ａと接している。また、突出部１５１は、より具体的には図２に示すように、第１保護膜１８、第２半導体層１９ｂおよび活性層１９ｃを貫通して形成された貫通孔２０内に形成された絶縁膜１６の開口突出部１６１内に挿入され、貫通孔２０および開口突出部１６１を介して第１半導体層１９ａと接続されている。
第１電極１５の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。なお、第１電極１５の厚さとは、ここでは第１電極１５の平面部分（符号省略）の膜厚と、突出部１５１の高さのことを意味している。また、第１電極１５の具体例としては、例えばＮｉ，Ｐｔ，Ｐｄ，Ｒｈ，Ｒｕ，Ｏｓ，Ｉｒ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｏ，Ｆｅ，Ｍｎ，Ｍｏ，Ｃｒ，Ｗ，Ｌａ，Ｃｕ，Ａｇ，Ｙ，Ａｌ，Ｓｉ，Ａｕ，Ｚｎ，Ｓｎなどの金属またはこれらの酸化物あるいはこれらの窒化物により形成することができ、その他にも、ＩＴＯ，ＺｎＯ，Ｉｎ２Ｏ３などの透明導電性酸化物からなる群から選択された少なくとも一種を含む金属、合金の単層膜または積層膜により形成することができる。
また、第１電極１５は、図２に示すように、突出先端部１５１ｂで第１半導体層１９ａと接し、また貫通孔２０内では絶縁膜１６を介して半導体積層体１９と絶縁されている。そのため、突出先端部１５１ｂは、第１半導体層１９ａとのオーミック性接触が可能である点を考慮するとともに、活性層１９ｃから出た光を反射する材料を用いて形成することが好ましく、特にＡｇ、Ａｌ、Ｔｉのうち少なくとも１種を含むことが好ましい。具体的には突出先端部１５１ｂは、ＡｌおよびＡｌ合金を用いて形成することが好ましい。また、突出先端部１５１ｂは、突出本体部１５１ａと異なる材料であっても同様の材料であってもよい。さらにまた、突出部１５１の突出本体部１５１ａは、第１電極１５の平面部分（符号省略）と同様の材料によって形成してもよい。
（絶縁膜１６）
絶縁膜１６は、第１電極１５と第２電極１７とを絶縁し、第１電極１５と第２半導体層１９ｂおよび活性層１９ｃとを絶縁するためのものである。絶縁膜１６は、図２に示すように、突出先端部１５１ｂを除いた、第１電極１５の表面を全て覆うように形成されている。また、絶縁膜１６は、第１電極１５と、後記する第２電極１７の配線部１７ａとの間にも形成されている。
絶縁膜１６は、図２に示すように、半導体積層体１９の積層方向（ここでは上方向）に突出し、その先端で開口する複数の開口突出部１６１を備えており、当該開口突出部１６１によって第１電極１５の突出部１５１（具体的には突出本体部１５１ａ）の外周面を覆っている。
開口突出部１６１は、図１に示すように平面視すると、真円状に形成されている。また、開口突出部１６１は、図２に示すように断面視すると、筒状に形成されている。また、開口突出部１６１は、より具体的には中空の略円錐台形状に形成され、中空の略円錐形状の先端が切断された形状を有している。このような形状を有する開口突出部１６１は、図１に示すように、後記する半導体積層体１９の下部に４８個形成されている。
開口突出部１６１は、図２に示すように、後記する第２電極１７、第１保護膜１８、第２半導体層１９ｂおよび活性層１９ｃを貫通するように突出して形成され、先端の開口部が第１半導体層１９ａと接している。開口突出部１６１は、より具体的には、第２電極１７、第１保護膜１８、第２半導体層１９ｂおよび活性層１９ｃを貫通して形成された貫通孔２０内壁に設けられている。半導体発光素子１は、このような絶縁膜１６を備えることで、第１電極１５と第２電極１７とが絶縁され、電極の立体的な構造が可能となっている。
絶縁膜１６の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。なお、絶縁膜１６の厚さとは、ここでは絶縁膜１６の平面部分（符号省略）の膜厚と、開口突出部１６１の高さのことを意味している。また、絶縁膜１６の具体例としては、例えばＳｉ，Ｔｉ，Ｖ，Ｚｒ，Ｎｂ，Ｈｆ，Ｔａ，Ａｌ，Ｂからなる群から選択された少なくとも一種の元素を含む酸化膜、窒化膜、酸化窒化膜などで構成することができ、特に、ＳｉＯ２，ＺｒＯ２，ＳｉＮ，ＳｉＯＮ，ＢＮ，ＳｉＣ，ＳｉＯＣ，Ａｌ２Ｏ３，ＡｌＮ，ＡｌＧａＮ，Ｎｂ２Ｏ５などで構成することができる。また、絶縁膜１６は、単一の材料の単層膜または積層膜で構成してもよく、異なる材料の積層膜で構成してもよい。さらに、絶縁膜１６は、分布ブラッグ反射鏡（ＤＢＲ：Distributed Bragg Reflector）膜で構成してもよい。
（第２電極１７）
第２電極１７は、第２半導体層１９ｂに電流を供給するためのものである。第２電極１７は、第２半導体層１９ｂがｐ型半導体層である本実施形態においてはｐ電極として機能する。第２電極１７は、図２に示すように、第２半導体層１９ｂの下部に膜状に形成され、絶縁膜１６を挟んで第１電極１５と対向するように配置されている。第２電極１７は、より具体的には、第２半導体層１９ｂと接続される内部接続部１７ｂと、内部接続部１７ｂを介して第２半導体層１９ｂに電気的に接続される配線部１７ａと、配線部１７ａと接続される外部接続部１７ｃとから構成されている。
配線部１７ａは、外部接続部１７ｃからの電流を、内部接続部１７ｂを介して後記する半導体積層体１９の第２半導体層１９ｂに供給するためのものである。配線部１７ａは、図２に示すように、絶縁膜１６の開口突出部１６１が設けられた領域を除く、第２半導体層１９ｂの下面のほぼ全域に対応する領域に形成されている。また、配線部１７ａは、第２半導体層１９ｂの下面全域に対応する領域から、半導体積層体１９の切り欠き部の底面に露出するように形成されており、このように露出した配線部１７ａ上には、後記する外部接続部１７ｃが形成されている。
配線部１７ａは、ここでは図示を省略したが、具体的には半導体積層体１９の底面積とほぼ同程度の面積からなる板状又は層状の部材で構成されている。また、配線部１７ａには、図２に示すように、絶縁膜１６の開口突出部１６１が設けられる複数の開口部（符号省略）が当該開口突出部１６１と同心に形成されている。また、配線部１７ａは、後記する内部接続部１７ｂと同様に、活性層１９ｃからの光に対して反射率の高い材料で、かつ、導電性の高い材料で構成されることが好ましい。
内部接続部１７ｂは、半導体積層体１９とのオーミック接触性に優れ、活性層１９ｃからの光を効率よく反射させる材料が好ましい。内部接続部１７ｂとして透明導電性酸化物等の透明性材料を用いる場合は、内部接続部１７ｂの下部（基板１１側）にＤＢＲ膜やＡｌ等の反射率の高い材料からなる層を設けてもよい。図２に示すように、内部接続部１７ｂは、第１電極１５の突出部１５１が設けられた領域と、第１保護膜１８が設けられた領域とを除く、第２半導体層１９ｂの下面のほぼ全域に形成されている。また、内部接続部１７ｂの下面には、配線部１７ａが形成されている。
内部接続部１７ｂは、第２半導体層１９ｂの下面の面積に対して、７０％以上の面積で構成されることが好ましく、さらに好ましくは８０％以上の面積で構成され、さらにより好ましくは９０％以上の面積で構成される。これにより、半導体発光素子１において、内部接続部１７ｂと第２半導体層１９ｂの間の接触抵抗を低下させることができる。また、内部接続部１７ｂを第２半導体層１９ｂの面積に対して７０％以上の面積で構成することで、活性層１９ｃからの光を第２半導体層１９ｂのほぼ全域で反射させることが可能となるため、光の取り出し効率を向上させることができる。
内部接続部１７ｂは、ここでは図示を省略したが、具体的には半導体積層体１９の底面積とほぼ同様の面積からなる板状又は層状の部材で構成されており、図２に示すように、後記する第１保護膜１８を介して、絶縁膜１６の開口突出部１６１が設けられる複数の開口部（符号省略）が当該開口突出部１６１と同心に形成されている。
内部接続部１７ｂは、半導体積層体１９からの光を反射させる材料として、Ａｌ，ＲｈおよびＡｇから選択された少なくとも一種を含む金属、合金の単層膜または積層膜により形成することが好ましく、その中でもＡｇまたはＡｇ合金を含む金属膜により形成することがより好ましい。例えば、内部接続部１７ｂを積層膜により形成する場合には、半導体積層体１９側がＡｇとなるように、基板１１側から順に積層されたＰｔ／Ｔｉ／Ｎｉ／Ａｇなどが挙げられる。また、内部接続部１７ｂの下部（基板１１側）にＤＢＲ膜を有していてもよい。なお、内部接続部１７ｂは、マイグレーション防止のために、カバー電極となる別の金属含有層で側面と下側（基板１１側）が完全に被覆された構成であってもよい。なお、半導体発光素子１は、図２に示すように、内部接続部１７ｂの下部に配線部１７ａが配置され、内部接続部１７ｂの側面が第１保護膜１８で覆われているため、これらがマイグレーション防止としての役割も担っている。
外部接続部１７ｃは、第２電極１７において、外部電源と接続するためのパッド電極として機能するものである。外部接続部１７ｃは、図２に示すように、基板１１の上部における第１保護膜１８から露出するように設けられている。また、外部接続部１７ｃは、より具体的には、配線部１７ａ上に設けられ、第１保護膜１８を貫通して形成されている。外部接続部１７ｃは、図１に示すように、略半円状に形成されているとともに、図２に示すように、第１保護膜１８に囲まれ、所定の高さで形成されている。そして、外部接続部１７ｃは、ここでは図示を省略したが、その上面に導電性ワイヤなどで外部電源と接続するためのバンプが形成されている。
外部接続部１７ｃは、半導体発光素子１の角部以外の領域に設けることが好ましく、ここでは図１および図２に示すように、半導体発光素子１において角部を除く外周部の一部に配置されている。なお、外部接続部１７ｃは、例えば半導体積層体１９を挟むように、半導体発光素子１の外周部の２箇所又は２箇所以上に配置することが好ましい。また、外部接続部１７ｃを複数ｎ個設ける場合は、ｎ個の外部接続部１７ｃを半導体発光素子１の外周部においてｎ回対称の位置に設けることが好ましい。例えば、外部接続部１７ｃを２つ設ける場合には、半導体発光素子１の中心に対して点対称の位置に、半導体積層体１９を挟んで対向する位置に配置することが好ましい。このように、外部接続部１７ｃを設けることで、外部接続部１７ｃから半導体積層体１９に電流が均等に注入される。
外部接続部１７ｃは、図１に示すように、基板１１の上部における少なくとも一端（外周部の一部）で露出するように設けられる。このように外周部に外部接続部１７ｃを設けることにより、外部接続部１７ｃに接続される図示しない導電性ワイヤをできるだけ半導体積層体１９の上方で光を遮らないように設けることができる。これにより、導電性ワイヤによる光吸収を軽減することができ、光出力が向上する。なお、外部接続部１７ｃは、外部接続用の導電性ワイヤが発光を遮ることを考慮すると、図１に示すように、半導体発光素子１の周縁領域に配置するほうが好ましいが、例えば半導体発光素子１の中央領域に設置しても構わない。また、外部接続部１７ｃの大きさ、形状、個数および位置は特に限定されず、半導体発光素子１の大きさや半導体積層体１９の大きさおよび形状に応じて適宜調整することができる。
第２電極１７（配線部１７ａ、内部接続部１７ｂおよび外部接続部１７ｃ）の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。また、配線部１７ａおよび外部接続部１７ｃの具体例としては、例えばＮｉ，Ｐｔ，Ｐｄ，Ｒｈ，Ｒｕ，Ｏｓ，Ｉｒ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｏ，Ｆｅ，Ｍｎ，Ｍｏ，Ｃｒ，Ｗ，Ｌａ，Ｃｕ，Ａｇ，Ｙ，Ａｌ，Ｓｉ，Ａｕなどの金属またはこれらの酸化物あるいはこれらの窒化物により形成することができ、その他にも、ＩＴＯ，ＺｎＯ，Ｉｎ２Ｏ３などの透明導電性酸化物からなる群から選択された少なくとも一種を含む金属、合金の単層膜または積層膜により形成することができる。
（第１保護膜（光反射部材）１８）
第１保護膜１８は、図２に示すように、内部接続部１７ｂと同層に配置される。すなわち、第１保護膜１８は、内部接続部１７ｂと外部接続部１７ｃとの間、および、内部接続部１７ｂと絶縁膜１６の開口突出部１６１との間をそれぞれ満たすように形成されている。また、第１保護膜１８は、図２に示すように、半導体積層体１９の外側に露出する絶縁膜１６の上面を覆うように形成されている。また、第１保護膜１８は、図２に示すように、配線部１７ａおよび第２保護膜２１の間と、配線部１７ａおよび第２半導体層１９ｂの間と、絶縁膜１６および第２半導体層１９ｂの間と、絶縁膜１６および第２保護膜２１の間とに設けられている。
第１保護膜１８は、ここでは活性層１９ｃから放出された光の一部を反射するための光反射部材として機能を有していてもよく、そのような機能を得るために、例えば樹脂にＴｉＯ２などの光拡散材を含有させた白樹脂や、分布ブラッグ反射鏡膜などから構成することができる。また、第１保護膜１８に、光反射部材としてＳｉＯ２などの絶縁膜を用いることもでき、絶縁膜が形成された前記各部材との界面で光を反射することができる。また、第１保護膜１８の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。
（半導体積層体１９）
半導体積層体１９は、半導体発光素子１における発光部を構成するものである。半導体積層体１９は、図２に示すように、基板１１の上部に配置されている。また、半導体積層体１９と基板１１との間には、基板側接着層１３、第１電極側接着層１４、第１電極１５、絶縁膜１６、第２電極１７および第１保護膜１８が配置されている。そして、半導体積層体１９は、具体的には図２に示すように、第２電極１７の内部接続部１７ｂ上および第１保護膜１８上に形成されているとともに、第１電極１５の突出部１５１および絶縁膜１６の開口突出部１６１によって、複数個所が貫かれた状態となっている。なお、前記した「貫かれた状態」とは、ここでは図２に示すように、突出部１５１および開口突出部１６１によって、半導体積層体１９の第２半導体層１９ｂおよび活性層１９ｃが完全に貫通されており、かつ、半導体積層体１９の第１半導体層１９ａの下面を貫通して厚さ方向の途中にまで達した状態のことを意味している。
半導体積層体１９は、図２に示すように、第１半導体層１９ａ、活性層１９ｃおよび第２半導体層１９ｂが上から順に積層された構造を有している。この第１半導体層１９ａ、第２半導体層１９ｂおよび活性層１９ｃの具体的構成は特に限定されず、例えばＩｎＡｌＧａＰ系、ＩｎＰ系、ＡｌＧａＡｓ系、これらの混晶、ＧａＮ系などの窒化物半導体のいずれかで構成することができる。なお、窒化物半導体としては、ＧａＮ，ＡｌＮもしくはＩｎＮ，またはこれらの混晶であるＩＩＩ−Ｖ族窒化物半導体（ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ，０≦Ｙ，Ｘ＋Ｙ≦１））が挙げられる。さらに、ＩＩＩ族元素は、一部または全部にＢを用いてもよく、Ｖ族元素は、Ｎの一部をＰ，Ａｓ，Ｓｂで置換した混晶であってもよい。なお、これらの半導体層は、通常、ｎ型およびｐ型のいずれかの不純物がドーピングされている。
ここで、第１半導体層１９ａとは、ｎ型またはｐ型半導体層を指し、第２半導体層１９ｂとは、第１半導体層１９ａとは異なる導電型、すなわちｐ型またはｎ型半導体層を指している。半導体発光素子１は、ここでは好ましい形態として、第１半導体層１９ａがｎ型半導体層で構成され、第２半導体層１９ｂがｐ型半導体層で構成されている。本実施形態の構成では、第２半導体層１９ｂよりも第１半導体層１９ａ内の抵抗を低くすることが好ましく、これにより、第１電極１５に接続された第１半導体層１９ａ中を電流が拡散しやすくなるので、第１電極１５の近傍で起こりやすい傾向にある電流集中を緩和することが可能になる。また、第１半導体層１９ａをｎ型半導体層で構成する場合、例えば、第１半導体層１９ａの厚さは、１μｍ以上、２０μｍ以下の範囲に設定され、好ましくは、２μｍ以上、１５μｍ以下の範囲に設定する。ｐ型半導体層で構成される第２半導体層１９ｂの厚さは、１０ｎｍ以上、５μｍ以下の範囲に設定され、好ましくは、５０ｎｍ以上、１μｍ以下の範囲に設定する。
半導体積層体１９を構成する第１半導体層１９ａおよび第２半導体層１９ｂは、それぞれ単層構造でもよいし、それぞれ複数の層で構成されていてもよい。また、半導体層間の接合構造としては、ＭＩＳ接合、ＰＩＮ接合又はＰＮ接合を有したホモ構造、ヘテロ構造またはダブルへテロ構造などの積層構造であってもよい。すなわち、半導体発光素子１は、図２に示すように、第１半導体層１９ａ（ｎ型半導体層）と第２半導体層１９ｂ（ｐ型半導体層）との間に活性層１９ｃを設け、当該活性層１９ｃが発光部となる素子でもよく、あるいは、第１半導体層１９ａ（ｎ型半導体層）と第２半導体層１９ｂ（ｐ型半導体層）とが直接接して発光部となる素子でもよい。なお、半導体積層体１９を構成する第１半導体層１９ａ、第２半導体層１９ｂおよび活性層１９ｃのそれぞれの厚さは特に限定されず、所望の特性に応じて適宜調整することができる。
ここで、半導体積層体１９の側面は、図２に示すように、テーパ状に傾斜して形成されることが好ましい。すなわち、半導体積層体１９の側面には、順テーパ状の傾斜が設けられている。これにより、半導体発光素子１において、活性層１９ｃから放出された光が半導体積層体１９のテーパ状の側面から出射されやすくなり、光の取り出し効率が向上する。
半導体積層体１９の上面には、図２に示すように、複数の凹部１９１が形成されている。この凹部１９１は、第１半導体層１９ａの上面において、突出部１５１の上部に対応する領域以外の領域に所定深さで複数形成されている。突出部１５１の上部に対応する領域とは、突出先端部１５１ｂを第１半導体層１９ａの上面に平行投影した領域をいい、突出先端部１５１ｂが円錐台形状の場合は突出先端部１５１ｂの底面の投影領域をいう。すなわち、本実施形態では、凹部１９１は、第１半導体層１９ａの上面において、突出部１５１の上部に対応する領域を除いて設けられており、突出部１５１の上部に対応する領域を挟んで設けられた２つの凹部１９１間の距離ｃは、突出先端部１５１ｂの幅よりも大きい。突出先端部１５１ｂが円錐台形状の場合には、突出部１５１の上部に対応する領域を挟んで設けられた２つの凹部１９１間の距離ｃは、突出先端部１５１ｂ底面の幅ｄよりも大きいことが好ましい。ここで、凹部１９１間の距離ｃとは、１つの凹部１９１の側面の上端から他の凹部１９１の側面の上端までの距離を示す。
以上のように、半導体発光素子１は、突出部１５１の上部に対応する領域を避けるように第１半導体層１９ａの上面に凹部１９１が形成されているため、突出部１５１近傍における第１半導体層１９ａの厚さａが、凹部１９１が形成された部分における第１半導体層１９ａの厚さｂよりも厚くなり、突出部１５１近傍における第１半導体層１９ａでは、電流が上方向と横方向とに拡散しやすくなる。これにより、突出部１５１近傍における第１半導体層１９ａ内の抵抗が上昇するのを抑制でき、半導体発光素子１として駆動電圧の上昇を抑制することができる。また、突出部１５１近傍における第１半導体層１９ａの横方向に電流を拡散させたとしても、突出部１５１近傍の電流密度は高くなる傾向がある。したがって、突出部１５１の近くに位置する活性層の発光強度は高くなる。しかしながら、本実施形態では、突出部１５１の近くの活性層において発光した光を、突出部１５１の上部に対応する領域の周りを取り囲むように形成された凹部１９１により効果的に外部に取り出すことが可能になる。したがって、本実施形態の半導体発光素子１は、光の取り出し効率の低下を抑えつつ、抵抗の上昇を抑えることができる。
また、凹部１９１は、図３（ａ）、（ｂ）に示すように、突出部１５１を第１半導体層１９ａ上に投影した領域を避けるように、当該領域の周囲に形成されていることが好ましい。そして、凹部１９１は、図３（ａ）に示すように、隣接する２つの突出部１５１間に対応する領域に複数（ここでは２個）形成されている。なお、前記した「隣接する２つの突出部１５１間に対応する領域」とは、具体的には図３（ａ）に示すように、隣接する２つの突出部１５１同士を結ぶ仮想線上の領域のことを示している。また、図示は省略しているものの、凹部１９１は、図３（ａ）に示すような突出部１５１の行列方向のみならず、斜め方向にも複数形成されている。このように、半導体発光素子１は、第１半導体層１９ａの上面に複数の凹部１９１を備えることで、活性層１９ｃから放出された光を第１半導体層１９ａの上面で拡散させて光の取り出し効率を向上させることができる。なお、図１では図示を省略したが、前記した凹部１９１は、第１半導体層１９ａの上面全面に形成されている。複数の凹部１９１の底部の面積の合計は、第１半導体層１９ａの上面（凹部１９１の底部の面積を含む上面全体）の面積の４０〜５０％の範囲内であることが好ましい。
凹部１９１は、具体的には図４に示すように、略六角形状に形成されており、第１半導体層１９ａの上面が六角柱状に除去された形状を有している。なお、凹部１９１の個数は特に限定されず、所望の特性に応じて適宜調整することができる。
ここで、凹部１９１の底部を含む第１半導体層１９ａの上面には、図２に示すように、粗面部１９２が形成されている。この粗面部１９２の凹凸は、凹部１９１よりも浅い高低差で、かつ凹部１９１のピッチよりも狭いピッチでランダムに設けられている。すなわち、粗面部１９２は、凹部１９１よりも小さな凹凸で形成されている。このように、半導体発光素子１は、凹部１９１の底部を含む第１半導体層１９ａの上面全体に粗面部１９２が設けられているため、第１半導体層１９ａの上面全体で光を拡散させることができる。
また、１つの凹部１９１の底部の面積は、１つの突出先端部１５１ｂの底面の面積よりも小さいことが好ましい。これにより、半導体発光素子１は、電流が集中し易い突出部１５１近傍の第１半導体層１９ａの厚みを維持できるため第１半導体層１９ａ内の抵抗の上昇を抑制することができる。また、突出部１５１間には複数の凹部１９１を設けているが、図４で示すように第１半導体層１９ａの厚い部分（図２の厚みａの部分）は繋がっているため、半導体積層体１９全体に電流を拡散させることができる。
また、第１半導体層１９ａの上面に形成された凹部１９１のうち、突出部１５１間に対応する領域に形成された隣り合う凹部１９１間の距離ｅは、突出部１５１の幅ｄよりも小さいことが好ましい。
ここで、前記した凹部１９１間の距離ｃ、突出先端部１５１ｂの底面の幅ｄおよび凹部１９１間の距離ｅは、半導体発光素子１の大きさによって異なるが、例えばそれぞれｃ＝８０〜１５０μｍ、ｄ＝３０〜７０μｍ、ｅ＝１〜５０μｍの範囲とすることができる。
（貫通孔２０）
半導体積層体１９には、図１および図２に示すように、複数の貫通孔２０が形成されている。この貫通孔２０は、第２半導体層１９ｂ、活性層１９ｃおよび第１半導体層１９ａの一部が除去されて形成されたものであり、第２半導体層１９ｂおよび活性層１９ｃが円形状に貫通しており、内部に絶縁膜１６の開口突出部１６１および第１電極１５の突出部１５１が設けられている。
貫通孔２０は、図１および図２に示すように、開口突出部１６１の外形に対応して、それぞれ略円錐台形状に形成されている。また、貫通孔２０は、図１に示すように平面視すると、開口断面形状（基板１１に平行な断面における断面形状）が真円状に形成され、半導体積層体１９に４８個形成されている。なお、半導体発光素子１は、このように貫通孔２０を真円状に形成することで、半導体積層体１９における発光に寄与しない領域を最小化することができる。
（第２保護膜２１）
第２保護膜２１は、半導体積層体１９を埃、塵の付着などによる電流のショートや物理的ダメージから保護するための層である。第２保護膜２１は、図２に示すように、半導体積層体１９の側面および上面の縁を覆うように形成されている。なお、第２保護膜２１は、半導体積層体１９の上面を全て覆うように形成しても構わない。
第２保護膜２１の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。また、第２保護膜２１の具体例としては、絶縁膜１６および第１保護膜１８と同様に、例えばＳｉ，Ｔｉ，Ｖ，Ｚｒ，Ｎｂ，Ｈｆ，Ｔａ，Ａｌ，Ｂからなる群から選択された少なくとも一種の元素を含む酸化膜、窒化膜、酸化窒化膜などで構成することができ、特に、ＳｉＯ２，ＺｒＯ２，ＳｉＮ，ＳｉＯＮ，ＢＮ，ＳｉＣ，ＳｉＯＣ，Ａｌ２Ｏ３，ＡｌＮ，ＡｌＧａＮ，Ｎｂ２Ｏ５などで構成することができる。また、第２保護膜２１は、単一の材料の単層膜または積層膜で構成してもよく、異なる材料の積層膜で構成してもよい。
以上のような構成を備える半導体発光素子１は、電流の集中しやすい第１電極１５と第１半導体層１９ａとの接触部、すなわち突出部１５１の上部に凹部１９１が形成されていない。そのため、半導体発光素子１は、突出部１５１上の第１半導体層１９ａの厚みがその他の部分よりも厚くなり、突出部１５１近傍の電流が凹部１９１に阻害されることがなく、第１半導体層１９ａ内の抵抗の上昇を抑えることができる。また、半導体発光素子１は、第１電極１５と第１半導体層１９ａとを突出部１５１によって接触させることで、活性層１９ｃの面積の減少を最小限に止めることができ、比較的大きい活性層の面積を確保できる。従って、半導体発光素子１によれば、光の取り出し効率の低下を抑えることができる。
［半導体発光素子の製造方法］
以下、本発明の第１実施形態に係る半導体発光素子１の製造方法について、図５〜図７を参照（構成については図１〜図４参照）しながら説明する。なお、以下で参照する図５〜図７は、前記した図２と同様に、図１のＡ−Ａ断面に相当する断面図であり、貫通孔２０、第１電極１５の突出部１５１および絶縁膜１６の開口突出部１６１をそれぞれ３個だけ図示し、その他の構成を省略している。
半導体発光素子１の製造方法は、まず図５（ａ）に示すように、サファイア基板Ｓｂ上に第１半導体層１９ａ、活性層１９ｃおよび第２半導体層１９ｂからなる半導体積層体１９を結晶成長させ、第２半導体層１９ｂ上の所定領域に、例えばスパッタリングを利用して第２電極１７の内部接続部１７ｂを形成する。次に、半導体発光素子１の製造方法は、図５（ｂ）に示すように、第２半導体層１９ｂ上における内部接続部１７ｂ間に、例えばスパッタリングを利用して第１保護膜１８を形成する。次に、半導体発光素子１の製造方法は、図５（ｃ）に示すように、内部接続部１７ｂ上および第１保護膜１８上の所定領域に、例えばスパッタリングを利用して配線部１７ａを形成する。
次に、半導体発光素子１の製造方法は、図５（ｄ）に示すように、例えばドライエッチングによって第１保護膜１８、第２半導体層１９ｂ、活性層１９ｃおよび第１半導体層１９ａを部分的に除去して貫通孔２０を形成する。この貫通孔２０は、前記したように、第１電極１５の突出部１５１および絶縁膜１６の開口突出部１６１を設けるためのものである。次に、半導体発光素子１の製造方法は、図５（ｅ）に示すように、配線部１７ａ上、第１保護膜１８上および貫通孔２０内に、例えばスパッタリングを利用して絶縁膜１６を形成する。次に、半導体発光素子１の製造方法は、図５（ｆ）に示すように、例えばドライエッチングによって貫通穴２０の第１半導体１９ａ上に形成された絶縁膜１６を除去して第１半導体層１９ａを露出させる。
次に、半導体発光素子１の製造方法は、図６（ａ）に示すように、絶縁膜１６上、貫通孔２０内に、例えばスパッタリングを利用して第１電極１５を厚めに形成する。このとき、第１電極１５は、突出本体部１５１ａと第１半導体層１９ａに接する突出先端部１５１ｂとを異なる材料で形成してもよい。つまり、当該製造方法では、突出先端部１５１ｂをはじめに貫通孔２０内に設け、その後に、第１電極１５を貫通孔２０内および絶縁膜１６上に設けるようにしている。次に、半導体発光素子１の製造方法は、図６（ｂ）に示すように研磨、例えばＣＭＰ（ Chemical Mechanical Polishing）によって第１電極１５を平坦化する。次に、半導体発光素子１の製造方法は、図６（ｃ）に示すように、平坦化した第１電極１５上に、例えばスパッタリングを利用して第１電極側接着層１４を形成する。
次に、半導体発光素子１の製造方法は、図６（ｄ）に示すように、基板側接着層１３が形成された基板１１を用意し、図６（ｅ）に示すように、基板１１の基板側接着層１３と第１電極側接着層１４とを貼り合わせる。次に、半導体発光素子１の製造方法は、図６（ｆ）に示すように、レーザーリフトオフ法によって、サファイア基板Ｓｂ側からレーザー光を照射してサファイア基板Ｓｂと半導体積層体１９（具体的には第１半導体層１９ａ）との界面を分解し、サファイア基板Ｓｂを剥離する。以上説明した図５（ａ）〜図６（ｅ）までの工程を、半導体発光素子１の製造方法における「準備工程」と定義する。
次に、半導体発光素子１の製造方法は、図７（ａ）に示すように、反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）によって、第１半導体層１９ａの上面における、突出部１５１の上部に対応する領域以外の領域および突出部１５１間に対応する領域に複数の凹部１９１を形成する。これにより、第１半導体層１９ａの上面に微細な凹部１９１を形成することができる。この工程を、半導体発光素子１の製造方法における「凹部形成工程」と定義する。
なお、凹部形成工程では、ナノインプリントによって凹部１９１のパターンを形成してもよい。また、凹部形成工程では、図７（ａ）に示すように、半導体積層体１９の周縁領域についても第１保護膜１８が露出するまでエッチングを行い、半導体積層体１９の側面を順テーパ状に形成する。
次に、半導体発光素子１の製造方法は、図７（ｂ）に示すように、水酸化テトラメチルアンモニウム（Tetramethylammonium hydroxide：ＴＭＡＨ）溶液を用いたウェットエッチングによって、凹部１９１の底部を含む第１半導体層１９ａの上面を粗面化し、粗面部１９２を形成する。これにより、凹部１９１の底部を含む第１半導体層１９ａの上面全面に、より微細な粗面部１９２を形成することができる。この工程を、半導体発光素子１の製造方法における「粗面部形成工程」と定義する。
次に、半導体発光素子１の製造方法は、図７（ｃ）に示すように、半導体積層体１９から露出した第１保護膜１８を、例えばウェットエッチングによってエッチングして配線部１７ａを露出させる。次に、半導体発光素子１の製造方法は、図７（ｄ）に示すように、露出した配線部１７ａ上に外部接続部１７ｃを形成する。
次に、半導体発光素子１の製造方法は、図７（ｅ）に示すように、半導体積層体１９の側面に、例えばスパッタリングを利用して第２保護膜２１を形成する。そして、半導体発光素子１の製造方法は、図７（ｆ）に示すように、最後に基板１１の下面に、例えばスパッタリングを利用して裏面接着層１２を形成する。以上の工程により、図１〜図４に示すような半導体発光素子１を製造することができる。
すなわち、半導体発光素子の製造方法は、成長基板を用いて第１半導体層、活性層および第２半導体層からなる半導体積層体を形成し、前記第２半導体層および前記活性層を貫通する複数の突出部を有する第１電極を形成し、前記第２半導体層の下面に第２電極を形成する素子準備工程と、前記第１半導体層の上面において、前記突出部の上部に対応する領域以外の領域および前記突出部間に対応する領域に複数の凹部を形成する凹部形成工程と、前記凹部の底部を含む前記第１半導体層の上面に粗面部を形成する粗面部形成工程と、を含むことができる。
このような手順を行う半導体発光素子の製造方法は、突出部上の第１半導体層の厚みをその他の部分よりも厚く形成することができるため、突出部近傍の電流が凹部に阻害されることのない半導体発光素子を製造することができる。また、半導体発光素子の製造方法は、第１電極と第１半導体層とを突出部によって接触させることで、活性層の面積の減少を最小限に止めることができ、比較的大きい活性層の面積を確保できる。さらにまた、第１半導体層の上面全体に粗面部を設けることで、第１半導体層の上面全体で光を拡散させることができる半導体発光素子を製造することができる。
＜第２実施形態＞
本発明の第２実施形態に係る半導体発光素子１Ａの構成について、図８を参照しながら説明する。ここで、半導体発光素子１Ａは、突出部１５１および開口突出部１６１の位置以外は前記した半導体発光素子１と同様の構成を備えている。従って、以下では、前記した半導体発光素子１と重複する構成および製造方法について説明を省略する。
半導体発光素子１Ａは、図８に示すように、突出部１５１が平面視で斜め方向に配列されている。すなわち、半導体発光素子１Ａは、平面視した場合において、突出部１５１が矩形状の半導体発光素子１Ａの対角線方向に等間隔で配列されている。また、この突出部１５１の周囲に形成された開口突出部１６１も、突出部１５１に対応して斜め方向に配列されている。このような構成を備える半導体発光素子１Ａは、複数の突出部１５１が規則正しく斜め方向に分散配置されているため、第１半導体層１９ａに電流が均一に広がりやすくなる。そのため、半導体発光素子１Ａは、第１半導体層１９ａ内の抵抗の上昇を抑えることができる。
＜第３実施形態＞
本発明の第３実施形態に係る半導体発光素子１Ｂの構成について、図９を参照しながら説明する。ここで、半導体発光素子１Ｂは、突出部１５１Ａおよび開口突出部１６１Ａの形状以外は前記した半導体発光素子１と同様の構成を備えている。従って、以下では、前記した半導体発光素子１と重複する構成および製造方法について説明を省略する。
半導体発光素子１Ｂは、図９に示すように、突出部１５１Ａが平面視で楕円形状に形成されている。すなわち、半導体発光素子１Ｂは、平面視した場合において、突出部１５１Ａの上面が楕円形状であり、当該楕円形状の上面によって第１半導体層１９ａと接触している。また、この突出部１５１Ａの周囲に形成された開口突出部１６１Ａも、突出部１５１Ａと同様に楕円形状に形成されている。このような構成を備える半導体発光素子１Ｂは、突出部１５１Ａの断面形状を楕円形状にすることで、例えば突出部１５１Ａを断面真円状に形成する場合と比較して、当該突出部１５１Ａと第１半導体層１９ａとの接触面積が拡大するため、第１半導体層１９ａに電流が広がりやすくなる。そのため、半導体発光素子１Ｂは、第１半導体層１９ａ内の抵抗の上昇を抑えることができる。
＜第４実施形態＞
本発明の第４実施形態に係る半導体発光素子１Ｃの構成について、図１０を参照しながら説明する。ここで、半導体発光素子１Ｃは、突出部１５１Ｂおよび開口突出部１６１Ｂの形状以外は前記した半導体発光素子１と同様の構成を備えている。従って、以下では、前記した半導体発光素子１と重複する構成および製造方法について説明を省略する。
半導体発光素子１Ｃは、図１０に示すように、突出部１５１Ｂが平面視で行方向または列方向に線状に形成されている。すなわち、半導体発光素子１Ｃは、平面視した場合において、前記した半導体発光素子１Ｃの列方向（上下方向）に配列された突出部１５１を全て連結した細長い楕円形状で形成されており、当該楕円形状の上面によって第１半導体層１９ａと面接触している。また、この突出部１５１Ｂの周囲に形成された開口突出部１６１Ｂも、突出部１５１Ｂと同様に線状に形成されている。このような構成を備える半導体発光素子１Ｃは、突出部１５１Ｂの断面形状を線状にすることで、例えば突出部１５１Ｂを点状に複数形成した場合と比較して、当該突出部１５１Ｂと第１半導体層１９ａとの接触面積が拡大するため、第１半導体層１９ａに電流が広がりやすくなる。そのため、半導体発光素子１Ｃは、第１半導体層１９ａ内の抵抗の上昇を抑えることができる。
＜第５実施形態＞
本発明の第５実施形態に係る半導体発光素子１Ｄの構成について、図１１（ａ）（ｂ）を参照しながら説明する。この第５実施形態の半導体発光素子１Ｄは、第１半導体層１９ａの表面に形成された凹部２９１が第１実施形態の半導体発光素子１より高い密度で形成されている点を除いて、第１実施形態と同様に構成される。従って、以下の説明では、第１実施形態の半導体発光素子１と同様の構成については、図１１において図１〜３と同様の符号を付しており適宜説明は省略する。また、製造方法についても第１実施形態と同様であり説明を省略する。ここで、凹部２９１が高い密度で形成されるとは、単位面積当たりで凹部１９１の個数よりも凹部２９１の個数が多いことをいう。第５の実施形態では、第１実施形態に比べて凹部２９１の底部の面積が小さく、かつ第１領域３０の最小幅よりも、隣接する凹部２９１間の距離が狭くなるよう、凹部２９１が高密度で配置されている。詳細には、第５実施形態では、平面視で最大幅が８μｍの六角形の凹部２９１が、隣接する凹部２９１と約４μｍ離間して、１００μｍ２あたりに１００〜２００個配置されている。
詳細には、第５実施形態の半導体発光素子１Ｄにおいて、第１半導体層１９ａの上面は、突出部１５１を投影した領域からなる第１領域３０と、第１領域を除く領域からなる第２領域６０とを含む。また、第１領域３０は、突出先端部１５１ｂを第１半導体層の上面に投影した領域（突出先端部１５１ｂが円錐台形状の場合は突出先端部１５１ｂの底面を投影した領域）３１を含む。また、突出先端部１５１ｂが円錐台形状の場合には、領域３１はさらに、突出先端部１５１ｂの先端面を投影した領域３２を含む。
第５実施形態の半導体発光素子１Ｄでは、凹部２９１は、第１半導体層１９ａの上面において、突出先端部１５１ｂを第１半導体層の上面に投影した領域３１を除いた領域に形成され、好ましくは、第１領域３０を除いた第２領域に形成され、より好ましくは、図１１に示すように、第１領域３０を取り囲む凹部２９１が第１領域３０の外周に接しないように形成される。すなわち、第５実施形態の半導体発光素子１Ｄでは、第１領域３０を取り囲む凹部２９１が高い密度で形成されることにより、突出部１５１の上方に凸部５０が形成される（規定される）ことになる。その凸部５０は、第１領域３０の内部又は第１領域３０と一致するように形成されていてもよいが、好ましくは、第１領域３０を内包するように形成される。ここで、凸部５０が第１領域３０を内包するように形成されるとは、凹部２９１が第１領域３０の外周に接しないように形成されて凸部５０が第１領域３０を内部に含むことをいう。また、第５実施形態に係る半導体発光素子１Ｄにおいて、凹部２９１は、第１領域の最小幅より狭い間隔で形成されている。ここで、第１領域の最小幅とは、第１領域３０が円形の場合は、その直径をいい、第１領域３０が長方形の場合は、短辺の長さをいい、第１領域３０が正方形の場合は、一辺の長さをいい、第１領域３０が楕円形の場合は、短軸の長さをいう。
以上のように構成された第５実施形態の半導体発光素子１Ｄでは、凹部２９１が、第１半導体層１９ａの上面において、少なくとも領域３２を除いた領域に形成されていることから、第１実施形態の半導体発光素子１と同様、突出部１５１上の第１半導体層１９ａにおける電流の集中を緩和できる。
また、第５実施形態の半導体発光素子１Ｄでは、隣接する凹部２９１が第１領域の最小幅より狭い間隔になるように高い密度で形成されているので、第１実施形態の半導体発光素子１に比較してより光の取り出し効率を高くできる。
尚、第２領域において、凹部２９１が第１領域の最小幅より狭い間隔で設けられており、凹部２９１間の膜厚の厚い第１半導体層により構成される１つ１つの電流路の抵抗は高くなる傾向にある。しかしながら、第５実施形態の半導体発光素子では、第２領域において、凹部２９１が高い密度で形成されているので、電流路の数が多くなり、全体としての抵抗の上昇を抑えることができる。したがって、第５実施形態の半導体発光素子１Ｄのように、隣接する凹部２９１間の間隔を第１領域の最小幅より狭くして凹部２９１を高い密度で形成しても、第１半導体層１９ａの厚い部分（電流路）が多く各々が繋がっているため、第２領域における電流の拡散が阻害されることはなく、突出部から離れた位置における発光強度の低下及び発光ムラは抑えられる。したがって、第５実施形態の半導体発光素子では、突出部１５１から離れた位置における発光強度の低下及び発光ムラを抑えつつ、凹部２９１の密度を光の取り出し効率を考慮して最適化することができる。
＜第６実施形態＞
本発明の第６実施形態に係る半導体発光素子１Ｅの構成について、図１２を参照しながら説明する。この第６実施形態の半導体発光素子１Ｅは、第１半導体層１９ａの表面に形成された凹部３９１の構成が第１実施形態の半導体発光素子１と異なっている以外は、第１実施形態と同様に構成される。以下、第１実施形態の半導体発光素子１と異なる第１半導体層１９ａの表面の構成、特に凹部３９１の構成について詳細に説明する。
第６実施形態において、第１電極１５は第１実施形態と同様、行列状に配列された突出部１５１を有し、行列状に配列された突出部１５１にそれぞれ対応して第１半導体層１９ａの表面に第１領域が行列状に定義される。第６実施形態では、第１領域の内部、又は第１領域を内包するように、第１半導体層１９ａの上面に、他の部分に比較して厚さが厚くなった凸部５１を形成する。ここで、凸部５１は、中心が第１領域の中心と一致するように設けられることが好ましく、これにより凸部５１が第１半導体層１９ａの表面に突出部１５１と同様、行列状に配列される。このように構成された第５実施形態の凸部５１は、図１２に示すように、第１半導体層１９ａの表面にそれぞれ中心が正方格子の格子点と一致するように配列される。
また、第２領域には、隔壁３９２によって区切られた複数の凹部３９１が形成される。隔壁３９２は、（ａ）正方格子の２つの対角方向のうちの一方の対角方向に形成された第１隔壁３９２ａと（ｂ）正方格子の２つの対角方向のうちの他方の対角方向に形成された第２隔壁３９２ｂとを含む。第１隔壁３９２ａと第２隔壁３９２ｂは、交差する部分で切れ目なく繋がっており、それぞれ第１隔壁３９２ａと第２隔壁３９２ｂによって区切られた凹部３９１が形成される。第１隔壁３９２ａの一部は、複数の第１領域にそれぞれ形成された第１半導体層が厚くなることにより形成された凸部５１のうち一方の対角方向に並んだ凸部５１を接続しており、第２隔壁３９２ｂの一部は、凸部５１のうち他方の対角方向に並んだ凸部５１を接続している。
この第６の本実施形態では、一方の対角方向に並んだ凸部５１を接続している第１隔壁３９２ａの他に、直接凸部５１には接続されていない第１隔壁３９２ａが形成され、他方の対角方向に並んだ凸部５１を接続している第２隔壁３９２ｂの他に、直接凸部５１には接続されていない第２隔壁３９２ｂが形成されている。このように構成された第６の実施形態の半導体発光素子において、凸部（第１領域）の数より多い数の凹部が高い密度で形成される。例えば、図１２に示す例では、一方の対角方向に並んだ凸部５１を接続している第１隔壁３９２ａの間に、直接凸部５１には接続されていない第１隔壁３９２ａが２つ形成され、他方の対角方向に並んだ凸部５１を接続している第２隔壁３９２ｂの間に、直接凸部には接続されていない第２隔壁３９２ｂが２つ形成されている。その結果、凸部５１（又は第１領域）の数の７倍以上の数の凹部３９１が形成される。尚、直接凸部５１には接続されていない第１隔壁３９２ａは、第２隔壁３９２ｂを介して凸部５１に接続されており、直接凸部５１には接続されていない第２隔壁３９２ｂは、第１隔壁３９２ａを介して凸部５１には接続されている。
以上のように構成された第６実施形態の半導体発光素子１Ｅでは、突出部１５１の上の第１半導体層１９ａの上面に、他の部分に比較して厚さの厚い凸部５１が形成されているので、第１実施形態の半導体発光素子１と同様、突出部１５１上の第１半導体層１９ａにおける電流の集中を緩和できる。
また、第６実施形態の半導体発光素子１Ｅでは、凹部３９１が高い密度で形成されているので、第１実施形態の半導体発光素子１に比較してより光の取り出し効率を高くできる。
また、第６実施形態の半導体発光素子１Ｅにおいて、第１隔壁３９２ａと第２隔壁３９２ｂが形成された部分は、第１半導体層が厚くなっており、この第１隔壁３９２ａと第２隔壁３９２ｂとによって電流路が格子（網目）状に形成される。したがって、第６実施形態の半導体発光素子では、第１隔壁３９２ａと第２隔壁３９２ｂとによって構成された格子（網目）状の電流路により、凸部５１の周辺に集中する電流を横方向に拡散させ、第１半導体層１９ａ内における抵抗の上昇を抑制することができる。また、突出部から離れた位置における発光強度の低下及び発光ムラを抑制することが可能になる。したがって、第６実施形態の半導体発光素子では、突出部１５１から離れた位置における発光強度の低下及び発光ムラを抑えつつ、凹部３９１の密度を光の取り出し効率を考慮して最適化することができる。
さらに、第６実施形態の半導体発光素子１Ｅでは、直接凸部５１には接続されていない第１隔壁３９２ａの数と、直接凸部には接続されていない第２隔壁３９２ｂの数とを適宜設定することにより、容易に凹部４９１の数（凹部４９１の密度）を調整できる。
＜第７実施形態＞
本発明の第７実施形態に係る半導体発光素子１Ｆの構成について、図１３を参照しながら説明する。第７実施形態の半導体発光素子は、複数の第１領域の内部又は内包するようにそれぞれ形成された複数の凸部５１が、それぞれ中心が正方格子の格子点と一致するように配置されている点は、第６実施形態と同様であるが、隔壁４９２の平面視の形状が第６実施形態とは異なっている。尚、第１領域を除く第２領域に隔壁４９２によって区切られた複数の凹部４９１が形成されている点では第６実施形態と同様である。
第７実施形態の半導体発光素子において、隔壁４９２は、（ａ）正方格子の２つの対角方向のうちの一方の対角方向に形成された第１隔壁４９２ａと（ｂ）正方格子の２つの対角方向のうちの他方の対角方向に形成された第２隔壁４９２ｂと、（ｃ）正方格子の一辺に平行に形成された第３隔壁４９２ｃと、（ｄ）正方格子の前記一辺に直交する方向に形成された第４隔壁４９２ｄと、を含む。
第１隔壁４９２ａは、複数の第１領域にそれぞれ形成された第１半導体層１９ａが厚くなることにより形成された凸部５１のうち一方の対角方向に並んだ凸部５１を接続しており、第２隔壁４９２ｂは、凸部５１のうち他方の対角方向に並んだ凸部５１を接続している。
第３隔壁４９２ｃは、隣り合う凸部５１間を接続する第３隔壁４９２ｃ１を少なくとも含み、さらに第１隔壁４９２ａと第２隔壁４９２ｂを接続する第３隔壁４９２ｃ２を含んでいてもよい。第４隔壁４９２ｄは、正方格子の一辺に直交するように形成されており、隣り合う凸部５１間を接続する第４隔壁４９２ｄ１を少なくとも含み、さらに第１隔壁４９２ａと第２隔壁４９２ｂを接続する第４隔壁４９２ｄ２を含んでいてもよい。
以上のようにして、単位格子により規定される単位領域に、１２個の凹部４９１が形成される。具体的には、単位領域に、
（ａ）第３隔壁４９２ｃ１と第３隔壁４９２ｃ２と第１隔壁４９２ａと第２隔壁４９２ｂとに囲まれた平面形状が台形の凹部４９１ａが２つ、
（ｂ）２つの第３隔壁４９２ｃ２と第１隔壁４９２ａと第２隔壁４９２ｂとに囲まれた平面形状が台形の凹部４９１ｂが２つ、
（ｃ）第３隔壁４９２ｃ２と第１隔壁４９２ａと第２隔壁４９２ｂとに囲まれた平面形状が三角形の凹部４９１ｃが２つ、
（ｄ）第４隔壁４９２ｄ１と第４隔壁４９２ｄ２と第１隔壁４９２ａと第２隔壁４９２ｂとに囲まれた平面形状が台形の凹部４９１ｄが２つ、
（ｅ）２つの第４隔壁４９２ｄ２と第１隔壁４９２ａと第２隔壁４９２ｂとに囲まれた平面形状が台形の凹部４９１ｅが２つ、
（ｆ）第４隔壁４９２ｄ２と第１隔壁４９２ａと第２隔壁４９２ｂとに囲まれた平面形状が三角形の凹部４９１ｆが２つ、
の計１２個の凹部４９１が高い密度で形成される。
以上のように構成された第７実施形態の半導体発光素子１Ｆでは、突出部１５１の上の第１半導体層１９ａの上面に、他の部分に比較して厚さの厚い凸部５１が形成されているので、第１実施形態の半導体発光素子１と同様、突出部１５１上の第１半導体層１９ａにおける電流の集中を緩和できる。
また、第７実施形態の半導体発光素子１Ｆでは、凹部４９１が高い密度で形成されているので、第１実施形態の半導体発光素子１に比較してより光の取り出し効率を高くできる。
また、第７実施形態の半導体発光素子１Ｆにおいて、第１隔壁４９２ａ、第２隔壁４９２ｂ、第３隔壁４９２ｃ及び第４隔壁４９２ｄが形成された部分は、第１半導体層１９ａが厚くなっており、第１隔壁４９２ａ、第２隔壁４９２ｂ、第３隔壁４９２ｃ及び第４隔壁４９２ｄにより電流路が格子（網目）状に形成される。したがって、第７実施形態の半導体発光素子では、この格子（網目）状の電流路により、凸部５１の周辺に集中する電流を横方向に拡散させ、第１半導体層１９ａ内における抵抗の上昇を抑制することができる。また、突出部から離れた位置における発光強度の低下及び発光ムラを抑制することが可能になる。したがって、第７実施形態の半導体発光素子では、突出部１５１から離れた位置における発光強度の低下及び発光ムラを抑えつつ、凹部４９１の密度を光の取り出し効率を考慮して最適化することができる。
さらに、第７実施形態の半導体発光素子１Ｆでは、第１隔壁４９２ａと第２隔壁４９２ｂを接続する第３隔壁４９２ｃ２と、第１隔壁４９２ａと第２隔壁４９２ｂを接続する第４隔壁４９２ｄ２の数を適宜設定することにより、容易に凹部４９１の数（凹部４９１の密度）を調整できる。
以上、本発明に係る半導体発光素子およびその製造方法について、発明を実施するための形態および実施例により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変などしたものも本発明の趣旨に含まれることはいうまでもない。
また、前記した半導体発光素子１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆは、メッキによって半導体積層体１９上にメッキ部材を形成し、当該メッキ部材を基板１１や基板側接着層１３として利用することもできる。あるいは、半導体発光素子１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆは、基板１１自体を設けない構成でもよく、例えば基板１１を備えていない半導体発光素子１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆを、図示しない発光装置の載置部や基台上に直接実装しても構わない。
また、前記した半導体発光素子１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆは、図２に示すように、半導体積層体１９の側面に順テーパ状の傾斜が設けられていたが、逆テーパ状の傾斜が設けられるようにしても構わない。これにより、半導体発光素子１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆは、活性層１９ｃから放出された光が半導体積層体１９の側面（具体的には内部の側面）で反射され、当該半導体発光素子１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆの上方に光が取り出される。
一方、前記した半導体発光素子１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆは、図２に示すように、半導体積層体１９の側面に順テーパ状の傾斜が設けられていたが、このようなテーパ状の傾斜が設けられていない構成であってもよい。
また、前記した半導体発光素子１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆは、図２に示すように、凹部１９１が六角形状に形成されていたが、その他の多角形状、円形状、楕円形状に形成された構成であってもよい。
本発明に係る半導体発光素子は、例えば照明用光源、各種インジケーター用光源、車載用光源、ディスプレイ用光源、液晶バックライト用光源、センサー用光源および信号機などに利用される素子である。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ 半導体発光素子
１１ 基板
１２ 裏面接着層
１３ 基板側接着層
１４ 第１電極側接着層
１５ 第１電極
２０ 貫通孔
２１ 第２保護膜
３０ 第１領域
３１，３２ 領域
６０ 第２領域
５０，５１ 凸部
１５１，１５１Ａ，１５１Ｂ 突出部
１５１ａ 突出本体部
１５１ｂ 突出先端部
１６ 絶縁膜
１６１，１６１Ａ，１６１Ｂ 開口突出部
１７ 第２電極
１７ａ 配線部
１７ｂ 内部接続部
１７ｃ 外部接続部
１８ 第１保護膜（光反射部材）
１９ 半導体積層体
１９ａ 第１半導体層
１９ｂ 第２半導体層
１９ｃ 活性層
１９１，２９１，３９１，４９１，４９１ａ，４９１ｂ，４９１ｃ，４９１ｄ，４９１ｅ，４９１ｆ 凹部
１９２ 粗面部
３９２，４９２ 隔壁
３９２ａ，４９２ａ 第１隔壁
３９２ｂ，４９２ｂ 第２隔壁
４９２ｃ，４９２ｃ１，４９２ｃ２ 第３隔壁
４９２ｄ，４９２ｄ１，４９２ｄ２ 第４隔壁
Ｓｂ サファイア基板

Claims (12)

  1. 第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層の間の活性層とを含み、前記第１半導体層の表面を含む上面と、前記第２半導体層の表面を含む下面とを有する半導体積層体と、
    前記第２半導体層および前記活性層を貫通する複数の突出部を有し、前記突出部を介して前記第１半導体層と接続された第１電極と、
    前記下面で前記第２半導体層と接続された第２電極と、
    前記上面において、前記突出部上にそれぞれ位置する第１領域を除いた第２領域に、前記第１領域の最小幅より狭い間隔で形成された複数の凹部と、
    を含み、
    前記凹部を仕切る隔壁によって前記第１領域間がそれぞれ接続されている半導体発光素子。
  2. 第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層の間の活性層とを含み、前記第１半導体層の表面を含む上面と、前記第２半導体層の表面を含む下面とを有する半導体積層体と、
    前記第２半導体層および前記活性層を貫通する複数の突出部を有し、前記突出部を介して前記第１半導体層と接続された第１電極と、
    前記下面で前記第２半導体層と接続された第２電極と、
    前記上面において、前記突出部上にそれぞれ位置する第１領域を除いた第２領域に、前記第１領域の最小幅より狭い間隔で形成された複数の凹部と、
    を含み、
    前記凹部の底部を含む前記第１半導体層の上面に前記凹部よりも小さい凹凸からなる粗面部を有する半導体発光素子。
  3. 前記凹部は、前記第１領域の外周に接しないように前記外周から離れて形成されている請求項１又は２記載の半導体発光素子。
  4. 前記突出部と前記活性層及び前記第２半導体層との間に絶縁膜を有し、
    前記突出部はそれぞれ、前記絶縁膜で覆われた突出本体部と、前記突出本体部上で前記絶縁膜から上面と側面とが露出した突出先端部とを有する請求項１〜３のうちのいずれか１つに記載の半導体発光素子。
  5. 前記第１領域は、その中心が矩形格子の格子点に一致するように設けられており、前記隔壁は、前記矩形格子の対角方向の一方の方向に形成された第１隔壁と、前記矩形格子の対角方向の他方の方向に形成された第２隔壁とを含む請求項１〜４のうちのいずれか１つに記載の半導体発光素子。
  6. 前記隔壁はさらに、前記矩形格子の一辺に平行な方向に形成された第３隔壁と、前記矩形格子の一辺に直交する方向に形成された第４隔壁とを含み、前記第３と第４隔壁はそれぞれ前記第１領域間を接続する請求項５に記載の半導体発光素子。
  7. 前記第１領域間を接続する前記隔壁に加えてさらに、隔壁間を接続する隔壁を備えた請求項１〜６のうちのいずれか１つに記載の半導体発光素子。
  8. 前記隔壁間を接続する隔壁は、前記対角方向にそれぞれ形成されている請求項７に記載の半導体発光素子。
  9. 前記隔壁間を接続する隔壁は、前記矩形格子の一辺に平行な方向又は前記矩形格子の一辺に直交する方向に形成されている請求項７に記載の半導体発光素子。
  10. 前記凹部の数は、前記突出部の数よりも多いことを特徴とする請求項１〜９のうちのいずれか１つに記載の半導体発光素子。
  11. 前記凹部の底部の面積の合計は、前記第１半導体層の上面の面積の４０〜５０％の範囲内であることを特徴とする請求項１〜１０のうちのいずれか１つに記載の半導体発光素子。
  12. 前記第１電極の下に、基板を備えたことを特徴とする請求項１〜１１のうちのいずれか１つに記載の半導体発光素子。
JP2014031939A 2013-02-28 2014-02-21 半導体発光素子 Active JP6287317B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014031939A JP6287317B2 (ja) 2013-02-28 2014-02-21 半導体発光素子
US14/189,207 US9159879B2 (en) 2013-02-28 2014-02-25 Semiconductor light emitting element
CN201410064813.7A CN104022202B (zh) 2013-02-28 2014-02-25 半导体发光元件
DE102014102571.7A DE102014102571A1 (de) 2013-02-28 2014-02-27 Halbleiterlichtemitterelement
EP14156951.7A EP2772949B1 (en) 2013-02-28 2014-02-27 Semiconductor light emitting element
US14/842,228 US9293655B2 (en) 2013-02-28 2015-09-01 Semiconductor light emitting element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013039587 2013-02-28
JP2013039587 2013-02-28
JP2014031939A JP6287317B2 (ja) 2013-02-28 2014-02-21 半導体発光素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018020297A Division JP6519673B2 (ja) 2013-02-28 2018-02-07 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2014195055A JP2014195055A (ja) 2014-10-09
JP6287317B2 true JP6287317B2 (ja) 2018-03-07

Family

ID=50190286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014031939A Active JP6287317B2 (ja) 2013-02-28 2014-02-21 半導体発光素子

Country Status (5)

Country Link
US (2) US9159879B2 (ja)
EP (1) EP2772949B1 (ja)
JP (1) JP6287317B2 (ja)
CN (1) CN104022202B (ja)
DE (1) DE102014102571A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11872737B2 (en) 2020-07-30 2024-01-16 Promess, Inc. System and apparatus for injection molding

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3050130A4 (en) * 2013-09-27 2017-03-01 Intel Corporation Forming led structures on silicon fins
JP6219177B2 (ja) * 2014-01-17 2017-10-25 スタンレー電気株式会社 半導体発光装置
JP6302303B2 (ja) * 2014-03-17 2018-03-28 株式会社東芝 半導体発光素子
JP6115684B2 (ja) 2014-03-27 2017-04-19 三菱電機株式会社 半導体装置、半導体装置の製造方法
DE102014112562A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102014114194B4 (de) * 2014-09-30 2023-10-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR101888608B1 (ko) * 2014-10-17 2018-09-20 엘지이노텍 주식회사 발광 소자 패키지 및 조명 장치
CN105895758A (zh) * 2014-10-23 2016-08-24 北京中科天顺信息技术有限公司 发光二极管、发光二极管模块及其制作方法
JP2016134422A (ja) * 2015-01-16 2016-07-25 株式会社東芝 半導体発光素子およびその製造方法
KR20160101226A (ko) * 2015-02-13 2016-08-25 삼성전자주식회사 반도체 발광 소자
DE102015104144A1 (de) * 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
KR102371327B1 (ko) * 2015-05-22 2022-03-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
KR102388284B1 (ko) * 2015-05-26 2022-04-19 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
JP2017005191A (ja) 2015-06-15 2017-01-05 株式会社東芝 半導体発光装置
US10170455B2 (en) * 2015-09-04 2019-01-01 PlayNitride Inc. Light emitting device with buffer pads
JP2017059645A (ja) * 2015-09-15 2017-03-23 株式会社東芝 半導体発光素子
KR102463371B1 (ko) * 2015-10-12 2022-11-04 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
KR102463323B1 (ko) * 2015-11-03 2022-11-04 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 발광소자 패키지
JP6354799B2 (ja) * 2015-12-25 2018-07-11 日亜化学工業株式会社 発光素子
US10559716B2 (en) * 2016-03-08 2020-02-11 Alpad Corporation Semiconductor light emitting device and method for manufacturing same
KR102515622B1 (ko) 2016-03-11 2023-03-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
JP6579038B2 (ja) * 2016-05-30 2019-09-25 豊田合成株式会社 半導体発光素子の製造方法
KR102502331B1 (ko) * 2016-06-10 2023-02-22 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US10636939B2 (en) * 2016-06-10 2020-04-28 Lg Innotek Co., Ltd. Semiconductor device
KR102577859B1 (ko) * 2016-09-08 2023-09-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
JP7118427B2 (ja) * 2016-06-20 2022-08-16 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子
KR102564198B1 (ko) * 2016-07-11 2023-08-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR102510596B1 (ko) * 2016-06-20 2023-03-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP6631425B2 (ja) * 2016-07-06 2020-01-15 信越半導体株式会社 発光素子及び発光素子の製造方法
CN114864781A (zh) * 2016-07-20 2022-08-05 苏州乐琻半导体有限公司 半导体器件
US10340415B2 (en) 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
EP3511990B1 (en) 2016-09-10 2023-12-13 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
JP7403797B2 (ja) 2016-09-13 2023-12-25 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子およびこれを含む半導体素子パッケージ
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
KR102650341B1 (ko) * 2016-11-25 2024-03-22 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP6608352B2 (ja) 2016-12-20 2019-11-20 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP6555247B2 (ja) * 2016-12-28 2019-08-07 日亜化学工業株式会社 発光装置及びその製造方法
JP6645486B2 (ja) * 2017-02-13 2020-02-14 日亜化学工業株式会社 発光装置およびその製造方法
KR102299745B1 (ko) * 2017-06-22 2021-09-09 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR102390828B1 (ko) 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR102402577B1 (ko) * 2017-09-19 2022-05-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
KR102631075B1 (ko) * 2018-06-29 2024-01-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR101941034B1 (ko) * 2018-08-06 2019-01-22 엘지이노텍 주식회사 발광 소자 패키지 및 조명 장치
JP7096489B2 (ja) 2018-09-20 2022-07-06 日亜化学工業株式会社 半導体素子の製造方法
KR20210035301A (ko) * 2018-10-11 2021-03-31 시아먼 산안 옵토일렉트로닉스 테크놀로지 캄파니 리미티드 발광다이오드 칩 및 그 제조 방법
KR101977281B1 (ko) * 2019-01-15 2019-05-10 엘지이노텍 주식회사 발광 소자 패키지 및 조명 장치
WO2020191590A1 (zh) * 2019-03-25 2020-10-01 泉州三安半导体科技有限公司 一种半导体发光元件
CN110739376B (zh) * 2019-10-23 2021-06-18 东莞市中晶半导体科技有限公司 一种led芯片、显示屏模组及其制作方法
KR20220060007A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 발광 소자 잉크, 표시 장치 및 그 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060204865A1 (en) * 2005-03-08 2006-09-14 Luminus Devices, Inc. Patterned light-emitting devices
JP2008066554A (ja) * 2006-09-08 2008-03-21 Sanken Electric Co Ltd 半導体発光素子
DE102008032318A1 (de) 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
KR100986570B1 (ko) 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5246199B2 (ja) 2010-03-31 2013-07-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP2011198997A (ja) 2010-03-19 2011-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP2011199221A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
JP2012054422A (ja) * 2010-09-01 2012-03-15 Hitachi Cable Ltd 発光ダイオード
EP2442374B1 (en) * 2010-10-12 2016-09-21 LG Innotek Co., Ltd. Light emitting device
KR101154320B1 (ko) * 2010-12-20 2012-06-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치
TWI435477B (zh) 2010-12-29 2014-04-21 Lextar Electronics Corp 高亮度發光二極體
DE102011003684A1 (de) * 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchip
JP5050109B2 (ja) * 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
JP5736930B2 (ja) 2011-04-19 2015-06-17 日亜化学工業株式会社 半導体発光素子
KR101827975B1 (ko) 2011-10-10 2018-03-29 엘지이노텍 주식회사 발광소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11872737B2 (en) 2020-07-30 2024-01-16 Promess, Inc. System and apparatus for injection molding

Also Published As

Publication number Publication date
CN104022202B (zh) 2017-04-12
CN104022202A (zh) 2014-09-03
US9293655B2 (en) 2016-03-22
US9159879B2 (en) 2015-10-13
EP2772949B1 (en) 2019-09-11
DE102014102571A1 (de) 2014-08-28
JP2014195055A (ja) 2014-10-09
US20150372196A1 (en) 2015-12-24
US20140239341A1 (en) 2014-08-28
EP2772949A2 (en) 2014-09-03
EP2772949A3 (en) 2016-05-25

Similar Documents

Publication Publication Date Title
JP6287317B2 (ja) 半導体発光素子
TWI604634B (zh) 半導體發光元件
US8823031B2 (en) Semiconductor light emitting device including metal reflecting layer
JP6011244B2 (ja) 半導体発光素子
JP3956918B2 (ja) 発光ダイオード
JP6024432B2 (ja) 半導体発光素子
JP5333382B2 (ja) 発光素子
JP6135213B2 (ja) 半導体発光素子
JP5983125B2 (ja) 半導体発光素子の製造方法
JP2015028984A (ja) 半導体発光素子
JP5924231B2 (ja) 半導体発光素子
JP5948915B2 (ja) 半導体発光素子
JP4635985B2 (ja) 発光ダイオード
TW201637241A (zh) 半導體發光元件、發光裝置及半導體發光元件之製造方法
JP6519673B2 (ja) 半導体発光素子
US20130248907A1 (en) Semiconductor light-emitting device and manufacturing method of the same
JP2006237467A (ja) 半導体発光素子及びその製造方法
JP5736930B2 (ja) 半導体発光素子
KR20130142581A (ko) 개선된 광 추출 효율을 갖는 발광 소자 및 그것을 제조하는 방법
JP7360822B2 (ja) 半導体発光装置
KR100702430B1 (ko) 발광다이오드 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6287317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250