CN110739376B - 一种led芯片、显示屏模组及其制作方法 - Google Patents
一种led芯片、显示屏模组及其制作方法 Download PDFInfo
- Publication number
- CN110739376B CN110739376B CN201911012654.5A CN201911012654A CN110739376B CN 110739376 B CN110739376 B CN 110739376B CN 201911012654 A CN201911012654 A CN 201911012654A CN 110739376 B CN110739376 B CN 110739376B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- type semiconductor
- led chip
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 105
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims description 92
- 238000012546 transfer Methods 0.000 claims description 18
- 229910002601 GaN Inorganic materials 0.000 claims description 14
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 230000007704 transition Effects 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 11
- 238000005566 electron beam evaporation Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000002207 thermal evaporation Methods 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000005476 soldering Methods 0.000 abstract description 16
- 230000008569 process Effects 0.000 abstract description 14
- 230000009467 reduction Effects 0.000 abstract description 7
- 239000007772 electrode material Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000008439 repair process Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000742 single-metal deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本发明提供一种LED芯片、显示屏模组及其制作方法，该LED芯片包括N型半导体层；发光层，位于N型半导体层上方；P型半导体层，位于发光层上方；台阶，贯穿P型半导体层及发光层，并暴露出N型半导体层的部分表面；第一外层电极，位于P型半导体层上方并与其电连接，第二外层电极，位于N型半导体层被台阶暴露的表面上方，并与N型半导体层电连接，其中，第一外层电极与第二外层电极均包括Sn/In/Au叠层结构，且Au层位于最外层。本发明的LED芯片采用了Sn/In/Au电极，采用该类型电极材料的Mini LED芯片在应用于小间距显示屏模组时，可使用激光对其进行固晶，无需经过回流焊，避免了回流焊工序导致的死灯、良率下降问题，并可以减少修复次数，有利于提高生产效率。
Description
技术领域
本发明属于LED制造技术领域，涉及一种LED芯片、显示屏模组及其制作方法。
背景技术
随着室内显示应用技术不断提高，目前使用的投影、DLP(Digital LightProcessing，数字光处理)、LCD(Liquid Crystal Display，液晶显示器)、PDP(PlasmaDisplay Panel，等离子显示板)等显示应用产品己不能完全满足市场应用需求。在各方面还存在一些缺陷使其突破不了技术的发展。而LED(Light Emitting Diode，发光二极管)全彩显示屏克服了上述产品的众多缺陷，已成为户内外大屏幕显示，如指挥中心、户外广告屏、会议中心等场合的首选。
通常，LED显示屏通过一定数量的小尺寸显示屏模组无缝拼接成大尺寸的显示屏。小间距显示屏模组的制作方法有以下几种：1、分立器件(SMD)；2、IMD四合一封装Mini LED；3、板上芯片(Chip On Board，简称COB)。其中Mini LED又称为次毫米发光二极管，其尺寸通常为100μm～300μm。目前，LED显示屏的最小点间距为0.9375mm，但市场对更小点间距的LED显示屏有广阔需求。小的点间距，画面会更加的清晰。但当点间距小于0.7mm时，SMD与IMD方法均不能满足要求，惟有COB方法才能制作更小点间距的LED显示屏。
在当前利用COB方法制作小间距LED显示屏模组的过程中，所用芯片为倒装MiniLED芯片。固晶前，需要在基板上涂覆锡膏，摆晶后通过回流焊工序固晶。由于回流焊工序时最高温度达200℃，锡膏处于熔融状态，其上的Mini LED在熔融锡膏表面张力或其他因素作用下很容易移动而短路或断路，造成死灯。另外，作为电极的锡膏在熔融状态下容易因流动而相互接触，造成短路。固晶后，经常需要反复修复，极端情况下修复次数达数十次。此类固晶方法，生产良率较低，不适合大规模量产。
因此，如何提供一种LED芯片、显示屏模组及其制作方法，以降低死灯概率、提升良率，并减少修复次数以提高生产效率，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LED芯片、显示屏模组及其制作方法，用于解决现有利用COB方法制作小间距LED显示屏模组的过程中容易产生死灯，导致良率下降的问题。
为实现上述目的及其他相关目的，本发明提供一种LED芯片，包括：
N型半导体层；
发光层，位于所述N型半导体层上方；
P型半导体层，位于所述发光层上方；
台阶，贯穿所述P型半导体层及所述发光层，并暴露出所述N型半导体层的部分表面；
第一外层电极，位于所述P型半导体层上方，并与所述P型半导体层电连接，所述第一外层电极包括第一Sn/In/Au叠层结构，且Au层位于最外层；
第二外层电极，位于所述N型半导体层被所述台阶暴露的表面上方，并与所述N型半导体层电连接，所述第二外层电极包括第二Sn/In/Au叠层结构，且Au层位于最外层。
可选地，所述第一Sn/In/Au叠层结构中，Sn层的厚度范围是0.6～2μm，In层的厚度范围是0.2～0.6μm，Au层的厚度范围是0.02～0.15μm；所述第二Sn/In/Au叠层结构中，Sn层的厚度范围是0.6～2μm，In层的厚度范围是0.2～0.6μm，Au层的厚度范围是0.02～0.15μm。
可选地，所述第一外层电极与所述第二外层电极的顶面齐平。
可选地，所述LED芯片包括mini LED芯片。
可选地，所述N型半导体层包括N型氮化镓层，所述P型半导体层包括P型氮化镓层，所述发光层包括量子阱超晶格层。
可选地，所述LED芯片还包括衬底、位于所述衬底上的缓冲层及位于所述缓冲层上的非掺杂层，所述N型半导体层位于所述非掺杂层上。
可选地，所述非掺杂层包括非掺杂氮化镓层，所述缓冲层包括AlN缓冲层及氮化镓缓冲层中的至少一种。
可选地，所述LED芯片还包括电子阻挡层，所述电子阻挡层位于所述发光层与所述P型半导体层之间。
可选地，所述LED芯片还包括透明导电层，所述透明导电层位于所述P型半导体层与所述第一外层电极之间。
可选地，所述LED芯片还包括第一底电极层及第二底电极层，所述第一底电极层位于所述透明导电层与所述第一外层电极之间，所述第二底电极层位于所述N型半导体层与所述第二外层电极之间。
可选地，所述第一底电极层与所述第二底电极层的顶面齐平。
可选地，所述LED芯片还包括外围台阶、布拉格反射层及位于所述N型半导体层下方的衬底，所述外围台阶呈环状且贯穿所述P型半导体层、所述发光层及所述N型半导体层，并暴露出所述衬底的部分表面，所述布拉格反射层覆盖所述透明导电层及所述P型半导体层未被所述透明导电层遮盖的表面，并填充进所述台阶及所述外围台阶，所述布拉格反射层中设有第一通孔与第二通孔，所述第一通孔的底部暴露出所述第一底电极层的部分表面，所述第二通孔的底部暴露出所述第二底电极层的部分表面，所述第一外层电极还包括位于所述第一通孔中的第一过渡部，所述第一Sn/In/Au叠层结构位于所述布拉格反射层上方，并与所述第一过渡部连接，所述第二外层电极还包括位于所述第二通孔中的第二过渡部，所述第二Sn/In/Au叠层结构位于所述布拉格反射层上方，并与所述第二过渡部连接。
可选地，所述第一Sn/In/Au叠层结构至少有一部分位于所述第一通孔中，所述第二Sn/In/Au叠层结构至少有一部分位于所述第二通孔中。
本发明还提供一种LED芯片的制作方法，用于制作如上任意一项所述的LED芯片，其包括以下步骤：
自下而上依次形成所述N型半导体层、所述发光层及所述P型半导体层；
形成贯穿所述P型半导体层及所述发光层的所述台阶以暴露出所述N型半导体层的部分表面；
形成所述第一外层电极于所述P型半导体层上方，形成所述第二外层电极于所述N型半导体层上方。
可选地，采用热蒸镀法形成所述第一Sn/In/Au叠层结构及所述第二Sn/In/Au叠层结构中的Sn层与In层，采用电子束蒸镀法形成所述第一Sn/In/Au叠层结构及所述第二Sn/In/Au叠层结构中的Au层。
本发明还提供一种显示屏模组，包括：
基板，所述基板表面设有多个正极与多个负极；
多个如上任意一项所述的LED芯片，位于所述基板上，所述LED芯片的所述第一外层电极与所述正极连接，所述第二外层电极与所述负极连接。
可选地，相邻所述LED芯片之间的间距小于0.7mm。
可选地，所述正极包括Ti/Al/Ni/Au叠层结构、Cu/Sn/Au叠层结构、Cu/Au叠层结构、Cu层及Cu/Sn叠层结构中的任意一种，所述负极包括Ti/Al/Ni/Au叠层结构、Cu/Sn/Au叠层结构、Cu/Au叠层结构、Cu层及Cu/Sn叠层结构中的任意一种。
本发明还提供一种显示屏模组的制作方法，用于制作如上任意一项所述的显示屏模组，包括以下步骤：
提供中转基板，将多个所述LED芯片置于所述中转基板上，芯片电极背离所述中转基板。
提供所述基板，将所述中转基板倒扣在所述基板上，使所述中转基板上的所述LED芯片的所述第一外层电极与所述基板的所述正极对准，所述LED芯片的所述第二外层电极与所述基板的所述负极对准；
采用激光透过所述中转基板照射所述LED芯片所在位置，使所述第一外层电极与所述第二外层电极吸收激光而分别固定连接于所述正极与所述负极上；
移除所述中转基板，完成固晶。
可选地，所述激光的照射方向垂直于所述LED芯片，或者偏离所述LED芯片的法向不超过10°。
可选地，激光以扫描方式照射所述基板上的多个所述LED芯片。
如上所述，本发明的LED芯片采用了Sn/In/Au电极，采用该类型电极材料的MiniLED芯片在应用于小间距显示屏模组时，可使用激光对其进行固晶，无需经过回流焊，避免了回流焊工序导致的死灯、良率下降问题，并可以减少修复次数，有利于提高生产效率。
附图说明
图1显示为本发明的LED芯片的剖面结构示意图。
图2显示为本发明的LED芯片的制作方法在衬底上自下而上依次形成缓冲层、非掺杂层、N型半导体层、发光层、电子阻挡层、P型半导体层的示意图。
图3显示为本发明的LED芯片的制作方法形成贯穿所述P型半导体层、所述电子阻挡层及所述发光层并暴露出所述N型半导体层的部分表面的台阶的示意图。
图4显示为本发明的LED芯片的制作方法形成外围台阶的示意图。
图5显示为本发明的LED芯片的制作方法形成透明导电层的示意图。
图6显示为本发明的LED芯片的制作方法形成第二底电极层的示意图。
图7显示为本发明的LED芯片的制作方法形成第一底电极层的示意图。
图8显示为本发明的LED芯片的制作方法形成布拉格反射层的示意图。
图9显示为本发明的LED芯片的制作方法形成第一通孔及第二通孔的示意图。
图10显示为本发明的LED芯片的制作方法形成第一外层电极及第二外层电极的示意图。
图11显示为本发明的显示屏模组的剖面结构示意图。
图12显示为本发明的显示屏模组的制作方法采用激光固晶的示意图。
元件标号说明
101 衬底
102 缓冲层
103 非掺杂层
104 N型半导体层
105 发光层
106 电子阻挡层
107 P型半导体层
108 透明导电层
109 第二底电极层
110 第一底电极层
111 布拉格反射层
112a 第一通孔
112b 第二通孔
113 第一外层电极
114 第二外层电极
115a 台阶
115b 外围台阶
201 基板
202 LED芯片
203 负极
204 正极
205 中转基板
206 激光
207 塑封层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例中提供一种LED芯片，请参阅图1，显示为该LED芯片的剖面结构示意图，包括N型半导体层104、发光层105、P型半导体层107、台阶、第一外层电极113及第二外层电极114，其中，所述发光层105位于所述N型半导体层104上方，所述P型半导体层107位于所述发光层105上方，所述台阶贯穿所述P型半导体层及所述发光层105，并暴露出所述N型半导体层104的部分表面，所述第一外层电极113位于所述P型半导体层107上方，并与所述P型半导体层107电连接，所述第一外层电极113包括第一Sn/In/Au叠层结构，且Au层位于最外层，所述第二外层电极114位于所述N型半导体层104被所述台阶暴露的表面上方，并与所述N型半导体层104电连接，所述第二外层电极114包括第二Sn/In/Au叠层结构，且Au层位于最外层。
作为示例，所述第一Sn/In/Au叠层结构中，Sn层的厚度范围是0.6～2μm，In层的厚度范围是0.2～0.6μm，Au层的厚度范围是0.02～0.15μm；所述第二Sn/In/Au叠层结构中，Sn层的厚度范围是0.6～2μm，In层的厚度范围是0.2～0.6μm，Au层的厚度范围是0.02～0.15μm。
作为示例，所述第一外层电极113与所述第二外层电极114的顶面齐平以方便固晶。
具体的，在激光照射下，Sn/In/Au叠层结构会吸收激光并升温，其中Sn层与In层熔融，而由于Au层非常薄且软，会形成许多微褶皱。由于目标基板上的电极表面在微观上并非绝对光滑，当Sn/In/Au叠层结构与目标基板上的电极接触并在激光照射下升温时，Au层会变形与目标基板上的电极紧密嵌合，由于接触面积增加，可以实现牢靠的接触，达到良好的固晶效果。因此，本实施例的LED芯片特别适合应用于小间距显示屏模组，可使用激光对其进行固晶，无需经过回流焊，避免了回流焊工序导致的死灯、良率下降问题，减少修复次数，有利于提高生产效率。
作为示例，所述LED芯片包括mini LED芯片(次毫米发光二极管)，其尺寸通常为80μm～200μm。
作为示例，所述N型半导体层104包括但不限于N型氮化镓层，所述P型半导体层107包括但不限于P型氮化镓层，所述发光层105包括但不限于量子阱超晶格层。
作为示例，所述LED芯片还包括衬底101、位于所述衬底101上的缓冲层102及位于所述缓冲层102上的非掺杂层103，所述N型半导体层104位于所述非掺杂层103上。
作为示例，所述衬底101包括但不限于蓝宝石衬底、碳化硅衬底。所述缓冲层102包括但不限于AlN缓冲层及氮化镓缓冲层中的至少一种，其厚度范围为10～30nm，例如15nm、20nm等。所述非掺杂层103包括但不限于非掺杂氮化镓层。
作为示例，所述LED芯片还包括电子阻挡层106，所述电子阻挡层106位于所述发光层105与所述P型半导体层107之间。
作为示例，所述LED芯片还包括透明导电层108，所述透明导电层108位于所述P型半导体层107与所述第一外层电极113之间。所述透明导电层108的材质包括但不限于氧化铟锡(ITO)，其厚度范围是10～100nm，例如30nm。
作为示例，所述LED芯片还包括第一底电极层110及第二底电极层109，所述第一底电极层110位于所述透明导电层108与所述第一外层电极113之间，所述第二底电极层109位于所述N型半导体层104与所述第二外层电极114之间。
作为示例，所述第一底电极层110的厚度范围是0.1～1μm，例如0.3μm，其组成包括但不限于Cr/Al/Ti/Pt/Au/Ti叠层，所述第二底电极层109的厚度范围是0.5～2.5μm，例如1.4μm，其组成包括但不限于Cr/Al/Pt/Cr/Pt/Cr/Pt/Au/Ti叠层。
需要指出的是所述第一、第二底电极层的组成主要从与芯片的粘附力，金属层间的保护等方面考虑，可以根据实际情况进行调整。本实施例中，所述第一底电极层110与所述第二底电极层109具有不同的组分及厚度，其顶面齐平，以解决因P电极(第一外层电极113)和N电极(第二外层电极114)的高度差而产生的固晶良率问题。
作为示例，所述LED芯片还包括外围台阶115b(图4)及布拉格反射层111，所述外围台阶呈环状且贯穿所述P型半导体层、所述发光层及所述N型半导体层，并暴露出所述衬底的部分表面，所述布拉格反射层覆盖所述透明导电层及所述P型半导体层未被所述透明导电层遮盖的表面，并填充进所述台阶及所述外围台阶，所述布拉格反射层中设有第一通孔112a与第二通孔112b(图9)，所述第一通孔的底部暴露出所述第一底电极层的部分表面，所述第二通孔的底部暴露出所述N型半导体层的部分表面，所述第一外层电极还包括位于所述第一通孔中的第一过渡部，所述第一Sn/In/Au叠层结构位于所述布拉格反射层上方，并与所述第一过渡部连接，所述第二外层电极还包括位于所述第二通孔中的第二过渡部，所述第二Sn/In/Au叠层结构位于所述布拉格反射层上方，并与所述第二过渡部连接。
作为示例，所述布拉格反射层通过多层SiO2/Ti2O5堆垛而成。本实施例中，所述布拉格反射层下表面还设有一层薄二氧化硅，以提供更好的绝缘性能及提升布拉格反射层的粘附力。
作为示例，所述过渡部由Cr、Al、Cu、Ti、Pt多层金属组合而成。
作为示例，所述第一Sn/In/Au叠层结构至少有一部分位于所述第一通孔中，所述第二Sn/In/Au叠层结构至少有一部分位于所述第二通孔中。
本实施例的LED芯片中，P电极(第一外层电极)和N电极(第二外层电极)的外层部分采用Sn/In/Au叠层结构，可采用激光方法进行固晶，无需经过回流焊，因此适用于小间距屏模组，可以避免回流焊工序导致的死灯、良率下降问题，减少修复次数，有利于提高生产效率。
实施例二
本实施例提供一种LED芯片的制作方法，用于制作如实施例一种所述的LED芯片，包括以下步骤：
S1：自下而上依次形成所述N型半导体层、所述发光层及所述P型半导体层；
S2：形成贯穿所述P型半导体层及所述发光层的所述台阶以暴露出所述N型半导体层的部分表面；
S3：形成所述第一外层电极于所述P型半导体层上方，形成所述第二外层电极于所述N型半导体层上方。
首先请参阅图2，执行步骤S1：自下而上依次形成所述N型半导体层104、所述发光层105及所述P型半导体层107。
具体的，提供一衬底101，形成缓冲层102于所述衬底101上，并自下而上依次形成非掺杂层103、N型半导体层104、发光层105、电子阻挡层106及P型半导体层107于所述缓冲层102上。
作为示例，可以将蓝宝石衬底或碳化硅衬底送进磁控溅射机台，在所述蓝宝石衬底或碳化硅衬底上沉积AlN缓冲层，其厚度可以为10-20纳米，如15纳米等。还可以将蓝宝石衬底或碳化硅衬底送进MOCVD(金属氧化物化学气相沉积)反应腔，在所述蓝宝石衬底或碳化硅衬底上沉积低温氮化镓缓冲层，其厚度可以为10-30纳米，如20纳米等。
作为示例，可以将长有所述缓冲层102的衬底101送进MOCVD反应腔，在其上连续生长所述非掺杂层103，N型半导体层104，发光层105，电子阻挡层106及P型半导体层107多层结构，形成晶圆。
然后请参阅图3，执行步骤S2：形成贯穿所述P型半导体层107及所述发光层105的所述台阶115a以暴露出所述N型半导体层104的部分表面。
具体的，利用感应耦合等离子体刻蚀(ICP)工艺刻蚀得到所述台阶，使部分n型氮化镓裸露。
再请参阅图4至图10，执行步骤S3：形成所述第一外层电极113于所述P型半导体层107上方，形成所述第二外层电极114于所述N型半导体层104上方。
作为示例，如图4所示，利用感应耦合等离子体刻蚀(ICP)工艺刻蚀得到所述外围台阶115b，使四周衬底裸露。
如图5所示，通过溅镀法形成所述透明导电层108于所述P型半导体层107上。
如图6所示，利用热蒸镀法或电子束蒸镀法制作所述第二底电极层109于裸露的所述N型半导体层104上，厚度约为1.4μm，其组成为Cr/Al/Pt/Cr/Pt/Cr/Pt/Au/Ti。
如图7所示，利用热蒸镀法或电子束蒸镀法制作所述第一底电极层110于所述透明导电层108层上，厚度约为0.3μm，其组成为Cr/Al/Ti/Pt/Au/Ti。通过调整厚度使得所述第一底电极层110与所述第二底电极层109的顶面齐平。
如图8所示，形成布拉格反射层111以覆盖所述衬底101顶部，裸露的所述P型半导体层107、N型半导体层104顶部、透明导电层108顶部、第二底电极层109及第一底电极层110顶部。该布拉格反射层通过多层SiO2/Ti2O5堆垛而成。另外，还可以制作布拉格反射层之前利用PECVD(等离子增强化学气相沉积法)沉积一层薄二氧化硅，以提供更好的绝缘性能及提升布拉格反射层的粘附力。
如图9所示，采用感应耦合等离子体刻蚀(ICP)工艺刻蚀所述布拉格反射层以形成所述第一通孔112a及所述第二通孔112b。
如图10所示，在所述第一通孔112a及所述第二通孔112b内及其上形成所述第一外层电极113及所述第二外层电极114。所述第一外层电极113及所述第二外层电极114均分为两部分，过渡部和外部。外部为层状的Sn/In/Au，各层厚度分别为1.3μm，0.4μm，0.1μm或0.05μm。过渡部由Cr、Al、Cu、Ti、Pt多层金属组合而成。其中，外部的Sn层和In层通过热蒸镀法制备，而Au层通过电子束蒸镀法制备。
至此，制作得到实施例一中所述的LED芯片。
实施例三
本实施例中提供一种显示屏模组，请参阅图11，显示为该显示屏模组的剖面结构示意图，包括基板201及多个如实施例一中所述的LED芯片202，本实施例中，所述LED芯片以Mini LED为例。
具体的，所述基板201包括但不限于PCB基板，其表面设有规则排列的多个正极204与多个负极203，多个所述LED芯片202位于所述基板201上，所述LED芯片202的所述第一外层电极113与所述正极204连接，所述第二外层电极114与所述负极203连接。
作为示例，所述基板201上还设有塑封层207，以保护所述LED芯片202。
作为示例，相邻所述LED芯片之间的间距小于0.7mm，所述正极包括Ti/Al/Ni/Au叠层结构、Cu/Sn/Au叠层结构、Cu/Au叠层结构、Cu层及Cu/Sn叠层结构中的任意一种，所述负极包括Ti/Al/Ni/Au叠层结构、Cu/Sn/Au叠层结构、Cu/Au叠层结构、Cu层及Cu/Sn叠层结构中的任意一种。
具体的，所述第一外层电极113与所述正极204通过激光固晶方式连接，所述第二外层电极114与所述负极203通过激光固晶方式连接。在激光照射下，Sn/In/Au叠层结构会吸收激光并升温，其中Sn层与In层熔融，而由于Au层非常薄且软，会形成许多微褶皱。由于目标基板上的电极表面在微观上并非绝对光滑，当Sn/In/Au叠层结构与目标基板上的电极接触并在激光照射下升温时，Au层会变形与目标基板上的电极紧密嵌合，由于接触面积增加，可以实现牢靠的接触，达到良好的固晶效果。由于激光固晶无需经过回流焊，可以避免回流焊工序导致的死灯、良率下降问题，减少修复次数，有利于提高生产效率。
实施例四
本实施例中提供一种显示屏模组的制作方法，用于制作实施例三中所述的显示屏模组，包括以下步骤：
(1)如图12所示，提供中转基板205，将多个所述LED芯片202置于所述中转基板205上，芯片电极113及114背离所述中转基板205。
具体的，所述中转基板205包括但不限于玻璃。所述LED芯片可通过胶水或其它粘性介质粘贴于所述中转基板上，所述胶水在后续激光照射下会碳化或失去黏性，从而使得固晶之后所述中转基板易于剥离。
(2)提供所述基板201，将所述中转基板205倒扣在所述基板201上，使所述中转基板上的所述LED芯片202的所述第一外层电极113与所述基板的所述正极204对准，所述LED芯片202的所述第二外层电极114与所述基板的所述负极203对准。
具体的，所述LED芯片202以覆晶方式置于所述基板201上。
(3)采用激光206透过所述中转基板205照射所述LED芯片202所在位置，使所述第一外层电极113与所述第二外层电极114吸收激光而分别固定连接于所述正极204与所述负极203上；
(4)最后移除所述中转基板，完成固晶。
具体的，在激光照射下，Sn/In/Au叠层结构会吸收激光并升温。由于激光穿过了多层结构到达所述Sn/In/Au叠层结构，所述Sn/In/Au叠层结构上方的多层结构也会吸收激光，并引起整体芯片的升温，热量会进一步传导到所述Sn/In/Au叠层结构。
具体的，在激光照射下，所述Sn/In/Au叠层结构中较低熔点的Sn层与In层因升温而熔融，而Au层由于非常薄且软，则会形成许多微褶皱。由于目标基板上的电极表面在微观上并非绝对光滑，当Sn/In/Au叠层结构与目标基板上的电极接触并在激光照射下升温时，Au层会因为Sn层与In层的熔融而变形，并与目标基板上的电极紧密嵌合，冷却后，所述Sn/In/Au叠层结构即固定于所述基板上。由于所述Sn/In/Au叠层结构与基板上电极的接触面积增加，可以实现牢靠的接触，达到良好的固晶效果。
作为示例，所述激光206的照射方向垂直于所述LED芯片，或者偏离所述LED芯片的法向不超过10°。
作为示例，激光以扫描方式照射所述基板上的多个所述LED芯片，可以逐个芯片进行扫描，也可以逐个电极进行扫描。
作为示例，采用YGA激光器，激光波长为1064nm，激光功率为3W，激光扫描线速度为5m/s。当然，在其它实施例中，也可以根据具体LED芯片结构的不同调整激光参数或采用不同的激光器，以达到良好的固晶效果，此处不应过分限制本发明的保护范围。
本实施例的显示屏模组的制作方法可以应用于小间距显示屏模组的制作，采用激光固晶可以实现良好的固晶效果，且因为无需经过回流焊，可以避免回流焊工序导致的死灯、良率下降问题，减少修复次数，有利于提高生产效率。
综上所述，本发明的LED芯片采用了Sn/In/Au电极，采用该类型电极材料的MiniLED芯片在应用于小间距显示屏模组时，可使用激光对其进行固晶，无需经过回流焊，避免了回流焊工序导致的死灯、良率下降问题，并可以减少修复次数，有利于提高生产效率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (21)
1.一种LED芯片，其特征在于，包括：
N型半导体层；
发光层，位于所述N型半导体层上方；
P型半导体层，位于所述发光层上方；
台阶，贯穿所述P型半导体层及所述发光层，并暴露出所述N型半导体层的部分表面；
第一外层电极，位于所述P型半导体层上方，并与所述P型半导体层电连接，所述第一外层电极包括第一Sn/In/Au叠层结构，且Au层位于最外层；
第二外层电极，位于所述N型半导体层被所述台阶暴露的表面上方，并与所述N型半导体层电连接，所述第二外层电极包括第二Sn/In/Au叠层结构，且Au层位于最外层；
其中，所述第一Sn/In/Au叠层结构中，Au层的厚度范围是0.02～0.15μm；所述第二Sn/In/Au叠层结构中，Au层的厚度范围是0.02～0.15μm；所述第一Sn/In/Au叠层结构与所述第二Sn/In/Au叠层结构用于激光固晶。
2.根据权利要求1所述的LED芯片，其特征在于：所述第一Sn/In/Au叠层结构中，Sn层的厚度范围是0.6～2μm，In层的厚度范围是0.2～0.6μm；所述第二Sn/In/Au叠层结构中，Sn层的厚度范围是0.6～2μm，In层的厚度范围是0.2～0.6μm。
3.根据权利要求1所述的LED芯片，其特征在于：所述第一外层电极与所述第二外层电极的顶面齐平。
4.根据权利要求1所述的LED芯片，其特征在于：所述LED芯片包括mini LED芯片。
5.根据权利要求1所述的LED芯片，其特征在于：所述N型半导体层包括N型氮化镓层，所述P型半导体层包括P型氮化镓层，所述发光层包括量子阱超晶格层。
6.根据权利要求1所述的LED芯片，其特征在于：所述LED芯片还包括衬底、位于所述衬底上的缓冲层及位于所述缓冲层上的非掺杂层，所述N型半导体层位于所述非掺杂层上。
7.根据权利要求6所述的LED芯片，其特征在于：所述非掺杂层包括非掺杂氮化镓层，所述缓冲层包括AlN缓冲层及氮化镓缓冲层中的至少一种。
8.根据权利要求1所述的LED芯片，其特征在于：所述LED芯片还包括电子阻挡层，所述电子阻挡层位于所述发光层与所述P型半导体层之间。
9.根据权利要求1所述的LED芯片，其特征在于：所述LED芯片还包括透明导电层，所述透明导电层位于所述P型半导体层与所述第一外层电极之间。
10.根据权利要求9所述的LED芯片，其特征在于：所述LED芯片还包括第一底电极层及第二底电极层，所述第一底电极层位于所述透明导电层与所述第一外层电极之间，所述第二底电极层位于所述N型半导体层与所述第二外层电极之间。
11.根据权利要求10所述的LED芯片，其特征在于：所述第一底电极层与所述第二底电极层的顶面齐平。
12.根据权利要求10所述的LED芯片，其特征在于：所述LED芯片还包括外围台阶、布拉格反射层及位于所述N型半导体层下方的衬底，所述外围台阶呈环状且贯穿所述P型半导体层、所述发光层及所述N型半导体层，并暴露出所述衬底的部分表面，所述布拉格反射层覆盖所述透明导电层及所述P型半导体层未被所述透明导电层遮盖的表面，并填充进所述台阶及所述外围台阶，所述布拉格反射层中设有第一通孔与第二通孔，所述第一通孔的底部暴露出所述第一底电极层的部分表面，所述第二通孔的底部暴露出所述第二底电极层的部分表面，所述第一外层电极还包括位于所述第一通孔中的第一过渡部，所述第一Sn/In/Au叠层结构位于所述布拉格反射层上方，并与所述第一过渡部连接，所述第二外层电极还包括位于所述第二通孔中的第二过渡部，所述第二Sn/In/Au叠层结构位于所述布拉格反射层上方，并与所述第二过渡部连接。
13.根据权利要求12所述的LED芯片，其特征在于：所述第一Sn/In/Au叠层结构至少有一部分位于所述第一通孔中，所述第二Sn/In/Au叠层结构至少有一部分位于所述第二通孔中。
14.一种LED芯片的制作方法，用于制作如权利要求1～13任意一项所述的LED芯片，其特征在于，包括以下步骤：
自下而上依次形成所述N型半导体层、所述发光层及所述P型半导体层；
形成贯穿所述P型半导体层及所述发光层的所述台阶以暴露出所述N型半导体层的部分表面；
形成所述第一外层电极于所述P型半导体层上方，形成所述第二外层电极于所述N型半导体层上方。
15.根据权利要求14所述的LED芯片的制作方法，其特征在于：采用热蒸镀法形成所述第一Sn/In/Au叠层结构及所述第二Sn/In/Au叠层结构中的Sn层与In层，采用电子束蒸镀法形成所述第一Sn/In/Au叠层结构及所述第二Sn/In/Au叠层结构中的Au层。
16.一种显示屏模组，其特征在于，包括：
基板，所述基板表面设有多个正极与多个负极；
多个如权利要求1～13任意一项所述的LED芯片，位于所述基板上，所述LED芯片的所述第一外层电极与所述正极连接，所述第二外层电极与所述负极连接。
17.根据权利要求16所述的显示屏模组，其特征在于：相邻所述LED芯片之间的间距小于0.7mm。
18.根据权利要求16所述的显示屏模组，其特征在于：所述正极包括Ti/Al/Ni/Au叠层结构、Cu/Sn/Au叠层结构、Cu/Au叠层结构、Cu层及Cu/Sn叠层结构中的任意一种，所述负极包括Ti/Al/Ni/Au叠层结构、Cu/Sn/Au叠层结构、Cu/Au叠层结构、Cu层及Cu/Sn叠层结构中的任意一种。
19.一种显示屏模组的制作方法，用于制作如权利要求16～18任意一项所述的显示屏模组，其特征在于，包括以下步骤：
提供中转基板，将多个所述LED芯片置于所述中转基板上，芯片电极背离所述中转基板；
提供所述基板，将所述中转基板倒扣在所述基板上，使所述中转基板上的所述LED芯片的所述第一外层电极与所述基板的所述正极对准，所述LED芯片的所述第二外层电极与所述基板的所述负极对准；
采用激光透过所述中转基板照射所述LED芯片所在位置，使所述第一外层电极与所述第二外层电极吸收激光而分别固定连接于所述正极与所述负极上；
移除所述中转基板，完成固晶。
20.根据权利要求19所述的显示屏模组的制作方法，其特征在于：所述激光的照射方向偏离所述LED芯片的法向不超过10°。
21.根据权利要求19所述的显示屏模组的制作方法，其特征在于：激光以扫描方式照射所述基板上的多个所述LED芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911012654.5A CN110739376B (zh) | 2019-10-23 | 2019-10-23 | 一种led芯片、显示屏模组及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911012654.5A CN110739376B (zh) | 2019-10-23 | 2019-10-23 | 一种led芯片、显示屏模组及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110739376A CN110739376A (zh) | 2020-01-31 |
| CN110739376B true CN110739376B (zh) | 2021-06-18 |
Family
ID=69271003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911012654.5A Active CN110739376B (zh) | 2019-10-23 | 2019-10-23 | 一种led芯片、显示屏模组及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110739376B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113497174B (zh) * | 2020-03-20 | 2023-05-23 | 东莞市中麒光电技术有限公司 | 小间距led显示屏模组及其制作方法 |
| CN111430522A (zh) * | 2020-05-09 | 2020-07-17 | 东莞市中晶半导体科技有限公司 | Led芯片、led显示屏模组及制作方法 |
| CN111906440A (zh) * | 2020-07-28 | 2020-11-10 | 东莞市中麒光电技术有限公司 | 显示屏模块的制备方法 |
| CN112968102A (zh) * | 2020-12-11 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 发光器件及具有其的显示面板 |
| CN112951967B (zh) * | 2021-02-01 | 2022-10-11 | 厦门三安光电有限公司 | Led芯片及其制作方法以及半导体发光器件及其制作方法 |
| CN113257959B (zh) * | 2021-04-09 | 2022-12-13 | 深圳市思坦科技有限公司 | 微型发光二极管芯片的制备方法、微型发光二极管芯片以及显示模组 |
| CN116705639B (zh) * | 2023-06-27 | 2024-08-16 | 惠科股份有限公司 | 微发光二极管组件的检测方法及微显示基板 |
| CN116631889A (zh) * | 2023-07-24 | 2023-08-22 | 江西兆驰半导体有限公司 | 一种Micro-LED芯片的坏点检测方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4617902B2 (ja) * | 2005-01-31 | 2011-01-26 | 信越半導体株式会社 | 発光素子及び発光素子の製造方法 |
| JP6287317B2 (ja) * | 2013-02-28 | 2018-03-07 | 日亜化学工業株式会社 | 半導体発光素子 |
| TWI746596B (zh) * | 2016-08-25 | 2021-11-21 | 晶元光電股份有限公司 | 發光元件 |
| TWI720053B (zh) * | 2016-11-09 | 2021-03-01 | 晶元光電股份有限公司 | 發光元件及其製造方法 |
-
2019
- 2019-10-23 CN CN201911012654.5A patent/CN110739376B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110739376A (zh) | 2020-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110739376B (zh) | 一种led芯片、显示屏模组及其制作方法 | |
| US10998479B2 (en) | Light emitting diode | |
| TWI664753B (zh) | 小型發光二極體晶片 | |
| CN112164742B (zh) | 一种发光二极管 | |
| CN111430522A (zh) | Led芯片、led显示屏模组及制作方法 | |
| US8791548B2 (en) | Optoelectronic semiconductor chip, optoelectronic component and a method for producing an optoelectronic component | |
| CN101855733B (zh) | 发光器件及其制造方法 | |
| US10847691B2 (en) | LED flip chip structures with extended contact pads formed by sintering silver | |
| CN104022216A (zh) | 发光装置 | |
| KR20080065210A (ko) | 플렉서블 소자의 제조 방법 및 플렉서블 표시 장치의 제조방법 | |
| CN110993756B (zh) | Led芯片及其制作方法 | |
| CN110299376B (zh) | 显示设备 | |
| US10492300B2 (en) | Light-emitting module | |
| KR102608888B1 (ko) | 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법 | |
| CN102956770B (zh) | 氮化物半导体发光元件和装置及其制造方法 | |
| US10937929B2 (en) | Semiconductor unit, semiconductor device, light-emitting apparatus, display apparatus, and method of manufacturing semiconductor device | |
| CN112768484A (zh) | 发光二极管及其制作方法 | |
| CN113540311B (zh) | 一种倒装发光二极管和发光装置 | |
| KR20190012029A (ko) | 반도체 발광소자를 이용한 디스플레이 장치 | |
| US8232119B2 (en) | Method for manufacturing heat dissipation bulk of semiconductor device | |
| US11300724B2 (en) | Light emitting diode and backlight module using same | |
| CN110581207A (zh) | 发光组件及其制造方法 | |
| TWI836732B (zh) | 光電半導體元件 | |
| US20240162402A1 (en) | Display device | |
| TWI849421B (zh) | 發光元件、具有其之發光裝置、及發光元件的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |