CN116631889A - 一种Micro-LED芯片的坏点检测方法 - Google Patents
一种Micro-LED芯片的坏点检测方法 Download PDFInfo
- Publication number
- CN116631889A CN116631889A CN202310906431.3A CN202310906431A CN116631889A CN 116631889 A CN116631889 A CN 116631889A CN 202310906431 A CN202310906431 A CN 202310906431A CN 116631889 A CN116631889 A CN 116631889A
- Authority
- CN
- China
- Prior art keywords
- type
- electrode
- chip
- layer
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002950 deficient Effects 0.000 title claims description 8
- 238000001514 detection method Methods 0.000 title abstract description 11
- 238000012360 testing method Methods 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000002159 abnormal effect Effects 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 195
- 238000002161 passivation Methods 0.000 claims description 51
- 239000000463 material Substances 0.000 claims description 46
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000002791 soaking Methods 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 238000007654 immersion Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002310 reflectometry Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种Micro‑LED芯片的坏点检测方法，该方法包括：将目标晶圆划分成若干个测试单元，使每个测试单元内均包括若干个Micro‑LED芯片，在每个芯片上制作连接至N型半导体层的N型第一电极与N型第二电极，制作连接至P型半导体层的P型第一电极与P型第二电极，制作连接至每个芯片P型第二电极的P型桥接电极，在对测试单元内的任意芯片进行电流测试时，点测机的正负极与N型第二电极与P型第二电极接触，输出低于芯片开启电压的测试电流，判断芯片有无发光，若发光，说明该芯片存在漏电等异常情况，从而快速检测巨量Micro‑LED芯片的坏点情况，检测效率高，省时省力，能够有效避免异常芯片进入下一制程。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种Micro-LED芯片的坏点检测方法。
背景技术
Micro-LED微显示技术，具有自发光特性，每一点像素都能单独驱动发光，优点包括高亮度、低功耗、体积小、超高分辨率与色彩饱和度等。相较于同为自发光显示的OLED技术，Micro-LED不仅效率较高、寿命较长，材料不易受到环境影响而相对稳定，也能避免产生残影现象。
目前在Micro-LED芯片技术中，由于芯片太小，一张晶圆芯片数量太多，无法进行电性测量来判断芯片是否漏电异常，在巨量转移过程中，异常芯片也会被转移过去，给后期的修复增加了修复成本。
发明内容
针对现有技术的不足，本发明的目的在于提供一种Micro-LED芯片的坏点检测方法，旨在解决现有技术中无法通过电性测量实现对巨量Micro LED芯片坏点快速检测的技术问题。
为了实现上述目的，本发明采用如下技术方案来实现：
一种Micro-LED芯片的坏点检测方法，所述方法包括：
提供目标晶圆，将所述目标晶圆划分成若干个测试单元，使每个所述测试单元内均包括若干个Micro-LED芯片；
在每个芯片上制作出与N型半导体层连接的N型第一电极，以及与P型半导体层连接的P型第一电极；
在所述目标晶圆上形成反射层，对每个芯片中N型第一电极与P型第一电极之上的反射层进行开孔以分别露出电极，并去除任意相邻两个芯片之间过道上的反射层材料；
在所述目标晶圆上形成钝化层，对每个芯片中N型第一电极与P型第一电极之上的钝化层进行开孔以分别露出电极；
在所述测试单元内的每个芯片中，在所述钝化层之上制作连接至N型第一电极的N型第二电极，以及连接至P型第一电极的P型第二电极；
在所述测试单元内，制作P型电极桥接层以将所述测试单元内所有芯片的P型第二电极并联连接；
将点测机的正负极与任意芯片的P型第二电极、N型第二电极连接，输入低于芯片开启电流的测试电流；
判断被测芯片、以及所述测试单元内所有与被测芯片并联的并联芯片是否发出亮光；
若是，判定发出亮光的芯片为异常芯片。
根据上述技术方案的一方面，每个芯片内，所述N型第一电极贯穿所述芯片的外延层中P型半导体层与量子阱层以与N型半导体层连接，所述P型半导体层之上叠设有透明导电层，所述P型第一电极叠设于所述P型半导体层之上以与所述P型半导体层连接。
根据上述技术方案的一方面，所述反射层为膜质反射层，由具有第一折射率的第一材料和具有第二折射率的第二材料交替形成；
其中，所述第一折射率与所述第二折射率之间大于一预设的折射率差值。
根据上述技术方案的一方面，所述第一材料为SiO2，所述第二材料为TiO2。
根据上述技术方案的一方面，在所述目标晶圆上形成钝化层的钝化参数包括：
沉积温度为180℃-220℃，用于形成所述钝化层的材料为Al2O3，所述钝化层的厚度为650Å-750Å。
根据上述技术方案的一方面，所述N型第二电极与所述P型第二电极由惰性金属材料制成，并且耐ITO溶液腐蚀；
所述N型第二电极与所述P型第二电极均为Ti、Pt、Au材料制成的单层结构或任意多种制成的叠层结构。
根据上述技术方案的一方面，用于制作所述P型电极桥接层的材料为氧化铟锡，所述P型电极桥接层的厚度为1100Å-5000Å。
根据上述技术方案的一方面，将点测机的正负极与任意芯片的P型第二电极、N型第二电极连接，输入低于芯片开启电流的测试电流的步骤中：
所述点测机采用恒流源输出，通入电流为I，测试单元内Micro-LED芯片为n个，分流至单个芯片的电流为a，单位为μA。
根据上述技术方案的一方面，在判定发出亮光的芯片为异常芯片的步骤之后，所述方法还包括：
生成所述异常芯片的坐标数据，并将所述目标晶圆浸泡于ITO蚀刻液中，溶解所述P型电极桥接层；
在所述目标晶圆的正面键合一临时基板，并去除所述目标晶圆的衬底；
将带有所述临时基板的目标晶圆浸泡于高温磷酸溶液中，对N型半导体层进行腐蚀，直至相邻芯片之间的N型半导体层发生断裂，得到若干独立的Micro-LED芯片。
根据上述技术方案的一方面，将带有所述临时基板的目标晶圆浸泡于高温磷酸溶液中，对N型半导体层进行腐蚀的步骤中，所述高温磷酸溶液的温度为210℃-250℃，浸泡时间为17min-23min。
与现有技术相比，采用本发明所示的Micro-LED芯片的坏点检测方法，有益效果在于：
通过将目标晶圆上的所有芯片划分成若干个测试单元，在测试单元内的芯片制作连接至N型半导体层的N型第一电极与连接至P型半导体层的P型第一电极，并在目标晶圆上依次制作反射层与钝化层，并对反射层与钝化层进行开孔，以暴露出N型第一电极与P型第一电极，在钝化层的表面制作连接至N型第一电极的N型第二电极以及连接至P型第一电极的P型第二电极，实现N型第二电极与N型半导体层的导通，以及P型第二电极与P型半导体层的导通，并形成将所有芯片P型第二电极并联的P型桥接电极层，实现测试单元内所有芯片的电性连接，从而在使用点测机的正负极与N型第二电极、P型第二电极连接时，测试电流将分配至测试单元内的每个芯片，且该产生该测试电流的电压低于芯片的开启电压，在这种情况下若芯片发光说明芯片存在漏电，将其标记为异常芯片即可，采用本发明当中所示的方法对目标晶圆上的芯片进行测试，可以快速检出漏电的异常芯片，省时省力，能够有效避免异常芯片进入下一制程。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解，其中：
图1为本发明一实施例当中所示Micro-LED芯片的坏点检测方法的流程示意图；
图2为本发明一实施例当中所示目标晶圆中Micro-LED芯片在第一状态的结构示意图；
图3为本发明一实施例当中所示目标晶圆中Micro-LED芯片在第二状态的结构示意图；
图4为本发明一实施例当中所示目标晶圆中Micro-LED芯片在第三状态的结构示意图；
图5为本发明一实施例当中所示目标晶圆中Micro-LED芯片在第四状态的结构示意图；
附图符号说明：
衬底10、N型半导体层20、N型第一电极21、N型第二电极22、量子阱层30、P型半导体层40、透明导电层41、P型第一电极42、P型第二电极43、反射层50、钝化层60、P型电极桥接层70。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1-图5，本发明的目的在于提供一种Micro-LED芯片的坏点检测方法，所述方法包括步骤S10-S90：
步骤S10，提供目标晶圆，将所述目标晶圆划分成若干个测试单元，使每个所述测试单元内均包括若干个Micro-LED芯片；
步骤S20，在每个芯片上制作出与N型半导体层连接的N型第一电极，以及与P型半导体层连接的P型第一电极；
步骤S30，在所述目标晶圆上形成反射层，对每个芯片中N型第一电极与P型第一电极之上的反射层进行开孔以分别露出电极，并去除任意相邻两个芯片之间过道上的反射层材料；
步骤S40，在所述目标晶圆上形成钝化层，对每个芯片中N型第一电极与P型第一电极之上的钝化层进行开孔以分别露出电极；
步骤S50，在所述测试单元内的每个芯片中，在所述钝化层之上制作连接至N型第一电极的N型第二电极，以及连接至P型第一电极的P型第二电极；
步骤S60，在所述测试单元内，制作P型电极桥接层以将所述测试单元内所有芯片的P型第二电极并联连接；
步骤S70，将点测机的正负极与任意芯片的P型第二电极、N型第二电极连接，输入低于芯片开启电流的测试电流；
步骤S80，判断被测芯片、以及所述测试单元内所有与被测芯片并联的并联芯片是否发出亮光；
若是，本发明所示方法的步骤进入步骤S90；
步骤S90，判定发出亮光的芯片为异常芯片。
进一步的，每个芯片内，所述N型第一电极21贯穿所述芯片的外延层中P型半导体层40与量子阱层30以与N型半导体层20连接，所述P型半导体层40之上叠设有透明导电层41，所述P型第一电极42叠设于所述P型半导体层40之上以与所述P型半导体层40连接。
进一步的，所述反射层50为膜质反射层，由具有第一折射率的第一材料和具有第二折射率的第二材料交替形成；
其中，所述第一折射率与所述第二折射率之间大于一预设的折射率差值。
进一步的，所述第一材料为SiO2，所述第二材料为TiO2。
进一步的，在所述目标晶圆上形成钝化层60的钝化参数包括：
沉积温度为180℃-220℃，用于形成所述钝化层60的材料为Al2O3，所述钝化层60的厚度为650Å-750Å。
进一步的，所述N型第二电极22与所述P型第二电极43由惰性金属材料制成，并且耐ITO溶液腐蚀；
所述N型第二电极22与所述P型第二电极43均为Ti、Pt、Au材料制成的单层结构或任意多种制成的叠层结构。
进一步的，用于制作所述P型电极桥接层70的材料为氧化铟锡，所述P型电极桥接层70的厚度为1100Å-5000Å。
进一步的，将点测机的正负极与任意芯片的P型第二电极43、N型第二电极22连接，输入低于芯片开启电流的测试电流的步骤中：
所述点测机采用恒流源输出，通入电流为I，测试单元内Micro-LED芯片为n个，分流至单个芯片的电流为a，单位为μA。
进一步的，在判定发出亮光的芯片为异常芯片的步骤之后，所述方法还包括：
生成所述异常芯片的坐标数据，并将所述目标晶圆浸泡于ITO蚀刻液中，溶解所述P型电极桥接层70；
在所述目标晶圆的正面键合一临时基板，并去除所述目标晶圆的衬底10；
将带有所述临时基板的目标晶圆浸泡于高温磷酸溶液中，对N型半导体层20进行腐蚀，直至相邻芯片之间的N型半导体层20发生断裂，得到若干独立的Micro-LED芯片。
进一步的，将带有所述临时基板的目标晶圆浸泡于高温磷酸溶液中，对N型半导体层20进行腐蚀的步骤中，所述高温磷酸溶液的温度为210℃-250℃，浸泡时间为17min-23min。
与现有技术相比，采用本发明所示的Micro-LED芯片的坏点检测方法，有益效果在于：
通过将目标晶圆上的所有芯片划分成若干个测试单元，在测试单元内的芯片制作连接至N型半导体层20的N型第一电极21与连接至P型半导体层40的P型第一电极42，并在目标晶圆上依次制作反射层50与钝化层60，并对反射层50与钝化层60进行开孔，以暴露出N型第一电极21与P型第一电极42，在钝化层60的表面制作连接至N型第一电极21的N型第二电极22以及连接至P型第一电极42的P型第二电极43，实现N型第二电极22与N型半导体层20的导通，以及P型第二电极43与P型半导体层40的导通，并形成将所有芯片P型第二电极43并联的P型桥接电极层，实现测试单元内所有芯片的电性连接，从而在使用点测机的正负极与N型第二电极22、P型第二电极43连接时，测试电流将分配至测试单元内的每个芯片，且该产生该测试电流的电压低于芯片的开启电压，在这种情况下若芯片发光说明芯片存在漏电，将其标记为异常芯片即可，因此采用本实施例当中所示的方法对目标晶圆上的芯片进行测试，可以快速检出漏电的异常芯片，省时省力，能够有效避免异常芯片进入下一制程。
实施例一
请再次参阅图1-5，本发明的第一实施例提供了一种Micro-LED芯片的坏点检测方法，本实施例当中所示的坏点检测方法，包括步骤S10-S90：
步骤S10，提供目标晶圆，将所述目标晶圆划分成若干个测试单元，使每个所述测试单元内均包括若干个Micro-LED芯片。
其中，目标晶圆呈圆形，按照矩形区域划分，将目标晶圆划分成若干个测试单元，划分后目标晶圆中心的测试单元呈矩形设置。
具体而言，每个测试单元内包括有若干个Micro-LED芯片。
在本实施例当中，将目标晶圆划分成若干个测试单元便于后期对单个测试单元进行电流测试，从而快速确定测试单元内的芯片有无异常。
步骤S20，在每个芯片上制作出与N型半导体层连接的N型第一电极，以及与P型半导体层连接的P型第一电极。
其中，目标晶圆上的每个芯片均包括衬底10、N型半导体层20、量子阱层30与P型半导体层40。
在本实施例当中，在芯片上制作出与N型半导体层20连接的N型第一电极21以及与P型半导体层40连接的P型第一电极42。
具体而言，N型第一电极21贯穿该芯片外延层中的P型半导体层40与量子阱层30，N型第一电极21与N型半导体层20连接，即需要对P型半导体层40与量子阱层30进行刻蚀，去除部分P型半导体层40材料与量子阱层30材料，在该通孔内制作N型第一电极21；而P型半导体层40之上叠设有透明导电层41，P型第一电极42叠设于P型半导体层40之上，P型第一电极42与P型半导体层40连接。
也就是说，在制作P型第一电极42之前，还需要在P型半导体层40之上制作透明导电层41，该透明导电层41由ITO材料，即由氧化铟锡材料沉积制成，具有较高的透明度且能够导电，既能导电又能用于光线射出。
步骤S30，在所述目标晶圆上形成反射层，对每个芯片中N型第一电极与P型第一电极之上的反射层进行开孔以分别露出电极，并去除任意相邻两个芯片之间过道上的反射层材料。
其中，在制作N型第一电极21与P型第一电极42之后，需要再目标晶圆上制作反射层50，具体是在预设条件参数下沉积反射层50材料，形成反射层50，该反射层50将目标晶圆上每一芯片覆盖。
在本实施例当中，在形成反射层50之后，需要对每个芯片中N型第一电极21与P型第一电极42之上的反射层50进行开孔，以分别暴露出N型第一电极21与P型第一电极42，从而便于N型第一电极21与P型第一电极42在后续过程中与其他电极接触以实现电性连接，并最终通过其他电极进行电流测试以实现测试单元内芯片坏点的检测。
更为具体的，在本实施例当中，反射层50为膜质反射层，其由第一材料与第二材料交替层叠形成，且第一材料具有第一反射率，第二材料具有第二反射率，第一材料与第二材料具有较为明显的反射率差异。在本实施例当中，第一材料为SiO2，第二材料为TiO2，两者存在较为明显的反射率差异，从而通过SiO2与TiO2的交替层叠形成DBR结构反射层50。
步骤S40，在所述目标晶圆上形成钝化层，对每个芯片中N型第一电极与P型第一电极之上的钝化层进行开孔以分别露出电极。
其中，在目标晶圆上形成反射层50之后，还需要在目标晶圆上形成钝化层60，钝化层60覆盖于目标晶圆的每个芯片之上。
具体而言，在目标晶圆上沉积钝化层材料形成钝化层60时，沉积温度为200℃，钝化层材料为Al2O3，且形成后的钝化层60厚度为700Å。
在本实施例当中，在目标晶圆的表面形成钝化层60之后，钝化层60覆盖于每一个芯片，同时也将前期制作的N型第一电极21与P型第一电极42覆盖，由于还需要通过其他电极实现与N型第一电极21与P型第一电极42的电性连接，故需要对钝化层60进行开孔，去除N型第一电极21与P型第一电极42之上的钝化层材料，即去除部分的Al2O3，暴露出N型第一电极21与P型第一电极42，以便于其它电极与N型第一电极21与P型第一电极42实现电性连接。
步骤S50，在所述测试单元内的每个芯片中，在所述钝化层之上制作连接至N型第一电极的N型第二电极，以及连接至P型第一电极的P型第二电极；
其中，本实施例当中对测试单元内的芯片进行电流测试，是通过使点测机的正负极与芯片的N型半导体层20与P型半导体层40电性导通，从而输出电流实现对芯片的测试。
由于N型第一电极21深埋于P型半导体层40与量子阱层30内与N型半导体层20接触，被反射层50与钝化层60覆盖，暴露出了N型第一电极21的电极表面，若要将点测机的正极与N型半导体层20导通，必然需要再从N型第一电极21上引出一新的电极，即N型第二电极22，N型第二电极22覆盖于钝化层60的表面且通过钝化层60与反射层50上开设的通孔与N型第一电极21连接。同样的，由于P型第一电极42与透明导电层41接触以与P型半导体层40连接，P型第一电极42被反射层50与钝化层60覆盖，通过钝化层60与反射层50上开设的通孔暴露出了P型第一电极42的电极表面，若要将点测机的负极与P型半导体层40导通，必然需要再从P型第一电极42上引出一新的电极，即P型第二电极43，P型第二电极43覆盖于钝化层60的表面且通过钝化层60与反射层50上开设的通孔与P型第一电极42连接。
基于以上制作，芯片的外延片与电极便完成了连接。本实施例的目的在于通过对测试单元内任一个芯片进行测试来判断该测试单元内所有的芯片是否存在异常，芯片异常包括芯片漏电。
若要通过测试单个芯片来判断所有芯片是否存在异常，便需要将测试单元内所有的芯片连接在一起，通过对其中任一个芯片进行通电测试实现全部芯片的通电，从而判断测试单元内所有芯片是否存在芯片异常，则本实施例所示方法进入步骤S6。
步骤S60，在所述测试单元内，制作P型电极桥接层以将所述测试单元内所有芯片的P型第二电极并联连接。
具体而言，本实施例当中通过制作P型电极桥接层70，实现测试单元内所有芯片的电性连接，具体是通过P性电极桥接层将测试单元内所有芯片的P型第二电极43并联连接，实现测试单元内所有芯片P型半导体层40的电性连接。
步骤S70，将点测机的正负极与任意芯片的P型第二电极、N型第二电极连接，输入低于芯片开启电流的测试电流。
在实际测试过程中，将点测机的正极探针与负极探针插入测试单元内任意芯片的P型第二电极43、N型第二电极22，输出一低于芯片开启电压对应的测试电流I，由于测试单元内具有n个，则分单个芯片的电流为a，单位为μA，公式I=n*a，且满足以下条件：
当测试单元内单个芯片通入电流a时，产生的压降，也就是电压必须小于芯片的开启电压。
具体而言，在RGB三原色芯片中，通入的电流为3μA时，蓝光芯片产生的压降不超过2.0V，绿光芯片产生的压降不超过1.8V，而红光芯片产生的压降不超过1.5V。
步骤S80，判断被测芯片、以及所述测试单元内所有与被测芯片并联的并联芯片是否发出亮光。
具体而言，由于向每个芯片通入了电流a，当芯片产生的压降即电压低于芯片的开启电压时，该芯片便不会发光，说明芯片不存在漏电，证明该芯片正常；反之，当向每个芯片通入了电流a，当芯片产生的压降即电压高压芯片的开启电压时，该芯片将发出亮光，说明芯片存在漏电，证明该芯片存在异常，将该芯片标记，则本实施例所示的方法进入步骤S90。
并且，采用该方法对目标晶圆内划分的所有测试单元进行测试，即可快速测试目标晶圆内的所有芯片是否存在异常。
步骤S9，判定发出亮光的芯片为异常芯片。
具体而言，判定发光亮光的芯片为异常芯片后，可以获取该异常芯片在测试单元内的坐标点，便于追踪定位该异常芯片，从而可以针对性的对该异常芯片进行修补，或放弃使用该异常芯片。
综上，与现有技术相比，采用本实施例当中所示的Micro-LED芯片的坏点检测方法，有益效果在于：
通过将目标晶圆上的所有芯片划分成若干个测试单元，在测试单元内的芯片制作连接至N型半导体层的N型第一电极与连接至P型半导体层的P型第一电极，并在目标晶圆上依次制作反射层与钝化层，并对反射层与钝化层进行开孔，以暴露出N型第一电极与P型第一电极，在钝化层的表面制作连接至N型第一电极的N型第二电极以及连接至P型第一电极的P型第二电极，实现N型第二电极与N型半导体层的导通，以及P型第二电极与P型半导体层的导通，并形成将所有芯片P型第二电极并联的P型桥接电极层，实现测试单元内所有芯片的电性连接，从而在使用点测机的正负极与N型第二电极、P型第二电极连接时，测试电流将分配至测试单元内的每个芯片，且该产生该测试电流的电压低于芯片的开启电压，在这种情况下若芯片发光说明芯片存在漏电，将其标记为异常芯片即可，因此采用本实施例当中所示的方法对目标晶圆上的芯片进行测试，可以快速检出漏电的异常芯片，省时省力，能够有效避免异常芯片进入下一制程。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体与详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形与改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种Micro-LED芯片的坏点检测方法，其特征在于，所述方法包括：
提供目标晶圆，将所述目标晶圆划分成若干个测试单元，使每个所述测试单元内均包括若干个Micro-LED芯片；
在每个芯片上制作出与N型半导体层连接的N型第一电极，以及与P型半导体层连接的P型第一电极；
在所述目标晶圆上形成反射层，对每个芯片中N型第一电极与P型第一电极之上的反射层进行开孔以分别露出电极，并去除任意相邻两个芯片之间过道上的反射层材料；
在所述目标晶圆上形成钝化层，对每个芯片中N型第一电极与P型第一电极之上的钝化层进行开孔以分别露出电极；
在所述测试单元内的每个芯片中，在所述钝化层之上制作连接至N型第一电极的N型第二电极，以及连接至P型第一电极的P型第二电极；
在所述测试单元内，制作P型电极桥接层以将所述测试单元内所有芯片的P型第二电极并联连接；
将点测机的正负极与任意芯片的P型第二电极、N型第二电极连接，输入低于芯片开启电流的测试电流；
判断被测芯片、以及所述测试单元内所有与被测芯片并联的并联芯片是否发出亮光；
若是，判定发出亮光的芯片为异常芯片。
2.根据权利要求1所述的Micro-LED芯片的坏点检测方法，其特征在于，每个芯片内，所述N型第一电极贯穿所述芯片的外延层中P型半导体层与量子阱层以与N型半导体层连接，所述P型半导体层之上叠设有透明导电层，所述P型第一电极叠设于所述P型半导体层之上以与所述P型半导体层连接。
3.根据权利要求1所述的Micro-LED芯片的坏点检测方法，其特征在于，所述反射层为膜质反射层，由具有第一折射率的第一材料和具有第二折射率的第二材料交替形成；
其中，所述第一折射率与所述第二折射率之间大于一预设的折射率差值。
4.根据权利要求3所述的Micro-LED芯片的坏点检测方法，其特征在于，所述第一材料为SiO2，所述第二材料为TiO2。
5.根据权利要求1所述的Micro-LED芯片的坏点检测方法，其特征在于，在所述目标晶圆上形成钝化层的钝化参数包括：
沉积温度为180℃-220℃，用于形成所述钝化层的材料为Al2O3，所述钝化层的厚度为650Å-750Å。
6.根据权利要求1所述的Micro-LED芯片的坏点检测方法，其特征在于，所述N型第二电极与所述P型第二电极由惰性金属材料制成，并且耐ITO溶液腐蚀；
所述N型第二电极与所述P型第二电极均为Ti、Pt、Au材料制成的单层结构或任意多种制成的叠层结构。
7.根据权利要求1所述的Micro-LED芯片的坏点检测方法，其特征在于，用于制作所述P型电极桥接层的材料为氧化铟锡，所述P型电极桥接层的厚度为1100Å-5000Å。
8.根据权利要求1所述的Micro-LED芯片的坏点检测方法，其特征在于，将点测机的正负极与任意芯片的P型第二电极、N型第二电极连接，输入低于芯片开启电流的测试电流的步骤中：
所述点测机采用恒流源输出，通入电流为I，测试单元内Micro-LED芯片为n个，分流至单个芯片的电流为a，单位为μA。
9.根据权利要求1-8任一项所述的Micro-LED芯片的坏点检测方法，其特征在于，在判定发出亮光的芯片为异常芯片的步骤之后，所述方法还包括：
生成所述异常芯片的坐标数据，并将所述目标晶圆浸泡于ITO蚀刻液中，溶解所述P型电极桥接层；
在所述目标晶圆的正面键合一临时基板，并去除所述目标晶圆的衬底；
将带有所述临时基板的目标晶圆浸泡于高温磷酸溶液中，对N型半导体层进行腐蚀，直至相邻芯片之间的N型半导体层发生断裂，得到若干独立的Micro-LED芯片。
10.根据权利要求9所述的Micro-LED芯片的坏点检测方法，其特征在于，将带有所述临时基板的目标晶圆浸泡于高温磷酸溶液中，对N型半导体层进行腐蚀的步骤中，所述高温磷酸溶液的温度为210℃-250℃，浸泡时间为17min-23min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310906431.3A CN116631889A (zh) | 2023-07-24 | 2023-07-24 | 一种Micro-LED芯片的坏点检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310906431.3A CN116631889A (zh) | 2023-07-24 | 2023-07-24 | 一种Micro-LED芯片的坏点检测方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116631889A true CN116631889A (zh) | 2023-08-22 |
Family
ID=87610241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310906431.3A Pending CN116631889A (zh) | 2023-07-24 | 2023-07-24 | 一种Micro-LED芯片的坏点检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116631889A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102447016A (zh) * | 2010-10-09 | 2012-05-09 | 佛山市奇明光电有限公司 | 发光二极管结构及其制作方法 |
| CN106159057A (zh) * | 2015-04-01 | 2016-11-23 | 映瑞光电科技(上海)有限公司 | Led芯片及其制作方法 |
| CN109686828A (zh) * | 2019-01-08 | 2019-04-26 | 京东方科技集团股份有限公司 | 一种Micro LED及其阵列基板、检测设备和检测方法 |
| CN110739376A (zh) * | 2019-10-23 | 2020-01-31 | 东莞市中晶半导体科技有限公司 | 一种led芯片、显示屏模组及其制作方法 |
| CN111430522A (zh) * | 2020-05-09 | 2020-07-17 | 东莞市中晶半导体科技有限公司 | Led芯片、led显示屏模组及制作方法 |
| CN114447174A (zh) * | 2022-01-30 | 2022-05-06 | 京东方晶芯科技有限公司 | 一种发光芯片外延片、检测系统及检测方法 |
| WO2023077502A1 (zh) * | 2021-11-08 | 2023-05-11 | 重庆康佳光电技术研究院有限公司 | 发光二极管芯片及其制备方法、显示装置 |
-
2023
- 2023-07-24 CN CN202310906431.3A patent/CN116631889A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102447016A (zh) * | 2010-10-09 | 2012-05-09 | 佛山市奇明光电有限公司 | 发光二极管结构及其制作方法 |
| CN106159057A (zh) * | 2015-04-01 | 2016-11-23 | 映瑞光电科技(上海)有限公司 | Led芯片及其制作方法 |
| CN109686828A (zh) * | 2019-01-08 | 2019-04-26 | 京东方科技集团股份有限公司 | 一种Micro LED及其阵列基板、检测设备和检测方法 |
| CN110739376A (zh) * | 2019-10-23 | 2020-01-31 | 东莞市中晶半导体科技有限公司 | 一种led芯片、显示屏模组及其制作方法 |
| CN111430522A (zh) * | 2020-05-09 | 2020-07-17 | 东莞市中晶半导体科技有限公司 | Led芯片、led显示屏模组及制作方法 |
| WO2023077502A1 (zh) * | 2021-11-08 | 2023-05-11 | 重庆康佳光电技术研究院有限公司 | 发光二极管芯片及其制备方法、显示装置 |
| CN114447174A (zh) * | 2022-01-30 | 2022-05-06 | 京东方晶芯科技有限公司 | 一种发光芯片外延片、检测系统及检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109166877B (zh) | 显示面板及发光组件基板的检测方法 | |
| CN109801936B (zh) | 显示面板及其修复方法 | |
| US10373537B2 (en) | Method for detecting array substrate of display panel | |
| CN110676368B (zh) | 检测装置的制造方法与检测方法 | |
| CN110095704A (zh) | 检测阵列基板中电路缺陷的装置及方法 | |
| CN110660346A (zh) | 一种Micro Led显示面板及其检测方法 | |
| JP2007207703A (ja) | 有機エレクトロルミネッセンス装置の修復方法 | |
| CN113451163B (zh) | 一种检测结构及检测方法 | |
| CN116631889A (zh) | 一种Micro-LED芯片的坏点检测方法 | |
| WO2010137452A1 (ja) | 有機ｅｌパネル検査方法、有機ｅｌパネル検査装置及び有機ｅｌパネル | |
| KR100870615B1 (ko) | 유기 el 패널 및 그의 결함 검사방법 | |
| US10845405B2 (en) | Integrated circuit intended for insulation defect detection and having a conductive armature | |
| CN112798923A (zh) | 发光二极管晶圆以及发光二极管晶圆检测装置与方法 | |
| CN112582383B (zh) | 芯片结构及芯片检测方法 | |
| CN213124380U (zh) | 显示基板、显示面板及显示装置 | |
| CN111477134B (zh) | 一种显示用基板的检测方法 | |
| CN110867151B (zh) | 显示母板、显示面板及电子泄漏的测试方法 | |
| JP4882091B2 (ja) | 有機ｅｌパネルの製造方法 | |
| CN112967945A (zh) | 微型发光二极管测试装置、制作方法、系统和测试方法 | |
| CN112331578A (zh) | 发光元件的检测方法、检测装置及基板 | |
| KR20030044657A (ko) | 유기 전기발광 패널 및 그의 결함 검사 방법 | |
| JP4733445B2 (ja) | 有機ｅｌ表示装置用基板 | |
| JP3804835B1 (ja) | 有機ｅｌパネルの製造方法 | |
| CN112018271B (zh) | 显示面板的制作方法及显示面板 | |
| CN211297015U (zh) | 发光基板及电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230822 |