TWI836732B

TWI836732B - 光電半導體元件

Info

Publication number: TWI836732B
Application number: TW111143967A
Authority: TW
Inventors: 黃靖恩; 林壯聲; 顧浩民; 陳世益
Original assignee: 晶成半導體股份有限公司
Filing date: 2022-11-17
Publication date: 2024-03-21

Abstract

本揭露提供一種光電半導體元件，包括：半導體疊層，包括第一部分及第二部分依序堆疊，第二部分包含活性層；以及第一金屬層，位於第一部分上，且與第一部分電性連接，其中第一部分之俯視輪廓呈第一圖形，第二部分之俯視輪廓呈第二圖形，第一金屬層之俯視輪廓呈第三圖形，且第三圖形與第一圖形的面積比值範圍介於0.5%~10%。

Description

光電半導體元件

本揭露是關於光電半導體元件，特別是關於包括金屬層的光電半導體元件。

半導體元件的用途十分廣泛，相關材料的開發研究也持續進行。舉例來說，包含三族及五族元素的III-V族半導體材料可應用於各種光電半導體元件如發光晶片（例如：發光二極體或雷射二極體）、吸光晶片（光電偵測器或太陽能電池）或不發光晶片（例如：開關或整流器的功率元件），能用於照明、醫療、顯示、通訊、感測、電源系統等領域。

隨著科技的進步，光電半導體元件的體積逐漸往小型化發展。近幾年來由於發光二極體（light-emitting diode，LED）製作尺寸上的突破，目前將發光二極體以陣列排列製作的微型發光二極體（micro-LED）顯示器在市場上逐漸受到重視。微型發光二極體顯示器相較於有機發光二極體（organic light-emitting diode，OLED）顯示器而言，更為省電、具有較佳的可靠性、更長的使用壽命以及較佳的對比度表現，而可在陽光下具有可視性。

雖然現有的微型發光二極體可大致滿足它們原先預定的用途，但其仍未在各個方面皆徹底地符合需求。為了使微型發光二極體具有更佳的元件特性、產品良率、以及元件應用端之巨量轉移的穩定性，微型發光二極體的改良仍為目前業界致力研究的課題。

一種光電半導體元件，包括：半導體疊層，包括第一部分及第二部分依序堆疊，第二部分包含活性層；以及第一金屬層，位於第一部分上，且與第一部分電性連接，其中第一部分之俯視輪廓呈第一圖形，第二部分之俯視輪廓呈第二圖形，第一金屬層之俯視輪廓呈第三圖形，且第三圖形與第一圖形的面積比值範圍介於0.5%~10%。

一種光電半導體元件，包括：半導體疊層，包括第一部分及第二部分，且第二部分包含活性層；第一金屬層，與第一部分電性連接；以及第二金屬層，與第二部分電性連接，半導體疊層位於第一金屬層與第二金屬層之間，其中第一部分之俯視輪廓呈第一圖形，第二部分之俯視輪廓呈第二圖形，第一金屬層之俯視輪廓呈第三圖形，第二金屬層之俯視輪廓呈第四圖形，且第四圖形與第一圖形的面積比值範圍介於0.5%~10%。

以下的揭示內容提供許多不同的實施例或範例，以展示本揭露實施例的不同部件。以下將揭示本說明書各部件及其排列方式之特定範例，用以簡化本揭露敘述。當然，這些特定範例並非用於限定本揭露。例如，若是本說明書以下的揭露內容敘述了將形成第一部件於第二部件之上或上方，即表示其包括了所形成之第一及第二部件是直接接觸的實施例，亦包括了尚可將附加的部件形成於上述第一及第二部件之間，則第一及第二部件為未直接接觸的實施例。此外，本揭露說明中的各式範例可能使用重複的參照符號及/或用字。這些重複符號或用字的目的在於簡化與清晰，並非用以限定各式實施例及/或所述配置之間的關係。

再者，為了方便描述圖式中一元件或部件與另一（些）元件或部件的關係，可使用空間相對用語，例如「在…之下」、「下方」、「下部」、「上方」、「上部」及諸如此類用語。除了圖式所繪示之方位外，空間相對用語亦涵蓋使用或操作中之裝置的不同方位。當裝置被轉向不同方位時（例如，旋轉90度或者其他方位），則其中所使用的空間相對形容詞亦將依轉向後的方位來解釋。

以下敘述一些本揭露實施例，在這些實施例中所述的多個階段之前、期間以及/或之後，可提供額外的步驟。一些所述階段在不同實施例中可被替換或刪去。半導體裝置結構可增加額外部件。一些所述部件在不同實施例中可被替換或刪去。儘管所討論的一些實施例以特定順序的步驟執行，這些步驟仍可以另一合乎邏輯的順序執行。

藉由根據本揭露的實施例設計光電半導體元件的結構外觀，可以改善元件的尺寸及外觀的精準度。舉例而言，能夠減少微型發光二極體晶片的外觀異常並提升產品良率，同時改善微型發光二極體晶片在巨量轉移時的良率及穩定性。

第1圖是根據本揭露的一些實施例，繪示出光電半導體元件10的俯視圖。光電半導體元件10可以包括半導體疊層100、第一金屬層130及一第二金屬層140。在本實施例中，光電半導體元件10的第一金屬層130及第二金屬層140為橫向配置（即第一金屬層130及第二金屬層140位於半導體疊層100的同一側）以形成水平式或覆晶式結構。在一些實施例中，半導體疊層100包括沿一堆疊方向依序堆疊的第一部分110及第二部分120。在一些實施例中，第一金屬層130位於第一部分110上，且與第一部分110電性連接。在一些實施例中，第二金屬層140位於第二部分120上，且與第二部分120電性連接。

在一些實施例中，如第1圖所示，第一部分110之俯視輪廓呈第一圖形110P，第二部分120的俯視輪廓呈第二圖形120P，第一金屬層130的俯視輪廓呈第三圖形130P，第四金屬層140的俯視輪廓呈第四圖形140P，且第三圖形130P與第一圖形110P的面積比值範圍介於0.5%~10%。在一些實施例中，第四圖形140P位於第二圖形120P之內，且第二圖形120P及第三圖形130P同時位於第一圖形110P之內，換言之，第四圖形140P與第二圖形120P在半導體疊層100的堆疊方向上互相重疊，且第二圖形120P及第三圖形130P同時與第一圖形110P在半導體疊層100的堆疊方向上互相重疊。

光電半導體元件10可以是微型發光二極體元件或其他適合的元件，微型發光二極體指的是尺寸為微米（micron，μm）等級的發光二極體，例如100微米以下、30微米以下、甚至是10微米以下。在一些實施例中，第二部分120內包括發光區域（例如第3B圖中的活性層104）。在一些實施例中，第一部分110內包括非發光區域。

在一些實施例中，如第1圖所示，第一圖形110P的面積大於第二圖形120P的面積，且第二圖形120P的面積大於第三圖形130P的面積。第一圖形110P可以具有第一方向（例如第1圖中的X方向）上的長邊以及與第一方向垂直的第二方向（例如第1圖中的Y方向）上的短邊，且第二半導體結構120與第一金屬層130可以在第一方向上並排設置，換言之，第二半導體結構120與第一金屬層130於第一方向上彼此重疊。如第1圖所示，第二部分120可以與第一金屬層130在第一方向上彼此分隔。

如第1圖所示，第一圖形110P、第二圖形120P、及第三圖形130P可以各自具有至少一個圓角。在一些實施例中，第三圖形130P具有圓角及直角兩者。在一些實施例中，第一圖形110P具有曲率半徑為R1的第一圓角110R，第二圖形120P具有曲率半徑為R2的第二圓角120R，且R1≥R2。在一些實施例中，第三圖形130P具有曲率半徑為R3的第三圓角130R，且R1≥R3。藉由半導體疊層100的第一部分110、第二部分120的邊緣為圓角的設計，可以提升光電半導體元件的光萃取效率（light extraction efficiency）。同時，透過第一金屬層130的圓角設置，也能改善電場過度集中導致尖端放電的情形。

如第1圖所示，第一圖形110P為實質上為矩形（例如：具有圓角的矩形）且第三圖形130P具有圓角，且第一圖形110P的多個對角線d1、d2與第三圖形130P不重疊。再者，第一金屬層130與第一部分110的邊緣具有一定的距離，以確保第一金屬130位於第一部分110內，避免第一金屬130偏移至第一部分110之外。藉由上述設計，可以減少光電半導體元件10的外觀因製程因素而造成變形及尺寸失真的狀況，並且在一些實施例中提高微型發光二極體晶片之尺寸的精準度，使得微型發光二極體晶片較容易被拾取並轉移到外部基板上。

在第一圖形110P具有圓角的實施例中，對角線d1、d2是定義為來自第一圖形110P的長邊（對應第2圖的長度L1）及短邊（對應第2圖的寬度W1）的多個延伸線的多個交點P的對角連線。

在一些實施例中，如第1圖所示，第一金屬層130與第二金屬層140位於半導體疊層100的同一側。第一金屬層130及第二金屬層140可以包括適合的導電材料，例如金、銀、銅、含錫金屬、含銦金屬或前述之組合。

第2圖是根據本揭露的一些實施例，顯示出光電半導體元件的尺寸配置。應理解的是，光電半導體元件10的尺寸是由第一圖形110P的尺寸大小所定義。舉例而言，在一些實施例中，光電半導體元件10的最大長度L及最大寬度W被定義為其尺寸。

在一些實施例中，第一圖形110P包括具有長度L1的兩個長邊以及具有寬度W1的兩個短邊。寬度W1可以介於0 ~80μm之間。在一些實施例中，第一圖形110P的長邊與第二圖形120P的輪廓之間於Y方向上具有最短距離W2，第一圖形110P的長邊與第三圖形130P的輪廓之間於Y方向上具有最短距離W4，且W4≥W2。最短距離W2可以介於0.2μm ~5μm之間。最短距離W4可以介於0.5μm~6μm之間。第一圖形110P的寬度W與上述最短距離W4的比值可以介於2.5~30之間。

在一些實施例中，第一圖形110P的第一圓角110R位在長邊與短邊之間，且第一圓角110R的中點與第三圓角130R的中點之間具有連線距離D1、與第二圓角120R的中點之間具有連線距離D2，且D2≥D1＞0。第一圓角110R的曲率半徑R1可以介於0.5μm~5μm之間。

在一些實施例中，第一圖形110P的第一圓角110R與第二圖形120P的第二圓角120R彼此錯位設置。在一些實施例中，第一圖形110P的第一圓角110R與第三圖形130P的第三圓角130R彼此錯位設置。在此所謂的「錯位設置」是指二圓角的中點的連線的延伸並不垂直於二圓角中任一個。

在一些實施例中，第二圖形120P具有兩個長邊、兩個短邊，長邊與短邊分別與X方向及Y方向平行，且第二圖形120P的第二圓角120R位在長邊與短邊之間。第二圓角120R的曲率半徑R2可以介於0.2μm~2μm之間。在一些實施例中，第二圖形120P的長邊的延伸線與第三圖形130P的輪廓之間於Y方向上具有最短距離W3，且W3≥W2。第一圖形110P的寬度W與上述最短距離W2的比值可以介於3~80之間。第一圖形110P的寬度W與上述最短距離W2的較佳比值為介於約15~30之間。

在一些實施例中，第三圖形130P具有兩個長邊及兩個短邊，長邊與短邊分別與X方向及Y方向平行，且第三圓角130R位在第三圖形130P的長邊與短邊之間。在一些實施例中，第二圖形120P具有寬度W6，第三圖形具有寬度W5，且W6≥W5。在一些實施例中，W＞W6≥W1。第一圖形110P的寬度W與上述寬度W5的比值可以介於1.1~10之間。

第3A、3B圖是根據本揭露的一些實施例，分別繪示出光電半導體元件10的俯視圖及剖面圖。第3B圖是對應第3A圖的中線AA’的剖面圖。在一些實施例中，如第3B圖所示，在半導體疊層100的下方設置有基底150。基底150可以是用於在其上成長半導體疊層100的原生基板，也可以是用於轉移已成長的半導體疊層100的非原生基板。在一些實施例中，半導體疊層100並未完全覆蓋基底150。在一些實施例中，在基底150上設置半導體疊層100的步驟包括利用黏著層（未顯示）接合半導體疊層100與基底150。上述黏著層的材料可以包括苯環丁烯（benzocyclobutene，BCB）、聚醯亞胺（Polyimide，PI）、二氧化矽（SiO ₂）、氮化矽（SiN _x）、二氧化鈦（TiO ₂）、五氧化二鉭（Ta ₂O ₅）、氧化鋁（Al ₂O ₃）、或上述材料之組合。

在一些實施例中，基底150為絕緣材料或非絕緣材料，其中絕緣材料包括藍寶石、玻璃（glass）、或陶瓷材料。非絕緣材料包括元素半導體（例如矽或鍺）、化合物半導體（例如碳化矽、砷化鎵、氮化鎵、氮化鋁、氮化鋁鎵、或前述之組合）、金屬（例如銅、鉬或銅鎢）、或前述之組合。基底150也可以是多層（multi-layered）基底，例如絕緣層上矽（silicon-on-insulator， SOI）基底。

如第3B圖所示，半導體疊層100包含沿堆疊方向（Z方向）堆疊的第一型半導體層102、活性層104及第二型半導體層106。詳言之，半導體疊層100的第一部分110可以包括第一型半導體層102的下部1022，半導體疊層100的第二部分120可以包括依序堆疊的第一型半導體層102的上部1024、活性層104、及第二型半導體層106。第一型半導體層102與第二型半導體層106具有不同之摻質以分別提供電子與電洞或電洞與電子。第一型半導體層102與第二型半導體層106提供的電子與電洞或電洞與電子可於活性層104中複合以產生光線。舉例而言，第一型半導體層102可為n型半導體層，第二型半導體層106可為p型半導體層，或者，第一型半導體層102可為p型半導體層，第二型半導體層106可為n型半導體層。

第一型半導體疊層102、活性層104與第二型半導體層106的材料包括Ⅲ-Ⅴ族半導體材料，例如Al _xIn _yGa _(1-x-y)N、Al _xIn _yGa _(1-x-y)As或Al _xIn _yGa _(1-x-y)P，其中0≦x，y≦1；(x+y)≦1。當活性層104的材料為InGaP的材料或AlInGaP的材料時，可發出波長介於610nm及700nm之間的紅光或波長介於510nm及600nm之間的黃光或綠光；當主動層104的材料為InGaN的材料時，可發出波長介於400nm及490nm之間的藍光、深藍光或者波長介於490nm及550nm之間的綠光；或者當主動層104的材料為AlGaN、AlGaInN材料時，可發出波長介於250nm及400nm之間的紫外光；或者當主動層104的材料為InGaAs、InGaAsP、AlGaAs、或AlGaInAs的材料時，可發出波長介於700nm及1700nm之間的紅外光。半導體疊層100可以包括單異質結構（single heterostructure，SH ）、雙異質結構（double heterostructure，DH）、雙側雙異質結構（double-side double heterostructure，DDH）、或是具有多重量子井（multi-quantum well，MQW）材料的結構。活性層104的材料可以是不摻雜摻質、摻雜p型摻質或摻雜n型摻質的半導體，p型摻質或n型摻質可為鎂（Mg）、鋅（Zn）、矽（Si）、碳（C）或碲（Te）。

光電半導體元件10可以更包括設置於半導體疊層100上的絕緣層160，且在絕緣層160中具有用於露出第一金屬層130及第二金屬層140的至少一開口。參照第3B圖，可以對絕緣層160進行蝕刻製程以分別在第一部分110及第二部分120的上表面上形成露出第一金屬層130及第二金屬層140的至少一開口。第3A圖分別繪示有以虛線表示之位於絕緣層160下的第一部分110及第二部分120的第一圖案110P及第二圖案120P。在一些實施例中，上述開口部分露出第一部分110及/或第二部分120的上表面。在一些實施例中，絕緣層160自半導體疊層100延伸覆蓋部分基底150。

絕緣層160的材料可以包括非導電材料。非導電材料包含有機材料、無機材料或介電材料。有機材料，包含苯并環丁烯（BCB)、過氟環丁烷（PFCB）、環氧樹脂（Epoxy）、丙烯酸樹脂（Acrylic Resin）、環烯烴聚合物（COC）、聚甲基丙烯酸甲酯（PMMA）、聚對苯二甲酸乙二酯（PET）、聚碳酸酯（PC）、聚醚醯亞胺（Polyetherimide）、氟碳聚合物（Fluorocarbon Polymer）。無機材料，包含矽膠（Silicone）、玻璃（Glass）。介電材料，包含氧化鋁（Al ₂O ₃）、氮化矽（SiN _x）、氧化矽（SiO _x）、氧化鈦（TiO _x）、氟化鎂（MgF _x）。

光電半導體元件10可以更包括電性連接到第一金屬層130的第一電極171以及電性連接到第二金屬層140的第二電極172，且第一電極171及第二電極172的頂表面可以實質上等高。第3A圖繪示有以虛線表示之分別位於第一電極171及第二電極172下的第一金屬層130及第二金屬層140。在一些實施例中，如第3A圖所示，第一電極171及第二電極172的面積分別大於第一金屬層130及第二金屬層140的面積。由於第一金屬層130及第二金屬層140的面積較小，使其不利於與外部元件進行接觸。藉由設置第一電極171及第二電極172，可以使得第一金屬層130及第二金屬層140更容易與外部電路電性連接。

第一電極171及第二電極172可為單層或多層結構。第一電極171及第二電極172的材料可以包括導電材料，例如金屬、金屬化合物、或前述之組合。舉例而言，金屬包括金、鎳、鉑、鈀、銥、鈦、鉻、鎢、鋁、銅、銀、錫、銦、其合金、或其組合；金屬化合物包括金屬氧化物（例如氧化銦錫(ITO)）或其它透光材料。

在一些實施例中，如第3B圖所示，第一電極171及第二電極172可以與部分的半導體疊層100直接接觸。詳言之，第一電極171及第二電極172直接接觸第一部分110及/或第二部分120的上表面且分別包覆並環繞第一金屬層130及第二金屬層140的側壁。活性層104可以在第一方向（X方向）延伸至第一電極171與第二電極172之間，亦即，活性層104具有一部分於Z方向上不與第一電極171與第二電極172重疊，使得光線可以從第一電極171與第二電極之間172之間離開光電半導體元件100。在一些實施例中，如第3B圖所示，第一電極171與第一金屬層130兩者於Z方向上重疊；第二電極172與第二金屬層140兩者於Z方向上的重疊。

藉由根據以上實施例設計之光電半導體元件10的結構外觀，可以改善各個部件的尺寸及外觀的精準度。舉例而言，能夠減少以微影及蝕刻製程製造光電半導體元件10時產生的外觀異常並提升產品良率，同時改善光電半導體元件在後續進行巨量轉移時的良率及穩定性。

第4A、4B圖是根據本揭露的一些實施例，分別繪示出垂直型的光電半導體元件20的俯視圖及剖面圖。第4B圖是對應第4A圖的中線BB’的剖面圖，且所謂的「垂直型」的配置是指光電半導體元件的多個金屬層位於半導體疊層的相對側或多個金屬層於垂直方向導通以與半導體疊層形成電性連接。光電半導體元件20包括與光電半導體元件10類似的部件之具有相同參考數字的元件，其可以包括類似的材料且以類似的製程形成，在此為了簡化起見省略其詳細描述。

參照第4A、4B圖，半導體疊層100包括第一部分110及第二部分120。在一些實施例中，第一金屬層130與第一部分110電性連接，第二金屬層140與第二部分120電性連接，且光電半導體元件20的半導體疊層100位於第一金屬層130與第二金屬層140之間，與橫向配置的光電半導體元件10不同。如第4A圖所示，第一部分110之俯視輪廓呈第一圖形110P，第二部分120的俯視輪廓呈第二圖形120P，第一金屬層130的俯視輪廓呈第三圖形（在第4A圖中未標示），第二金屬層的俯視輪廓呈第四圖形140P，且第四圖形140P與第一圖形110P的面積比值範圍介於0.5%~10%。在一些實施例中，第二圖形120P位於第一圖形110P之中。在一些實施例中，第四圖形140P位於第二圖形120P之中。

藉由將第一金屬層130及第二金屬層140設置於半導體疊層100的相對側以形成垂直型的光電半導體元件20，能夠降低移除活性層104的比例，保留較大的發光區域。控制第四圖形140P與第一圖形110P的面積比值，能夠減少以微影及蝕刻製程製造光電半導體元件20時產生的外觀異常並提升產品良率，同時改善光電半導體元件20在後續進行巨量轉移時的良率及穩定性。

在一些實施例中，如第4A圖所示，第一圖形110P為圓形或橢圓形，且第一圖形110P具有曲率半徑R1。在一些實施例中，如第4A圖所示，第二圖形120P及第四圖形140P實質上為圓形或橢圓形，且第二圖形120P具有曲率半徑R2，第四圖形140P具有曲率半徑R4，第一圖形110P的曲率半徑R1＞第二圖形120P的曲率半徑R2，且第一圖形110P的曲率半徑R1＞第四圖形140P的曲率半徑R4。在一些實施例中，第三圖形130P實質上為圓形或橢圓形，且第三圖形130P具有曲率半徑R3，且第一圖形110P的曲率半徑R1≥第三圖形130P的曲率半徑R3。

當第一圖形110P、第二圖形120P、第三圖形130P、及第四圖形140P的任一個實質上為圓形時，其對應的曲率半徑R1、R2、R3、或R4在圖形上各處為固定的。當以上圖形的任一個實質上為橢圓形時，其對應的曲率半徑R1、R2、R3、或R4在圖形上為變化的。在一些實施例中，如第4A圖所示，第一圖形110P、第二圖形120P、及第四圖形140P具有對應的輪廓。在一些實施例中，第一圖形110P、第二圖形120P、及第四圖形140P彼此共形（conformal）。

參照第4B圖，第一金屬層130可以設置於半導體疊層100與基底150之間。在一些實施例中，第一金屬層130下方不具有基底150以露出第一金屬層130的下表面。如此一來，可以從第一金屬層130的下表面電性連接至外部電路。

第5A、5B圖是根據本揭露的一些實施例，分別繪示出光電半導體元件10及光電半導體元件20接合於載板C上的示意圖。

請參照第5A圖，光電半導體元件10藉由第一電極171與第二電極172以覆晶（flip chip）的方式電性接合於載板C上，以便電性連接至外部電路。在一實施例中，光電半導體元件10可不具有基底150。

請參照5B圖，光電半導體元件20的第一金屬層130電性接合於載板C上，第二金屬層140藉由導線142與載板C電性接合，以便電性連接至外部電路。在第5B圖中，光電半導體元件20是將底板150去除後再固定於載板C上，但本揭露不以此為限，光電半導體元件20也可以是以包含基底150的形式固定於載板C上，此時基底150位於第一電極130與載板C之間。載板C可以是印刷電路板(printed circuit board, PCB)、薄膜電晶體玻璃(thin film transistor glass, TFT glass)、互補式金氧半導體(complementary metal oxide semiconductor, CMOS)基板或其他合適的材料。

綜上所述，本揭露提供各種配置的光電半導體元件，用於解決微型發光二極體元件在製造過程中因為受到元件原始尺寸設計及製程的影響所衍生的問題。藉由根據本揭露的實施例設計光電半導體元件的結構外觀，可以改善元件的尺寸及外觀的精準度。舉例而言，能夠減少微型發光二極體晶片的外觀異常並提升產品良率，同時改善微型發光二極體晶片在巨量轉移時的良率及穩定性。

以上概述數個實施例之特徵，以使本揭露所屬技術領域中具有通常知識者可更易理解本揭露實施例的觀點。本發明所屬技術領域中具有通常知識者應理解，可輕易地以本揭露實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本揭露所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本揭露的精神與範圍，且可在不違背本揭露之精神和範圍之下，做各式各樣的改變、取代和替換。

10,20:光電半導體元件 100:半導體疊層 102:第一型半導體層 1022:下部 1024:上部 104:活性層 106: 第二型半導體層 110:第一部分 110P:第一圖形 110R:第一圓角 120:第二部分 120P:第二圖形 120R:第二圓角 130:第一金屬層 130P:第三圖形 130R:第三圓角 140:第二金屬層 140P:第四圖形 142:導線 150:基底 160:絕緣層 171:第一電極 172:第二電極 AA’,BB’:中線 C:載板 D1,D2:連線距離 d1,d2:對角線 L:最大長度 L1:長度 P:交點 W:最大寬度 W1,W5,W6:寬度 W2,W3,W4:最短距離 X,Y:方向

以下將配合所附圖式詳述本揭露實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本揭露實施例的特徵。第1圖是根據本揭露的一些實施例，繪示出光電半導體元件的俯視圖。第2圖是根據本揭露的一些實施例，顯示出光電半導體元件的尺寸配置。第3A圖是根據本揭露的一些實施例，繪示出光電半導體元件的俯視圖。第3B圖是根據本揭露的一些實施例，繪示出光電半導體元件的剖面圖。第4A圖是根據本揭露的一些實施例，繪示出垂直型的光電半導體元件的俯視圖。第4B圖是根據本揭露的一些實施例，繪示出垂直型的光電半導體元件的剖面圖。第5A、5B圖是根據本揭露的一些實施例，分別繪示出光電半導體元件及光電半導體元件接合於載板上的示意圖。

10:光電半導體元件

100:半導體疊層

110:第一部分

110P:第一圖形

110R:第一圓角

120:第二部分

120P:第二圖形

120R:第二圓角

130:第一金屬層

130P:第三圖形

130R:第三圓角

140:第二金屬層

140P:第四圖形

d1,d2:對角線

P:交點

X,Y:方向

Claims

一種光電半導體元件，包括：一半導體疊層，包括一第一部分及一第二部分依序堆疊，該第二部分包含一活性層；以及一第一金屬層，位於該第一部分上，且與該第一部分電性連接；其中該第一部分之俯視輪廓呈一第一圖形，該第二部分之俯視輪廓呈一第二圖形，該第一金屬層之俯視輪廓呈一第三圖形，且該第三圖形與該第一圖形的面積比值範圍介於0.5%~10%。
如請求項1之光電半導體元件，其中該第一圖形具有曲率半徑為R1的一第一圓角，該第二圖形具有曲率半徑為R2的一第二圓角，且R1≥R2。
如請求項2之光電半導體元件，其中該第三圖形具有曲率半徑為R3的第三圓角，且R1≥R3。
如請求項1之光電半導體元件，其中該第一圖形為矩形且該第三圖形具有一圓角，且該第一圖形的多個對角線與該第三圖形不重疊。
如請求項1之光電半導體元件，更包括：一第二金屬層，位於該第二部分上，且與該第二部分電性連接，該第一金屬層與該第二金屬層位於該半導體疊層的同一側。
如請求項5之光電半導體元件，更包括：一第一電極，電性連接到該第一金屬層；以及一第二電極，電性連接到該第二金屬層；其中該第一電極及該第二電極的頂表面等高。
一種光電半導體元件，包括：一半導體疊層，包括一第一部分及一第二部分，且該第二部分包含一活性層；一第一金屬層，與該第一部分電性連接；以及一第二金屬層，與該第二部分電性連接，該半導體疊層位於該第一金屬層與該第二金屬層之間；其中該第一部分之俯視輪廓呈一第一圖形，該第二部分之俯視輪廓呈一第二圖形，該第一金屬層之俯視輪廓呈一第三圖形，該第二金屬層之俯視輪廓呈一第四圖形，且該第四圖形與該第一圖形的面積比值範圍介於0.5%~10%。
如請求項7之光電半導體元件，其中該第一圖形為圓形或橢圓形，該第一圖形具有一曲率半徑R1。
如請求項8之光電半導體元件，其中該第二圖形及該第四圖形為圓形或橢圓形，該第二圖形具有一曲率半徑R2，該第四圖形具有一曲率半徑R4，該第一圖形的該曲率半徑R1≧該第二圖形的該曲率半徑R2，且該第一圖形的該曲率半徑R1≧該第四圖形的該曲率半徑R4。
如請求項8之光電半導體元件，其中該第三圖形為圓形或橢圓形，該第三圖形具有一曲率半徑R3，且該第一圖形的該曲率半徑R1≧該第三圖形的該曲率半徑R3。