TW202404116A - 光電半導體元件 - Google Patents

光電半導體元件 Download PDF

Info

Publication number
TW202404116A
TW202404116A TW111126477A TW111126477A TW202404116A TW 202404116 A TW202404116 A TW 202404116A TW 111126477 A TW111126477 A TW 111126477A TW 111126477 A TW111126477 A TW 111126477A TW 202404116 A TW202404116 A TW 202404116A
Authority
TW
Taiwan
Prior art keywords
optoelectronic semiconductor
contact structure
recess
electrode
trench
Prior art date
Application number
TW111126477A
Other languages
English (en)
Other versions
TWI834220B (zh
Inventor
黃靖恩
顧浩民
陳世益
楊姿玲
林雅雯
林壯聲
何宜珈
Original Assignee
晶成半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶成半導體股份有限公司 filed Critical 晶成半導體股份有限公司
Priority to TW111126477A priority Critical patent/TWI834220B/zh
Priority to CN202310834724.5A priority patent/CN117410414A/zh
Priority to US18/352,940 priority patent/US20240021772A1/en
Publication of TW202404116A publication Critical patent/TW202404116A/zh
Application granted granted Critical
Publication of TWI834220B publication Critical patent/TWI834220B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本揭露提供一種光電半導體元件，包括：磊晶疊層，包括第一半導體結構、活性結構位於第一半導體結構上、及第二半導體結構位於活性結構上，其中磊晶疊層具有第一部分及第二部分，且第一部分的第二半導體結構與第二部分的第二半導體結構分離；溝槽，位於第一部分及第二部分之間；凹部，位於第一部分中；第一接觸結構，位於凹部中；及第一電極，覆蓋第一接觸結構及溝槽。當操作光電半導體元件時，第一部分不發光。

Description

光電半導體元件
本揭露是關於一種半導體元件，且特別是關於一種光電半導體元件。
半導體元件的用途十分廣泛，相關材料的開發研究也持續進行。舉例來說，包含三族及五族元素的III-V族半導體材料可應用於各種光電半導體元件如發光晶片（例如：發光二極體或雷射二極體）、吸光晶片（光電偵測器或太陽能電池）或不發光晶片（例如：開關或整流器的功率元件），能用於照明、醫療、顯示、通訊、感測、電源系統等領域。
隨著科技的進步，光電半導體元件的體積逐漸往小型化發展。近幾年來，發光二極體（light-emitting diode，LED）在應用於顯示器的市場上逐漸受到重視。相較於有機發光二極體（organic light-emitting diode，OLED）顯示器，發光二極體顯示器更為省電、具有較佳的可靠性、更長的使用壽命以及較佳的對比度表現，且可在陽光下具有可視性。隨著科技的發展，現今對於光電半導體元件仍存在許多技術研發的需求。雖然現有的光電半導體元件大致上已經符合多種需求，但並非在各方面皆令人滿意，仍需要進一步改良。
本揭露實施例提供一種光電半導體元件，包括：磊晶疊層，包括第一半導體結構、活性結構位於第一半導體結構上、及第二半導體結構位於活性結構上，其中磊晶疊層具有第一部分及第二部分，且第一部分的第二半導體結構與第二部分的第二半導體結構分離；溝槽，位於第一部分及第二部分之間；凹部，位於第一部分中；接觸層，位於凹部中；及第一電極，覆蓋接觸層及溝槽；其中，當操作光電半導體元件時，第一部分不發光。
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本揭露實施例之說明。當然，這些僅僅是範例，並非用以限定本揭露實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本揭露實施例可能在各種範例使用重複的元件符號。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。
再者，此處可使用空間上相關的用語，如「在…之下」、「下方的」、「低於」、「在…上方」、「上方的」、和類似用語可用於此，以便描述如圖所示一元件或部件和其他元件或部件之間的關係。這些空間用語除了包括圖式繪示的方位外，也企圖包括使用或操作中的裝置的不同方位。舉例來說，如果圖中的裝置被反過來，原本被形容為「低於」或在其他元件或部件「下方」的元件，就會被轉為「高於」其他元件或部件。所以，例示性用語「下方」可同時具有「上方」和「下方」的方位。當裝置被轉至其他方位（旋轉90°或其他方位），則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。
除非另外定義，在此使用的全部用語（包含技術及科學用語）具有與本揭露所屬技術領域中具通常知識者所理解的相同涵義。應理解的是，這些用語例如在通常使用的字典中定義用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。
本揭露內容的半導體元件包含的各層組成、摻質（dopant）及缺陷可用任何適合的方式分析而得，例如：二次離子質譜儀（secondary ion mass spectrometer，SIMS）、穿透式電子顯微鏡（transmissionelectron microscopy，TEM）或是掃描式電子顯微鏡（scanning electron microscope，SEM）；各層的厚度也可用任何適合的方式分析而得，例如：穿透式電子顯微鏡（transmissionelectron microscopy，TEM）或是掃描式電子顯微鏡（scanning electron microscope，SEM）。
於發光二極體之應用中，例如可透過雷射剝離（laser-liftoff, LLO）或其他分離製程將發光二極體與基底分離，再進行轉移製程（如巨量轉移（Mass Transfer））以將發光二極體轉移至外部電路基板，其中由於轉移製程需施加力量在發光二極體上，因此若發光二極體之機械強度不足，將會導致磊晶結構破損（Crack）或斷裂等問題。此外，當將發光二極體應用於終端產品（如顯示面板（Display Panel））時，在不同的操作電流密度下，發光二極體的發光效率會有變化。舉例而言，當發光二極體之操作電流密度上升時，對應的發光效率亦會提高，然而，當發光效率隨著電流密度上升而提高到一定值後，可能會因元件熱效應等因素而開始下降。因此，在設計發光二極體時，亦需考量其可耐受且適於操作的電流密度範圍。
根據本揭露的一些實施例，藉由提供不參與導電、不參與發光或非電子電洞複合區域之磊晶支撐區塊，可提升光電半導體元件之電流密度並增加發光效率，此外，可增加光電半導體元件結構的機械強度，以耐受在轉移或其他製程中對於元件所施加的力量，避免產生結構破損或斷裂，進而提升光電半導體元件的效率及製造良率，並可改善例如因元件尺寸微縮化所造成的表面缺陷效應。
一併參照第1A圖至第1C圖，第1A圖係根據本揭露的一實施例，繪示出光電半導體元件的俯視圖，第1B圖係為光電半導體元件10沿著第1A圖的A-A’線段的剖面圖，第1C圖係為光電半導體元件10沿著第1A圖的B-B’線段的剖面圖。在本實施例中，光電半導體元件10包含基底100及磊晶疊層300。如第1B圖及第1C圖所示，磊晶疊層300位於基底100之上。光電半導體元件10還可包含黏結層200，黏結層200位於磊晶疊層300與基底100之間，換言之，磊晶疊層300與基底100藉由黏結層200彼此接合。
應理解的是，根據一些實施例，在形成如第1A圖至第1C圖所示的光電半導體元件10時，是先在另外的成長基板（未繪示）上藉由例如金屬有機化學氣相沉積（metal-organic chemical vapor deposition, MOCVD）、氫化物氣相磊晶法（hydride vapor phase epitaxy, HVPE）、分子束磊晶（molecular beam epitaxy, MBE）或液相磊晶法（liquid-phase epitaxy, LPE）、氣相磊晶（vapor phase epitaxy, VPE）、或其他合適的磊晶成長製程來形成磊晶疊層300，之後倒置成長基板並透過黏結層200接合到基底100上，再移除成長基板。因此在本揭露的各種實施例中，各種示意圖中的元件的上下順序並不代表其實際的形成順序。在另一些實施例中，基底100可為成長基板，磊晶疊層300直接磊晶成長於基底100之上。
在一些實施例中，如第1B圖及第1C圖所示，磊晶疊層300包括第一半導體結構310、第二半導體結構320、以及活性結構330，其中第二半導體結構320位於第一半導體結構310之上，且活性結構330位於第一半導體結構310及第二半導體結構320之間。磊晶疊層300具有第一部分300A及第二部分300B，其中第一部分300A的第一半導體結構310與第二部分300B的第一半導體結構310相連。由俯視觀之，如第1A圖所示，第一部分300A的第二半導體結構320與第二部分300B的第二半導體結構320分離，且溝槽410位於第一部分300A及第二部分300B之間，換言之，溝槽410以一間距D將第一部分300A的第二半導體結構320與第二部分300B的第二半導體結構320間隔開，其中間距D例如為0.1 µm至30 µm，優選為1µm至10 µm，且根據發明人的研究顯示：在一些實施例中，如果間距D小於1 µm，製程穏定性較不易控制，易導致元件效能失效問題。在一些實施例中，如果間距D大於10 µm，發光二極體轉移至外部電路基板時，元件之機械強度可能較為不足，易導致磊晶疊層300破損（Crack）或斷裂等問題。
如第1B圖所示，第一部分300A中的活性結構330與第二部分300B中的活性結構330彼此分離。根據一實施例，第二部分300B的活性結構330可用以發光。具體來說，於此結構設計下，當操作光電半導體元件10時，僅第二部分300B的活性結構330為電子電洞複合區域，因此可發光而作為發光區塊，第一部分300A的活性結構330由於不參與導電、不參與發光或非電子電洞複合區域而不發光，第一部分300A可作為支撐區塊，以提升電流密度及增加發光效率，即使在後續製程中需移除基底100並進行轉移，光電半導體元件10仍具有足夠的機械強度而可避免磊晶疊層300破損或斷裂，進而提升良率。
磊晶疊層300中可具有凹部420。如第1A圖所示，凹部420位於第一部分300A中。在一實施例中，凹部420位於第一部分300A中較靠近溝槽410的一側並與溝槽410相連通。如第1A圖所示，凹部420從靠近溝槽410的一側朝向遠離溝槽410的一側凹蝕。凹部420可具有漸變的寬度（如第三寬度W3），例如可由靠近溝槽410的一側往遠離溝槽410的一側逐漸變小。如第1A圖所示，第一部分300A的第二半導體結構320在靠近溝槽410的一側可具有第一寬度W1，並在遠離溝槽410的一側具有大於第一寬度W1的第二寬度W2。凹部420在靠近溝槽410的一側具有第三寬度W3，第三寬度W3小於第二寬度W2。在一實施例中，凹部420從溝槽410朝向遠離第二部分300B的方向凹蝕。在本文中，將溝槽410與凹部420統稱為“凹槽”400。
如第1A圖至第1C圖所示，光電半導體元件10還可包含絕緣層500、第一接觸結構610、第二接觸結構620、第一電極710以及第二電極720。絕緣層500位於磊晶疊層300之上，並具有第一開孔510及第二開孔520。第一開孔510位於第一部分300A上，第二開孔520位於第二部分300B上。如第1A圖所示，於此實施例，第一開孔510位於凹部420中。第一接觸結構610及第二接觸結構620位於磊晶疊層300之上，並分別位於第一開孔510及第二開孔520中。第一電極710位於第一接觸結構610之上並覆蓋第一接觸結構610、部分的絕緣層500、及部分的溝槽410。第二電極720位於第二接觸結構620之上並覆蓋第二接觸結構620及部分的絕緣層500。在此實施例中，第一接觸結構610（第二接觸結構620）與絕緣層500間隔一距離而未直接接觸絕緣層500。在另一實施例中，第一接觸結構610及第二接觸結構620可與絕緣層500直接接觸。在一些實施例中，第二接觸結構620覆蓋在第二部分300B之第二半導體結構320上，且第二接觸結構620覆蓋於第二半導體結構320之部分投影於基底100之面積大於或等於第二電極720之投影於基底100之面積（未繪示）。
在一些實施例中，基底100可為矽（Si）、藍寶石（sapphire）、玻璃（glass）、陶瓷(Ceramic)、氮化鋁基板(AlN)、環氧樹脂（epoxy）、石英（quartz）或壓克力（acrylic resin）。在一實施例中，基底100為藍寶石基板。此外，基底100的形狀例如為晶圓（wafer）之形狀，亦可為正方形、長方形、菱形或其他多邊形。本文以基底100為長方形作為例示，但其形狀並非用以限定本揭露。
上述光電半導體元件10可為發光二極體（LED），且於俯視圖（第1A圖）中具有長度L及寬度W，換言之，基底100具有長度L及寬度W。上述長度L不大於150微米，優選為20微米至150微米，例如：20微米至60微米、60微米至150微米。上述寬度W不大於100微米，優選為3微米至50微米，例如：3微米至10微米、10微米至30微米、30微米至75微米。
在一些實施例中，由俯視觀之，第一半導體結構310具有第一上視面積A1（亦即長度L 寬度W），例如是小於3000 m 2。第二部分300B具有第二上視面積A2，第一部分300A具有第三上視面積A3。第二上視面積A2可為第一上視面積A1的3%至90%，例如：30%至80%。根據一些實施例，當第二上視面積A2小於第一上視面積A1的3%，無法滿足產品效能之需求；根據一些實施例，當第二上視面積A2大於第一上視面積A1的90%，元件效能下降。第三上視面積A3可為第一上視面積A1的1%至70%，例如：5%至50%。根據一些實施例，當第三上視面積A3小於第一上視面積A1的1%，可能有元件製作不易以及效能下降的問題；根據一些實施例，當第三上視面積A3大於第一上視面積A1的70%，無法滿足產品效能之需求。此外，由俯視觀之，第二部分300B具有周長P，第二部分300B的周長P與第二上視面積A2的比例為0.05至0.6，例如:0.1至0.5。根據一些實施例，當周長P與第二上視面積A2的比例小於0.05，周長P對於元件效能之影響相對較小但不利於元件之微型化設計。根據一些實施例，如果周長P與第二上視面積A2的比例大於0.6，則周長P對元件效能之影響相對較大，影響元件之發光效率。
在本揭露實施例中，黏結層200的材料可為有機膠材、無機膠材、透光材料、或其組合。上述有機膠材包含苯並環丁烯（benzocyclobutene，BCB）、聚醯亞胺（polyimide ,PI），上述無機膠材包含二氧化矽（SiO 2）、二氧化鈦（TiO 2）、五氧化二鉭（Ta 2O 5）、氧化鋁（Al 2O 3）或氮化矽（Si xN y）（其中x為1至3的正整數，y為1至4的正整數），上述透光材料包含透明導電材料，例如是氧化銦錫（ITO）。上述黏結層200可為經由旋轉塗佈（spin coating）以及加熱製程所形成。
在一些實施例中，可藉由在磊晶成長期間原位（in-situ）摻雜及/或通過在磊晶成長之後使用摻質進行佈植（implanting）以進行第一半導體結構310及第二半導體結構320的摻雜。第一半導體結構310可包含第一摻質使其具有第一導電型，第二半導體結構320可包含第二摻質使其具有第二導電型。第一半導體結構310及第二半導體結構320具有不同的導電型，亦即第一導電型與第二導電型不同。第一導電型例如為p型及第二導電型例如為n型以分別提供電洞及電子，或者，第一導電型例如為n型及第二導電型例如為p型以分別提供電子或電洞。在一實施例中，第一摻質或第二摻質可為鎂（Mg）、鋅（Zn）、矽（Si）、碳（C）或碲（Te）。
在本揭露實施例中，第一半導體結構310、第二半導體結構320、活性結構330可包含III-V族半導體材料，例如包含鋁（Al）、鎵（Ga）、砷（As）、磷（P）或銦（In）。具體而言，在本揭露實施例中，上述III-V族半導體材料可為二元化合物半導體（如GaAs、GaP、GaN、或InP）、三元化合物半導體（如InGaAs、AlGaAs、GaInP、AlInP、InGaN、或AlGaN）、或四元化合物半導體（如AlGaInAs、AlGaInP、AlInGaN、InGaAsP、InGaAsN、或AlGaAsP）。
在本揭露實施例中，當光電半導體元件10為發光元件且於操作光電半導體元件10時，活性結構330可發出光線。活性結構330所發出的光線包含可見光或不可見光。光電半導體元件10發出的光線的波長取決於活性結構330的材料組成。舉例來說，當活性結構330的材料包含InGaN系列時，可發出峰值波長（peak wavelength）為400奈米至490奈米的藍光、深藍光，或是峰值波長為490奈米至550奈米的綠光；當活性結構330的材料包含AlGaN系列時，可發出峰值波長為250奈米至400奈米的紫外光；當活性結構330的材料包含InGaAs系列、InGaAsP系列、AlGaAs系列、或AlGaInAs系列時，可發出峰值波長為700奈米至1700奈米的紅外光；當活性結構330的材料包含InGaP系列或AlGaInP系列時，可發出峰值波長為610奈米至700奈米的紅光、或是峰值波長為530奈米至600奈米的黃光。優選地，活性結構330發出峰值波長為700奈米至1700奈米的紅外光或峰值波長為610奈米至700奈米的紅光。
如前文所述，根據一些實施例，磊晶疊層300以及黏結層200實際上是先形成於另外的成長基板上（未繪出）後，再倒置接合到基底100。換言之，在成長基板上依序形成第二半導體結構320、活性結構330、第一半導體結構310、及黏結層200，再透過接合黏結層200將基底100及磊晶疊層300相連接，之後再移除成長基板。
根據一些實施例，可藉由第一蝕刻製程來移除部分的磊晶疊層300而形成溝槽410及凹部420，露出第一半導體結構310的部分表面，再進行第二蝕刻製程，進一步移除部分的第一半導體結構310，使相鄰的光電半導體元件10間隔開並可露出基底100的部分表面。上述第一蝕刻製程及第二蝕刻製程可例如為乾式蝕刻製程、濕式蝕刻製程、或其組合。舉例而言，乾式蝕刻製程可包括電漿蝕刻（plasma etching, PE）、反應離子蝕刻（reactive ion etching, RIE）、感應耦合電漿活性離子蝕刻（inductively coupled plasma reactive ion etching, ICP-RIE）;濕式蝕刻製程可採用酸性溶液或鹼性溶液。詳細而言，上述第一蝕刻製程可形成溝槽410及凹部420，並將磊晶疊層300定義為第一部分300A及第二部分300B，其中第一部分300A的第二半導體結構320（或活性結構330）藉由溝槽410與第二部分300B的第二半導體結構320（或活性結構330）彼此分離，且使部分的第一半導體結構310於溝槽410及凹部420處露出。
繼續參照第1B圖，絕緣層500可覆蓋於磊晶疊層300之上，以保護磊晶疊層300。在一些實施例中，絕緣層500可包含氧化物絕緣材料、非氧化物絕緣材料、或前述之組合。舉例而言，氧化物絕緣材料可以包含二氧化矽(SiO 2)、二氧化鈦(TiO 2)、五氧化二鉭(Ta 2O 5)；非氧化物絕緣材料可以包含氮化矽（SiN x）、苯並環丁烯（benzocyclobutene，BCB）、環烯烴聚合物（cycloolefin copolymer，COC）或氟碳聚合物（fluorocarbon polymer）、氟化鈣（calciumfluoride，CaF 2）或氟化鎂（magnesium fluoride，MgF 2）。在其他實施例中，絕緣層500可包含布拉格反射結構（distributed bragg reflector structure；DBR），以使光線朝基底100方向射出，上述布拉格反射結構由兩種以上具有不同折射率的半導體材料交替堆疊而形成，例如由AlAs∕GaAs、AlGaAs∕GaAs、或InGaP∕GaAs所交替堆疊形成。
繼續參照第1B圖，第一接觸結構610直接接觸且電性連接於第一半導體結構310，第二接觸結構620直接接觸且電性連接於第二半導體結構320。第一接觸結構610及第二接觸結構620可降低光電半導體元件10的內部電阻，有利於電流的傳導。於此實施例，第一開孔510投影到基底100之面積可與第一接觸結構610投影到基底100之面積重疊，且第二開孔520投影到基底100之面積可與第二接觸結構620投影到基底100之面積重疊。如第1B圖所示，第二接觸結構620具有第一長度L1，且第二開孔520具有第二長度L2。在一些實施例中，第二長度L2大於第一長度L1，使得第二半導體結構320自第二開孔520露出；在其他實施例中，第二長度L2可小於或等於第一長度L1，使得第二半導體結構320並未自第二開孔520露出。在一些實施例中，第二接觸結構620覆蓋在第二部分300B之第二半導體結構320上，且第二接觸結構620覆蓋於第二半導體結構320之部分投影於基底100之面積大於或等於第二電極720之投影於基底100之面積（未繪示），使得發光元件之電流密度可由第二接觸結構620覆蓋在第二部份300B之第二半導體結構320上之面積作調整，以達到元件最佳操作電流密度之效能。
在本揭露實施例中，第一接觸結構610以及第二接觸結構620可各自包含金屬材料、合金材料、導電氧化物材料等。金屬材料例如鉻(Cr)、鈦(Ti)、鍺（Ge）、鈹（Be）、鋅（Zn）、金（Au）、銀（Ag）、錫(Sn)、鎳（Ni）或銅（Cu）等；合金材料可包含至少兩者之上述金屬的合金，例如鍺金鎳（GeAuNi）、鈹金（BeAu）、鍺金（GeAu）、或鋅金（ZnAu）、金錫 (AuSn)、錫銀銅(SnAgCu)；導電氧化物材料可以包含氧化銦錫（ITO）、氧化銦（InO）、氧化錫（SnO）、氧化鎘錫（CTO）、氧化銻錫（ATO）、氧化鋁鋅（AZO）、氧化鋅錫（ZTO）、氧化鎵鋅（GZO）、氧化銦鎢（IWO）、氧化鋅（ZnO）或氧化銦鋅（IZO）等 。在一實施例中，第一接觸結構610以及第二接觸結構620分別為GeAu合金及BeAu合金。
第一開孔510與第二開孔520可以具有相同或不同之形狀，第一接觸結構610及第二接觸結構620也可以具有相同或不同之形狀，例如圓形、矩形或其他多邊形。第一開孔510之形狀與第一接觸結構610之形狀可以選擇為相同或不同之形狀，且/或第二開孔520之形狀與第二接觸結構620之形狀可以選擇為相同或不同之形狀。即，第一開孔510之形狀與第一接觸結構610之形狀可為共形設置；第二開孔520之形狀與第二接觸結構620之形狀可為共形設置。
根據一些實施例，於光電半導體元件10之製程中，在形成第一接觸結構610之後，可對第一接觸結構610進行450℃至600℃之第一熱處理製程，以使第一接觸結構610與第一半導體結構310間形成良好的歐姆接觸。在形成第二接觸結構620之後，可對第二接觸結構620進行450℃至600℃之第二熱處理製程，以使第二接觸結構620與第二半導體結構320間形成良好的歐姆接觸。在一些實施例中，第一熱處理製程與第二熱處理製程可為同一製程。在其他實施例中，第一熱處理製程與第二熱處理製程為不同製程，且第一熱處理製程的溫度可大於第二熱處理製程的溫度。
繼續參照第1B圖，第一電極710位於絕緣層500及第一接觸結構610之上，並且透過第一接觸結構610與第一半導體結構310電性連接，第二電極720位於絕緣層500及第二接觸結構620之上，並且透過第二接觸結構620與第二半導體結構320電性連接。在本實施例中，第一電極710於垂直方向（如第1B圖所示之Z方向）上與第一部分300A有重疊，與第二部分300B不重疊；第二電極720於垂直方向與第二部分300B有重疊，與第一部分300A不重疊。第一電極710位於第一部分300A中的第二半導體結構320上的第一頂表面710a與第二電極720位於絕緣層500上的第二頂表面720a可實質上共平面。第一電極710與第二電極720可用來將光電半導體元件10與外部電源電性連接。電流可藉由第一電極710與第二電極720在光電半導體元件10中導通，並驅動磊晶疊層300中的載子複合並發出光線。光線可朝基底100方向射出或者是朝遠離基底100的方向射出。
在本揭露實施例中，第一電極710及第二電極720的材料可相同或不同，且可各自包含金屬氧化材料、金屬或合金。金屬氧化材料包含如氧化銦錫（ITO）、氧化銦（InO）、氧化錫（SnO）、氧化鎘錫（CTO）、氧化銻錫（ATO）、氧化鋁鋅（AZO）、氧化鋅錫（ZTO）、氧化鎵鋅（GZO）、氧化銦鎢（IWO）、氧化鋅（ZnO）或氧化銦鋅（IZO）等。金屬可列舉如鍺（Ge）、鈹（Be）、鋅（Zn）、金（Au）、鉑（Pt）、鈦（Ti）、鋁（Al）、鎳（Ni）、錫(Sn)、銦(In)或銅（Cu）等。合金可包含選自由上述金屬所組成的群組中的至少兩者，例如金錫(AuSn)、錫銀銅(SAC)、鍺金鎳（GeAuNi）、鈹金（BeAu）、鍺金（GeAu）、鋅金（ZnAu）或其他含錫(Sn)元素之合金。
在一些實施例中，可使用沉積製程形成第一電極710及第二電極720，在此不予贅述。此外，可進行平坦化製程（例如，化學機械平坦化（chemical mechanical planarization , CMP）製程），使得第一電極710的第一頂表面710a與第二電極720的第二頂表面720a實質上可共平面，以提供平坦的表面以利於第一電極710及第二電極720可在相同的水平高度上與外部電路連接，進而提升良率及可靠度。根據一些實施例，更可包含形成一金屬材料層設置在凹部410之第一接觸結構610上(未繪示)，上述金屬材料層例如是在第一電極710與第一接觸結構610之間，使得第一電極710的第一頂表面710a與第二電極720的第二頂表面720a更易形成共平面。
根據一些實施例，第一部分300A的活性結構330可不參與導電且不參與發光；或者，第一部分300A的活性結構330可參與導電但不參與發光。舉例而言，於第1A圖至第1C圖所示的實施例，在磊晶疊層300中，磊晶疊層300與第一接觸結構610(及/或第一電極710)直接接觸的區域和磊晶疊層300與第二接觸結構620(及/或第二電極720)直接接觸的區域之間的最短路徑並不通過第一部分300A的活性結構330，於此結構設計下，當操作光電半導體元件10時，第一部分300A的活性結構330不參與導電且不參與發光。根據另一實施例，在磊晶疊層300中，磊晶疊層300與第一接觸結構610(及/或第一電極710)直接接觸的區域和磊晶疊層300與第二接觸結構620(及/或第二電極720)直接接觸的區域之間的最短路徑可設置為通過第一部分300A的活性結構330（例如第一接觸結構610及/或第一電極710設置為直接接觸第一部分300A的活性結構330或第二半導體結構320），於此結構設計下，當操作光電半導體元件10時，第一部分300A的活性結構330可參與導電且不參與發光。
第2A圖係根據本揭露的又一實施例，繪示出光電半導體元件20的俯視圖。第2B圖係為光電半導體元件20沿著第2A圖的A-A’線段的剖面圖。光電半導體元件20具有近似於光電半導體元件10（第1A圖至第1C圖）的結構，差別在於光電半導體元件20的第一電極710於垂直方向（如第2B圖所示之Z方向）上與部分的第二部分300B重疊。具體而言，於此實施例中，由於第一電極710覆蓋於凹部420、溝槽410上並延伸覆蓋至部分的第二部分300B之上，因此，可使光電半導體元件20在磊晶薄膜狀態下相較於光電半導體元件10而言更進一步增加機械強度及支撐力量。此外，第一電極710與第二部分300B於垂直方向（Z方向）上重疊的部分具有第三頂表面710b，且第一頂表面710a、第二頂表面720a、及第三頂表面710b實質上可共平面，藉此，在後續製程中，第一電極710及第二電極720可在相同的水平高度上與外部電路連接，進而利於提升良率及可靠度。
第3A圖係根據本揭露的再一實施例，繪示出光電半導體元件30的俯視圖。第3B圖係為光電半導體元件30沿著第3A圖中A-A’線段的剖面圖。光電半導體元件30具有近似於光電半導體元件10（第1A圖至第1C圖）的結構，差別在於光電半導體元件30的凹部420位置不同。
如第3A圖及第3B圖所示，於此實施例，凹部420位於第一部分300A中較遠離溝槽410的一側，不與溝槽410相連通。凹部420的寬度由遠離溝槽410的一側往靠近溝槽410的一側逐漸變小。凹部420從第一部分300A中遠離溝槽410的一側朝向第二部分300B的方向凹蝕。
第4A圖係根據本揭露的再一實施例，繪示出光電半導體元件40的俯視圖。第4B圖係為光電半導體元件40沿著第4A圖中A-A’線段的剖面圖。光電半導體元件40具有近似於光電半導體元件30（第3A圖至第3B圖）的結構，差別在於光電半導體元件40的第一電極710並未覆蓋溝槽410，具體而言，第一電極710形成在凹部420及部分的絕緣層500之上，且並未延伸超過第一部分300A。
綜上所述，本揭露光電半導體元件提供了一種具有不參與導電、不參與發光或非電子電洞複合區域之磊晶支撐區塊，藉此可提升光電半導體元件之電流密度並增加發光效率，此外，可增加光電半導體元件結構的機械強度，以耐受在轉移或其他製程中對於元件所施加的力量，避免產生結構破損或斷裂，進而提升光電半導體元件的效率及製造良率，並可改善例如因元件尺寸微縮化所造成的表面缺陷效應。
以上概述數個實施例之部件，以便在本揭露所屬技術領域中具有通常知識者可更易理解本揭露實施例的觀點。在本揭露所屬技術領域中具有通常知識者應理解，他們能以本揭露實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本揭露所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本揭露的精神與範圍，且他們能在不違背本揭露之精神和範圍之下，做各式各樣的改變、取代和替換。
10,20,30,40:光電半導體元件 100:基底 200:黏結層 300:磊晶疊層 300A:第一部分 300B:第二部分 310:第一半導體結構 320:第二半導體結構 330:活性結構 400:凹槽 410:溝槽 420:凹部 500:絕緣層 510:第一開孔 520:第二開孔 610:第一接觸結構 620:第二接觸結構 710:第一電極 710a:第一頂表面 710b:第三頂表面 720:第二電極 720a:第二頂表面 D:間距 L:長度 L1:第一長度 L2:第二長度 W:寬度 W1:第一寬度 W2:第二寬度 W3:第三寬度 A-A’:剖面 B-B’:剖面
由以下的詳細敘述配合所附圖式，可最好地理解本揭露實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用於說明。事實上，可任意地放大或縮小各種元件的尺寸，以清楚地表現出本揭露實施例之特徵。 第1A圖係根據本揭露的一實施例，繪示出光電半導體元件的俯視圖。 第1B圖係根據本揭露的一實施例，繪示出沿著第1A圖中A-A’線段的剖面圖。 第1C圖係根據本揭露的一實施例，繪示出沿著第1A圖中B-B’線段的剖面圖。 第2A圖係根據本揭露的另一實施例，繪示出光電半導體元件的俯視圖。 第2B圖係根據本揭露的另一實施例，繪示出沿著第2A圖中A-A’線段的剖面圖。 第3A圖係根據本揭露再一實施例，繪示出光電半導體元件的俯視圖。 第3B圖係根據本揭露的再一實施例，繪示出沿著第3A圖中A-A’線段的剖面圖。 第4A圖係根據本揭露又一實施例，繪示出光電半導體元件的俯視圖。 第4B圖係根據本揭露的又一實施例，繪示出沿著第4A圖中A-A’線段的剖面圖。
10:光電半導體元件
100:基底
300A:第一部分
300B:第二部分
310:第一半導體結構
320:第二半導體結構
400:凹槽
410:溝槽
420:凹部
510:第一開孔
520:第二開孔
610:第一接觸結構
620:第二接觸結構
710:第一電極
720:第二電極
D:間距
L:長度
W:寬度
W1:第一寬度
W2:第二寬度
W3:第三寬度
A-A’:剖面
B-B’:剖面

Claims (10)

  1. 一種光電半導體元件，包含： 一磊晶疊層，包含一第一半導體結構、一活性結構位於該第一半導體結構上、及一第二半導體結構位於該活性結構上；其中該磊晶疊層具有一第一部分及一第二部分，且該第一部分的該第二半導體結構與該第二部分的該第二半導體結構分離； 一溝槽，位於該第一部分及該第二部分之間； 一凹部，位於該第一部分中； 一第一接觸結構，位於該凹部中；以及 一第一電極，覆蓋該第一接觸結構及該溝槽； 其中，當操作該光電半導體元件時，該第一部分不發光。
  2. 如請求項1之光電半導體元件，其中該凹部與該溝槽相連通。
  3. 如請求項1之光電半導體元件，其中由上視觀之，該光電半導體元件具有一第一面積，該第二部分具有一第二面積為該第一面積的3%~90%。
  4. 如請求項1之光電半導體元件，其中該第一電極於一垂直方向上與該第一部分有重疊。
  5. 如請求項4之光電半導體元件，其中該第一電極於該垂直方向上與該第二部分有重疊。
  6. 如請求項1之光電半導體元件，其中該凹部位於該第一部分中遠離該溝槽的一側。
  7. 如請求項1之光電半導體元件，其中由上視觀之，該第二半導體結構靠近該凹部的一側具有一第一寬度，且該第二半導體結構遠離該凹部的一側具有大於該第一寬度的一第二寬度。
  8. 如請求項1之光電半導體元件，更包括一絕緣層，位於該磊晶疊層上且與該第一接觸結構未直接接觸。
  9. 如請求項1之光電半導體元件，更包括一第二接觸結構位於該第二部分上。
  10. 如請求項9之光電半導體元件，更包括一絕緣層位於該磊晶疊層之上，且具有一第一開孔位於該凹部中、及一第二開孔位於該第二部分上，該第一接觸結構位於該第一開孔中且該第二接觸結構位於該第二開孔中。
TW111126477A 2022-07-14 2022-07-14 光電半導體元件 TWI834220B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111126477A TWI834220B (zh) 2022-07-14 2022-07-14 光電半導體元件
CN202310834724.5A CN117410414A (zh) 2022-07-14 2023-07-10 光电半导体元件
US18/352,940 US20240021772A1 (en) 2022-07-14 2023-07-14 Optoelectronic semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111126477A TWI834220B (zh) 2022-07-14 2022-07-14 光電半導體元件

Publications (2)

Publication Number Publication Date
TW202404116A true TW202404116A (zh) 2024-01-16
TWI834220B TWI834220B (zh) 2024-03-01

Family

ID=89496832

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126477A TWI834220B (zh) 2022-07-14 2022-07-14 光電半導體元件

Country Status (3)

Country Link
US (1) US20240021772A1 (zh)
CN (1) CN117410414A (zh)
TW (1) TWI834220B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201347141A (zh) * 2012-05-04 2013-11-16 Chi Mei Lighting Tech Corp 發光二極體結構及其製造方法
TWI474516B (zh) * 2012-08-30 2015-02-21 Lextar Electronics Corp 覆晶式發光二極體結構及其製造方法
CN107546303B (zh) * 2017-08-25 2019-06-21 扬州乾照光电有限公司 一种AlGaInP基发光二极管及其制造方法
CN109599465A (zh) * 2017-09-30 2019-04-09 展晶科技(深圳)有限公司 发光二极管芯片结构
CN108133983B (zh) * 2017-12-26 2019-09-27 莫永忠 一种异型低电压高亮度led芯片的制备方法
CN110233191B (zh) * 2019-07-05 2024-02-27 厦门乾照半导体科技有限公司 一种led芯片及其制作方法
CN111640830B (zh) * 2020-06-11 2022-01-28 厦门乾照光电股份有限公司 一种倒装led芯片及其制备方法
TWM623890U (zh) * 2021-07-30 2022-03-01 宏齊科技股份有限公司 具有共用電極的發光二極體裝置及其封裝結構
CN114447173B (zh) * 2022-01-28 2024-04-16 京东方晶芯科技有限公司 发光器件及其制备方法、发光装置

Also Published As

Publication number Publication date
CN117410414A (zh) 2024-01-16
TWI834220B (zh) 2024-03-01
US20240021772A1 (en) 2024-01-18

Similar Documents

Publication Publication Date Title
US10643981B2 (en) Emissive display substrate for surface mount micro-LED fluidic assembly
TWI795205B (zh) 發光元件
US10804426B2 (en) Planar surface mount micro-LED for fluidic assembly
KR20090101604A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
US20130062657A1 (en) Light emitting diode structure and manufacturing method thereof
TW202042287A (zh) 用於表面貼裝微型led流體組裝的發光顯示基板及製備方法
WO2023093446A1 (zh) 一种发光二极管芯片、发光装置
CN114664991A (zh) 微型发光二极管
WO2012040978A1 (zh) 发光装置及其制造方法
US8664020B2 (en) Semiconductor light emitting device and method of manufacturing the same
TW202042412A (zh) 用於流體組裝的平面表面貼裝微型led及其製備方法
TWI834220B (zh) 光電半導體元件
TWI786503B (zh) 發光元件及其製造方法
TWI816330B (zh) 光電半導體元件
TW202416552A (zh) 光電半導體元件
TWI838740B (zh) 光電半導體元件及包含其之半導體裝置
TW202401853A (zh) 光電半導體元件
TW202429729A (zh) 光電半導體元件
TW202410482A (zh) 光電半導體元件及包含其之半導體裝置
TWI845841B (zh) 發光元件
TWM641018U (zh) 光電半導體元件
TWI833439B (zh) 發光元件及其製造方法
CN219873571U (zh) 光电半导体元件
TWI848299B (zh) 光電半導體元件
TWI836732B (zh) 光電半導體元件