CN114664991A - 微型发光二极管 - Google Patents

微型发光二极管 Download PDF

Info

Publication number
CN114664991A
CN114664991A CN202210258939.2A CN202210258939A CN114664991A CN 114664991 A CN114664991 A CN 114664991A CN 202210258939 A CN202210258939 A CN 202210258939A CN 114664991 A CN114664991 A CN 114664991A
Authority
CN
China
Prior art keywords
layer
stack
semiconductor
semiconductor layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210258939.2A
Other languages
English (en)
Inventor
陈佶亨
许广元
王信介
吴俊德
陈奕静
史诒君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PlayNitride Inc
Original Assignee
PlayNitride Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PlayNitride Inc filed Critical PlayNitride Inc
Priority to CN202210258939.2A priority Critical patent/CN114664991A/zh
Publication of CN114664991A publication Critical patent/CN114664991A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种微型发光二极管，包括第一堆栈层、第二堆栈层、第三堆栈层、接合层、至少一蚀刻终止层以及多个电极。第一堆栈层设置于第三堆栈层上方，第二堆栈层设置于第一堆栈层与第三堆栈层之间，第一堆栈层、第二堆栈层及第三堆栈层为三种不同发光颜色的半导体发光堆栈层。第一堆栈层包括第一有源层。第二堆栈层包括第二有源层。第三堆栈层包括第三有源层。接合层设置于第二堆栈层与第三堆栈层之间。至少一蚀刻终止层至少设置于第一有源层与第二有源层之间。多个电极分别电性连接第一堆栈层、第二堆栈层及第三堆栈层，其中至少一电极接触蚀刻终止层。

Description

微型发光二极管
技术领域
本发明涉及一种发光二极管，尤其涉及一种微型发光二极管。
背景技术
在微型发光二极管显示面板中，通常各像素的红、绿、蓝色发光二极管芯片是在水平方向上排列，也就是说，三种颜色的芯片在面板上互不重叠地并列。在这种结构下，会产生几个待改善的问题。首先，面板的空间利用率不佳，在相同的像素尺寸下，需使用较小的芯片。芯片的尺寸缩小将进一步影响芯片的转换效率。此外，此种结构在制造时需分别针对红、绿、蓝色微型发光二极管芯片进行转移，每个像素共要进行三次转移，如此一来便增加了制程的步骤。
发明内容
本发明是针对一种微型发光二极管，其可提升面板的空间利用率。
在本发明的一实施例中，微型发光二极管包括外延结构以及多个电极。外延结构包括第一堆栈层、第二堆栈层、第三堆栈层、接合层、至少一蚀刻终止层。第一堆栈层设置于第三堆栈层上方，第二堆栈层设置于第一堆栈层与第三堆栈层之间，第一堆栈层、第二堆栈层及第三堆栈层为三种不同发光颜色的半导体发光堆栈层。第一堆栈层包括第一半导体层、第二半导体层以及第一有源层。第一有源层设置于第一半导体层与第二半导体层之间。第二堆栈层包括第三半导体层、第四半导体层以及第二有源层。第二有源层设置于第三半导体层与第四半导体层之间。第三堆栈层包括第五半导体层、第六半导体层以及第三有源层，第三有源层设置于第五半导体层与第六半导体层之间。接合层设置于第二堆栈层与第三堆栈层之间。至少一蚀刻终止层至少设置于第一有源层与第二有源层之间，且相对远离第一半导体层与第四半导体层。多个电极分别电性连接第一堆栈层、第二堆栈层及第三堆栈层，其中至少一电极接触蚀刻终止层。
在本发明的一实施例中，微型发光二极管包括第一堆栈层、第二堆栈层、第三堆栈层、至少一蚀刻终止层以及多个电极。第一堆栈层、第二堆栈层及第三堆栈层为三种不同发光颜色的半导体发光堆栈层。第一堆栈层设置于第三堆栈层上方，第二堆栈层设置于第一堆栈层与第三堆栈层之间。至少一蚀刻终止层至少设置于第一堆栈层与第二堆栈层之间。多个电极分别电性连接第一堆栈层、第二堆栈层及第三堆栈层，其中至少一电极接触蚀刻终止层。
在本发明的一实施例中，微型发光二极管包括一第一堆栈层、一第二堆栈层、一第三堆栈层、至少一蚀刻终止层及多个电极。第一堆栈层、第二堆栈层及第三堆栈层为三种不同发光颜色的半导体发光堆栈层，第一堆栈层设置于第三堆栈层上方，第二堆栈层设置于第三堆栈层上方。此至少一蚀刻终止层至少设置于第一堆栈层与第三堆栈层之间或第二堆栈层与第三堆栈层之间。这些电极分别电性连接第一堆栈层、第二堆栈层及第三堆栈层，其中至少一电极接触蚀刻终止层。
基于上述，在本发明的实施例的微型发光二极管中，因为将三个发光二极管芯片以垂直堆栈方式设置，在显示面板的像素尺寸不变的情况下，可以增加显示面板的空间利用率和显示效果，避免芯片微缩的转换效率问题。此外，因为至少一蚀刻终止层至少设置于第一有源层与第二有源层之间，且至少一电极接触蚀刻终止层，在制程上，可以在形成电极的制程中，避免过蚀刻(over-etching)。
附图说明
图1是依照本发明一实施例的微型发光二极管的剖视示意图；
图2A至图2C是图1的微型发光二极管的外延结构的制造流程图；
图3A及图3B是依照本发明一实施例的微型发光二极管的外延结构的制造流程图；
图4是经由图3A及图3B的流程而形成的微型发光二极管的外延结构的剖视示意图；
图5A是依照本发明一实施例的微型发光二极管的外延结构的剖视示意图；
图5B是依照本发明另一实施例的微型发光二极管的外延结构的剖视示意图；
图6A是依照本发明一实施例的微型发光二极管的外延结构的剖视示意图；
图6B是依照本发明另一实施例的微型发光二极管的外延结构的剖视示意图；
图6C是依照本发明另一实施例的微型发光二极管的立体示意图；
图6D是依照本发明另一实施例的微型发光二极管的立体示意图；
图7是依照本发明一实施例的微型发光二极管的外延结构的剖视示意图；
图8是依照本发明一实施例的微型发光二极管的剖视示意图；
图9是依照本发明一实施例的微型发光二极管的剖视示意图；
图10是依照本发明一实施例的微型发光二极管的剖视示意图；
图11是依照本发明一实施例的微型发光二极管的剖视示意图；
图12是依照本发明一实施例的微型发光二极管的剖视示意图；
图13是依照本发明一实施例的微型发光二极管的剖视示意图；
图14A至图14C是依照本发明一实施例的微型发光二极管的制造流程图；
图14D是依照本发明一实施例的微型发光二极管的剖视示意图；
图14E是依照本发明一实施例的微型发光二极管的剖视示意图；
图15A与图15B是依照本发明一实施例的微型发光二极管的制造流程图；
图15C是依照本发明一实施例的微型发光二极管的剖视示意图；
图16是依照本发明一实施例的微型发光二极管的剖视示意图；
图17是依照本发明一实施例的微型发光二极管的剖视示意图；
图18是依照本发明一实施例的微型发光二极管的剖视示意图；
图19是依照本发明一实施例的微型发光二极管的剖视示意图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是依照本发明一实施例的微型发光二极管的剖视示意图。请参照图1，在本实施例中，微型发光二极管10a包括外延结构100a以及多个电极200。外延结构100a包括第一堆栈层110、第二堆栈层120、第三堆栈层130、接合层140、至少一蚀刻终止层150(在图1中例如为一个蚀刻终止层150)。第一堆栈层110设置于第三堆栈层130上方，第二堆栈层120设置于第一堆栈层110与第三堆栈层130之间，第一堆栈层110、第二堆栈层120和第三堆栈层130为三种不同发光颜色的半导体发光堆栈层。第一堆栈层110包括第一半导体层112、第二半导体层114以及第一有源层116。第一有源层116设置于第一半导体层112与第二半导体层114之间。第二堆栈层120包括第三半导体层122、第四半导体层124以及第二有源层126。第二有源层126设置于第三半导体层122与第四半导体层124之间。第三堆栈层130包括第五半导体层132、第六半导体层134以及第三有源层136，第三有源层136设置于第五半导体层132与第六半导体层134之间，第五半导体层132与第六半导体层134的掺杂型态相反。接合层140设置于第二堆栈层120与第三堆栈层130之间。至少一蚀刻终止层150至少设置于第一有源层110与第二有源层120之间(在图1中例如是设置于第二半导体层114与第三半导体层122之间)，且远离第一半导体层112与第四半导体层124。多个电极200分别电性连接第一堆栈层110、第二堆栈层120及第三堆栈层130，其中至少一电极200接触蚀刻终止层150。在一实施例中，第一有源层110与第二有源层120的间距小于1微米，因此通过蚀刻终止层150的设置可以避免过蚀刻而伤及第一有源层110。
具体而言，在本实施例中，第一堆栈层110和第二堆栈层120属同一外延材料系统，第三堆栈层130与第一堆栈层110、第二堆栈层120为不同的外延材料系统。第一堆栈层110与第二堆栈层120的外延材料例如是选自三五族氮化物半导体化合物(Nitride-basedcompound semiconductor)，组成包括AlxInyGazN，其中x及y及z系满足0≤x、y、z≤1的数值，例如氮化镓(gallium nitride,GaN)、氮化铟镓(indium gallium nitride,InGaN)或氮化铝(aluminum nitride,AlN)等，但不以此为限。第三堆栈层130的外延材料例如是选自磷化物(Phosphide-based compound semiconductor)或砷化物半导体化合物(Arsenide-basedcompound semiconductor)，如四元化合物，包括磷砷化铟镓(gallium indium arsenidephosphide,InGaAsP)、或磷砷化铝铟(indium aluminum arsenide phosphide,AlGaAsP)等，但不以此为限。也就是说，第三堆栈层130可以在相异于第一堆栈层110与第二堆栈层120的另一外延制程中堆栈而形成。其中，本实施例的第一有源层116的半导体能隙例如是对应于蓝光的光子能量，第二有源层126的半导体能隙例如是对应于绿光的光子能量，第三有源层136的半导体能隙例如是对应于红光的光子能量，通过不同的材料搭配不同的发光颜色可有较佳的外延质量，后续再通过接合可得更佳的芯片良率。第一堆栈层110、第二堆栈层120与第三堆栈层130可通过接合制程而形成外延结构100a，且微型发光二极管10a的各层在外延过程中的位置关系(例如上与下)与接合完成的微型发光二极管10a的各层的位置关系可能有所不同。此处，通过波长最短的蓝光配置于最靠近出光面，再者为次长的绿光，最后是最长的红光，可以减少波长短的光吸收，增加出光率。
图2A至图2C是图1的微型发光二极管的外延结构的制造流程图。请参照图2A至图2C，在本实施例中，如图2A所示，在第一基板182上形成N型的第一半导体层112，在N型的第一半导体层112上形成第一有源层116，在第一有源层116上形成P型的第二半导体层114，在P型的第二半导体层114上形成蚀刻终止层150，在蚀刻终止层150上形成P型的第三半导体层122，在P型的第三半导体层122上形成第二有源层126，在第二有源层126上形成N型的第四半导体层124。其中，第一基板182例如为蓝宝石(sapphire)基板。此外，如图2A所示，在第二基板184上形成N型的第五半导体层132，在N型的第五半导体层132上形成第三有源层136，在第三有源层136上形成P型的第六半导体层134。其中，第二基板184例如为砷化镓(gallium arsenide,GaAs)。接着，如图2B所示，通过连接层170，将P型的第六半导体层134与一第三基板186连接，移除第二基板184。并且如图2C所示，将N型的第四半导体层124通过接合层140而连接至N型的第五半导体层132，移除第一基板182。在其他实施例中，上述第一半导体层112至第六半导体层134的掺杂型态(N型掺杂或P型掺杂)可以依据电极设置的位置以及各半导体层之间的电性连接方式而调整，只要第一半导体层112与第二半导体层114的掺杂型态相反、第三半导体层122与第四半导体层124的掺杂型态相反、第五半导体层132与第六半导体层134的掺杂型态相反即可，并不限于上述的掺杂型态。
请继续参照图1至图2C，在本实施例中，蚀刻终止层150的材质例如包括氮化物半导体化合物(Nitride-based compound semiconductor)、磷化物半导体或砷化物半导体化合物等材料之中的一者，或其中二者或二者以上的组合，但不以此为限。
在本实施例中，蚀刻终止层150可以具有下述各种不同的形态中的一种，但不限于以下列举的这些形态。例如，下述的N型掺杂与P型掺杂可以根据设计需求而互换。此外，在本实施例中，蚀刻终止层150的厚度例如是小于或等于1微米，过厚可能影响外延结构的良率。
在一实施例中，蚀刻终止层150包括的化合物的元素组成或比例与第二半导体层114或第三半导体层122包括的化合物的元素组成或比例不同。举例而言，第二半导体层114及第三半导体层122包括氮化镓，蚀刻终止层150则可包括氮化铟镓。蚀刻终止层150包括的化合物与第二半导体层114或第三半导体层122包括的半导体化合物材料系统不同，例如可包括磷化镓。蚀刻终止层150包括的化合物的元素(元素铟、镓、氮)比例与第二半导体层114或第三半导体层122包括的化合物的元素(元素铟、镓、氮)比例不同。也就是说，在形成蚀刻终止层150、第二半导体层114及第三半导体层122的过程中，改变蚀刻终止层150的结构组成。通过上述化合物的元素组成或比例的不同，在蚀刻过程中，当检测器，例如是二次离子质谱仪(secondary ion mass spectrometer,SIMS)，检测到被蚀刻掉的化合物的元素比例发生大的改变，就可得知已蚀刻至蚀刻终止层150的位置，而使蚀刻停止。
在一实施例中，蚀刻终止层150的掺杂浓度与第二半导体层114或第三半导体层122的掺杂浓度不同。举例而言，蚀刻终止层150的掺杂浓度相较于第二半导体层114或第三半导体层122的掺杂浓度的高低差异为2至10倍，可有较大的区别性，其中蚀刻终止层150、第二半导体层114及第三半导体层122的掺杂浓度大于等于1018cm-3且小于等于1022cm-3，小于1018cm-3或大于1022cm-3可能会影响外延结构的质量。蚀刻终止层150、第二半导体层114及第三半导体层122的掺杂元素可以是同一型掺杂，可于外延过程中一同形成，增加外延良率质量，例如为P型掺杂，包括镁(magnesium,Mg)、碳(carbon,C)、锌(zinc,Zn)、铜(copper,Cu)等，但不以此为限。蚀刻终止层150、第二半导体层114及第三半导体层122的掺杂元素也可是N型掺杂，包括硅(sillicon,Si)、锗(germanium,Ge)、锰(manganese,Mn)、碲(tellurium,Te)等，但不以此为限。也就是说，在形成蚀刻终止层150、第二半导体层114及第三半导体层122的过程中，使蚀刻终止层150与第二半导体层114或第三半导体层122之间具有掺杂浓度对比。通过上述掺杂浓度的不同，在蚀刻过程中，当检测器检测到被蚀刻掉的材质的掺杂浓度发生大的改变，就可得知已蚀刻至蚀刻终止层150的位置，而使蚀刻停止。特别说明的是，蚀刻终止层150较佳是配置于N型掺杂的第二半导体层114及第三半导体层122间，后续第一电极210接触电性连结于蚀刻终止层150(此处蚀刻终止层150也是N型)，可以有较佳的电流扩散效果。
在一实施例中，蚀刻终止层150包括二种以上的掺杂元素。举例而言，第二半导体层114及第三半导体层122的材质为N型掺杂的氮化镓，蚀刻终止层150则可在第二半导体层114及第三半导体层122的N型掺杂的氮化镓中再掺杂碳、镁、锰等不同于第二半导体层114或第三半导体层122的N型掺杂的氮化镓的掺杂元素的第二种掺杂元素。也就是说，在形成蚀刻终止层150、第二半导体层114及第三半导体层122的过程中，在蚀刻终止层150中加入第二元素的掺杂作为检测目标。通过上述加入第二元素，在蚀刻过程中，当检测器检测到第二元素，就可得知已蚀刻至蚀刻终止层150的位置，而使蚀刻停止。
在一实施例中，蚀刻终止层150的掺杂元素与第二半导体层114或第三半导体层122的掺杂元素不同。举例而言，第二半导体层114及第三半导体层122的材质为N型掺杂的氮化镓，蚀刻终止层150则可以是P型掺杂的氮化镓。也就是说，在形成蚀刻终止层150、第二半导体层114及第三半导体层122的过程中，将蚀刻终止层150的掺杂型态切换为与第二半导体层114或第三半导体层122不同的掺杂型态。通过上述掺杂元素的不同，在蚀刻过程中，当检测器检测到被蚀刻掉的材质中的元素发生改变，就可得知已蚀刻至蚀刻终止层150的位置，而使蚀刻停止。
请继续参照图1，在本实施例中，外延结构10a具有贯穿第二堆栈层120、接合层140及第三堆栈层130的贯孔，贯孔暴露蚀刻终止层150的下表面的一部分，其中至少一电极200配置于贯孔中接触蚀刻终止层150。举例而言，在本实施例中，第一贯孔192穿过第三半导体层122、第二有源层126、第四半导体层124、接合层140、第五半导体层132、第三有源层136及第六半导体层134，且第一贯孔192暴露蚀刻终止层150的下表面的一部分，电极210配置于第一贯孔192中接触蚀刻终止层150。第二贯孔194穿过第三有源层136及第六半导体层134。第三贯孔196穿过接合层140、第五半导体层132、第三有源层136及第六半导体层134。第四贯孔198穿过第一有源层116、第二半导体层114、蚀刻终止层150、第三半导体层122、第二有源层126、第四半导体层124、接合层140、第五半导体层132、第三有源层136及第六半导体层134。微型发光二极管10a还包括绝缘层300。至少部分的绝缘层300位于第一贯孔192中，且绝缘层300暴露蚀刻终止层150的一表面。至少部分的绝缘层300位于第二贯孔中、第三贯孔中及第四贯孔中，且位于第二贯孔、第三贯孔及第四贯孔的侧壁上。多个电极200包括第一电极210、第二电极220、第三电极230及第四电极240。第一电极210、第二电极220、第三电极230及第四电极240分别部分位于这些第一贯孔、第二贯孔、第三贯孔及第四贯孔中，且分别部分位于绝缘层300中。绝缘层300覆盖第一电极210的侧面，且暴露第一电极210与蚀刻终止层150连接的表面，覆盖第二电极220的侧面，且暴露第二电极220与第五半导体层132连接的表面，覆盖第三电极230的侧面且暴露第三电极230与第四半导体层124的表面，覆盖第四电极240的侧面，且暴露第四电极240与第一半导体层112连接的表面。
在本实施例中，第一电极210贯穿第三半导体层122、第二有源层126、第四半导体层124、接合层140、第五半导体层132、第三有源层136及第六半导体层134，且第一电极210电性连接第二半导体层114、第三半导体层122(在本实施例中为P型掺杂)，第六半导体层134(在本实施例中为P型掺杂)。也就是说，第一电极210为第一堆栈层110、第二堆栈层120及第三堆栈层130的共享正极。第二电极220为第三堆栈层130的负极，其被绝缘层300暴露的表面接触第五半导体层132(在本实施例中为N型掺杂)，且电性连接第五半导体层132。第三电极230为第二堆栈层120的负极，其被绝缘层300暴露的表面接触第四半导体层124(在本实施例中为N型掺杂)，且电性连接第四半导体层124。第四电极240为第一堆栈层110的负极，其被绝缘层300暴露的表面接触第一半导体层112(在本实施例中为N型掺杂)，且电性连接第一半导体层112。
在本实施例中，因为将三个发光二极管芯片以垂直堆栈方式设置，可以增加显示面板的空间利用率，在显示面板的像素尺寸不变的情况下，可使用较大的发光二极管芯片，避免芯片微缩的转换效率问题。此外，因为至少一蚀刻终止层150至少设置于第一堆栈层110与第二堆栈层120之间，且第一电极210接触蚀刻终止层150，在微型发光二极管的每层厚度而在奈米等级的情况下，可以在形成第一电极210的制程中，特别是需要贯孔时，避免过蚀刻，损伤到第一有源层110。在另一实施例中，至少一蚀刻终止层150亦可以是至少设置于第二堆栈层120与第三堆栈层130之间。
图3A及图3B是依照本发明一实施例的微型发光二极管的外延结构的制造流程图。图4是经由图3A及图3B的流程而形成的微型发光二极管的外延结构的剖视示意图。请参照图3A至图4，本实施例的制造流程与图2A至图2C的实施例的制造流程类似，其差异在于，在本实施例中，如图3A所示，在第二基板184上形成N型的第六半导体层134a，在N型的第六半导体层134a上形成第三有源层136，在第三有源层上形成P型的第五半导体层132a。接着，如图3B所示通过接合层140将N型的第四半导体层124接合P型的第五半导体层132a。移除第一基板182及第二基板184而得到图4的微型发光二极管的外延结构100b。图4的外延结构100b与图1的外延结构100a的差异在于，第五半导体层132a的掺杂型态为P型，第六半导体层134a的掺杂型态为N型。根据不同的设计需求或制程需求，可以改变N型掺杂的半导体层及P型掺杂的半导体层在第一基板182或第二基板184(如上述的砷化镓基板、蓝宝石基板等基板)上的形成顺序。
为了方便说明，图5A至图7省略微型发光二极管的电极，而只示出出微型发光二极管的外延结构。图5A是依照本发明一实施例的微型发光二极管的外延结构的剖视示意图。请参照图5A，在本实施例中，外延结构100c还包括半导体隧穿层160a，设置于第一堆栈层110a与第二堆栈层120之间，且具有第一型掺杂区162a、第二型掺杂区164a以及位于第一型掺杂区162a与第二型掺杂区164a之间的隧穿区166a。详细而言，在本实施例中，半导体隧穿层160a例如是位于蚀刻终止层150的下方，第一型掺杂区162a位于第二型掺杂区164a的上方，半导体隧穿层160a在第二型掺杂区164a的掺杂型态与第三半导体层122的掺杂型态相同，半导体隧穿层160a在第一型掺杂区162a的掺杂型态与第二半导体层114a的掺杂型态相同，且半导体隧穿层160a在第一型掺杂区162a的掺杂型态与在第二型掺杂区164a的掺杂型态相反。在本实施例中，第一型掺杂区162a在靠近隧穿区166a的区域具有高浓度的N型掺杂，且第二型掺杂区164a在靠近隧穿区166a的区域具有高浓度的P型掺杂，半导体隧穿层160a在隧穿区166a的掺杂浓度具有高梯度。在本实施例中，第一半导体层112a的掺杂型态为P型，第二半导体层114a的掺杂型态为N型。在本实施例中，因为蚀刻终止层150设置于N型掺杂的第二半导体层114a中，蚀刻终止层150与第一电极210之间可达到较好的电流扩散性质。于另一实施例中，半导体隧穿层160a同时包含一高浓度的N型层及P型掺杂，使蚀刻终止层150设置于N型掺杂的第二半导体层114a中，并形成P型半导体层朝上的芯片可达到较好的电流扩散性质和增加后续外接线路(未示出)连结电极的良率。也可以如图5B所示，外延结构100d的第一半导体层112至第六半导体层134a的掺杂型态各与外延结构100c的第一半导体层112a至第六半导体层134各层的掺杂型态相反，且蚀刻终止层150设置于P型掺杂的第二半导体层114中。在本实施例中，半导体隧穿层160b的第一型掺杂区162b在靠近隧穿区166b的区域具有高浓度的P型掺杂，且第二型掺杂区164b在靠近隧穿区166b的区域具有高浓度的N型掺杂，半导体隧穿层160b在隧穿区166b的掺杂浓度具有高梯度。
图6A是依照本发明一实施例的微型发光二极管的外延结构的剖视示意图。请参照图6A，本实施例的外延结构100e与图5A的微型发光二极管100c类似，其差异在于，在本实施例中，外延结构100e还包括第一布拉格反射层172以及第二布拉格反射层174，第一布拉格反射层172设置于第一有源层116与第二有源层126之间，且第二布拉格反射层174设置于第二有源层126与第三有源层136之间。本实施例的第一布拉格反射层172例如是设置于半导体隧穿层160a的下方，第二布拉格反射层174例如是设置于接合层140的上方。在一实施例中，如图6B或图6C，外延结构100f的第一堆栈层110a、第二堆栈层120和第三堆栈层130可以出光面积可以不完全重叠。此处，红光的第三堆栈层130效率最低，因此配置最大的出光面积，且错位之处可以直接于表面制作电极(如第一电极210、第二电极220及第三电极230)不需再贯孔(电极配置如他图所示不再重复)，并通过堆栈层间的布拉格反射层(如第一布拉格反射层172与第二布拉格反射层174)确保出光，可有较佳的制作良率和出光效率。而于未示出出的实施中，也可以是等大的出光面积但是彼此错位配置。也可以如图6B所示，外延结构100f的第一布拉格反射层172是设置于半导体隧穿层160a的上方，第二布拉格反射层174是设置于接合层140的下方，通过布拉格反射层材料和外延结构的适配性调整配置关系，如同一材料的布拉格反射层和蚀刻终止层150若都是氮化镓，可先形成多层的布拉格反射层再形成单层蚀刻终止层150，可增加外延良率。
在另一实施例中，也可以如图6D所示，第一堆栈层110a设置于第三堆栈层130上方，第二堆栈层120设置于第三堆栈层130上方。至少一蚀刻终止层150(在图6D中是以两个蚀刻终止层150为例)至少设置于第一堆栈层110a与第三堆栈层130之间或第二堆栈层120与第三堆栈层130之间。多个电极(如第一电极210、第二电极220、第三电极230及第四电极240)分别电性连接第一堆栈层110a、第二堆栈层120及第三堆栈层130，其中至少一电极(例如第二电极220及第三电极230)接触蚀刻终止层。
图7是依照本发明一实施例的微型发光二极管的外延结构的剖视示意图。请参照图7，本实施例的外延结构100g与图6A的外延结构100e类似，其差异在于，在本实施例中，第一布拉格反射层172为蚀刻终止层150。也就是说，本实施例的蚀刻终止层150d(172)是以布拉格反射层的形式设置在半导体隧穿层160a的下方，可增加外延的效率。
在图6A至图7的实施例中，第一布拉格反射层172与第二布拉格反射层174的材质例如是氮化铝铟(aluminum indium nitride,AlInN)、氮化镓等，但不以此为限。通过在这些实施例中，通过在第一有源层116与第二有源层126之间，以及第二有源层126与第三有源层136之间设置布拉格反射层，布拉格反射层可以达到长通滤波器(long pass filter)的效果，针对特定波长进行反射(例如，第一布拉格反射层172的设置可以使第三有源层和第二有源层的出光通过，反射第一有源层的出光。第二布拉格反射层174的设置可以使第三有源层的出光通过，反射第一有源层和第二有源层的出光。以增加出光效率。
图8是依照本发明一实施例的微型发光二极管的剖视示意图。请参照图8，本实施例的微型发光二极管10b与图1的微型发光二极管10a类似，其差异在于，在本实施例中，至少一蚀刻终止层为多个蚀刻终止层150，分别设置于第一有源层116上方、第一有源层116与第二有源层126之间以及第二有源层126与第三有源层136之间(例如在接合层140与第三主层136之间)，其中部分电极200分别接触这些蚀刻终止层150。举例而言，在本实施例中，多个蚀刻终止层150分别设置于第一半导体层112中、第二半导体层114与第三半导体层122之间以及第五半导体层132中。在本实施例中，第二贯孔194暴露位于第五半导体层132中的蚀刻终止层150的下表面，绝缘层300暴露位于第五半导体层132中的蚀刻终止层150的下表面。第四贯孔198暴露位于第一半导体层112中的蚀刻终止层150的下表面，绝缘层300暴露位于第一半导体层112中的蚀刻终止层150的下表面。第二电极220被绝缘层300暴露的表面接触蚀刻终止层150，且电性连接第五半导体层132(在本实施例中为N型掺杂)。第四电极240被绝缘层300暴露的表面接触蚀刻终止层150，且电性连接第一半导体层112(在本实施例中为N型掺杂)。在微型发光二极管形成贯孔处对应配置有蚀刻终止层时，避免过蚀刻，损伤到各个有源层。
图9是依照本发明一实施例的微型发光二极管的剖视示意图。请参照图9，在本实施例中，微型发光二极管10c的外延结构100i类似于图5A的外延结构100d，其差异在于，外延结构100i包括二个蚀刻终止层150，分别是设置于N型的第三半导体层122a中，以及N型的第六半导体层134a中。在本实施例中，接合层140a的材质是非导体，例如是氧化物，如二氧化硅(SiO2)等，但不以此为限。在本实施例中，第一电极210a是共享正极，第一电极210a从侧边连接P型的第四半导体层124a以及P型的第五半导体层132a。绝缘层300具有一贯孔(对应于第二贯孔220a)，暴露N型的第一半导体层112的部分上表面，第二电极220a部分位于贯孔中，且电性连接N型的第一半导体层112，而作为第一外延结构110的负极。第一贯孔(对应于第三电极230a)贯穿第一半导体层112、第一有源层116、第二半导体层114及半导体隧穿层160b，第一贯孔暴露位于第三半导体层122a中的蚀刻终止层150的部分上表面，第三电极230a部分位于第一贯孔中，且电性连接蚀刻终止层150，而作为第二外延结构120a的负极。第二贯孔(对应于第四电)240a)贯穿第一半导体层112、第一有源层116、第二半导体层114、半导体隧穿层160b蚀刻终止层150、第三半导体层122a、第二有源层126、第四半导体层124a、接合层140a、第五半导体层132a及第三有源层136，第二贯孔暴露位于第六半导体层134a中的蚀刻终止层150的部分上表面，第四电极240a部分位于第二贯孔中，且电性连接蚀刻终止层150，而作为第三外延结构130a的负极。此处微型发光二极管10d例如为一水平式微型发光二极管。
图10是依照本发明一实施例的微型发光二极管的剖视示意图。请参照图10，在本实施例中，微型发光二极管10d类似于图9的微型发光二极管10c，其差异在于，电极的型态不同，以及蚀刻终止层设置的位置不同。在本实施例中，外延结构100j包括三个蚀刻终止层150，分别设置于P型的第二半导体层114中、P型的第四半导体层124a中以及P型的第五半导体层132a中。第一电极210b是共享负极，第一电极210b从侧边电性连接N型的第六半导体层134a，且沿着外延结构100j的侧面延伸而电性连接至N型的第一半导体层112。第一贯孔(对应于第二电极220b)穿过第一半导体层112及第一有源层116，第一贯孔暴露设置于第二半导体层114中的蚀刻终止层150的部分上表面，第二电极220b部分位于第一贯孔中，且电性连接蚀刻终止层150，而作为第一外延结构110的正极。第二贯孔(对应于第三电极230b)穿过第一半导体层112、第一有源层116、第二半导体层114、半导体隧穿层160b蚀刻终止层150、第三半导体层122a及第二有源层126，第二贯孔暴露设置于第四半导体层124a中的蚀刻终止层150的部分上表面，第三电极230b部分位于第二贯孔中，且电性连接蚀刻终止层150，而作为第二外延结构120a的正极。第三贯孔(对应于第四电极240b)穿过第一半导体层112、第一有源层116、第二半导体层114、半导体隧穿层160b、蚀刻终止层150、第三半导体层122a、第二有源层126、第四半导体层124a及接合层140a，第三贯孔暴露设置于第五半导体层132a中的蚀刻终止层150的部分上表面，第四电极240b部分位于第三贯孔中，且电性连接蚀刻终止层150，而作为第三外延结构130a的正极。此处微型发光二极管10d例如为一覆晶式或水平式微型发光二极管，后续转移时等高的电极能有较佳良率。
图11是依照本发明一实施例的微型发光二极管的剖视示意图。请参照图11，在本实施例中，微型发光二极管10e类似于图10的微型发光二极管10d，其差异在于，负极的型态不同，以及蚀刻终止层设置的数量不同。在本实施例中，外延结构100k除了外延结构100j的三个蚀刻终止层150以外，还包括第四个蚀刻终止层150，设置于第一半导体层112中。在本实施例中，第四贯孔(对应于第一电极210c)穿过第一有源层116、第二半导体层114、半导体隧穿层160b、蚀刻终止层150、第三半导体层122a、第二有源层126、第四半导体层124a、接合层140a、第五半导体层132a、第三有源层136及第六半导体层134a，第四贯孔暴露设置于第一半导体层112中的蚀刻终止层150的部分下表面，第一电极210c部分位于第四贯孔中，且电性连接蚀刻终止层150，而作为第一外延结构110、第二外延结构120a及第三外延结构130a的共享负极。第一电极210c远离蚀刻终止层150的部分沿着第六半导体层134a的底面延伸。此处微型发光二极管10d例如为一垂直式微型发光二极管，能增加后续转移时的排列密集度，可应用于增强现实(augmented reality,AR)/虚拟现实(virtual reality,VR)等需要高分辨率的装置。
图12是依照本发明一实施例的微型发光二极管的剖视示意图。请参照图12，在本实施例中，微型发光二极管10f类似于图10的微型发光二极管10d，其差异在于，第一外延层110a及第二外延层120中各层的掺杂型态各与微型发光二极管10d的第一外延层110及第二外延层120a中各层的掺杂型态相反，且电极型态不同。此外，在本实施例中，接合层140b是导电层，例如是透明金属氧化物层或厚度小于
Figure BDA0003549927560000091
的金属层，金属的材质例如是铜、铝、金等，但不以此为限。且接合层140b的上表面与下表面的面积相同。在本实施例中，外延结构100l包括三个蚀刻终止层150，分别设置于P型的第一半导体层112a中、P型的第三半导体层122中以及P型的第五半导体层132a中。第一电极210d为共享负极，电性连接至接合层140b。第一电极210d沿外延结构100l的侧壁延伸覆盖第六半导体层134a。通过接合层140b是导电层，可直接作为导电扩散增加芯片效率。第五电极250f则电性连接至第六半导体层134a。
在本实施例中，第一贯孔(对应于第二电极220c)穿过第二有源层126、第四半导体层124、接合层140b、第五半导体层132a、第三有源层136及第六半导体层134a，第一贯孔暴露设置于第三半导体层122中的蚀刻终止层150的部分下表面，第二电极220c部分位于第一贯孔中，且电性连接蚀刻终止层150，而作为第二外延结构120的正极。第二贯孔(对应于第三电极230c)穿过第一有源层116、第二半导体层114a、半导体隧穿层160a、蚀刻终止层150、第三半导体层122、第二有源层126、第四半导体层124、接合层140b、第五半导体层132a、第三有源层136及第六半导体层134a，第二贯孔暴露设置于第一半导体层112a中的蚀刻终止层150的部分下表面，第三电极230c部分位于第二贯孔中，且电性连接蚀刻终止层150，而作为第一外延结构110a的正极。第三贯孔(对应于第四电极240c)穿过第三有源层136及第六半导体层134a，第三贯孔暴露设置于第五半导体层132a中的蚀刻终止层150的部分下表面，第四电极240c部分位于第三贯孔中，且电性连接蚀刻终止层150，而作为第三外延结构130a的正极。此处微型发光二极管10d例如为一覆晶式微型发光二极管，后续转移时通过等高的电极能有较佳良率且易于后续修补需求。
图13是依照本发明一实施例的微型发光二极管的剖视示意图。请参照图13，在本实施例中，微型发光二极管10g类似于图12的微型发光二极管10f，其差异在于，电极型态不同，且第二外延结构130各层的掺杂型态各与第三外延结构130a各层的掺杂型态相反。在本实施例中，保留了图12的微型发光二极管10f中对应于第二电极220c及第三电极230c的第一贯孔及第二贯孔，且绝缘层300具有暴露第六半导体层134的部分下表面的一贯孔(对应于第四电极240d)，第四电极240d部分位于贯孔中，且电性连接第六半导体层134，而作为第三外延结构130的正极。绝缘层300具有一断面，断面暴露接合层140b的部分上表面，第一电极210e设置在接合层140b上，且通过接合层140b电性连接第四半导体层124和第五半导体层132。
图14A至图14C是依照本发明一实施例的微型发光二极管的制造流程图。图14D是依照本发明一实施例的微型发光二极管的剖视示意图。图14E是依照本发明一实施例的微型发光二极管的剖视示意图。请先参照图14A，在本实施例中，在第四半导体层124及第五半导体层132上设置黏着层142，黏着层142具有凹槽，在凹槽中设置金属凸块144。再参照图14B，连接第四半导体层124上的黏着层及第五半导体层132上的黏着层142。接着参照图14C，加热使第四半导体层124上的金属凸块144及第五半导体层132上的金属凸块144彼此接触，形成接合层140c，在凹槽中设置金属凸块144，可减少在金属凸块144加热后的溢流。参照图14D，本实施例的接合层140d以图14A至图14C的流程形成，其中第四半导体层124上的金属凸块144及第五半导体层132上的金属凸块144彼此错开。参照图14E，本实施例的接合层140e以图14A至图14C的流程形成，其中第四半导体层124上的金属凸块144及第五半导体层132上的金属凸块144分别靠近外延结构的二个侧面。在上述实施例中，黏着层142的材质为绝缘材料，例如为氧化物。如二氧化硅等，但不以此为限。金属凸块144的材质为导电材料，例如为铜、金、铝等，但不以此为限。接合层140同时包括绝缘的黏着层142作为接合功能和导电的金属凸块144作为导电功能，能同时达到黏着和导电，增加芯片制作良率。
图15A与图15B是依照本发明一实施例的微型发光二极管的制造流程图。图15C是依照本发明一实施例的微型发光二极管的剖视示意图。请先参照图15A，在本实施例中，在第四半导体层124及第五半导体层132上设置金属凸块144，且在第四半导体层124及第五半导体层132的至少一者上设置异方性导电胶146(anisotropic conductive film)，连接第四半导体层124上的金属凸块144及第五半导体层132上的金属凸块144，形成接合层140f，如图15B所示。在图15A中，只将异方性导电胶图案化地设置在金属凸块144上，且在第四半导体层124及第五半导体层132的至少一者上设置透明氧化层148，且连接第四半导体层124上的金属凸块144及第五半导体层132上的金属凸块144，形成图15C的接合层140g(异方性导电胶位于连接后的第四半导体层124上的金属凸块144及第五半导体层132上的金属凸块144之间)。透明氧化层148可作为黏着同时增加出光效率。
图16是依照本发明一实施例的微型发光二极管的剖视示意图。本实施例的微型发光二极管10h类似于图1的微型发光二极管10a，其差异在于，接合层140d的型态不同，以及第二电极220及第三电极230的连接位置不同。此外，还有第二个蚀刻终止层150设至于第一半导体层112中，绝缘层300暴露蚀刻终止层150的部分下表面，第四电极240接触蚀刻终止层150被绝缘层300暴露的部分。在本实施例中，第二电极220被绝缘层300暴露的表面接触设置于第五半导体层132上的金属凸块144，并通过金属凸块144电性连接第五半导体层132。第三电极230被绝缘层300暴露的表面接触设置于第四半导体层124上的金属凸块144，并通过金属凸块144电性连接第四半导体层124。此外，第一电极210电性连接至第六半导体层134与蚀刻终止层150。
图17是依照本发明一实施例的微型发光二极管的剖视示意图。本实施例的微型发光二极管10i类似于图16的微型发光二极管10h，其差异在于，接合层140e的型态不同，以及第二电极220d及第三电极230d的连接位置及型态不同。在本实施例中，第二电极220d接触设置于第五半导体层132上的金属凸块144，并通过金属凸块144电性连接第五半导体层132，且第二电极220d延伸覆盖微型发光二极管10i的部分侧面及部分底面。第三电极230d相对于第二电极220d而设置，第三电极230d接触设置于第四半导体层124上的金属凸块144，并通过金属凸块144电性连接第四半导体层124，且第三电极230d延伸覆盖微型发光二极管10i的部分侧面及部分底面。
图18是依照本发明一实施例的微型发光二极管的剖视示意图。在图18的微型发光二极管10j中，多个蚀刻终止层150分别设置于N型的第二半导体层114a与N型的第三半导体层122a中、P型的第四半导体层124a中以及N型的第六半导体层134a中。半导体隧穿层160a设置于P型的第一半导体层112a上。在本实施例中，第一贯孔(对应于第一电极210f靠近微型发光二极管10j的侧边的部分)穿过半导体隧穿层160a、第一半导体层112a及第一有源层116，且第二贯孔(对应于第一电极210f靠近微型发光二极管10j的中央的部分)穿过半导体层隧穿层160a、第一半导体层112a及第一有源层116、第二半导体层114a、蚀刻终止层150、第二有源层126、接合层140、第五半导体层132a及第三有源层136。第一贯孔暴露设置于第二半导体层114a与第三半导体层122a中的蚀刻终止层150的部分上表面，第二贯孔暴露设置于第六半导体层134a中的蚀刻终止层150的部分上表面。第一电极210f部分位于第一贯孔中，且部分位于第二贯孔中，且电性连接两蚀刻终止层150，而作为共享的负极。半导体隧穿层160a上具有第三贯孔(对应于第二电极220e)，第二电极220e部分位于第三贯孔中且电性连接第一半导体层112a(例如是通过半导体隧穿层160a电性连接至第一半导体层112a)，而作为正极。第四贯孔(对应于第三电极230e)穿过半导体层隧穿层160a、第一半导体层112a、第一有源层116、第二半导体层114a、蚀刻终止层150、第二有源层126及接合层140，第三电极230e部分位于第四贯孔中且电性连接第五半导体层132a，而作为正极。第五贯孔(对应于第四电极240e)穿过半导体层隧穿层160a、第一半导体层112a及第一有源层116、第二半导体层114a、蚀刻终止层150及第二有源层126，第四电极240e部分位于第五贯孔中且电性连接第四半导体层124a，而作为正极。
图19是依照本发明一实施例的微型发光二极管的剖视示意图。在图19的微型发光二极管10k中，微型发光二极管包括第一堆栈层110、第二堆栈层120、第三堆栈层130、至少一蚀刻终止层150以及多个电极200。第一堆栈层110、第二堆栈层120及第三堆栈层130为三种不同发光颜色的半导体发光堆栈层。第一堆栈层110设置于第三堆栈层130上方，第二堆栈层120设置于第一堆栈层110与第三堆栈层130之间。至少一蚀刻终止层150至少设置于第一堆栈层110与第二堆栈层120之间或至少设置于第二堆栈层120与第三堆栈层130之间。多个电极200分别电性连接第一堆栈层110、第二堆栈层120及第三堆栈层130，其中至少一电极200接触蚀刻终止层150。在一实施例中，有源层的间距(例如第一有源层116与第二有源层126的间距及第二有源层126与第三有源层136的间距)皆小于1微米，因此通过蚀刻终止层150可有效避免有源层被过蚀刻。在本实施例中，第一堆栈层110、第二堆栈层120与第三堆栈层130的外延材料例如是选自氮化物半导体系统中的化合物，组成包括AlxInyGazN，其中x及y及z系满足0≤x、y、z≤1的数值，但不以此为限。也就是说，第一堆栈层110、第二堆栈层120与第三堆栈层130可以在同一到外延制程中堆栈而形成。其中，本实施例的第一堆栈层110的例如可以发出蓝光，第二堆栈层120例如可以发出绿光，第三堆栈层130例如可以发出红光。上述的微型发光二极管10h、10i、10j、10k例如为一覆晶式微型发光二极管。
综上所述，本发明的微型发光二极管因为将三个发光二极管芯片以垂直堆栈方式设置，可以增加显示面板的空间利用率，在显示面板的像素尺寸不变的情况下，可以增加显示面板的空间利用率和显示效果，避免芯片微缩的转换效率问题。此外，因为至少一蚀刻终止层至少设置于第一有源层与第二有源层之间，且至少一电极接触蚀刻终止层，在制程上，可以在形成电极的制程中，避免过蚀刻。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (16)

1.一种微型发光二极管，其特征在于，包括：
外延结构，包括：
第一堆栈层，包括第一半导体层、第二半导体层以及第一有源层，所述第一有源层设置于所述第一半导体层与所述第二半导体层之间；
第二堆栈层，包括第三半导体层、第四半导体层以及第二有源层，所述第二有源层设置于所述第三半导体层与所述第四半导体层之间；
第三堆栈层，包括第五半导体层、第六半导体层以及第三有源层，所述第三有源层设置于所述第五半导体层与所述第六半导体层之间，所述第一堆栈层设置于所述第三堆栈层上方，所述第二堆栈层设置于所述第一堆栈层与所述第三堆栈层之间，其中所述第一堆栈层、所述第二堆栈层及所述第三堆栈层为三种不同发光颜色的半导体发光堆栈层；
接合层，设置于所述第二堆栈层与所述第三堆栈层之间；以及
至少一蚀刻终止层，至少设置于所述第一有源层与所述第二有源层之间，且相对远离所述第一半导体层与所述第四半导体层；以及
多个电极，分别电性连接所述第一堆栈层、所述第二堆栈层及所述第三堆栈层，其中至少一电极接触所述蚀刻终止层。
2.根据权利要求1所述的微型发光二极管，其特征在于，所述外延结构具有贯穿所述第二堆栈层、所述接合层及所述第三堆栈层的贯孔，所述贯孔暴露所述蚀刻终止层的下表面的一部分，其中所述至少一电极配置于所述贯孔中接触所述蚀刻终止层。
3.根据权利要求1所述的微型发光二极管，其特征在于，所述至少一蚀刻终止层包括的化合物的元素比例与所述第二半导体层或所述第三半导体层包括的化合物的元素比例不同。
4.根据权利要求1所述的微型发光二极管，其特征在于，所述至少一蚀刻终止层包括的化合物与所述第二半导体层或所述第三半导体层包括的化合物不同。
5.根据权利要求1所述的微型发光二极管，其特征在于，所述至少一蚀刻终止层的掺杂浓度与所述第二半导体层或所述第三半导体层的掺杂浓度不同。
6.根据权利要求1所述的微型发光二极管，其特征在于，所述至少一蚀刻终止层包括两种以上的掺杂元素。
7.根据权利要求1所述的微型发光二极管，其特征在于，所述至少一蚀刻终止层的掺杂元素与所述第二半导体层或所述第三半导体层的掺杂元素不同。
8.根据权利要求1所述的微型发光二极管，其特征在于，所述至少一蚀刻终止层为多个蚀刻终止层，分别设置于所述第一有源层上方、所述第一有源层与所述第二有源层之间以及所述第二有源层与所述第三有源层之间，其中部分所述多个电极分别接触所述多个蚀刻终止层。
9.根据权利要求1所述的微型发光二极管，其特征在于，还包括半导体隧穿层，设置于所述第一堆栈层与所述第二堆栈层之间，且具有第一型掺杂区、第二型掺杂区以及位于所述第一型掺杂区与所述第二型掺杂区之间的隧穿区。
10.根据权利要求1所述的微型发光二极管，其特征在于，还包括第一布拉格反射层以及第二布拉格反射层，所述第一布拉格反射层设置于所述第一有源层与所述第二有源层之间，且所述第二布拉格反射层设置于所述第二有源层与所述第三有源层之间。
11.根据权利要求10所述的微型发光二极管，其特征在于，所述第一布拉格反射层为所述至少一蚀刻终止层。
12.根据权利要求1所述的微型发光二极管，其特征在于，所述接合层包括导电区。
13.根据权利要求1所述的微型发光二极管，其特征在于，所述第三堆栈层与所述第一堆栈层的材料系统不同，所述第三堆栈层与所述第二堆栈层的材料系统不同。
14.根据权利要求13所述的微型发光二极管，其特征在于，所述第一堆栈层与所述第二堆栈层的材料选自三五族氮化物半导体中的化合物，所述第三堆栈层选自磷化物或砷化物半导体中的化合物。
15.一种微型发光二极管，其特征在于，包括：
第一堆栈层；
第二堆栈层；
第三堆栈层，其中所述第一堆栈层、所述第二堆栈层及所述第三堆栈层为三种不同发光颜色的半导体发光堆栈层，所述第一堆栈层设置于所述第三堆栈层上方，所述第二堆栈层设置于所述第一堆栈层与所述第三堆栈层之间；
至少一蚀刻终止层，至少设置于所述第一堆栈层与所述第二堆栈层之间或至少设置于所述第二堆栈层与所述第三堆栈层之间；以及
多个电极，分别电性连接所述第一堆栈层、所述第二堆栈层及所述第三堆栈层，其中至少一电极接触所述蚀刻终止层。
16.一种微型发光二极管，其特征在于，包括：
第一堆栈层；
第二堆栈层；
第三堆栈层，其中所述第一堆栈层、所述第二堆栈层及所述第三堆栈层为三种不同发光颜色的半导体发光堆栈层，所述第一堆栈层设置于所述第三堆栈层上方，所述第二堆栈层设置于所述第三堆栈层上方；
至少一蚀刻终止层，至少设置于所述第一堆栈层与所述第三堆栈层之间或所述第二堆栈层与所述第三堆栈层之间；以及
多个电极，分别电性连接所述第一堆栈层、所述第二堆栈层及所述第三堆栈层，其中至少一电极接触所述蚀刻终止层。
CN202210258939.2A 2022-03-16 2022-03-16 微型发光二极管 Pending CN114664991A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210258939.2A CN114664991A (zh) 2022-03-16 2022-03-16 微型发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210258939.2A CN114664991A (zh) 2022-03-16 2022-03-16 微型发光二极管

Publications (1)

Publication Number Publication Date
CN114664991A true CN114664991A (zh) 2022-06-24

Family

ID=82029978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210258939.2A Pending CN114664991A (zh) 2022-03-16 2022-03-16 微型发光二极管

Country Status (1)

Country Link
CN (1) CN114664991A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022119108A1 (de) 2022-07-29 2024-02-01 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
WO2024093239A1 (zh) * 2022-11-01 2024-05-10 华为技术有限公司 显示屏及其制备方法、电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022119108A1 (de) 2022-07-29 2024-02-01 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
WO2024093239A1 (zh) * 2022-11-01 2024-05-10 华为技术有限公司 显示屏及其制备方法、电子设备

Similar Documents

Publication Publication Date Title
US10707374B2 (en) Etendue enhancement for light emitting diode subpixels
US10340309B2 (en) Light emitting device
CN213845301U (zh) 显示用发光元件以及具有该显示用发光元件的单元像素
CN114664991A (zh) 微型发光二极管
TWI750650B (zh) 用於表面貼裝微型led流體組裝的發光顯示基板及製備方法
CN111446343B (zh) 一种半导体发光器件
TW202205467A (zh) 單體電子器件
US20050127388A1 (en) Light-emitting device and forming method thereof
TWI830171B (zh) 微型發光二極體
CN112447892A (zh) 发光元件及其制造方法
US20230113198A1 (en) Light emitting diodes with lattice matching sidewall passivation layer and method of making thereof
CN219553670U (zh) 一种微型发光元件
US20240021772A1 (en) Optoelectronic semiconductor device
TWI834220B (zh) 光電半導體元件
US11380818B2 (en) Semiconductor light emitting device
US20210036049A1 (en) Light emitting device and manufacturing method thereof
CN117558859A (zh) 防串扰的微显示发光像素及其制作方法、微显示屏
CN116344724A (zh) 一种微型发光元件及其制备方法
TWM641018U (zh) 光電半導體元件
TW202416552A (zh) 光電半導體元件
TW202329483A (zh) 發光元件
CN117199211A (zh) 发光二极管及其制造方法
CN116014049A (zh) 微型发光芯片结构及微型显示器结构
CN114628552A (zh) 倒装led芯片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination