TWI830171B - 微型發光二極體 - Google Patents

微型發光二極體 Download PDF

Info

Publication number
TWI830171B
TWI830171B TW111109528A TW111109528A TWI830171B TW I830171 B TWI830171 B TW I830171B TW 111109528 A TW111109528 A TW 111109528A TW 111109528 A TW111109528 A TW 111109528A TW I830171 B TWI830171 B TW I830171B
Authority
TW
Taiwan
Prior art keywords
layer
stacked
semiconductor
semiconductor layer
stacked layer
Prior art date
Application number
TW111109528A
Other languages
English (en)
Other versions
TW202339303A (zh
Inventor
陳佶亨
許廣元
王信介
吳俊德
陳奕靜
史詒君
Original Assignee
錼創顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 錼創顯示科技股份有限公司 filed Critical 錼創顯示科技股份有限公司
Priority to TW111109528A priority Critical patent/TWI830171B/zh
Priority to US17/851,064 priority patent/US20230299059A1/en
Publication of TW202339303A publication Critical patent/TW202339303A/zh
Application granted granted Critical
Publication of TWI830171B publication Critical patent/TWI830171B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92143—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0541—11th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

一種微型發光二極體，包括第一堆疊層、第二堆疊層、第三堆疊層、接合層、至少一蝕刻終止層以及多個電極。第一堆疊層設置於第三堆疊層上方，第二堆疊層設置於第一堆疊層與第三堆疊層之間，第一堆疊層、第二堆疊層及第三堆疊層為三種不同發光顏色的半導體發光堆疊層。第一堆疊層包括第一主動層。第二堆疊層包括第二主動層。第三堆疊層包括第三主動層。接合層設置於第二堆疊層與第三堆疊層之間。至少一蝕刻終止層至少設置於第一主動層與第二主動層之間。多個電極分別電性連接第一堆疊層、第二堆疊層及第三堆疊層。至少一電極接觸蝕刻終止層。

Description

微型發光二極體
本發明是有關於一種發光二極體，且特別是有關於一種微型發光二極體。
在微型發光二極體顯示面板中，通常各像素的紅、綠、藍色發光二極體晶片是在水平方向上排列，也就是說，三種顏色的晶片在面板上互不重疊地並列。在這種結構下，會產生幾個待改善的問題。首先，面板的空間利用率不佳，在相同的像素尺寸下，需使用較小的晶片。晶片的尺寸縮小將進一步影響晶片的轉換效率。此外，此種結構在製造時需分別針對紅、綠、藍色微型發光二極體晶片進行轉移，每個像素共要進行三次轉移，如此一來便增加了製程的步驟。
本發明提供一種微型發光二極體，其可提升面板的空間利用率。
在本發明的一實施例中，微型發光二極體包括磊晶結構 以及多個電極。磊晶結構包括第一堆疊層、第二堆疊層、第三堆疊層、接合層、至少一蝕刻終止層。第一堆疊層設置於第三堆疊層上方，第二堆疊層設置於第一堆疊層與第三堆疊層之間，第一堆疊層、第二堆疊層及第三堆疊層為三種不同發光顏色的半導體發光堆疊層。第一堆疊層包括第一半導體層、第二半導體層以及第一主動層。第一主動層設置於第一半導體層與第二半導體層之間。第二堆疊層包括第三半導體層、第四半導體層以及第二主動層。第二主動層設置於第三半導體層與第四半導體層之間。第三堆疊層包括第五半導體層、第六半導體層以及第三主動層，第三主動層設置於第五半導體層與第六半導體層之間。接合層設置於第二堆疊層與第三堆疊層之間。至少一蝕刻終止層至少設置於第一主動層與第二主動層之間，且相對遠離第一半導體層與第四半導體層。多個電極分別電性連接第一堆疊層、第二堆疊層及第三堆疊層，其中至少一電極接觸蝕刻終止層。
在本發明的一實施例中，微型發光二極體包括第一堆疊層、第二堆疊層、第三堆疊層、至少一蝕刻終止層以及多個電極。第一堆疊層、第二堆疊層及第三堆疊層為三種不同發光顏色的半導體發光堆疊層。第一堆疊層設置於第三堆疊層上方，第二堆疊層設置於第一堆疊層與第三堆疊層之間。至少一蝕刻終止層至少設置於第一堆疊層與第二堆疊層之間。多個電極分別電性連接第一堆疊層、第二堆疊層及第三堆疊層，其中至少一電極接觸蝕刻終止層。
在本發明的一實施例中，微型發光二極體包括一第一堆疊層、一第二堆疊層、一第三堆疊層、至少一蝕刻終止層及多個電極。第一堆疊層、第二堆疊層及第三堆疊層為三種不同發光顏色的半導體發光堆疊層，第一堆疊層設置於第三堆疊層上方，第二堆疊層設置於第三堆疊層上方。此至少一蝕刻終止層至少設置於第一堆疊層與第三堆疊層之間或第二堆疊層與第三堆疊層之間。這些電極分別電性連接第一堆疊層、第二堆疊層及第三堆疊層，其中至少一電極接觸蝕刻終止層。
基於上述，在本發明的實施例的微型發光二極體中，因為將三個發光二極體晶片以垂直堆疊方式設置，在顯示面板的像素尺寸不變的情況下，可以增加顯示面板的空間利用率和顯示效果，避免晶片微縮的轉換效率問題。此外，因為至少一蝕刻終止層至少設置於第一主動層與第二主動層之間，且至少一電極接觸蝕刻終止層，在製程上，可以在形成電極的製程中，避免過蝕刻(over-etching)。
10a、10b、10c、10d、10e、10f、10g、10h、10i、10j、10k:微型發光二極體
100a、100b、100c、100d、100e、100f、100g、100h、100i、100j、100k、100l、100m:磊晶結構
110、110a:第一堆疊層
112、112a:第一半導體層
114、114a:第二半導體層
116:第一主動層
120、120a:第二堆疊層
122、122a:第三半導體層
124、124a:第四半導體層
126:第二主動層
130、130a:第三堆疊層
132、132a:第五半導體層
134、134a:第六半導體層
136:第三主動層
140、140a、140b、140c、140d、140e、140f、140g:接合層
142:黏著層
144:金屬凸塊
146:異方性導電膠
148:氧化層
150:蝕刻終止層
160a、160b:半導體穿隧層
162a、162b:第一型摻雜區
164a、164b:第二型摻雜區
166a、166b:穿隧區
170:連接層
172:第一布拉格反射層
174:第二布拉格反射層
182:第一基板
184:第二基板
186:第三基板
192:第一貫孔
194:第二貫孔
196:第三貫孔
198:第四貫孔
200:電極
210、210a、210b、210c、210d、210e、210f:第一電極
220、220a、220b、220c、220d、220e:第二電極
230、230a、230b、230c、230d、230e:第三電極
240、240a、240b、240c、240d、240e:第四電極
250f:第五電極
300:絕緣層
圖1是依照本發明一實施例的微型發光二極體的剖視示意圖。
圖2A至圖2C是圖1的微型發光二極體的磊晶結構的製造流程圖。
圖3A及圖3B是依照本發明一實施例的微型發光二極體的磊晶結構的製造流程圖。
圖4是經由圖3A及圖3B的流程而形成的微型發光二極體的磊晶結構的剖視示意圖。
圖5A是依照本發明一實施例的微型發光二極體的磊晶結構的剖視示意圖。
圖5B是依照本發明另一實施例的微型發光二極體的磊晶結構的剖視示意圖。
圖6A是依照本發明一實施例的微型發光二極體的磊晶結構的剖視示意圖。
圖6B是依照本發明另一實施例的微型發光二極體的磊晶結構的剖視示意圖。
圖6C是依照本發明另一實施例的微型發光二極體的立體示意圖。
圖6D是依照本發明另一實施例的微型發光二極體的立體示意圖。
圖7是依照本發明一實施例的微型發光二極體的磊晶結構的剖視示意圖。
圖8是依照本發明一實施例的微型發光二極體的剖視示意圖。
圖9是依照本發明一實施例的微型發光二極體的剖視示意圖。
圖10是依照本發明一實施例的微型發光二極體的剖視示意圖。
圖11是依照本發明一實施例的微型發光二極體的剖視示意圖。
圖12是依照本發明一實施例的微型發光二極體的剖視示意圖。
圖13是依照本發明一實施例的微型發光二極體的剖視示意圖。
圖14A至圖14C是依照本發明一實施例的微型發光二極體的製造流程圖。
圖14D是依照本發明一實施例的微型發光二極體的剖視示意圖。
圖14E是依照本發明一實施例的微型發光二極體的剖視示意圖。
圖15A與圖15B是依照本發明一實施例的微型發光二極體的製造流程圖。
圖15C是依照本發明一實施例的微型發光二極體的剖視示意圖。
圖16是依照本發明一實施例的微型發光二極體的剖視示意圖。
圖17是依照本發明一實施例的微型發光二極體的剖視示意圖。
圖18是依照本發明一實施例的微型發光二極體的剖視示意圖。
圖19是依照本發明一實施例的微型發光二極體的剖視示意圖。
圖1是依照本發明一實施例的微型發光二極體的剖視示意圖。請參照圖1，在本實施例中，微型發光二極體10a包括磊晶結構100a以及多個電極200。磊晶結構100a包括第一堆疊層110、第二堆疊層120、第三堆疊層130、接合層140、至少一蝕刻終止層150(在圖1中例如為一個蝕刻終止層150)。第一堆疊層110設置於第三堆疊層130上方，第二堆疊層120設置於第一堆疊層110與第三堆疊層130之間，第一堆疊層110、第二堆疊層120和第三堆疊層130為三種不同發光顏色的半導體發光堆疊層。第一堆疊層110包括第一半導體層112、第二半導體層114以及第一主動層116。第一主動層116設置於第一半導體層112與第二半導體層114之間。第二堆疊層120包括第三半導體層122、第四半導體層124以及第二主動層126。第二主動層126設置於第三半導體層122與第四半導體層124之間。第三堆疊層130包括第五半導體層132、第六半導體層134以及第三主動層136，第三主動層136設置於第五半導體層132與第六半導體層134之間，第五半導體層132與第六半導體層134的摻雜型態相反。接合層140設置於第二 堆疊層120與第三堆疊層130之間。至少一蝕刻終止層150至少設置於第一主動層116與第二主動層126之間(在圖1中例如是設置於第二半導體層114與第三半導體層122之間)，且遠離第一半導體層112與第四半導體層124。多個電極200分別電性連接第一堆疊層110、第二堆疊層120及第三堆疊層130，其中至少一電極200接觸蝕刻終止層150。在一實施例中，第一主動層116與第二主動層126的間距小於1微米，因此透過蝕刻終止層150的設置可以避免過蝕刻而傷及第一主動層116。
具體而言，在本實施例中，第一堆疊層110和第二堆疊層120屬同一磊晶材料系統，第三堆疊層130與第一堆疊層110、第二堆疊層120為不同的磊晶材料系統。第一堆疊層110與第二堆疊層120的磊晶材料例如是選自三五族氮化物半導體化合物(Nitride-based compound semiconductor)，組成包括AlxInyGazN，其中x及y及z係滿足0
Figure 111109528-A0305-02-0010-5
x、y、z
Figure 111109528-A0305-02-0010-6
1之數值，例如氮化鎵(gallium nitride,GaN)、氮化銦鎵(indium gallium nitride,InGaN)或氮化鋁(aluminum nitride,AlN)等，但不以此為限。第三堆疊層130的磊晶材料例如是選自磷化物(Phosphide-based compound semiconductor)或砷化物半導體化合物(Arsenide-based compound semiconductor)，如四元化合物，包括磷砷化銦鎵(gallium indium arsenide phosphide,InGaAsP)、或磷砷化鋁銦(indium aluminum arsenide phosphide,AlGaAsP)等，但不以此為限。也就是說，第三堆疊層130可以在相異於第一堆疊層110與第二堆疊層120的 另一磊晶製程中堆疊而形成。其中，本實施例的第一主動層116的半導體能隙例如是對應於藍光的光子能量，第二主動層126的半導體能隙例如是對應於綠光的光子能量，第三主動層136的半導體能隙例如是對應於紅光的光子能量，透過不同的材料搭配不同的發光顏色可有較佳的磊晶品質，後續再透過接合可得更佳的晶片良率。第一堆疊層110、第二堆疊層120與第三堆疊層130可透過接合製程而形成磊晶結構100a，且微型發光二極體10a的各層在磊晶過程中的位置關係(例如上與下)與接合完成的微型發光二極體10a的各層的位置關係可能有所不同。此處，透過波長最短的藍光配置於最靠近出光面，再者為次長的綠光，最後是最長的紅光，可以減少波長短的光吸收，增加出光率。
圖2A至圖2C是圖1的微型發光二極體的磊晶結構的製造流程圖。請參照圖2A至圖2C，在本實施例中，如圖2A所示，在第一基板182上形成N型的第一半導體層112，在N型的第一半導體層112上形成第一主動層116，在第一主動層116上形成P型的第二半導體層114，在P型的第二半導體層114上形成蝕刻終止層150，在蝕刻終止層150上形成P型的第三半導體層122，在P型的第三半導體層122上形成第二主動層126，在第二主動層126上形成N型的第四半導體層124。其中，第一基板182例如為藍寶石(sapphire)基板。此外，如圖2A所示，在第二基板184上形成N型的第五半導體層132，在N型的第五半導體層132上形成第三主動層136，在第三主動層136上形成P型的第六半導體層 134。其中，第二基板184例如為砷化鎵(gallium arsenide,GaAs)。接著，如圖2B所示，藉由連接層170，將P型的第六半導體層134與一第三基板186連接，移除第二基板184。並且如圖2C所示，將N型的第四半導體層124藉由接合層140而連接至N型的第五半導體層132，移除第一基板182。在其他實施例中，上述第一半導體層112至第六半導體層134的摻雜型態(N型摻雜或P型摻雜)可以依據電極設置的位置以及各半導體層之間的電性連接方式而調整，只要第一半導體層112與第二半導體層114的摻雜型態相反、第三半導體層122與第四半導體層124的摻雜型態相反、第五半導體層132與第六半導體層134的摻雜型態相反即可，並不限於上述的摻雜型態。
請繼續參照圖1至圖2C，在本實施例中，蝕刻終止層150的材質例如包括氮化物半導體化合物(Nitride-based compound semiconductor)、磷化物半導體或砷化物半導體化合物等材料之中的一者，或其中二者或二者以上的組合，但不以此為限。
在本實施例中，蝕刻終止層150可以具有下述各種不同的形態中的一種，但不限於以下列舉的這些形態。例如，下述的N型摻雜與P型摻雜可以根據設計需求而互換。此外，在本實施例中，蝕刻終止層150的厚度例如是小於或等於1微米，過厚可能影響磊晶結構的良率。
在一實施例中，蝕刻終止層150包括的化合物的元素組成或比例與第二半導體層114或第三半導體層122包括的化合物 的元素組成或比例不同。舉例而言，第二半導體層114及第三半導體層122包括氮化鎵，蝕刻終止層150則可包括氮化銦鎵。蝕刻終止層150包括的化合物與第二半導體層114或第三半導體層122包括的半導體化合物材料系統不同，例如可包括磷化鎵。蝕刻終止層150包括的化合物的元素(元素銦、鎵、氮)比例與第二半導體層114或第三半導體層122包括的化合物的元素(元素銦、鎵、氮)比例不同。也就是說，在形成蝕刻終止層150、第二半導體層114及第三半導體層122的過程中，改變蝕刻終止層150的結構組成。透過上述化合物的元素組成或比例的不同，在蝕刻過程中，當偵測器，例如是二次離子質譜儀(secondary ion mass spectrometer,SIMS)，偵測到被蝕刻掉的化合物的元素比例發生大的改變，就可得知已蝕刻至蝕刻終止層150的位置，而使蝕刻停止。
在一實施例中，蝕刻終止層150的摻雜濃度與第二半導體層114或第三半導體層122的摻雜濃度不同。舉例而言，蝕刻終止層150的摻雜濃度相較於第二半導體層114或第三半導體層122的摻雜濃度的高低差異為2至10倍，可有較大的區別性，其中蝕刻終止層150、第二半導體層114及第三半導體層122的摻雜濃度大於等於1018cm-3且小於等於1022cm-3，小於1018cm-3或大於1022cm-3可能會影響磊晶結構的品質。蝕刻終止層150、第二半導體層114及第三半導體層122的摻雜元素可以是同一型摻雜，可於磊晶過程中一同形成，增加磊晶良率品質，例如為P型 摻雜，包括鎂(magnesium,Mg)、碳(carbon,C)、鋅(zinc,Zn)、銅(copper,Cu)等，但不以此為限。蝕刻終止層150、第二半導體層114及第三半導體層122的摻雜元素也可是N型摻雜，包括矽(sillicon,Si)、鍺(germanium,Ge)、錳(manganese,Mn)、碲(tellurium,Te)等，但不以此為限。也就是說，在形成蝕刻終止層150、第二半導體層114及第三半導體層122的過程中，使蝕刻終止層150與第二半導體層114或第三半導體層122之間具有摻雜濃度對比。透過上述摻雜濃度的不同，在蝕刻過程中，當偵測器偵測到被蝕刻掉的材質的摻雜濃度發生大的改變，就可得知已蝕刻至蝕刻終止層150的位置，而使蝕刻停止。特別說明的是，蝕刻終止層150較佳是配置於N型摻雜的第二半導體層114及第三半導體層122間，後續第一電極210接觸電性連結於蝕刻終止層150(此處蝕刻終止層150也是N型)，可以有較佳的電流擴散效果。
在一實施例中，蝕刻終止層150包括二種以上的摻雜元素。舉例而言，第二半導體層114及第三半導體層122的材質為N型摻雜的氮化鎵，蝕刻終止層150則可在第二半導體層114及第三半導體層122的N型摻雜的氮化鎵中再摻雜碳、鎂、錳等不同於第二半導體層114或第三半導體層122的N型摻雜的氮化鎵的摻雜元素的第二種摻雜元素。也就是說，在形成蝕刻終止層150、第二半導體層114及第三半導體層122的過程中，在蝕刻終止層150中加入第二元素的摻雜作為偵測標的。透過上述加入第二元 素，在蝕刻過程中，當偵測器偵測到第二元素，就可得知已蝕刻至蝕刻終止層150的位置，而使蝕刻停止。
在一實施例中，蝕刻終止層150的摻雜元素與第二半導體層114或第三半導體層122的摻雜元素不同。舉例而言，第二半導體層114及第三半導體層122的材質為N型摻雜的氮化鎵，蝕刻終止層150則可以是P型摻雜的氮化鎵。也就是說，在形成蝕刻終止層150、第二半導體層114及第三半導體層122的過程中，將蝕刻終止層150的摻雜型態切換為與第二半導體層114或第三半導體層122不同的摻雜型態。透過上述摻雜元素的不同，在蝕刻過程中，當偵測器偵測到被蝕刻掉的材質中的元素發生改變，就可得知已蝕刻至蝕刻終止層150的位置，而使蝕刻停止。
請繼續參照圖1，在本實施例中，磊晶結構10a具有貫穿第二堆疊層120、接合層140及第三堆疊層130的貫孔，貫孔暴露蝕刻終止層150的下表面的一部分，其中至少一電極200配置於貫孔中接觸蝕刻終止層150。舉例而言，在本實施例中，第一貫孔192穿過第三半導體層122、第二主動層126、第四半導體層124、接合層140、第五半導體層132、第三主動層136及第六半導體層134，且第一貫孔192暴露蝕刻終止層150的下表面的一部份，電極210配置於第一貫孔192中接觸蝕刻終止層150。第二貫孔194穿過第三主動層136及第六半導體層134。第三貫孔196穿過接合層140、第五半導體層132、第三主動層136及第六半導體層134。第四貫孔198穿過第一主動層116、第二半導體層114、蝕刻終止 層150、第三半導體層122、第二主動層126、第四半導體層124、接合層140、第五半導體層132、第三主動層136及第六半導體層134。微型發光二極體10a更包括絕緣層300。至少部分的絕緣層300位於第一貫孔192中，且絕緣層300暴露蝕刻終止層150的一表面。至少部分的絕緣層300位於第二貫孔中、第三貫孔中及第四貫孔中，且位於第二貫孔、第三貫孔及第四貫孔的側壁上。多個電極200包括第一電極210、第二電極220、第三電極230及第四電極240。第一電極210、第二電極220、第三電極230及第四電極240分別部分位於這些第一貫孔、第二貫孔、第三貫孔及第四貫孔中，且分別部分位於絕緣層300中。絕緣層300覆蓋第一電極210的側面，且暴露第一電極210與蝕刻終止層150連接的表面，覆蓋第二電極220的側面，且暴露第二電極220與第五半導體層132連接的表面，覆蓋第三電極230的側面且暴露第三電極230與第四半導體層124的表面，覆蓋第四電極240的側面，且暴露第四電極240與第一半導體層112連接的表面。
在本實施例中，第一電極210貫穿第三半導體層122、第二主動層126、第四半導體層124、接合層140、第五半導體層132、第三主動層136及第六半導體層134，且第一電極210電性連接第二半導體層114、第三半導體層122(在本實施例中為P型摻雜)，第六半導體層134(在本實施例中為P型摻雜)。也就是說，第一電極210為第一堆疊層110、第二堆疊層120及第三堆疊層130的共用正極。第二電極220為第三堆疊層130的負極，其被絕緣層 300暴露的表面接觸第五半導體層132(在本實施例中為N型摻雜)，且電性連接第五半導體層132。第三電極230為第二堆疊層120的負極，其被絕緣層300暴露的表面接觸第四半導體層124(在本實施例中為N型摻雜)，且電性連接第四半導體層124。第四電極240為第一堆疊層110的負極，其被絕緣層300暴露的表面接觸第一半導體層112(在本實施例中為N型摻雜)，且電性連接第一半導體層112。
在本實施例中，因為將三個發光二極體晶片以垂直堆疊方式設置，可以增加顯示面板的空間利用率，在顯示面板的像素尺寸不變的情況下，可使用較大的發光二極體晶片，避免晶片微縮的轉換效率問題。此外，因為至少一蝕刻終止層150至少設置於第一堆疊層110與第二堆疊層120之間，且第一電極210接觸蝕刻終止層150，在微型發光二極體的每層厚度而在奈米等級的情況下，可以在形成第一電極210的製程中，特別是需要貫孔時，避免過蝕刻，損傷到第一主動層116。在另一實施例中，至少一蝕刻終止層150亦可以是至少設置於第二堆疊層120與第三堆疊層130之間。
圖3A及圖3B是依照本發明一實施例的微型發光二極體的磊晶結構的製造流程圖。圖4是經由圖3A及圖3B的流程而形成的微型發光二極體的磊晶結構的剖視示意圖。請參照圖3A至圖4，本實施例的製造流程與圖2A至圖2C的實施例的製造流程類似，其差異在於，在本實施例中，如圖3A所示，在第二基板184 上形成N型的第六半導體層134a，在N型的第六半導體層134a上形成第三主動層136，在第三主動層上形成P型的第五半導體層132a。接著，如圖3B所示藉由接合層140將N型的第四半導體層124接合P型的第五半導體層132a。移除第一基板182及第二基板184而得到圖4的微型發光二極體的磊晶結構100b。圖4的磊晶結構100b與圖1的磊晶結構100a的差異在於，第五半導體層132a的摻雜型態為P型，第六半導體層134a的摻雜型態為N型。根據不同的設計需求或製程需求，可以改變N型摻雜的半導體層及P型摻雜的半導體層在第一基板182或第二基板184(如上述的砷化鎵基板、藍寶石基板等基板)上的形成順序。
為了方便說明，圖5A至圖7省略微型發光二極體的電極，而只繪示出微型發光二極體的磊晶結構。圖5A是依照本發明一實施例的微型發光二極體的磊晶結構的剖視示意圖。請參照圖5A，在本實施例中，磊晶結構100c還包括半導體穿隧層160a，設置於第一堆疊層110a與第二堆疊層120之間，且具有第一型摻雜區162a、第二型摻雜區164a以及位於第一型摻雜區162a與第二型摻雜區164a之間的穿隧區166a。詳細而言，在本實施例中，半導體穿隧層160a例如是位於蝕刻終止層150的下方，第一型摻雜區162a位於第二型摻雜區164a的上方，半導體穿隧層160a在第二型摻雜區164a的摻雜型態與第三半導體層122的摻雜型態相同，半導體穿隧層160a在第一型摻雜區162a的摻雜型態與第二半導體層114a的摻雜型態相同，且半導體穿隧層160a在第一型 摻雜區162a的摻雜型態與在第二型摻雜區164a的摻雜型態相反。在本實施例中，第一型摻雜區162a在靠近穿隧區166a的區域具有高濃度的N型摻雜，且第二型摻雜區164a在靠近穿隧區166a的區域具有高濃度的P型摻雜，半導體穿隧層160a在穿隧區166a的摻雜濃度具有高梯度。在本實施例中，第一半導體層112a的摻雜型態為P型，第二半導體層114a的摻雜型態為N型。在本實施例中，因為蝕刻終止層150設置於N型摻雜的第二半導體層114a中，蝕刻終止層150與第一電極210之間可達到較好的電流擴散性質。於另一實施例中，半導體穿隧層160a同時包含一高濃度的N型層及P型摻雜，使蝕刻終止層150設置於N型摻雜的第二半導體層114a中，並形成P型半導體層朝上的晶片可達到較好的電流擴散性質和增加後續外接線路(未繪示)連結電極的良率。也可以如圖5B所示，磊晶結構100d的第一半導體層112至第六半導體層134a的摻雜型態各與磊晶結構100c的第一半導體層112a至第六半導體層134各層的摻雜型態相反，且蝕刻終止層150設置於P型摻雜的第二半導體層114中。在本實施例中，半導體穿隧層160b的第一型摻雜區162b在靠近穿隧區166b的區域具有高濃度的P型摻雜，且第二型摻雜區164b在靠近穿隧區166b的區域具有高濃度的N型摻雜，半導體穿隧層160b在穿隧區166b的摻雜濃度具有高梯度。
圖6A是依照本發明一實施例的微型發光二極體的磊晶結構的剖視示意圖。請參照圖6A，本實施例的磊晶結構100e與 圖5A的磊晶結構100c類似，其差異在於，在本實施例中，磊晶結構100e還包括第一布拉格反射層172以及第二布拉格反射層174，第一布拉格反射層172設置於第一主動層116與第二主動層126之間，且第二布拉格反射層174設置於第二主動層126與第三主動層136之間。本實施例的第一布拉格反射層172例如是設置於半導體穿隧層160a的下方，第二布拉格反射層174例如是設置於接合層140的上方。在一實施例中，如圖6B或圖6C，磊晶結構100f的第一堆疊層110a、第二堆疊層120和第三堆疊層130可以出光面積可以不完全重疊。此處，紅光的第三堆疊層130效率最低，因此配置最大的出光面積，且錯位之處可以直接於表面製作電極(如第一電極210、第二電極220及第三電極230)不需再貫孔(電極配置如他圖所示不再重覆)，並透過堆疊層間的布拉格反射層(如第一布拉格反射層172與第二布拉格反射層174)確保出光，可有較佳的製作良率和出光效率。而於未繪示出的實施中，也可以是等大的出光面積但是彼此錯位配置。也可以如圖6B所示，磊晶結構100f的第一布拉格反射層172是設置於半導體穿隧層160a的上方，第二布拉格反射層174是設置於接合層140的下方，透過布拉格反射層材料和磊晶結構的適配性調整配置關係，如同一材料的布拉格反射層和蝕刻終止層150若都是氮化鎵，可先形成多層的布拉格反射層再形成單層蝕刻終止層150，可增加磊晶良率。
在另一實施例中，也可以如圖6D所示，第一堆疊層110a 設置於第三堆疊層130上方，第二堆疊層120設置於第三堆疊層130上方。至少一蝕刻終止層150(在圖6D中是以兩個蝕刻終止層150為例)至少設置於第一堆疊層110a與第三堆疊層130之間或第二堆疊層120與第三堆疊層130之間。多個電極(如第一電極210、第二電極220、第三電極230及第四電極240)分別電性連接第一堆疊層110a、第二堆疊層120及第三堆疊層130，其中至少一電極(例如第二電極220及第三電極230)接觸蝕刻終止層。
圖7是依照本發明一實施例的微型發光二極體的磊晶結構的剖視示意圖。請參照圖7，本實施例的磊晶結構100g與圖6A的磊晶結構100e類似，其差異在於，在本實施例中，第一布拉格反射層172為蝕刻終止層150。也就是說，本實施例的蝕刻終止層150(172)是以布拉格反射層的形式設置在半導體穿隧層160a的下方，可增加磊晶的效率。
在圖6A至圖7的實施例中，第一布拉格反射層172與第二布拉格反射層174的材質例如是氮化鋁銦(aluminum indium nitride,AlInN)、氮化鎵等，但不以此為限。透過在這些實施例中，透過在第一主動層116與第二主動層126之間，以及第二主動層126與第三主動層136之間設置布拉格反射層，布拉格反射層可以達到長通濾波器(long pass filter)的效果，針對特定波長進行反射(例如，第一布拉格反射層172的設置可以使第三主動層和第二主動層的出光通過，反射第一主動層的出光。第二布拉格反射層174的設置可以使第三主動層的出光通過，反射第一主動層和第二 主動層的出光。以增加出光效率。
圖8是依照本發明一實施例的微型發光二極體的剖視示意圖。請參照圖8，本實施例的微型發光二極體10b與圖1的微型發光二極體10a類似，其差異在於，在本實施例中，至少一蝕刻終止層為多個蝕刻終止層150，分別設置於第一主動層116上方、第一主動層116與第二主動層126之間以及第二主動層126與第三主動層136之間(例如在接合層140與第三主層136之間)，其中部分電極200分別接觸這些蝕刻終止層150。舉例而言，在本實施例中，多個蝕刻終止層150分別設置於第一半導體層112中、第二半導體層114與第三半導體層122之間以及第五半導體層132中。在本實施例中，第二貫孔194暴露位於第五半導體層132中的蝕刻終止層150的下表面，絕緣層300暴露位於第五半導體層132中的蝕刻終止層150的下表面。第四貫孔198暴露位於第一半導體層112中的蝕刻終止層150的下表面，絕緣層300暴露位於第一半導體層112中的蝕刻終止層150的下表面。第二電極220被絕緣層300暴露的表面接觸蝕刻終止層150，且電性連接第五半導體層132(在本實施例中為N型摻雜)。第四電極240被絕緣層300暴露的表面接觸蝕刻終止層150，且電性連接第一半導體層112(在本實施例中為N型摻雜)。在微型發光二極體形成貫孔處對應配置有蝕刻終止層時，避免過蝕刻，損傷到各個主動層。
圖9是依照本發明一實施例的微型發光二極體的剖視示意圖。請參照圖9，在本實施例中，微型發光二極體10c的磊晶結 構100i類似於圖5B的磊晶結構100d，其差異在於，磊晶結構100i包括二個蝕刻終止層150，分別是設置於N型的第三半導體層122a中，以及N型的第六半導體層134a中。在本實施例中，接合層140a的材質是非導體，例如是氧化物，如二氧化矽(SiO2)等，但不以此為限。在本實施例中，第一電極210a是共用正極，第一電極210a從側邊連接P型的第四半導體層124a以及P型的第五半導體層132a。絕緣層300具有一貫孔(對應於第二電極220a)，暴露N型的第一半導體層112的部分上表面，第二電極220a部分位於貫孔中，且電性連接N型的第一半導體層112，而作為第一堆疊層110的負極。第一貫孔(對應於第三電極230a)貫穿第一半導體層112、第一主動層116、第二半導體層114及半導體穿隧層160b，第一貫孔暴露位於第三半導體層122a中的蝕刻終止層150的部分上表面，第三電極230a部分位於第一貫孔中，且電性連接蝕刻終止層150，而作為第二堆疊層120a的負極。第二貫孔(對應於第四電極240a)貫穿第一半導體層112、第一主動層116、第二半導體層114、半導體穿隧層160b、蝕刻終止層150、第三半導體層122a、第二主動層126、第四半導體層124a、接合層140a、第五半導體層132a及第三主動層136，第二貫孔暴露位於第六半導體層134a中的蝕刻終止層150的部分上表面，第四電極240a部分位於第二貫孔中，且電性連接蝕刻終止層150，而作為第三堆疊層130a的負極。此處微型發光二極體10c例如為一水平式微型發光二極體。
圖10是依照本發明一實施例的微型發光二極體的剖視示意圖。請參照圖10，在本實施例中，微型發光二極體10d類似於圖9的微型發光二極體10c，其差異在於，電極的型態不同，以及蝕刻終止層設置的位置不同。在本實施例中，磊晶結構100j包括三個蝕刻終止層150，分別設置於P型的第二半導體層114中、P型的第四半導體層124a中以及P型的第五半導體層132a中。第一電極210b是共用負極，第一電極210b從側邊電性連接N型的第六半導體層134a，且沿著磊晶結構100j的側面延伸而電性連接至N型的第一半導體層112。第一貫孔(對應於第二電極220b)穿過第一半導體層112及第一主動層116，第一貫孔暴露設置於第二半導體層114中的蝕刻終止層150的部分上表面，第二電極220b部分位於第一貫孔中，且電性連接蝕刻終止層150，而作為第一堆疊層110的正極。第二貫孔(對應於第三電極230b)穿過第一半導體層112、第一主動層116、第二半導體層114、半導體穿隧層160b、蝕刻終止層150、第三半導體層122a及第二主動層126，第二貫孔暴露設置於第四半導體層124a中的蝕刻終止層150的部分上表面，第三電極230b部分位於第二貫孔中，且電性連接蝕刻終止層150，而作為第二堆疊層120a的正極。第三貫孔(對應於第四電極240b)穿過第一半導體層112、第一主動層116、第二半導體層114、半導體穿隧層160b、蝕刻終止層150、第三半導體層122a、第二主動層126、第四半導體層124a及接合層140a，第三貫孔暴露設置於第五半導體層132a中的蝕刻終止層150的部分上 表面，第四電極240b部分位於第三貫孔中，且電性連接蝕刻終止層150，而作為第三堆疊層130a的正極。此處微型發光二極體10d例如為一覆晶式或水平式微型發光二極體，後續轉移時等高的電極能有較佳良率。
圖11是依照本發明一實施例的微型發光二極體的剖視示意圖。請參照圖11，在本實施例中，微型發光二極體10e類似於圖10的微型發光二極體10d，其差異在於，負極的型態不同，以及蝕刻終止層設置的數量不同。在本實施例中，磊晶結構100k除了磊晶結構100j的三個蝕刻終止層150以外，還包括第四個蝕刻終止層150，設置於第一半導體層112中。在本實施例中，第四貫孔(對應於第一電極210c)穿過第一主動層116、第二半導體層114、半導體穿隧層160b、蝕刻終止層150、第三半導體層122a、第二主動層126、第四半導體層124a、接合層140a、第五半導體層132a、第三主動層136及第六半導體層134a，第四貫孔暴露設置於第一半導體層112中的蝕刻終止層150的部分下表面，第一電極210c部分位於第四貫孔中，且電性連接蝕刻終止層150，而作為第一堆疊層110、第二堆疊層120a及第三堆疊層130a的共用負極。第一電極210c遠離蝕刻終止層150的部分沿著第六半導體層134a的底面延伸。此處微型發光二極體10e例如為一垂直式微型發光二極體，能增加後續轉移時的排列密集度，可應用於擴增實境(augmented reality,AR)/虛擬實境(virtual reality,VR)等需要高解析度的裝置。
圖12是依照本發明一實施例的微型發光二極體的剖視示意圖。請參照圖12，在本實施例中，微型發光二極體10f類似於圖10的微型發光二極體10d，其差異在於，第一磊晶層110a及第二磊晶層120中各層的摻雜型態各與微型發光二極體10d的第一磊晶層110及第二磊晶層120a中各層的摻雜型態相反，且電極型態不同。此外，在本實施例中，接合層140b是導電層，例如是透明金屬氧化物層或厚度小於500Å的金屬層，金屬的材質例如是銅、鋁、金等，但不以此為限。且接合層140b的上表面與下表面的面積相同。在本實施例中，磊晶結構100l包括三個蝕刻終止層150，分別設置於P型的第一半導體層112a中、P型的第三半導體層122中以及P型的第五半導體層132a中。第一電極210d為共用負極，電性連接至接合層140b。第一電極210d沿磊晶結構100l的側壁延伸覆蓋第六半導體層134a。透過接合層140b是導電層，可直接做為導電擴散增加晶片效率。第五電極250f則電性連接至第六半導體層134a。
在本實施例中，第一貫孔(對應於第二電極220c)穿過第二主動層126、第四半導體層124、接合層140b、第五半導體層132a、第三主動層136及第六半導體層134a，第一貫孔暴露設置於第三半導體層122中的蝕刻終止層150的部分下表面，第二電極220c部分位於第一貫孔中，且電性連接蝕刻終止層150，而作為第二堆疊層120的正極。第二貫孔(對應於第三電極230c)穿過第一主動層116、第二半導體層114a、半導體穿隧層160a、蝕 刻終止層150、第三半導體層122、第二主動層126、第四半導體層124、接合層140b、第五半導體層132a、第三主動層136及第六半導體層134a，第二貫孔暴露設置於第一半導體層112a中的蝕刻終止層150的部分下表面，第三電極230c部分位於第二貫孔中，且電性連接蝕刻終止層150，而作為第一堆疊層110a的正極。第三貫孔(對應於第四電極240c)穿過第三主動層136及第六半導體層134a，第三貫孔暴露設置於第五半導體層132a中的蝕刻終止層150的部分下表面，第四電極240c部分位於第三貫孔中，且電性連接蝕刻終止層150，而作為第三堆疊層130a的正極。此處微型發光二極體10f例如為一覆晶式微型發光二極體，後續轉移時透過等高的電極能有較佳良率且易於後續修補需求。
圖13是依照本發明一實施例的微型發光二極體的剖視示意圖。請參照圖13，在本實施例中，微型發光二極體10g類似於圖12的微型發光二極體10f，其差異在於，電極型態不同，且第三堆疊層130各層的摻雜型態各與第三堆疊層130a各層的摻雜型態相反。在本實施例中，保留了圖12的微型發光二極體10f中對應於第二電極220c及第三電極230c的第一貫孔及第二貫孔，且絕緣層300具有暴露第六半導體層134的部分下表面的一貫孔(對應於第四電極240d)，第四電極240d部分位於貫孔中，且電性連接第六半導體層134，而作為第三堆疊層130的正極。絕緣層300具有一斷面，斷面暴露接合層140b的部分上表面，第一電極210e設置在接合層140b上，且藉由接合層140b電性連接第四半導體 層124和第五半導體層132。
圖14A至圖14C是依照本發明一實施例的微型發光二極體的製造流程圖。圖14D是依照本發明一實施例的微型發光二極體的剖視示意圖。圖14E是依照本發明一實施例的微型發光二極體的剖視示意圖。請先參照圖14A，在本實施例中，在第四半導體層124及第五半導體層132上設置黏著層142，黏著層142具有凹槽，在凹槽中設置金屬凸塊144。再參照圖14B，連接第四半導體層124上的黏著層及第五半導體層132上的黏著層142。接著參照圖14C，加熱使第四半導體層124上的金屬凸塊144及第五半導體層132上的金屬凸塊144彼此接觸，形成接合層140c，在凹槽中設置金屬凸塊144，可減少在金屬凸塊144加熱後的溢流。參照圖14D，本實施例的接合層140d以圖14A至圖14C的流程形成，其中第四半導體層124上的金屬凸塊144及第五半導體層132上的金屬凸塊144彼此錯開。參照圖14E，本實施例的接合層140e以圖14A至圖14C的流程形成，其中第四半導體層124上的金屬凸塊144及第五半導體層132上的金屬凸塊144分別靠近磊晶結構的二個側面。在上述實施例中，黏著層142的材質為絕緣材料，例如為氧化物。如二氧化矽等，但不以此為限。金屬凸塊144的材質為導電材料，例如為銅、金、鋁等，但不以此為限。接合層140同時包括絕緣的黏著層142做為接合功能和導電的金屬凸塊144做為導電功能，能同時達到黏著和導電，增加晶片製作良率。
圖15A與圖15B是依照本發明一實施例的微型發光二極 體的製造流程圖。圖15C是依照本發明一實施例的微型發光二極體的剖視示意圖。請先參照圖15A，在本實施例中，在第四半導體層124及第五半導體層132上設置金屬凸塊144，且在第四半導體層124及第五半導體層132的至少一者上設置異方性導電膠146(anisotropic conductivc film)，連接第四半導體層124上的金屬凸塊144及第五半導體層132上的金屬凸塊144，形成接合層140f，如圖15B所示。在圖15C中，只將異方性導電膠圖案化地設置在金屬凸塊144上，且在第四半導體層124及第五半導體層132的至少一者上設置透明氧化層148，且連接第四半導體層124上的金屬凸塊144及第五半導體層132上的金屬凸塊144，形成圖15C的接合層140g(異方性導電膠位於連接後的第四半導體層124上的金屬凸塊144及第五半導體層132上的金屬凸塊144之間)。透明氧化層148可做為黏著同時增加出光效率。
圖16是依照本發明一實施例的微型發光二極體的剖視示意圖。本實施例的微型發光二極體10h類似於圖1的微型發光二極體10a，其差異在於，接合層140d的型態不同，以及第二電極220及第三電極230的連接位置不同。此外，還有第二個蝕刻終止層150設至於第一半導體層112中，絕緣層300暴露蝕刻終止層150的部分下表面，第四電極240接觸蝕刻終止層150被絕緣層300暴露的部分。在本實施例中，第二電極220被絕緣層300暴露的表面接觸設置於第五半導體層132上的金屬凸塊144，並藉由金屬凸塊144電性連接第五半導體層132。第三電極230被絕緣層 300暴露的表面接觸設置於第四半導體層124上的金屬凸塊144，並藉由金屬凸塊144電性連接第四半導體層124。此外，第一電極210電性連接至第六半導體層134與蝕刻終止層150。
圖17是依照本發明一實施例的微型發光二極體的剖視示意圖。本實施例的微型發光二極體10i類似於圖16的微型發光二極體10h，其差異在於，接合層140e的型態不同，以及第二電極220d及第三電極230d的連接位置及型態不同。在本實施例中，第二電極220d接觸設置於第五半導體層132上的金屬凸塊144，並藉由金屬凸塊144電性連接第五半導體層132，且第二電極220d延伸覆蓋微型發光二極體10i的部分側面及部分底面。第三電極230d相對於第二電極220d而設置，第三電極230d接觸設置於第四半導體層124上的金屬凸塊144，並藉由金屬凸塊144電性連接第四半導體層124，且第三電極230d延伸覆蓋微型發光二極體10i的部分側面及部分底面。
圖18是依照本發明一實施例的微型發光二極體的剖視示意圖。在圖18的微型發光二極體10j中，多個蝕刻終止層150分別設置於N型的第二半導體層114a與N型的第三半導體層122a中、P型的第四半導體層124a中以及N型的第六半導體層134a中。半導體穿隧層160a設置於P型的第一半導體層112a上。在本實施例中，第一貫孔(對應於第一電極210f靠近微型發光二極體10j的側邊的部分)穿過半導體穿隧層160a、第一半導體層112a及第一主動層116，且第二貫孔(對應於第一電極210f靠近微型 發光二極體10j的中央的部分)穿過半導體層穿隧層160a、第一半導體層112a及第一主動層116、第二半導體層114a、蝕刻終止層150、第二主動層126、接合層140、第五半導體層132a及第三主動層136。第一貫孔暴露設置於第二半導體層114a與第三半導體層122a中的蝕刻終止層150的部分上表面，第二貫孔暴露設置於第六半導體層134a中的蝕刻終止層150的部分上表面。第一電極210f部分位於第一貫孔中，且部分位於第二貫孔中，且電性連接兩蝕刻終止層150，而作為共用的負極。半導體穿隧層160a上具有第三貫孔(對應於第二電極220e)，第二電極220e部分位於第三貫孔中且電性連接第一半導體層112a(例如是透過半導體穿隧層160a電性連接至第一半導體層112a)，而作為正極。第四貫孔(對應於第三電極230e)穿過半導體層穿隧層160a、第一半導體層112a、第一主動層116、第二半導體層114a、蝕刻終止層150、第二主動層126及接合層140，第三電極230e部分位於第四貫孔中且電性連接第五半導體層132a，而作為正極。第五貫孔(對應於第四電極240e)穿過半導體層穿隧層160a、第一半導體層112a及第一主動層116、第二半導體層114a、蝕刻終止層150及第二主動層126，第四電極240e部分位於第五貫孔中且電性連接第四半導體層124a，而作為正極。
圖19是依照本發明一實施例的微型發光二極體的剖視示意圖。在圖19的微型發光二極體10k中，微型發光二極體包括第一堆疊層110、第二堆疊層120、第三堆疊層130、至少一蝕刻終 止層150以及多個電極200。第一堆疊層110、第二堆疊層120及第三堆疊層130為三種不同發光顏色的半導體發光堆疊層。第一堆疊層110設置於第三堆疊層130上方，第二堆疊層120設置於第一堆疊層110與第三堆疊層130之間。至少一蝕刻終止層150至少設置於第一堆疊層110與第二堆疊層120之間或至少設置於第二堆疊層120與第三堆疊層130之間。多個電極200分別電性連接第一堆疊層110、第二堆疊層120及第三堆疊層130，其中至少一電極200接觸蝕刻終止層150。在一實施例中，主動層的間距(例如第一主動層116與第二主動層126的間距及第二主動層126與第三主動層136的間距)皆小於1微米，因此透過蝕刻終止層150可有效避免主動層被過蝕刻。在本實施例中，第一堆疊層110、第二堆疊層120與第三堆疊層130的磊晶材料例如是選自氮化物半導體系統中的化合物，組成包括AlxInyGazN，其中x及y及z係滿足0
Figure 111109528-A0305-02-0032-3
x、y、z
Figure 111109528-A0305-02-0032-4
1之數值，但不以此為限。也就是說，第一堆疊層110、第二堆疊層120與第三堆疊層130可以在同一道磊晶製程中堆疊而形成。其中，本實施例的第一堆疊層110例如可以發出藍光，第二堆疊層120例如可以發出綠光，第三堆疊層130例如可以發出紅光。上述的微型發光二極體10h、10i、10j、10k例如為一覆晶式微型發光二極體。
綜上所述，本發明的微型發光二極體因為將三個發光二極體晶片以垂直堆疊方式設置，可以增加顯示面板的空間利用率，在顯示面板的像素尺寸不變的情況下，可以增加顯示面板的 空間利用率和顯示效果，避免晶片微縮的轉換效率問題。此外，因為至少一蝕刻終止層至少設置於第一主動層與第二主動層之間，且至少一電極接觸蝕刻終止層，在製程上，可以在形成電極的製程中，避免過蝕刻。
10a:微型發光二極體
100a:磊晶結構
110:第一堆疊層
112:第一半導體層
114:第二半導體層
116:第一主動層
120:第二堆疊層
122:第三半導體層
124:第四半導體層
126:第二主動層
130:第三堆疊層
132:第五半導體層
134:第六半導體層
136:第三主動層
140:接合層
150:蝕刻終止層
192:第一貫孔
194:第二貫孔
196:第三貫孔
198:第四貫孔
200:電極
210:第一電極
220:第二電極
230:第三電極
240:第四電極
300:絕緣層

Claims (16)

  1. 一種微型發光二極體，包括：一磊晶結構，包括：一第一堆疊層，包括一第一半導體層、一第二半導體層以及一第一主動層，該第一主動層設置於該第一半導體層與該第二半導體層之間；一第二堆疊層，包括一第三半導體層、一第四半導體層以及一第二主動層，該第二主動層設置於該第三半導體層與該第四半導體層之間；一第三堆疊層，包括一第五半導體層、一第六半導體層以及一第三主動層，該第三主動層設置於該第五半導體層與該第六半導體層之間，該第一堆疊層設置於該第三堆疊層上方，該第二堆疊層設置於該第一堆疊層與該第三堆疊層之間，其中該第一堆疊層、該第二堆疊層及該第三堆疊層為三種不同發光顏色的半導體發光堆疊層；一接合層，設置於該第二堆疊層與該第三堆疊層之間；以及至少一蝕刻終止層，至少設置於該第一主動層與該第二主動層之間，且相對遠離該第一半導體層與該第四半導體層；以及多個電極，分別電性連接該第一堆疊層、該第二堆疊層及該第三堆疊層，其中至少一電極接觸該蝕刻終止層， 其中，該至少一蝕刻終止層為半導體層，該第二半導體層與該第三半導體層是同一型半導體層，且該第一半導體層與該第四半導體層是另一型半導體層。
  2. 如請求項1所述的微型發光二極體，其中該磊晶結構具有貫穿該第二堆疊層、該接合層及該第三堆疊層的一貫孔，該貫孔暴露該蝕刻終止層的一下表面的一部分，其中該至少一電極配置於該貫孔中接觸該蝕刻終止層。
  3. 如請求項1所述的微型發光二極體，其中該至少一蝕刻終止層包括的化合物的元素比例與該第二半導體層或該第三半導體層包括的化合物的元素比例不同。
  4. 如請求項1所述的微型發光二極體，其中該至少一蝕刻終止層包括的化合物與該第二半導體層或該第三半導體層包括的化合物不同。
  5. 如請求項1所述的微型發光二極體，其中該至少一蝕刻終止層的摻雜濃度與該第二半導體層或該第三半導體層的摻雜濃度不同。
  6. 如請求項1所述的微型發光二極體，其中該至少一蝕刻終止層包括兩種以上的摻雜元素。
  7. 如請求項1所述的微型發光二極體，其中該至少一蝕刻終止層的摻雜元素與該第二半導體層或該第三半導體層的摻雜元素不同。
  8. 如請求項1所述的微型發光二極體，其中該至少一蝕刻終止層為多個蝕刻終止層，分別設置於該第一主動層上方、該第一主動層與該第二主動層之間以及該第二主動層與該第三主動層之間，其中部分該些電極分別接觸該些蝕刻終止層。
  9. 如請求項1所述的微型發光二極體，更包括一半導體穿隧層，設置於該第一堆疊層與該第二堆疊層之間，且具有一第一型摻雜區、一第二型摻雜區以及位於該第一型摻雜區與該第二型摻雜區之間的一穿隧區。
  10. 如請求項1所述的微型發光二極體，更包括一第一布拉格反射層以及一第二布拉格反射層，該第一布拉格反射層設置於該第一主動層與該第二主動層之間，且該第二布拉格反射層設置於該第二主動層與該第三主動層之間。
  11. 如請求項10所述的微型發光二極體，其中該第一布拉格反射層為該至少一蝕刻終止層。
  12. 如請求項1所述的微型發光二極體，其中該接合層包括一導電區。
  13. 如請求項1所述的微型發光二極體，其中該第三堆疊層與該第一堆疊層的材料系統不同，該第三堆疊層與該第二堆疊層的材料系統不同。
  14. 如請求項13所述的微型發光二極體，其中該第一堆疊層與該第二堆疊層的材料選自三五族氮化物半導體中的化合物，該第三堆疊層選自磷化物或砷化物半導體中的化合物。
  15. 一種微型發光二極體，包括：一第一堆疊層；一第二堆疊層；一第三堆疊層，其中該第一堆疊層、該第二堆疊層及該第三堆疊層為三種不同發光顏色的半導體發光堆疊層，該第一堆疊層設置於該第三堆疊層上方，該第二堆疊層設置於該第一堆疊層與該第三堆疊層之間；至少一蝕刻終止層，至少設置於該第一堆疊層與該第二堆疊層之間或至少設置於該第二堆疊層與該第三堆疊層之間；以及多個電極，分別電性連接該第一堆疊層、該第二堆疊層及該第三堆疊層，其中至少一電極接觸該蝕刻終止層，其中，該至少一蝕刻終止層為半導體層，且該第一堆疊層、該第二堆疊層及該第三堆疊層不完全重疊。
  16. 一種微型發光二極體，包括：一第一堆疊層；一第二堆疊層；一第三堆疊層，其中該第一堆疊層、該第二堆疊層及該第三堆疊層為三種不同發光顏色的半導體發光堆疊層，該第一堆疊層設置於該第三堆疊層上方，該第二堆疊層設置於該第三堆疊層上方；至少一蝕刻終止層，至少設置於該第一堆疊層與該第三堆疊層之間或該第二堆疊層與該第三堆疊層之間；以及 多個電極，分別電性連接該第一堆疊層、該第二堆疊層及該第三堆疊層，其中至少一電極接觸該蝕刻終止層，其中，該至少一蝕刻終止層為半導體層，且該第一堆疊層與該第二堆疊層是堆疊在該第三堆疊層的一同一表面上。
TW111109528A 2022-03-16 2022-03-16 微型發光二極體 TWI830171B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111109528A TWI830171B (zh) 2022-03-16 2022-03-16 微型發光二極體
US17/851,064 US20230299059A1 (en) 2022-03-16 2022-06-28 Micro light-emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111109528A TWI830171B (zh) 2022-03-16 2022-03-16 微型發光二極體

Publications (2)

Publication Number Publication Date
TW202339303A TW202339303A (zh) 2023-10-01
TWI830171B true TWI830171B (zh) 2024-01-21

Family

ID=88067351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111109528A TWI830171B (zh) 2022-03-16 2022-03-16 微型發光二極體

Country Status (2)

Country Link
US (1) US20230299059A1 (zh)
TW (1) TWI830171B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130049042A1 (en) * 2011-08-31 2013-02-28 Yi Chieh Lin Light emitting device
CN111180479A (zh) * 2017-12-20 2020-05-19 首尔伟傲世有限公司 用于显示器的发光元件和具有其的显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130049042A1 (en) * 2011-08-31 2013-02-28 Yi Chieh Lin Light emitting device
CN111180479A (zh) * 2017-12-20 2020-05-19 首尔伟傲世有限公司 用于显示器的发光元件和具有其的显示装置

Also Published As

Publication number Publication date
TW202339303A (zh) 2023-10-01
US20230299059A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US10340309B2 (en) Light emitting device
US10586829B2 (en) Full-color monolithic micro-LED pixels
CN110416249B (zh) 一种半导体发光器件及其制作方法
US11527571B2 (en) Light emitting device with small footprint
US20240088107A1 (en) Multi wavelength light emitting device and method of fabricating the same
CN114664991A (zh) 微型发光二极管
TW202221948A (zh) 微型發光二極體結構與使用其之微型發光二極體顯示裝置
CN111446343B (zh) 一种半导体发光器件
TWI796658B (zh) 單體電子器件、測試基片及其形成與測試方法
CN1601774A (zh) 一种发光二极管的结构及其制造方法
TWI830171B (zh) 微型發光二極體
TWI770898B (zh) 單體ｌｅｄ像素
CN219553670U (zh) 一种微型发光元件
US11380818B2 (en) Semiconductor light emitting device
US20230113198A1 (en) Light emitting diodes with lattice matching sidewall passivation layer and method of making thereof
CN216488117U (zh) 发光装置
CN116344724A (zh) 一种微型发光元件及其制备方法
US20190273183A1 (en) Display devices, light emitting diode chips and methods for manufacturing the same
CN117558859A (zh) 防串扰的微显示发光像素及其制作方法、微显示屏