TW202205467A - 單體電子器件 - Google Patents

單體電子器件 Download PDF

Info

Publication number
TW202205467A
TW202205467A TW110110765A TW110110765A TW202205467A TW 202205467 A TW202205467 A TW 202205467A TW 110110765 A TW110110765 A TW 110110765A TW 110110765 A TW110110765 A TW 110110765A TW 202205467 A TW202205467 A TW 202205467A
Authority
TW
Taiwan
Prior art keywords
led
layer
substrate
dielectric layer
array
Prior art date
Application number
TW110110765A
Other languages
English (en)
Other versions
TWI796658B (zh
Inventor
約翰 懷特曼
Original Assignee
英商普利希半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商普利希半導體有限公司 filed Critical 英商普利希半導體有限公司
Publication of TW202205467A publication Critical patent/TW202205467A/zh
Application granted granted Critical
Publication of TWI796658B publication Critical patent/TWI796658B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

提供了一種形成及測試複數個單體電子器件的方法。作為該方法的一部分，在犠牲基片上形成包括III族氮化物的單體器件陣列。將包括電接點的測試基片與單體器件陣列的電接點對準並經由結合介電層結合到單體器件陣列。從測試基片供應電力以測試單體器件陣列的單體器件。然後，選擇性地移除犠牲基片的部分以分離單體電子器件中的每一者，其中移除犠牲介電層以將每個單體電子器件與測試基片分離。

Description

單體電子器件
本揭示內容與III族氮化物半導體相關。詳細而言，本揭示內容與包括III族氮化物半導體的電子器件相關。
通常將微型LED界定為具有100 μm × 100 μm或更小的尺寸的LED。可以將微型LED佈置為陣列以形成自發光微型顯示器/投影機，該自發光微型顯示器/投影機可以適用於諸如智慧型手錶、頭戴式顯示器、用於AR及VR應用的微微投影機（pico-projector）、及大面積顯示器之類的各種器件中。
一種已知形式的微型LED陣列包括由III族氮化物所形成的複數個LED。III族氮化物的LED是無機半導體LED，該等無機半導體LED在有源發光區域中含有GaN及其與InN及AlN的合金。與常規的大面積LED（例如有機發光二極體（OLED），其中發光層是有機化合物）相比，III族氮化物的LED可以用顯著較高的電流密度來驅動及發射較高的光學功率密度。其結果是，較高的耀度（亮度）（其被界定為光源的每單位面積在給定方向上發射的光的量）使得微型LED適於需要高亮度或受益於高亮度的應用。
已知的微型LED製造技術包括在藍寶石基片上形成一或更多個GaN層以產生發射藍色或綠色的光的LED。對於發射紅色光的LED而言，已知的製造技術包括在GaAs基片上形成一或更多個InAlGaP層。
包括微型LED的大面積顯示器可以由複數個紅色、綠色、及藍色的微型LED所形成。例如，對於4K解析度的顯示器而言，每個顯示器可以提供大約8,300,000個像素。相應地，可以提供8,300,000個紅色、綠色、及藍色的LED以形成單個顯示器（即每個顯示器總共24,900,000個LED）。可以使用拾放技術來將紅色、綠色、及藍色的LED組裝在顯示基片上。拾放技術包括壓印系統、雷射輔助系統、及射流組裝。組裝速率從大約1,000到10,000元件每秒變化。相應地，4K螢幕的組裝時間為約1小時。
在使用拾放技術來組裝顯示器時，拾放元件的故障率可能影響顯示器的良率。例如，上面4K解析度的顯示器示例包括24,900,000個LED。因此，在LED的數量這樣大的情況下，即使相對較小的故障率也可能導致多個故障的LED被包括在顯示器中。
在此背景下，本發明的目標是提供改善的形成適於使用拾放工序來組裝的電子器件的方法。
本發明人已經認識到，為了嘗試減少諸如包括III族氮化物的單體電子器件之類的拾放元件的故障率，在將元件用於拾放組裝之前測試元件中的每一者是合乎需要的。然而，個別地測試每個元件是耗時的。
相應地，提供了一種形成及測試複數個單體電子器件的方法。該方法包括以下步驟： a)形成單體電子器件陣列，該形成單體電子器件陣列的步驟包括以下步驟： 在犠牲基片上形成包括III族氮化物的共同的半導電層； 在共同的半導電層的在共同的半導電層與犠牲基片相對的側面上的表面上形成單體電子器件陣列，單體電子器件陣列的每個單體電子器件均包括複數個III族氮化物層； 在單體電子器件陣列上方形成平坦化介電層以提供平坦化的介電表面，該平坦化的介電表面大致與共同的半導電層的表面對準； 藉由通過平坦化的介電表面向犠牲基片蝕刻平坦化介電層及共同的半導電層來形成溝槽網格，其中溝槽網格環繞每個單體電子器件； 通過平坦化介電層形成與每個單體電子器件的第一電接點， 在溝槽網格及平坦化介電層的平坦化的表面上方形成犠牲介電層以形成大致與共同的半導電層的表面對準的第一結合表面，其中第一結合表面包括與第一電接點中的每一者對準的第一孔； b)提供測試基片，該測試基片包括： 電子基片，包括電子測試電路系統，該電子測試電路系統被配置為向單體電子器件陣列的單體電子器件中的每一者供應電力；及 複數個第二電接點，佈置在電子基片上以與單體電子器件陣列的第一電接點的佈置對應； 其中在電子基片上形成結合介電層以提供第二結合表面，該第二結合表面包括與第二電接點中的每一者對準的第二孔； c)將測試基片的第二電接點與單體電子器件陣列的第一電接點對準，及將測試基片的第二結合表面結合到犠牲介電層的第一結合表面，使得第一電接點與第二電接點電接觸； d)從測試基片向單體電子器件陣列供應電力，以經由該複數個第一電接點及該複數個第二電接點測試單體電子器件陣列的單體電子器件中的每一者；及 e)通過犠牲基片的厚度選擇性地移除犠牲基片的第一部分以分離單體電子器件中的每一者；及 移除犠牲介電層以將每個單體電子器件與測試基片分離。
依據第一方面的方法包括以下步驟：將單體電子器件陣列結合到測試基片。如此，測試基片提供了處理基片以允許移除犠牲基片，單體電子器件形成在該犠牲基片上。此外，測試基片還允許將測試單體電子器件中的每一者的步驟集成到製造工序中。因此，由於將器件測試集成到方法中，因此依據第一方面的方法提供了更高效的形成及測試複數個單體電子器件的方法。
在以下段落中，更詳細界定了本發明的不同方面。可以將如此界定的每個方面與任何其他的方面或多個方面組合在一起，除非明確地與此相反地指示。詳細而言，可以將被指示為是可選或有利的任何特徵與被指示為是可選或有利的任何其他特徵或多個特徵組合在一起。
在一些實施例中，結合介電層是犠牲結合介電層，其中該犠牲結合介電層被配置為與犠牲介電層一起被選擇性地移除以將每個單體電子器件與文字基片分離。在一些實施例中，可以藉由直接結合（即熔融結合）將測試基片結合到犠牲介電層的結合表面。例如，在一些實施例中，犠牲結合介電層可以包括SiO2 或SiNx 。
在一些實施例中，在移除犠牲介電層以將每個單體電子器件與測試基片分離的步驟之後，可以在形成及測試複數個單體器件的方法中重複使用測試基片。
在一些實施例中，測試基片的電子測試電路系統被配置為並行地向單體電子器件中的每一者供應電力。相應地，測試基片可以提供高效的用於測試單體器件陣列的方法。
在一些實施例中，共同的半導電層可以包括n型摻雜的III族氮化物。例如，在一些實施例中，共同的半導電層可以包括GaN及n型摻雜物（例如Si或Ge）。共同的半導電層可以具有至少500 nm的厚度（在與犠牲基片正交的方向上）。共同的半導電層可以具有不大於5 µm的厚度（在與犠牲基片正交的方向上）。
犠牲基片可以由配置為提供犠牲基片表面的基片所形成，該犠牲基片表面具有適於在其上生長III族氮化物層的面內晶格常數。例如，犠牲基片可以包括藍寶石或矽基片。
在一些實施例中，可以將單體電子器件陣列形成為規則隔開的陣列。規則隔開的陣列可以類似於用於圓形（或多邊形）的緊密堆積（例如方形堆積或六角形堆積）的任何配置。陣列內的每個單體電子器件均可以具有共同的半導電層上為大致橢圓形或多邊形形狀的表面區域。
在一些實施例中，平坦化介電層可以由複數個鈍化層所形成。每個鈍化層均可以包括介電體，例如二氧化矽或氮化矽。可以使平坦化介電層經受化學機械拋光工序以改善平坦化的介電表面的平滑度（即減少表面粗糙度）。
在一些實施例中，溝槽網格在犠牲基片的表面上可以具有至少500 nm的寬度（在單體電子器件陣列中相鄰的單體電子器件之間的方向上）。如此，像素界定溝槽可以將每個單體LED像素與犠牲基片上相鄰的單體LED像素分離。如此，像素界定溝槽可以環繞（即圍繞）犠牲基片上的每個單體LED像素的周邊。
在一些實施例中，犠牲介電層可以包括二氧化矽或氮化矽中的一或更多者。可以將犠牲介電層形成為實質上連續的間隙填充層。如此，可以提供犠牲介電層以填充任何間隙或空隙以提供結合表面。如此，初形成的結合表面可以是與共同的半導電層的表面對準的實質上連續的平坦表面。在一些實施例中，結合表面與共同的半導電層的表面平行。在一些實施例中，將犠牲介電層形成為使得其在平坦化的表面上具有至少500 nm的厚度。將理解，由於中間結構不均勻的本質，其他區域中的犠牲介電層的厚度可能較厚（或較薄）。在一些實施例中，將犠牲介電層形成為使得其在平坦化的表面上具有不大於2 µm的厚度。
在一些實施例中，單體電子器件陣列的每個單體電子器件均包括發光二極體（LED）。每個LED均可以由複數個III族氮化物層所形成。在一些實施例中，每個單體電子器件均可以包括選自包括以下項目的群組的一或更多個電子器件：電晶體、電容器、電阻器、二極體。例如，在一個實施例中，單體電子器件可以包括電晶體、LED、及電容器。
在一些實施例中，每個單體電子器件均是單體發光二極體（LED）像素，該單體LED像素包括共同的半導電層的表面上的複數個LED子像素。每個LED子像素均包括III族氮化物層的堆疊。單體LED像素可以各自適於組裝在LED顯示器中。單體LED像素的每個LED子像素均可以具有相關聯的光抽取特徵。相應地，每個單體LED像素均可以包括單體地在共同的半導電層上形成的複數個LED器件。一旦分離，就可以例如使用拾放方法來組裝單體LED像素以形成顯示器。藉由單體地形成複數個LED器件（LED子像素），可以減少要組裝以形成顯示器的離散元件的數量。
在一些實施例中，每個LED子像素均被配置為產生具有第一波長的光，該第一波長為至少380 nm。如此，每個LED子像素均可以產生可見光。在一些實施例中，每個LED子像素均被配置為產生具有第一波長的光，該第一波長不大於490 nm。如此，每個LED子像素均可以產生實質上藍色的可見光。在此揭示內容中，在將LED稱為產生特定波長的光時，將理解，這指的是由該LED所產生的光的峰值波長。
在一些實施例中，為了形成單體LED像素，在結合測試基片單體電子器件陣列之後，方法包括以下步驟：為單體LED像素中的每一者形成光抽取特徵，該為單體LED像素中的每一者形成光抽取特徵的步驟包括以下步驟：選擇性地移除犠牲基片的與LED子像素中的每一者對準的第二部分。
如此，在一些實施例中，可以在包括III族氮化物的共同的半導電層上提供複數個單體電子器件（例如LED子像素）。在犠牲基片上形成共同的半導電層。相應地，依據第一方面的方法允許藉由提供犠牲基片及測試基片來處理共同的半導電層的兩個主要面。犠牲基片提供初始的基片，可以在該基片上形成共同的半導電層及單體電子器件。隨後，可以將單體電子器件附接到測試基片以允許移除犠牲基片的部分以在共同的半導電層的相對側上形成另外的器件特徵（例如光抽取特徵）。藉由處理共同的半導電層的兩個主要面，可以在共同的半導電層上單體地形成複數個單體電子器件。
在一些實施例中，為單體LED像素中的每一者形成光抽取特徵的步驟包括以下步驟：將共同的半導電層的表面的第一部分圖案化為具有散射特徵，該等散射特徵被配置為增加每個LED子像素的光抽取效率。因此，可以進一步處理共同的半導電層以改善LED子像素的效率。
在一些實施例中，為單體LED像素中的每一者形成光抽取特徵的步驟包括以下步驟：選擇性地移除犠牲基片的與LED子像素中的每一者對準的第二部分以為每個LED子像素形成容器容積，及在每個單體LED像素的容器容積中的至少一者中提供第一色彩轉換層。可以將第一色彩轉換層配置為吸收第一波長的光及發射比第一波長還長的第一轉換光波長的轉換光。在一些實施例中，第一轉換光波長為至少500 nm。相應地，單體LED像素可以包括發射具有第一波長的光的LED子像素及發射具有第一轉換光波長的光的LED子像素。在一些實施例中，第一轉換光波長可以不大於650 nm。相應地，可以將單體像素配置為提供具有選自紅色、綠色、或藍色LED的色彩的可見光。
在一些實施例中，在每個單體LED像素的容器容積中的至少另一者中中提供第二色彩轉換層，該第二色彩轉換層被配置為吸收第一波長的光並發射比第一轉換光波長還長的第二轉換光波長的轉換光。相應地，可以將依據第一方面的單體LED像素配置為發射包括三個不同波長（第一波長、第一轉換光波長、第二轉換光波長）的光。
在一些實施例中，第一色彩轉換層及/或第二色彩轉換層包括磷光體、有機分子、或量子點。相應地，可以提供第一色彩轉換層及/或第二色彩轉換層以轉換第一波長的光，使得單體LED像素可以發射具有不同波長的組合的光。
在一些實施例中，每個LED子像素的每個III族氮化物層均可以包括AlInGaN、AlGaN、InGaN、及GaN中的更多者中的一者。如本文中所使用的，藉由物種的組成成分的對於物種的任何指稱包括其所有可用的化學計量。因此，例如，AlGaN包括其所有合金，例如Alx Ga1-x N，其中x不等於1或0。每個層的化學計量均可以取決於特定層的功能而變化。
例如，在一些實施例中，每個LED子像素均可以包括III族氮化物層的超晶格、配置為產生光的有源層、電子阻斷層、及一或更多個p型半導電層。有源層可以包括一或更多個量子井層，量子井層被配置為產生光。
在一些實施例中，在形成平坦化介電層之後，可以選擇性地移除平坦化介電層的第三部分，並且可以在每個LED子像素的陽極與平坦化的介電表面之間形成陽極接觸敷金屬。在一些實施例中，在形成平坦化介電層之後，可以選擇性地移除平坦化介電層的第四部分，並且在共同的半導電層與平坦化的介電表面之間為每個單體LED像素形成共同的陰極接觸敷金屬。
在一些實施例中，共同的陰極接觸敷金屬的形成平坦化的介電表面的一部分的表面與形成每個單體LED像素的LED子像素中的至少一者重疊。相應地，可以用節省空間的方式將電接點提供給單體LED像素的每個LED子像素。
在一些實施例中，每個單體LED像素的LED子像素中的一者具有共同的半導電層上的比每個單體LED像素的另一個LED子像素還大的表面面積。
在一些實施例中，每個單體LED像素均包括單體地形成在共同的半導電層上的至少三個或至少四個LED子像素的LED陣列。例如，在一個實施例中，每個單體LED像素均可以包括四個LED子像素的方形堆積陣列。
在一些實施例中，形成的單體LED像素中的每一者可以是單體微型LED像素。如此，LED子像素中的每一者均可以是尺寸不大於100 µm x 100 µm的微型LED子像素。在一些實施例中，共同的半導電層上的每個LED子像素的表面面積均可以界定不大於100 µm x 100 µm的面積。在一些實施例中，共同的半導電層上的每個LED子像素的表面面積均可以界定不大於以下面積的面積：50 µm x 50 µm、30 µm x 30 µm、20 µm x 20 µm、或10 µm x 10 µm。
Figure 02_image001
依據本揭示內容的第二方面，提供了用於結合到第三方面的測試基片的單體器件陣列。單體器件陣列包括犠牲基片、共同的半導電層、單體電子器件的陣列、平坦化介電層、第一電接點、及犠牲介電層。共同的半導電層包括提供在犠牲基片上的III族氮化物。在共同的半導電層的在共同的半導電層與犠牲基片相對的側面上的表面上提供單體電子器件的陣列。單體電子器件的陣列的每個單體電子器件在包括複數個III族氮化物層。在單體電子器件陣列上提供平坦化介電層以提供平坦化的介電表面，該平坦化的介電表面與共同的半導電層的表面對準。平坦化介電層界定溝槽網格，該溝槽網格通過平坦化的介電表面向犠牲基片延伸，其中該溝槽網格環繞每個單體電子器件。為每個單體電子器件提供第一電接點。第一電接點從每個單體電子器件向平坦化的介電表面延伸。在溝槽網格內及平坦化介電層的平坦化的表面上方提供犠牲介電層以提供大致與共同的半導電層的表面對準的第一結合表面。第一結合表面包括與第一電接點中的每一者對準的第一孔。
相應地，本揭示內容的第二方面提供了一種單體器件陣列，該單體器件陣列被配置為可結合到本揭示內容的第三方面的測試基片。可以將本揭示內容的第二方面的單體器件陣列形成為第一方面的方法的一部分。本揭示內容的第二方面提供了一種單體電子器件的陣列，該等單體電子器件可以藉由將該等單體電子器件結合到本揭示內容的第三方面的測試基片來並行地測試。將理解，單體器件陣列可以包括上文關於本揭示內容的第一方面所論述的單體器件陣列的可選特徵中的任一者。
在一些實施例中，單體電子器件陣列的每個單體電子器件均包括發光二極體（LED）。因此，第二方面的單體器件陣列提供了單體LED的初形成陣列，該等單體LED可以被高效地測試。
在一些實施例中，每個單體電子器件均是單體發光二極體（LED）像素，該單體LED像素包括共同的半導電層的表面上的複數個LED子像素，每個LED子像素均包括III族氮化物層的堆疊。
依據本揭示內容的第三方面，提供了用於結合到本揭示內容的第二方面的單體器件陣列的測試基片。測試基片包括電子基片、複數個第二電接點、及結合介電層。電子基片包括電子測試電路系統，該電子測試電路系統被配置為向單體電子器件陣列的單體電子器件中的每一者供應電力。複數個第二電接點被佈置在電子基片上以與單體電子器件陣列的第一電接點的佈置對應。在電子基片上形成結合介電層以提供第二結合表面。第二結合表面包括與第二電接點中的每一者對準的第二孔。
相應地，本揭示內容的第三方面提供了一種測試基片，該測試基片被配置為可結合到本揭示內容的第二方面的單體器件陣列。可以依據如本揭示內容的第一方面中所描述的方法來提供測試基片。將理解，測試基片可以包括上文關於本揭示內容的第一方面所論述的測試基片的可選特徵中的任一者。
在一些實施例中，結合介電層是犠牲結合介電層。犠牲結合介電層被配置為與犠牲介電層一起被選擇性地移除以將每個單體電子器件與文字基片分離。
在一些實施例中，犠牲結合介電層被配置為被選擇性地移除，使得可以將測試基片重複用於結合到單體電子器件。
在一些實施例中，可以在結合介電層與電子基片之間提供蝕刻停止層。
在一些實施例中，測試基片的電子測試電路系統被配置為並行地向單體電子器件中的每一者供應電力。
依據此揭示內容，提供了形成及測試單體電子器件的方法。依據本揭示內容的第一實施例，被形成及測試的單體電子器件是單體LED像素1。當然，將理解，本揭示內容不限於單體LED像素的形成，且可以代替單體LED像素1形成其他的單體電子器件。例如，依據本揭示內容的單體電子器件可以包括以下項目中的一或更多者：電容器、電晶體、電阻器、二極體、LED。例如，在一個實施例中，每個單體電子器件均可以包括形成於共同的半導電層102上的LED及電晶體。可以將電晶體配置為控制流向LED的驅動電流，使得每個單體電子器件均被配置為提供LED及相關聯的驅動電晶體。
依據本揭示內容的第一實施例，單體LED像素1可以包括複數個LED子像素10、20、30。第一實施例的單體LED像素1的等軸示意圖示於圖1中。圖1的單體LED像素包括三個LED子像素10、20、30。三個LED子像素10、20、30各自被配置為發射不同（峰值）波長的光。
單體LED像素1的平面圖示於圖2中。接下來，將參照圖3到19及圖20到30描述形成單體LED像素1的方法。圖3到19示出在形成單體LED像素1的方法中的中間步驟期間單體LED像素1沿著圖2中所示的線A-A'的橫截面。圖20到30示出在形成單體LED像素1的方法中的中間步驟期間單體LED像素1沿著圖2中所示的線B-B'的橫截面。
形成依據第一實施例的單體LED像素1的方法包括形成LED子像素的中間陣列100。LED子像素的中間陣列100包括形成於犠牲基片101上的複數個LED子像素103。
為了形成LED子像素的中間陣列100，將包括III族氮化物的共同半導電層102形成於犠牲基片101的第一主要面131上。如此，形成單體LED像素1的方法包括以下步驟：在犠牲基片101上形成包括III族氮化物的共同的半導電102層。
犠牲基片101可以包括矽基片、碳化矽基片、或藍寶石基片。在圖3的實施例中，犠牲基片101包括矽基片，該矽基片具有形成在該矽基片上的複數個III族氮化物緩衝層。
如圖3中所示，可以將共同的半導電層102形成於犠牲基片101的表面上作為實質連續的膜。如此，共同的半導電層102覆蓋犠牲基片101實質上全部的表面。共同的半導電層102可以包括n型摻雜的III族氮化物半導體。例如，在圖3的實施例中，共同的半導電層102包括GaN。圖3中的共同的半導電層102可以用任何合適的n型摻雜物（例如Si或Ge）來進行n型摻雜。可以藉由任何合適的形成III族氮化物的方法（例如金屬有機化學氣相沉積（MOCVD）或分子束磊晶（MBE））將共同的半導電層102形成於犠牲基片101上。
接下來，可以在共同的半導電層102的表面132上形成LED子像素的陣列。LED子像素的陣列形成於共同的半導電層102的與犠牲基片101相對的側上。每個LED子像素103均包括III族氮化物層的堆疊。用於形成LED子像素的陣列的各種方法是技術人員已知的。
在圖3的實施例中，LED子像素的陣列是由III族氮化物層的連續堆疊140所形成的。初沉積的III族氮化物層的連續堆疊140覆蓋共同的半導電層102實質上全部的第二主要面132。可以隨後使用選擇性移除工序來圖案化III族氮化物層的連續堆疊140以界定LED子像素103的陣列。一個可能的選擇性移除工序包括以下步驟：使用光刻工序用掩模層塗覆III族氮化物層的連續堆疊140，及蝕刻III族氮化物層的連續堆疊140要被選擇性移除的區域。生成的LED子像素103的陣列的示例示於本揭示內容的圖4中。
在一些實施例中，例如如圖3中所示，III族氮化物層的連續堆疊140可以包括III族氮化物層的超晶格155、配置為產生光的有源層156、電子阻斷層157、及一或更多個p型半導電層158。有源層可以包括一或更多個量子井層，量子井層被配置為產生光。在圖3的實施例中，每個LED子像素的有源層均被配置為產生具有至少380 nm且不大於490 nm的波長的光。
相應地，由III族氮化物層的連續堆疊140所形成的每個LED子像素103均可以包括III族氮化物層的超晶格155、配置為產生光的有源層156、電子阻斷層157、及一或更多個p型半導電層158。LED子像素的層中的每一者的形成是技術人員已知的，例如至少GB 1811109.6中進一步論述的。
雖然圖3及圖4的實施例使用選擇性移除工序來界定LED子像素的陣列，但將理解，本揭示內容的方法不限於此類LED子像素。例如，可以使用選擇性區域生長方法來界定包括III族氮化物層的堆疊的LED子像素的陣列。合適的選擇性區域生長方法的進一步細節可以至少見於GB1811109.6中。
如圖4中所示，LED子像素103中的每一者均形成從共同的半導電層102延伸的臺地結構。LED子像素103中的每一者均與共同的半導電層102上其他的LED子像素103隔開。如圖4中所示，LED子像素103中的每一者之間的間隔可以不同。在圖4的實施例中，旨在形成相同單體LED像素1的子像素的相鄰的LED子像素103之間的間隔可以小於不同的單體LED像素的相鄰的LED子像素之間的間隔。
在形成該複數個LED子像素103之後，可以進一步處理中間陣列100以包括與LED子像素103中的每一者的第一電接點。將理解，技術人員知道用於形成與半導體器件的電接點的各種方法。如此，可以在形成單體LED像素的方法期間的各種階段處形成第一電接點。相應地，涉及單體電子器件的單體形成及測試的本揭示內容不限於第一電接點的任何特定佈置或形成第一電接點的方法。
依據第一實施例，與每個LED子像素103的第一電接點可以由複數個接觸層所形成。接觸層可以從每個LED子像素103延伸到平坦化的介電表面。接觸層可以各自用複數個步驟來形成。例如，如圖5中所示，可以在共同的半導電層102上形成複數個第一接觸層106。第一接觸層106被配置為提供與共同的半導電層102的電接點。在一些實施例中，可以為每個單體LED像素1均提供單個第一接觸層（即共同的接點），或在一些實施例中，可以為每個LED子像素103均提供第一接觸層106。如圖5中所示，為每個LED子像素103均提供第一接觸層106。第一接觸層106可以包括用於形成與共同的半導電層102的歐姆接觸的任何合適的材料。例如，第一接觸層106可以包括鈦、鋁、氮化鈦、金、或銅中的一或更多者。在圖5的實施例中，第一接觸層106可以使用熱蒸發來沉積並使用光刻法來圖案化，使得在共同的半導電層102上的LED子像素103之間的空間中提供第一接觸層106。在圖5的實施例中，可以在形成第一接觸層106之後對該第一接觸層進行退火，以改善第一接觸層106與共同的半導電層102之間的接點的導電率。
接下來，可以在該複數個LED子像素103上方形成第一鈍化層107。第一鈍化層107可以包括絕緣層，例如介電體。例如，在圖5的實施例中，第一鈍化層107可以包括二氧化矽或氮化矽。第一鈍化層107可以使用電漿增強化學氣相沉積工序、化學氣相沉積工序、物理氣相沉積工序、蒸發、或原子層沉積來形成。
在形成第一鈍化層107之後，可以使用諸如光刻及蝕刻之類的選擇性移除工序通過第一鈍化層107形成複數個開口。可以提供該複數個開口以提供用於形成與共同的半導電層102及LED子像素103的p型半導電層的電連接的區域。例如，在圖5的實施例中，提供第一鈍化層107中的複數個第一開口141以允許形成與第一接觸層106（即及與共同的半導電層102的電連接）接觸的陰極接觸層109，並形成複數個第二開口142以允許形成與LED子像素103的p型半導電層電接觸的陽極接觸層108。
可以將陽極接觸層108形成於LED子像素103的p型半導電層上的第二開口142中。可以將陽極接觸層108配置為形成與LED子像素103的p型半導電層的歐姆接觸。例如，在一些實施例中，陽極接觸層可以包括鎳、銀、鈦、或氮化鈦中的一或更多者。第二接觸層108可以使用蒸發技術來形成並使用光刻法來圖案化。相應地，可以將陽極接觸層108提供為與鈍化層中的該複數個第二開口142對準，該複數個第二開口與LED子像素103中的每一者的p型半導電層中的每一者對準。
在一些實施例中，可以進一步處理每個單體LED像素1的共同的半導電層102以提供串擾減少特徵。例如，在圖1的實施例中，使共同的半導電層102經受選擇性移除工序以移除共同的半導電層102的在每個單體LED像素1的落在LED子像素中的每一者之間的區域中的一部分。如此，可以選擇性地移除共同的半導電層102的在單體LED像素1的兩個相鄰的LED子像素103之間（即未被相鄰的LED子像素103覆蓋）的一部分。此類串擾減少特徵的示例示於圖6中，其中藉由選擇性移除工序來形成串擾減少溝槽111。如圖6中所示，使用選擇性移除工序（即蝕刻工序）來通過共同的半導電層102的第二表面132向犠牲基片101的第一表面131蝕刻串擾減少溝槽111。將串擾減少溝槽提供在形成單體LED像素1的一部分的相鄰LED子像素103之間的區域中。實際上，串擾減少溝槽111用來分離共同的半導電層102的與每個子像素103對應的區域。這轉而可以防止或減少來自一個LED子像素103的光跨共同的半導電層102行進並通過另一個LED子像素103的光抽取特徵發射。
串擾減少溝槽111可以使用技術人員已知的任何合適的光刻和蝕刻技術來形成，例如反應性離子蝕刻法（RIE）或感應耦合式電漿蝕刻（ICP）。
在形成可選的串擾減少特徵之後，將平坦化介電層形成在LED子像素的中間陣列100上方。由於LED子像素的中間陣列的拓撲結構（例如串擾減少特徵、LED子像素130）及形成電接點的工序，可以在多一個的工序步驟中形成平坦化介電層。圖7、8、及9提供依據第一實施例形成平坦化介電層的方法的一個示例。技術人員將理解，形成平坦化介電層的其他方法是技術人員已知的。
依據第一實施例，可以在圖6中所示的LED像素的中間陣列上方形成第二鈍化層112。第二鈍化層112可以包括絕緣介電體，例如二氧化矽或氮化矽。可以用與第一鈍化層107類似的方式來形成第二鈍化層112。可以在中間結構上方形成第二鈍化層112以提供第一平坦化的表面215，該第一平坦化的表面大致與犠牲基片101的第一表面131對準，單體LED像素1形成在該犠牲基片上。可以將第二鈍化層112形成為使得填充串擾減少溝槽111且也延伸於LED子像素103的暴露表面之外。
在形成第二鈍化層112之後，可以在第二鈍化層112中形成複數個第三開口143以供形成第一接觸敷金屬114以形成與陽極接觸層108及/或陰極接觸層109的電接點。該複數個第三開口可以從鈍化表面215向第一接觸層106及/或第二接觸層108延伸。此類第一接觸敷金屬的示例示於圖8中，其中為第二接觸層108中的每一者均形成了第一接觸敷金屬114。
作為依據第一實施例形成平坦化介電層的步驟的一部分，在鈍化表面215上形成第三鈍化層115，例如如圖9中所示。可以用與第二鈍化層112類似的方式來形成第三鈍化層115。第三鈍化層115在第三鈍化層115與第二鈍化層112相對的側上提供第三鈍化層表面217。
與第二鈍化層112類似，第三鈍化層115可以進一步包括複數個第四開口144，該複數個第四開口與LED子像素中的每一者對準以供提供接觸敷金屬。隨後可以用第二接觸敷金屬117填充第四開口144以形成與每個LED子像素103的p型半導電層的電接點。第二接觸敷金屬117中的每一者均可以包括導電層的多重堆疊。例如，第二接觸敷金屬117可以包括鈦、鎢、金、及銅中的一或更多者。
在形成第三鈍化層115及各種接觸敷金屬之後，可以進一步使用諸如化學機械拋光之類的拋光工序來平坦化第三鈍化層表面217。提供CMP工序可以減少第三鈍化層表面217的表面粗糙度以改善LED子像素的中間陣列100與測試基片200的結合。如此，可以提供化學機械拋光工序以改善表面的平滑度並減少表面中可能已經由於蝕刻及接觸敷金屬沉積工序而形成的任何缺陷或不規則。
相應地，此實施例的圖7、8、及9中所闡述的工序提供了在LED子像素的陣列上形成平坦化介電層以提供平坦化的介電表面（即第三鈍化層表面217）的方法，該平坦化的介電表面大致與共同的半導電層102的第二表面132對準。圖7、8、及9也示出與單體器件中的每一者的第一電接點的形成。如圖7、8、及9中所示，第一接觸層可以由複數個接觸敷金屬層114、117所形成。第一接觸層也可以包括陽極接觸層或陰極接觸層以供改善與每個LED子像素103的電接觸。將理解，第一實施例是形成第一電接點的一個示例。如此，可以用技術人員已知的各種其他方式提供第一電接點。例如，可以在LED子像素的中間陣列100上形成平坦化介電層之後提供電接點的形成。
在該複數個LED子像素103上方形成平坦化的介電表面217之後，藉由蝕刻溝槽（即像素界定溝槽118）的網格來將LED子像素的中間陣列100部分地分成複數個單體LED像素1。像素界定溝槽118是藉由以下步驟來形成的：通過平坦化的介電表面217向犠牲基片101選擇性地移除形成平坦化介電層的層。像素界定溝槽118的形成的示例示於此揭示內容的圖10中。如圖10中所示，每個單體LED像素1均包括至少兩個LED子像素103。可以用與上文所論述的串擾減少溝槽111類似的方式形成像素界定溝槽118。在形成像素界定溝槽118之後，將理解，由於犠牲基片101的存在，該複數個單體LED像素1保持固定的佈置。如此，由於犠牲基片101的存在，所以仍然可以將該複數個單體像素1作為LED子像素的中間陣列100的一部分來處理及對準。
在形成像素界定溝槽118之後，在像素溝槽及平坦化的介電表面217上形成犠牲介電層121以形成結合表面221，該結合表面大致與共同的半導電層102的表面對準。
在依據第一實施例的方法中，也可以在形成犠牲介電層121之前提供蝕刻停止層119。例如，如圖11中所示，在像素界定溝槽118及平坦化的介電表面217上方形成蝕刻停止層119作為實質連續的層。蝕刻停止層119可以具有通過該蝕刻停止層形成的複數個第五開口145。蝕刻停止層119的第五開口145中的每一者均可以與存在於平坦化的介電表面217處的任何接觸敷金屬117對準。在一些實施例中，蝕刻停止層119可以包括二氧化矽或氮化矽。可以將蝕刻停止層119配置為提供對後續的蝕刻工序有抗性的介電層，在該後續的蝕刻工序中要移除犠牲介電層121。如此，蝕刻停止層119可以增加選擇性移除步驟的工序容差，在該選擇性移除步驟中，隨後將移除犠牲介電層121。
在形成（可選的）蝕刻停止層119之後，可以在像素界定溝槽118及平坦化的表面上方形成犠牲介電層121以形成結合表面。犠牲介電層121的形成可以包括多階段工序，複數個層在該多階段工序中形成。犠牲介電層121可以包括二氧化矽及氮化矽中的一或更多者。如圖11中所示，也可以在犠牲介電層121中形成複數個第六開口146以允許與該複數個LED子像素103進行電連接。第六開口146中的每一者可以從結合表面通過犠牲介電層的厚度向下方的層（例如接觸敷金屬117）延伸。犠牲介電層121中的該複數個第六開口146可以與接觸敷金屬117中的每一者的至少一部分對準。
在形成犠牲介電層121之後，可以使用化學機械拋光工序來進一步平坦化結合表面221。相應地，犠牲介電層121可以提供大致平坦的表面，該大致平坦的表面與共同的半導電層102的第二表面132對準，以供將犠牲基片101上的該複數個單體LED像素1結合到測試基片200。
測試基片200的示例示於圖12中。測試基片200提供了犠牲介電層121的結合表面221可以結合到的表面。
依據本揭示內容的第一實施例，測試基片200提供了測試基片表面210，該測試基片表面要與圖11中所示的LED子像素的中間陣列100的結合表面221接觸。
在一些實施例中，例如如圖12中所示，測試基片200包括電子基片201。在一些實施例中，電子基片201可以包括矽晶圓，或適於形成電子電路系統的其他任何其他基片。在一些實施例（例如圖12中所示的實施例）中，可以在電子基片201的表面上提供複數個電子層202、203、204、205。該複數個電子層可以包括金屬層202、204及絕緣層203、205，以在第一電子基片201上形成電子連接及/或電路。測試基片200被配置為提供對單體LED像素1的電路系統的測試。下面將更詳細地論述測試基片200。可以使用諸如CVD、PECVD、熱蒸發、PVD、或ALD之類的任何合適的技術來在第一電子基片201上沉積電子層202、203、204、205。
在一些實施例中，測試基片200可以包括犠牲測試介電層206。犠牲測試介電層206可以提供測試基片200的測試基片表面210以供結合。可以將犠牲測試介電層206配置為至少部分地與犠牲介電層121一起移除，以將單體LED像素1與測試基片200分離。
在一些實施例中，例如如圖12中所示，測試基片200也可以包括測試蝕刻停止層207。可以在犠牲測試介電層206與測試基片200的其他層201、202、203、204、205之間提供測試蝕刻停止層207。可以將測試蝕刻停止層207配置為提供表面，該表面對用來選擇性地移除犠牲測試介電層206的選擇性移除工序更有抗性。如此，測試蝕刻停止層207提供了配置為保護測試基片200的其他層免受選擇性移除工序影響的層。相應地，測試蝕刻停止層207可以改善測試基片200的可重複使用性。
可以將犠牲測試介電層206及測試蝕刻停止層207形成為至少包括二氧化矽及氮化矽中的一或更多者的介電層的堆疊。可以將犠牲測試層206形成為在與電子基片201的表面正交的方向上具有至少50 nm的厚度。在一些實施例中，犠牲測試介電層206的厚度可以不大於1 μm。測試蝕刻停止層207可以在與電子基片201的表面正交的方向上具有至少20 nm的厚度。在一些實施例中，測試蝕刻停止層207的厚度可以不大於100 nm。
在此揭示內容的一些實施例中，測試基片200可以提供一種基片，在犠牲基片101的發光表面130被進一步處理的同時，該複數個單體LED像素1被保持在該基片上。
如圖13中所示，測試基片可以包括電子基片201，該電子基片包括配置為向單體電子器件陣列的單體電子器件中的每一者供應電力的電子測試電路系統。測試基片也可以包括佈置在電子基片201上的複數個測試基片電接點以與LED子像素的中間陣列的接觸敷金屬117的佈置對應。在一些實施例中，在電子基片201上形成犠牲測試介電層206以提供測試結合表面，該測試結合表面包括與測試基片電接點中的每一者對準的孔。
在結合工序之後，可以將測試基片200配置為藉由從測試基片200向LED子像素的陣列供應電力，來測試單體電子器件中的每一者（例如LED子像素103中的每一者），以測試LED子像素103中的每一者。如此，測試基片200可以在測試基片電接點與LED子像素的中間陣列的接觸敷金屬之間形成電路。如此，可以使用集成到形成單體LED像素1的方法中的測試工序來並行地測試LED子像素103中的每一者。
在此類實施例中，可以在測試基片200與單體LED像素1中的每一者之間形成電連接。用於在要彼此接觸的兩個基片之間形成電連接的各種方法是技術人員已知的。依據第一實施例的此類方法的一個示例示於圖13及14中。
如圖13中所示，可以在測試基片200的測試基片表面210中形成複數個第七開口212。第七開口中的每一者均通過測試基片表面210向測試基片200的電子層205、203中的每一者延伸。該複數個第七開口212可以各自與LED子像素103中的每一者的金屬接點中的一者對準。也就是說，測試基片200上的第七開口212的佈置與提供在LED子像素的中間陣列100上的第六開口146的佈置對應。
在一些實施例中，例如如圖13中所示，可以在測試基片200的第七開口212內形成複數個導電接觸部分208。導電接觸部分208中的每一者均可以從電子層203、205在與測試基片200正交的方向上延伸超出測試表面210。如此，導電接觸部分208可以從測試表面210凸出。可以將導電接觸部分208配置為從測試表面210延伸，使得在測試表面210與結合表面121接觸時，導電接觸部分212在LED子像素的中間陣列100的各種接觸敷金屬與測試基片200的第二接點之間形成電連接。在一些實施例中，導電接觸部分208可以包括金屬接點，例如鈦、金、銅、或錫中的一或更多者。
依據形成本揭示內容的第一實施例的方法，可以將測試基片200結合到犠牲介電層121的結合表面221。圖14示出示例，其中測試基片200結合到LED子像素的中間陣列100。可以使用對準器結合器（未示出）來將測試基片200結合到結合表面221。對準器結合器允許將結合表面221佈置為與測試表面210平行，也允許測試基片200的導電接觸部分212與犠牲介電層121的第六開口146對準。然後，將對準器結合器配置為使兩個表面接觸，由此犠牲介電層121與測試基片200的測試基片表面210形成結合。在一些實施例中，對準器結合器可以施加熱及壓力中的一或更多者以改善形成於測試基片表面210與結合表面221之間的結合。
例如，在一些實施例中，對準器結合器可以施加至少10 kN的壓縮力以供將測試基片200結合到LED子像素的中間陣列100。在一些實施例中，對準器結合器可以施加至少20 kN、30 kN、或40 kN的壓縮力。藉由施加較大的壓縮力，可以改善在基片之間形成結合的可靠度。在一些實施例中，壓機可以施加不大於45 kN的壓縮力以在結合期間減少基片斷裂的風險或其他不合需要的基片變形。
在一些實施例中，也可以將對準器結合器配置為加熱測試基片200及/或LED子像素的中間陣列100。例如，可以將對準器結合器配置為將測試基片200及/或LED子像素的中間陣列100加熱到至少100℃的溫度。在一些實施例中，也可以將對準器結合器配置為將測試基片200及/或LED子像素的中間陣列100至少加熱到以下溫度：200℃、300℃、400℃、或500℃。可以將對準器結合器配置為在壓縮下保持溫度，且可選地在一定溫度下保持一定的時間段。在一些實施例中，時間段可以至少為：1分鐘、2分鐘、5分鐘、10分鐘、或1小時。相應地，可以使用壓機來改善測試基片200與LED子像素100的中間陣列之間的界面處的直接的熔融結合的形成。
用於將兩個基片結合在一起的各種方法是已知的。例如，在圖14的實施例中，犠牲介電層121與犠牲測試介電層206形成直接結合。在其他的實施例中，可以在測試基片200及/或LED子像素的中間陣列100中的一或兩者上提供不同的結合技術及結合層以將測試基片200結合到結合表面221。也可以將對準器結合器配置為在導電接觸部分212與每個LED子像素103的第一接點及第二接點之間形成電連接。
在第一實施例中，如圖14中所示，將理解，犠牲介電層121及犠牲測試介電層206可以分別跨犠牲基片101及電子基片201延伸作為實質連續的層。相應地，犠牲介電層121及犠牲測試介電層206在LED子像素的中間陣列100的結合表面的大部分上方形成直接結合以將晶圓牢固地結合在一起。此外，可以通過導電接觸部分208在測試基片200的電子層203、205與LED子像素30中的每一者之間形成低電阻接觸結合。
一旦將LED子像素的中間陣列100結合到測試基片200，就可以測試LED子像素的中間陣列100。如此，可以藉由從測試基片200經由該複數個第一電接點及第二電接點向單體電子器件陣列（即LED子像素的中間陣列100）供應電力，來測試單體電子器件陣列的每個單體電子器件。下面參照圖29來更詳細地論述測試程序。
除了測試程序以外，還可以進一步處理每個單體LED像素1的發光側以分離單體LED像素1中的每一者及為單體LED像素1中的每一者形成光抽取特徵。可以在從測試基片200移除單體LED像素1中的每一者之前的任何時間執行測試程序。
因此，形成第一實施例的方法進一步包括以下步驟：通過犠牲基片101的厚度選擇性地移除犠牲基片101的與像素界定溝槽118的網格對準的第一部分以供分離單體LED像素中的每一者。例如，如圖15中所示，移除了犠牲基片101的第一部分以在與發光表面130正交的方向上通過犠牲基片101的厚度界定複數個第八開口148。八個開口可以使用技術人員已知的任何選擇性移除工序來形成，例如包括對犠牲基片101的光刻及蝕刻的工序。像素界定溝槽及犠牲基片101的第一部分圍繞每個單體LED像素1。因此，藉由移除犠牲基片101的與像素界定溝槽118對準的第一部分，犠牲基片101不再將單體LED像素1中的每一者連接在一起。而是，形成於犠牲介電層121與測試基片200之間的結合用來維持測試基片200上的單體LED像素1中的每一者的相對位置。
形成第一實施例的方法也包括以下步驟：為單體LED像素1中的每一者形成光抽取特徵。在一些實施例中，單體像素1中的每一者的光抽取特徵可以改善從單體LED像素中的每一者抽取的光的效率。在一些實施例中，光抽取特徵可以調變由單體LED像素1中的每一者所發射的光。例如，光抽取特徵可以將色彩轉換層提供給單體LED像素1的LED子像素中的一或更多者，使得單體LED像素1可以輸出具有至少兩個不同（峰值）波峰的光的光。
在一些實施例中，例如如圖15中所示，藉由選擇性地移除犠牲基片101的與LED子像素103中的每一者對準的第二部分來形成單體LED像素1的每個子像素的第一光抽取特徵151。
可以在與發光表面130正交的方向上通過犠牲基片101的厚度選擇性地移除犠牲基片101的第二部分。如此，移除了犠牲基片101的第二部分以通過犠牲基片101的厚度界定複數個第九開口149。藉由移除犠牲基片101的第二部分，每個LED子像素103的發光區域均可以能夠經由發光表面130更高效地輸出光。
犠牲基片101的要被移除的第二部分中的每一者均與LED子像素103中的每一者對準。如此，每個單體LED像素1的犠牲基片101的複數個第二部分均可以被選擇性地移除以通過犠牲基片101的厚度界定複數個第九開口149。被選擇性地移除的第二部分的數量與每個單體LED像素1的LED子像素103的數量對應。如圖15中所示，第九開口149的面積可以至少與每個LED子像素的發光區域一樣大。相應地，可以通過每個LED子像素相應的第九開口149引導由每個LED子像素所產生的光。
如圖15中所示，犠牲基片101的其餘部分有效地將每個LED子像素的發光表面中的每一者與其他LED子像素103的其他發光表面分離。相應地，在一些實施例中，犠牲表面101的其餘部分可以減少或消除LED子像素之間的串擾。
在圖15的實施例中，可以選擇性地移除犠牲基片101的第二部分以為每個LED子像素形成容器容積151。如此，容器容積可以與圖15中所示的該複數個第九開口149對應。容器容積151可以是由通過犠牲介電層101形成的第九開口149及共同的半導電層102的表面的暴露的第一部分170所界定的容積。容器容積151中的每一者均可以被提供為提供容積，可以將色彩轉換層提供在該容積中。
在一些實施例中，例如如圖16中所示，可以在每個單體LED像素1的容器容積151中的至少一者中提供第一色彩轉換層160。可以將第一色彩轉換層160配置為吸收第一波長的光及發射比第一波長還長的第一轉換光波長的轉換光。如此，可以將第一色彩轉換層160提供為將由LED子像素所發射的光轉換成不同的較長的波長的光，該第一色彩轉換層被提供在該LED子像素上方。
在一些實施例中，第一色彩轉換層160可以包括磷光體、有機分子、或複數個量子點。對於具有表面面積超過1 mm2 的容器容積的LED子像素陣列而言，較大顆粒尺寸的磷光體可以是有利的。對於具有表面面積小於1 mm2 的容器容積的LED子像素（例如單體微型LED像素）而言，使用包括量子點的色彩轉換層由於顆粒尺寸較小所以可以是有利的。色彩轉換材料（包括量子點）是技術人員已知的。用於用作色彩轉換層的合適量子點的進一步細節可以至少見於Guan-Syun Chen等人所著的「Monolithic Red/Green/Blue Micro-LEDs with HBR and DBR structures」中。
在一些實施例中，第一色彩轉換層160可以完全填充LED子像素的容器容積151。在其他的實施例中，第一色彩轉換層160可以部分填充LED子像素的容器容積。例如，如圖16中所示，第一色彩轉換層160實質上填充第一容器容積的整個容積。
在一些實施例中，可以將第一色彩轉換層配置為將具有約380 nm到490 nm的第一波長的光轉換成具有至少500 nm到650 nm的第一轉換光波長的第一到轉換光。也就是說，可以將第一色彩轉換層160配置為將由LED子像素103所產生的實質藍色的可見光轉換成實質綠色的可見光以由所述LED子像素所輸出。
在一些實施例中，例如如圖16中所示，每個單體LED像素1均可以進一步包括第二色彩轉換層161。可以在每個單體LED像素1的容器容積中的至少一個其他的容器容積中提供第二色彩轉換層161。可以將第二色彩轉換層161配置為吸收第一波長的光及發射比第一轉換光波長還長的第二轉換光波長的轉換光。如此，除了第一色彩轉換層160以外，還可以提供第二色彩轉換層161，以為單體LED像素1提供另外的光色彩。也就是說，包括以下項目的單體LED像素1可以輸出包括三個不同峰值波長的光：不具有色彩轉換層的LED子像素、包括第一色彩轉換層160的LED子像素、及包括第二色彩轉換層161的LED子像素。例如，在圖16的實施例中，可以將單體LED像素1配置為輸出包括實質上紅色、綠色、及藍色分量的可見光。
第二色彩轉換層161可以包括磷光體或複數個量子點。如此，可以用與第一色彩轉換層160類似的方式形成第二色彩轉換層161。在一些實施例中，可以將第二色彩轉換層配置為將具有至少380 nm且高達490的波長的第一光轉換成具有至少550 nm且不大於680 nm的第二轉換光波長的第二轉換光。
回到圖1及2的圖式，將理解，圖3到16中所示的橫截面示出包括在單體LED像素1內的三個LED子像素中的兩者。如此，將理解，其他LED子像素（未示於圖16中）可以不包括第一色彩轉換層160或第二色彩轉換層161。
在一些實施例中，容器容積151包括光散射介質（未示出）以代替色彩轉換層。例如，在圖1中所示的實施例中，B子像素被配置為發射具有第一波長的光。如此，B子像素的容器容積151不包括色彩轉換層160、161。在圖1的實施例中，B像素的容器容積151包括光散射介質。可以將光散射介質配置為散射光，使得由B像素所輸出的光可以具有朗伯光分佈或120度（或更寬）的半高全寬（FWHM）。如此，可以提供光散射介質以改善光抽取效率及從B LED子像素所發射的光的視角。
在一些實施例中，可以通過犠牲基片101的厚度選擇性地移除該犠牲基片的第二部分，使得共同的半導電層102的表面的第一部分170暴露。在一些實施例中，例如如圖16中所示，可以為單體LED像素1中的每一者形成第三光抽取特徵。可以藉由圖案化共同的半導電層102的表面的第一部分170以形成光散射特徵171來形成第三光抽取特徵，該等光散射特徵被配置為增加每個LED子像素的光抽取效率。
例如，在圖16的實施例中，藉由選擇性地移除共同的半導電層102的第一部分170的區域以形成織紋表面，來形成光散射特徵171。在共同的半導電層102與容器容積中的每一者之間的界面處提供織紋表面可以幫助減少在共同的半導電層102與容器容積151之間的界面處發生的全內反射。如此，藉由圖案化共同的半導電層102的表面的第一部分170來形成的光散射特徵171被配置為增加每個LED子像素的光抽取效率。也就是說，可以藉由減少在共同的半導電層102與容器容積之間的界面處反射的光的比例來增加由每個LED子像素所輸出的光的量。雖然在圖16的實施例中，使用選擇性移除工序來圖案化共同的半導電層102的表面的第一部分170，但在其他的實施例中，也可以提供防反射塗層或旨在改善來自發光二極體的光抽取效率的其他類似的光學塗層。
在一些實施例中，例如如圖17中所示，可以在每個單體LED像素1的LED子像素中的一些上方提供泵激光反射體層合結構180。可以在包括第一色彩轉換層160及/或第二色彩轉換層161的LED子像素的容器容積上方提供泵激光反射體層合結構。可以將泵激光反射體層合結構配置為吸收第一波長的泵激光及傳送具有第一波長色彩轉換波長及/或第二波長色彩轉換波長的波長的光。實際上，泵激光反射體層合結構是帶阻濾波器，其被配置為具有窄波長阻帶及通帶，該窄波長阻帶包括第一波長的波長，該通帶包括第一轉換光波長及/或第二轉換光波長。
合適的泵激光反射體層合結構的一個示例可以是分佈式布拉格反射體。合適的分佈式布拉格反射體的示例可以見於US 11/508,166中。當然，將理解，對於不包括色彩轉換層的LED子像素（即發射第一波長的LED子像素而言，可以不在所述LED子像素上方提供泵激光反射體層合結構）。在圖17的實施例中，跨包括第一色彩轉換層160及第二色彩轉換層161的容器容積151提供了一個泵激光反射體層合結構180。例如，在圖17的實施例中，泵激光反射體層合結構可以包括TiO2 （折射率為約2.6）與SiO2 （折射率為約1.5）的交錯層。在其他的實施例中，可以為容器容積151中的每一者提供不同的泵激光反射體層合結構。
在形成光抽取特徵之後，可以選擇性地移除犠牲介電層121以將每個單體LED像素1與測試基片200分離。例如，如圖18中所示，已經選擇性地移除了犠牲介電層121。依據製造第一實施例的方法，也已經選擇性地移除了犠牲測試介電層206。蝕刻停止層119及測試蝕刻停止層207提供了選擇性移除工序可以更可靠地在其上終止的表面，以保護單體LED像素1及測試基片200的其他層。
將理解，在移除犠牲介電層121之後，每個單體LED像素均包括發光表面130及平坦化的介電表面217。發光表面130及平坦化的介電表面被由平坦化介電層、共同的半導電層、及犠牲基片的側壁表面所界定的側壁分離。這些側壁表面是由於在形成單體LED像素1的方法期間執行的先前的蝕刻工序而形成的。如此，平坦化介電層、共同的半導電層、及犠牲基片界定了環繞單體LED像素1中的每一者的發光表面的蝕刻的側壁。
如圖18中所示，在移除犠牲介電層121之後，單體LED像素1可以仍然藉由該複數個導電接觸部分208連接到測試基片。將理解，導電接觸部分208與單體LED子像素1中的每一者之間的連接可以是相對較弱的。相應地，如圖18中所示，單體LED子像素1可以各自從測試基片被剝離，導致導電接觸部分208與單體LED像素1之間的接點斷裂。例如，拾放質量轉移機可以依次1移轉單體LED像素中的每一者。在移除犠牲介電層121之後的每個單體LED像素1之間的間隔可以為拾放質量轉移機提供空間以更容易操控每個單體LED像素1。
因此，依據本揭示內容的第一實施例，提供了單體LED像素1。LED像素1包括犠牲基片101、共同的半導電層102、及LED子像素的陣列、及平坦化介電層。共同的半導電層102包括提供在犠牲基片101上的III族氮化物。LED子像素的陣列被提供在共同的半導電層102的在共同的半導電層102與犠牲基片101相對的側面上的表面上。LED子像素的陣列的每個LED子像素均包括III族氮化物層的堆疊。提供在LED子像素的陣列上的平坦化介電層提供了平坦化的介電表面217，該平坦化的介電表面大致與共同的半導電層102的表面對準。平坦化介電層、共同的半導電層102、及犠牲基片101界定了環繞單體LED像素103的發光表面的蝕刻的側壁。單體LED像素1進一步包括光抽取特徵，該等光抽取特徵包括通過犠牲基片的厚度提供且與LED子像素中的每一者對準的第一開口。
依據第一實施例的單體LED像素1的示例示於圖1及2中。單體LED像素1沿著線A-A'的橫截面示於圖19中。根據上文關於形成第一實施例的單體LED像素1的方法所論述的各種層的功能性，單體LED像素1另外的特徵將顯而易見。
接下來，將參照沿著圖2中所示的線B-B'的橫截面提供形成依據第一實施例的單體LED像素1的方法的說明。
如圖2的平面圖中所示，單體LED像素1包括四個接觸敷金屬117。接觸敷金屬117中的三者是陽極接觸敷金屬AR 、AG 、AB ，三個LED子像素103中的每一者均有一個陽極接觸敷金屬。如此，單體LED像素包括圖2中所示的1對於紅色LED子像素R、綠色LED子像素G、及藍色LED子像素B中的每一者而言均包括一個陽極接觸敷金屬AR 、AG 、AB 。陽極接觸敷金屬AR 、AG 、AB 中的每一者均被配置為與三個LED子像素103 R、G、B相應的陽極形成電連接。
進一步地，如圖2中所示，單體LED像素1包括共同的陰極接觸敷金屬CC 。共同的陰極接觸敷金屬CC 被配置為提供與LED子像素103的陰極中的每一者的電連接。如此，可以將共同的陰極接觸敷金屬CC 提供為具有與共同的半導電層102的單個接觸點，或在一些實施例中（例如在第一實施例中），將該共同的陰極接觸敷金屬提供為具有與共同的半導電層的複數個接觸點。相應地，可以將單體LED像素1提供為具有用於每個LED子像素的共同的陰極接觸敷金屬CC 及陽極接觸敷金屬AR 、AG 、AB ，使得可以相對於其他LED子像素R、G、B獨立地控制LED子像素R、G、B中的每一者。
如圖2中所示，在層中提供接觸敷金屬CC 、AR 、AG 、AB ，使得可以作為拾放工序的一部分將單體LED像素1安裝在另外的基片上。而且，為了將共同的陰極接觸敷金屬CC 集成到單體LED像素1中，可以將共同的陰極佈置為與LED子像素中的一或更多者重疊。現在將參照沿著圖2中所示的線B-B'的橫截面描述此類佈置的示例。
圖20沿著線B-B'示出形成本揭示內容的第一實施例的方法的中間步驟。如圖20中所示，提供了犠牲基片101。在犠牲基片101上提供共同的半導電層102。然後，在共同的半導電層102上形成複數個LED子像素103。如此，圖20的圖式是此揭示內容的圖4中所示的圖式的替代視圖。根據圖20及圖1的圖式，將理解，圖20中所示的LED子像素103具有與單體LED像素1的其他LED子像素103不同的表面面積。例如，圖20中所示的LED子像素G的表面面積為單體LED像素1的其他LED子像素R、B的至少兩倍。LED子像素G的表面面積的增加是藉由相對於其他LED子像素R、B延長LED子像素G與共同的半導電層102的表面對準的一個尺度來提供的。也就是說，圖20中所示的LED子像素103的尺寸與形成單體LED像素1的其他LED子像素103不同。在第一實施例中，將配置為輸出實質上綠色的可見光的LED子像素103 G提供為三個LED子像素103中最大的LED子像素。
接下來，如圖21中所示，在LED子像素103之間的區域中的共同的半導電層102上形成複數個第一接觸層106。第一接觸層106被配置為提供與共同的半導電層102的電連接。如圖20中所示，在LED子像素103的任一側上提供一個複數個第一接觸層。
進一步地，在該複數個LED子像素103上方形成第一鈍化層107。在第一鈍化層107中形成複數個第一開口141，該複數個第一開口與第一接觸層106中的每一者對準。然後，在第一鈍化層107的第一開口141內形成陰極接觸層109。如此，在第一接觸層106中的每一者上均提供陰極接觸層109。也在第一鈍化層107中形成複數個第二開口142。第二開口中的每一者均與LED子像素103中的一者對準。在該複數個第二開口142中形成陽極接觸層108以形成與LED子像素103中的每一者的陽極的電連接。如此，圖21中所示的中間結構是圖5中所示的中間結構的替代視圖。
在形成陰極接觸層109及陽極接觸層108之後，形成平坦化介電層。如上文所論述，形成平坦化介電層的工序的一部分包括形成接觸敷金屬117以允許對每個單體LED像素1的LED子像素103中的每一者進行電連接。如圖22中所示，可以由複數個鈍化層建造平坦化介電層。例如，如圖22中所示，在LED子像素103的陣列上方形成第二鈍化層112。然後，可以在第二鈍化層112中形成複數個第三開口143以允許形成第一接觸敷金屬114以形成與陽極接觸層108及陰極接觸層109的電連接。如圖22中所示，在第三開口143中提供複數個第一接觸敷金屬114。如圖22中所示，複數個第一接觸敷金屬114通過第二鈍化層112向陽極接觸層108延伸，且另外的第一接觸敷金屬114通過第二鈍化層112向陰極接觸層109延伸。
接下來，如圖23中所示，在第二鈍化層112上方形成第三鈍化層115。在第三鈍化層115中形成第四開口144。第四開口144界定第三鈍化層的區域，要在該等區域中為與每個LED子像素103及共同的陰極的每個電接點提供第二接觸敷金屬117。如圖23中的實施例中所示，在第三鈍化層115的第四開口144內提供了共同的陰極接觸敷金屬CC ，該共同的陰極接觸敷金屬在與共同的半導電層102正交的平面上與LED子像素103重疊。藉由提供與LED子像素中的一或更多者重疊的共同的陰極接觸敷金屬CC ，可以在單體LED像素1內用更節省空間的方式提供共同的陰極接觸敷金屬。也就是說，共同的陰極接觸敷金屬CC 與單體LED像素1的發光表面的一部分重疊。從而，每個LED子像素的發光構件均佔據單體LED像素較大比例的發光表面130，而不是本來會需要提供來為共同的陰極接觸敷金屬CC 提供空間的非發光表面部分。
也如圖23中所示，在第四開口144中的另一者中提供陽極接觸敷金屬AG 以為圖23中所示的LED子像素G形成陽極接觸敷金屬。相應地，為LED子像素中的每一者均提供第一電接點。如圖23中所示，每個LED子像素均被提供為具有用於每個單體LED像素的陽極第一電接點及共同陰極第一電接點。當然，在其他的實施例中，第一電接點的數量將取決於單體電子器件的具體特徵。
將理解，圖23中所示的結構是與如此揭示內容的圖9中所示的中間結構相同的沿著線B-B'觀看的中間結構。如此，將理解，第三鈍化層115以及陰極接觸敷金屬及陽極接觸敷金屬形成了單體LED像素1的平坦化的介電表面。
在形成陽極接觸敷金屬及陰極接觸敷金屬之後，形成單體LED像素1的方法如上文關於圖10及11所描述地繼續。如此，如圖24中所示，形成像素界定溝槽118。在圖25中，在像素界定溝槽118及平坦化介電層上方形成蝕刻停止層119及犠牲介電層121，以如上文關於圖3到11所描述地形成LED子像素的中間陣列100。
接下來，如上文所論述地將LED子像素的中間陣列100結合到測試基片200。圖27示出測試基片200的與測試基片的要與單體LED像素1的線B-B'對準的部分對應的橫截面。如此，測試基片200包括電子基片201及複數個電子層202、203、204、205。在第一實施例中，測試基片200也包括測試蝕刻停止層207及犠牲測試介電層206。
如圖27中所示，測試基片200被配置為測試單體LED像素1中的每一者。如圖27中所示，該複數個電子層202、203、204、205被佈置為提供與陽極接觸敷金屬AG 、AB 、AR 及陰極接觸敷金屬CC 的電連接。
例如，測試基片200包括第一導電層203及第二導電層205。導電層中的每一者均可以包括導電材料，例如諸如金、鋁、銅等等之類的金屬。
測試基片也可以包括第一絕緣層202及第二絕緣層204。第一絕緣層202及第二絕緣層204可以包括任何合適的介電材料，例如二氧化矽。第一絕緣層202可以提供表面，可以在該表面上提供第一導電層203。然後，可以在第一導電層203上方提供第二絕緣層204以包覆第一導電層203。然後，可以在第二絕緣層204上方形成第二導電層205。如此，可以用一定圖案形成電子層202、203、204、205的堆疊以提供與LED子像素的中間陣列的陽極接觸敷金屬AG 、AB 、AR 及陰極接觸敷金屬CC 中的每一者的電連接。相應地，可以將測試基片200的該複數個電子層202、203、204、205配置為為每個LED子像素提供可以結合到LED子像素的中間陣列100的電測試電路。也就是說，在將測試基片結合到LED子像素的中間陣列100時，該複數個電子層202、203、204、205被配置為向LED子像素103中的每一者供應電力。
如圖27中所示，在測試基片表面210中形成複數個第七開口212，該複數個第七開口與提供在LED子像素的中間陣列100上的陽極接觸敷金屬AG 、AB 、AR 及陰極接觸敷金屬CC 的佈置對應。然後，在測試基片200的第七開口212中的每一者內形成複數個導電接觸部分208。
如上文所論述，LED子像素的中間陣列100被配置為結合到測試基片200。結合在一起的LED子像素的中間陣列100及測試基片200的沿著線B-B'的視圖示於圖28中。如此，根據圖28將理解，陰極接觸層109經由陰極接觸敷金屬CC 電連接到測試基片的第一導電層203。LED子像素G的陽極接觸層108通過陽極接觸敷金屬AG 電連接到測試基片的第二導電層205。
在將LED子像素的中間陣列100結合到測試基片200之後，可以進一步處理LED子像素的中間陣列100的發光表面130以形成光抽取特徵。例如，如圖29中所示，在犠牲基片101中形成容器容積151。用第一色彩轉換材料160填充容器容積151，且在容器容積151上方提供泵激光反射體180。如此，圖29中所示的結構是如圖17中所示的結構的不同視圖。
最後，例如如圖30中所示，可以例如使用質量轉移拾放機來從測試基片200移除每個單體LED像素1。
在移除犠牲介電層121並從測試基片200釋放每個單體LED像素1之前，可以測試每個LED子像素。作為測試程序的一部分，可以將測試基片的第一導電層203及第二導電層205連接到電源。如此，可以跨第一導電層203及第二導電層205施加電壓以通過LED子像素的中間陣列100的每個LED子像素驅動電流。依據第一實施例，測試程序被配置為同時導通LED子像素的中間陣列中的LED中的每一者。然後，測試分析器件（例如攝影機或其他的光敏感測器）可以偵測從LED子像素的中間陣列100的LED子像素所發射的光。然後，處理器可以使用由測試分析器件所記錄的資訊（例如由攝影機所記錄的影像）來決定LED子像素103中的任一者是或不可操作。中間陣列100內被識別為包括一或更多個不可操作的LED子像素103的任何單體LED像素1可以被識別且不用是任何後續的拾放工序。相應地，測試基片200允許並行地測試單體LED像素1的陣列。此類並行測試工序比在從測試基片200移除之後測試每個單體LED像素1更高效。相應地，可以將並行測試單體LED像素1中的每一者的工序集成到製造單體LED像素1的方法中。
當然，將理解，本揭示內容不限於上述的測試程序。例如，在一些實施例中，可以將測試基片配置為獨立地測試單體電子器件中的每一者。在一些實施例中，測試程序可以涉及確認，在施加預定電壓時，預期的電流量是否通過每個單體電子器件流動。如此，可以在將測試基片200結合到LED子像素的中間陣列之後的任何時間執行測試程序。
如圖30中所示，在從測試基片200移除單體LED像素1之後，測試基片200的測試電路系統實質上不變。相應地，可以將測試基片200重複用於單體LED像素1另外的製造工序。在測試基片200包括用於從犠牲測試介電層結合到LED子像素的中間陣列100的表面的一些實施例中，可能需要在重複使用測試基片200之前再次在該測試基片上形成犠牲測試介電層。
相應地，提供了依據本揭示內容的第一實施例的單體LED像素1。在一些實施例中，單體LED像素中的每一者可以是單體微型LED像素。如此，LED子像素中的每一者均可以是尺寸不大於100 µm x 100 µm的微型LED子像素。在一些實施例中，共同的半導電層上的每個LED子像素的表面面積均可以界定不大於100 µm x 100 µm的面積。在一些實施例中，共同的半導電層上的每個LED子像素的表面面積均可以界定不大於以下面積的面積：50 µm x 50 µm、30 µm x 30 µm、20 µm x 20 µm、或10 µm x 10 µm。
雖然本文中已經詳細描述了本發明的優選實施例，但本領域中的技術人員也將了解到，可以在不脫離本發明的範圍或隨附請求項的範圍的情況下對該等實施例作出變化。
1:單體LED像素 100:LED子像素的中間陣列 101:犠牲基片 102:共同的半導電層 103:LED子像素 106:第一接觸層 107:第一鈍化層 108:陽極接觸層 109:陰極接觸層 111:串擾減少溝槽 112:第二鈍化層 114:第一接觸敷金屬 115:第三鈍化層 117:第二接觸敷金屬 118:像素界定溝槽 119:蝕刻停止層 121:犠牲介電層 130:發光表面 131:第一主要面 132:第二主要面 140:III族氮化物層的連續堆疊 141:第一開口 142:第二開口 143:第三開口 144:第四開口 145:第五開口 146:第六開口 148:第八開口 149:第九開口 151:容器容積 155:III族氮化物層的超晶格 156:有源層 157:電子阻斷層 158:p型半導電層 160:第一色彩轉換層 161:第二色彩轉換層 170:第一部分 171:光散射特徵 180:泵激光反射體層合結構 200:測試基片 201:電子基片 202:第一絕緣層 203:第一導電層 204:第二絕緣層 205:第二導電層 206:犠牲測試介電層 207:測試蝕刻停止層 208:導電接觸部分 210:測試表面 212:導電接觸部分 215:第一平坦化的表面 217:第三鈍化層表面 221:結合表面 AB :陽極接觸敷金屬 AG :陽極接觸敷金屬 AR :陽極接觸敷金屬 B:LED子像素 CC :共同的陰極接觸敷金屬 G:LED子像素 R:LED子像素
現將關於以下非限制性的圖式來描述本發明。在與圖式結合考慮時藉由參照詳細說明可以理解本揭示內容的另外的優點，該等圖式是不按照比例的，以便更明確地示出細節，其中類似的參考標號在整個的幾個視圖內指示類似的構件，且其中： 圖1示出依據此揭示內容的實施例的單體LED像素的發光側的等軸圖； 圖2示出圖1的單體LED像素的接觸側的平面圖； 圖3示出依據此揭示內容的實施例形成單體LED像素的方法中的第一中間步驟； 圖4示出依據此揭示內容的實施例形成單體LED像素的方法中的第二中間步驟； 圖5示出依據此揭示內容的實施例形成單體LED像素的方法中的第三中間步驟； 圖6示出依據此揭示內容的實施例形成單體LED像素的方法中的第四中間步驟； 圖7示出依據此揭示內容的實施例形成單體LED像素的方法中的第五中間步驟； 圖8示出依據此揭示內容的實施例形成單體LED像素的方法中的第六中間步驟； 圖9示出依據此揭示內容的實施例形成單體LED像素的方法中的第七中間步驟； 圖10示出依據此揭示內容的實施例形成單體LED像素的方法中的第八中間步驟； 圖11示出依據此揭示內容的實施例形成單體LED像素的方法中的第九中間步驟； 圖12示出依據此揭示內容的實施例形成單體LED像素的方法中的第十中間步驟； 圖13示出依據此揭示內容的實施例形成單體LED像素的方法中的第十一中間步驟； 圖14示出依據此揭示內容的實施例形成單體LED像素的方法中的第十二中間步驟； 圖15示出依據此揭示內容的實施例形成單體LED像素的方法中的第十三中間步驟； 圖16示出依據此揭示內容的實施例形成單體LED像素的方法中的第十四中間步驟； 圖17示出依據此揭示內容的實施例形成單體LED像素的方法中的第十五中間步驟； 圖18示出依據此揭示內容的實施例形成單體LED像素的方法中的第十六中間步驟； 圖19示出依據此揭示內容的實施例的單體LED像素； 圖20示出與圖4的中間步驟對應的中間步驟沿著線B-B'的橫截面； 圖21示出與圖5的中間步驟對應的中間步驟沿著線B-B'的橫截面； 圖22示出與圖7的中間步驟對應的中間步驟沿著線B-B'的橫截面； 圖23示出與圖9的中間步驟對應的中間步驟沿著線B-B'的橫截面； 圖24示出與圖10的中間步驟對應的中間步驟沿著線B-B'的橫截面； 圖25示出中間步驟沿著與圖10的中間步驟對應的線B-B'的橫截面，進一步包括犠牲介電層； 圖26示出與圖11的中間步驟對應的中間步驟沿著線B-B'的橫截面； 圖27示出與圖13的中間步驟對應的中間步驟沿著線B-B'的橫截面； 圖28示出與圖14的中間步驟對應的測試基片步驟沿著線B-B'的橫截面； 圖29示出與圖17的中間步驟對應的中間步驟沿著線B-B'的橫截面； 圖30示出單體LED像素沿著線B-B'的橫截面。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
1:單體LED像素
101:犧牲基片
102:共同的半導電層
112:第二鈍化層
115:第三鈍化層
119:蝕刻停止層
160:第一色彩轉換層
161:第二色彩轉換層
200:測試基片
201:電子基片
202:第一絕緣層
203:第一導電層
204:第二絕緣層
205:第二導電層
AG:陽極接觸敷金屬
AR:陽極接觸敷金屬

Claims (20)

  1. 一種形成及測試複數個單體電子器件的方法，該方法包括以下步驟： a)形成一單體電子器件陣列，該形成該單體電子器件陣列的步驟包括以下步驟： 在一犠牲基片上形成包括一III族氮化物的一共同的半導電層； 在該共同的半導電層的在該共同的半導電層與該犠牲基片相對的一側面上的一表面上形成一單體電子器件陣列，該單體電子器件陣列的每個單體電子器件均包括複數個III族氮化物層； 在該單體電子器件陣列上方形成一平坦化介電層以提供一平坦化的介電表面，該平坦化的介電表面大致與該共同的半導電層的該表面對準； 藉由通過該平坦化的介電表面向該犠牲基片蝕刻該平坦化介電層及該共同的半導電層來形成一溝槽網格，其中該溝槽網格環繞每個單體電子器件； 通過該平坦化介電層形成與每個單體電子器件的第一電接點， 在該溝槽網格及該平坦化介電層的該平坦化的表面上方形成一犠牲介電層以形成大致與該共同的半導電層的該表面對準的一第一結合表面，其中該第一結合表面包括與該等第一電接點中的每一者對準的第一孔； b)提供一測試基片，該測試基片包括： 一電子基片，包括電子測試電路系統，該電子測試電路系統被配置為向該單體電子器件陣列的該等單體電子器件中的每一者供應電力；及 複數個第二電接點，佈置在該電子基片上以與該單體電子器件陣列的該等第一電接點的一佈置對應； 其中在該電子基片上形成一結合介電層以提供一第二結合表面，該第二結合表面包括與該等第二電接點中的每一者對準的第二孔； c)將該測試基片的該等第二電接點與該單體電子器件陣列的該等第一電接點對準，及將該測試基片的該第二結合表面結合到該犠牲介電層的該第一結合表面，使得該等第一電接點與該等第二電接點電接觸； d)從該測試基片向該單體電子器件陣列供應電力，以經由該複數個第一電接點及該複數個第二電接點測試該單體電子器件陣列的該等單體電子器件中的每一者；及 e)通過該犠牲基片的一厚度選擇性地移除該犠牲基片的第一部分以分離該等單體電子器件中的每一者；及 移除該犠牲介電層以將每個單體電子器件與該測試基片分離。
  2. 如請求項1所述的方法，其中： 該結合介電層是一犠牲結合介電層，其中該犠牲結合介電層被配置為與該犠牲介電層一起被選擇性地移除以將每個單體電子器件與該文字基片分離。
  3. 如請求項1或請求項2所述的方法，其中： 在該移除該犠牲介電層以將每個單體電子器件與該測試基片分離的步驟之後，可以在形成及測試複數個單體器件的一方法中重複使用該測試基片。
  4. 如任何先前請求項所述的方法，其中： 該測試基片的該電子測試電路系統被配置為並行地向該等單體電子器件中的每一者供應電力。
  5. 如任何先前請求項所述的方法，其中： 該單體電子器件陣列的每個單體電子器件均包括一發光二極體（LED）。
  6. 如任何先前請求項所述的方法，其中： 每個單體電子器件均是一單體發光二極體（LED）像素，該單體LED像素包括該共同的半導電層的該表面上的複數個LED子像素，每個LED子像素均包括III族氮化物層的一堆疊。
  7. 如請求項6所述的方法，其中在結合該測試基片該單體電子器件陣列之後，該方法包括以下步驟： 為該等單體LED像素中的每一者形成光抽取特徵，該為該等單體LED像素中的每一者形成光抽取特徵的步驟包括以下步驟：選擇性地移除該犠牲基片的與該等LED子像素中的每一者對準的第二部分。
  8. 如請求項7所述的方法，其中： 為該等單體LED像素中的每一者形成光抽取特徵的步驟包括以下步驟： 選擇性地移除該犠牲基片的與該等LED子像素中的每一者對準的第二部分，以為每個LED子像素形成一容器容積；及 在每個單體LED像素的該等容器容積中的至少一者中提供一第一色彩轉換層，該第一色彩轉換層被配置為吸收一第一波長的光並發射比該第一波長還長的一第一轉換光波長的轉換光。
  9. 如請求項8所述的方法，其中： 該第一轉換光波長為至少500 nm及/或不大於650 nm。
  10. 如請求項8或請求項9所述的方法，其中： 在每個單體LED像素的該等容器容積中的至少另一者中提供一第二色彩轉換層，該第二色彩轉換層被配置為吸收一第一波長的光並發射比該第一轉換光波長還長的一第二轉換光波長的轉換光
  11. 如請求項6到10中的任一者所述的方法，其中： 每個LED子像素均被配置為產生具有一第一波長的光，該第一波長為至少380 nm及/或不大於490 nm。
  12. 如請求項6到11中的任一者所述的方法，其中： 該共同的半導電層上的每個LED子像素的表面面積均可以界定不大於100 µm x 100 µm的一面積。
  13. 一種用於結合到如請求項16到20中的任一者所述的測試基片的單體器件陣列，該單體器件陣列包括： 一犠牲基片； 一共同的半導電層，包括提供在該犠牲基片上的一III族氮化物； 在該共同的半導電層的在該共同的半導電層與該犠牲基片相對的一側面上的一表面上提供一單體電子器件陣列，該單體電子器件陣列的每個單體電子器件均包括複數個III族氮化物層； 在該單體電子器件陣列上提供一平坦化介電層以提供一平坦化的介電表面，該平坦化的介電表面與該共同的半導電層的該表面對準，其中： 該平坦化介電層界定一溝槽網格，該溝槽網格通過該平坦化的介電表面向該犠牲基片延伸，其中該溝槽網格環繞每個單體電子器件； 用於每個單體電子器件的第一電接點，該等第一電接點從每個單體電子器件向該平坦化的介電表面延伸；及 在該溝槽網格內及該平坦化介電層的該平坦化的表面上方提供一犠牲介電層以提供大致與該共同的半導電層的該表面對準的一第一結合表面，其中該第一結合表面包括與該等第一電接點中的每一者對準的第一孔。
  14. 如請求項13所述的單體器件陣列，其中： 該單體電子器件陣列的每個單體電子器件均包括一發光二極體（LED）。
  15. 如請求項13或14所述的單體器件陣列，其中： 每個單體電子器件均是一單體發光二極體（LED）像素，該單體LED像素包括該共同的半導電層的該表面上的複數個LED子像素，每個LED子像素均包括III族氮化物層的一堆疊。
  16. 一種用於結合到如請求項13到15中的任一者所述的單體器件陣列的測試基片，該測試基片包括： 一電子基片，包括電子測試電路系統，該電子測試電路系統被配置為向該單體電子器件陣列的該等單體電子器件中的每一者供應電力； 複數個第二電接點，佈置在該電子基片上以與該單體電子器件陣列的該等第一電接點的一佈置對應；及 在該電子基片上形成一結合介電層以提供一第二結合表面，該第二結合表面包括與該等第二電接點中的每一者對準的第二孔。
  17. 如請求項16所述的測試基片，其中： 該結合介電層是一犠牲結合介電層，其中該犠牲結合介電層被配置為與該犠牲介電層一起被選擇性地移除以將每個單體電子器件與該文字基片分離
  18. 如請求項17所述的測試基片，其中： 該犠牲結合介電層被配置為被選擇性地移除，使得可以將該測試基片重複用於結合到一單體電子器件。
  19. 如請求項16到18中的任一者所述的測試基片，進一步包括： 一蝕刻停止層，提供在該結合介電層與該電子基片之間。
  20. 如請求項16到19中的任一者所述的測試基片，其中： 該測試基片的該電子測試電路系統被配置為並行地向該等單體電子器件中的每一者供應電力。
TW110110765A 2020-03-30 2021-03-25 單體電子器件、測試基片及其形成與測試方法 TWI796658B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2004610.8A GB2593698B (en) 2020-03-30 2020-03-30 Monolithic electronic device
GB2004610.8 2020-03-30

Publications (2)

Publication Number Publication Date
TW202205467A true TW202205467A (zh) 2022-02-01
TWI796658B TWI796658B (zh) 2023-03-21

Family

ID=70553551

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110765A TWI796658B (zh) 2020-03-30 2021-03-25 單體電子器件、測試基片及其形成與測試方法

Country Status (8)

Country Link
US (1) US20230075038A1 (zh)
EP (1) EP4128327A1 (zh)
JP (1) JP7447304B2 (zh)
KR (1) KR20220160072A (zh)
CN (1) CN115428133A (zh)
GB (1) GB2593698B (zh)
TW (1) TWI796658B (zh)
WO (1) WO2021198009A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230155079A1 (en) * 2021-11-12 2023-05-18 Nanosys, Inc. Light emitting devices including a color conversion material and light extracting structures and method of making thereof
US20230375613A1 (en) * 2022-05-23 2023-11-23 Adeia Semiconductor Bonding Technologies Inc. Testing elements for bonded structures

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661098B2 (en) * 2002-01-18 2003-12-09 International Business Machines Corporation High density area array solder microjoining interconnect structure and fabrication method
KR100499129B1 (ko) * 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US8964020B2 (en) * 2007-04-25 2015-02-24 Stc.Unm Solid-state microscope for selectively imaging a sample
US8329482B2 (en) * 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
US9666764B2 (en) * 2012-04-09 2017-05-30 Cree, Inc. Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
US8941215B2 (en) * 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
EP3017483B1 (en) * 2013-07-03 2020-05-06 Lumileds Holding B.V. Led with stress-buffer layer under metallization layer
US9035279B2 (en) * 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US9153548B2 (en) * 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US9583533B2 (en) * 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
JP5858312B1 (ja) * 2014-07-25 2016-02-10 株式会社東京精密 プロービング装置及びプローブコンタクト方法
US11011555B2 (en) * 2016-10-12 2021-05-18 Shaoher Pan Fabricating integrated light-emitting pixel arrays for displays
CN107039298B (zh) * 2016-11-04 2019-12-24 厦门市三安光电科技有限公司 微元件的转移装置、转移方法、制造方法、装置和电子设备
CN106601657B (zh) * 2016-12-12 2019-12-17 厦门市三安光电科技有限公司 微元件的转移系统、转移方法、制造方法、装置和电子设备
CN110462850B (zh) * 2017-03-20 2024-04-16 上海显耀显示科技有限公司 通过堆叠微型led的层来制造半导体器件
US10276528B2 (en) * 2017-07-18 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor device and manufacturing method thereof
WO2019051764A1 (zh) * 2017-09-15 2019-03-21 厦门市三安光电科技有限公司 微型发光二极管及其制作方法

Also Published As

Publication number Publication date
CN115428133A (zh) 2022-12-02
GB2593698B (en) 2022-12-07
GB2593698A (en) 2021-10-06
GB202004610D0 (en) 2020-05-13
KR20220160072A (ko) 2022-12-05
TWI796658B (zh) 2023-03-21
JP7447304B2 (ja) 2024-03-11
JP2023519989A (ja) 2023-05-15
EP4128327A1 (en) 2023-02-08
WO2021198009A1 (en) 2021-10-07
US20230075038A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
US10586829B2 (en) Full-color monolithic micro-LED pixels
TWI750650B (zh) 用於表面貼裝微型led流體組裝的發光顯示基板及製備方法
US11784286B2 (en) Light emitting diode devices with defined hard mask opening
TWI796658B (zh) 單體電子器件、測試基片及其形成與測試方法
JP7561887B2 (ja) 発光アレイ
US20210351229A1 (en) Light emitting device for display and display apparatus having the same
JP7418583B2 (ja) モノリシック発光ダイオード前駆体を形成する方法
TWI740488B (zh) 用於流體組裝的平面表面貼裝微型led及其製備方法
US12046587B2 (en) Light emitting device for display and display apparatus having the same
TWI770898B (zh) 單體ｌｅｄ像素
US11437353B2 (en) Light emitting device for display and display apparatus having the same
US20230113198A1 (en) Light emitting diodes with lattice matching sidewall passivation layer and method of making thereof
KR102563505B1 (ko) Led 디바이스 및 그 제조 방법
US11264532B2 (en) Manufacturing method of semiconductor light emitting device
KR20120073396A (ko) 발광 다이오드 및 그의 제조 방법