CN115428133A - 单片电子器件 - Google Patents

单片电子器件 Download PDF

Info

Publication number
CN115428133A
CN115428133A CN202180026894.XA CN202180026894A CN115428133A CN 115428133 A CN115428133 A CN 115428133A CN 202180026894 A CN202180026894 A CN 202180026894A CN 115428133 A CN115428133 A CN 115428133A
Authority
CN
China
Prior art keywords
monolithic
led
substrate
pixel
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180026894.XA
Other languages
English (en)
Inventor
J·怀特曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of CN115428133A publication Critical patent/CN115428133A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供了一种形成和测试多个单片电子器件的方法。作为该方法的一部分，在牺牲衬底上形成包含III族氮化物的单片器件阵列。包括电接触的测试衬底与单片器件阵列的电接触对齐并通过接合介电层接合到单片器件阵列。从测试衬底供电以测试单片器件阵列的单片器件。然后部分牺牲衬底被选择性地去除以分离每个单片电子器件，其中，牺牲介电层被去除以将每个单片电子器件与测试衬底分离。

Description

单片电子器件
技术领域
本公开涉及III族氮化物半导体。具体地，本公开涉及包含III族氮化物半导体的电子器件。
背景技术
微型LED(Micro LED)通常定义为尺寸为100μm×100μm或更小的LED。微型LED可排列成阵列以形成自发光微型显示器/投影仪，可适用于各种设备，例如智能手表、头戴式显示器、用于AR和VR应用的微型投影仪以及大面积显示器。
一种已知形式的微型LED阵列包括由III族氮化物形成的多个LED。III族氮化物LED是在有源光发射区域中含有GaN及其与InN和AlN的合金的无机半导体LED。III族氮化物LED可以在显著更高的电流密度下被驱动，并且比传统的大面积LED，例如发光层是有机化合物的有机发光二极管(Organic Light Emitting Diode，OLED)，发射更高的光功率密度。因此，更高的辉度(亮度)使微型LED适用于需要或受益于高亮度的应用，所述亮度定义为每单位面积的光源在给定方向上发出的光量。
已知的微型LED制造技术包括在蓝宝石衬底上形成一个或多个GaN层，以生产发射蓝色或绿色光的LED。对于发射红色光的LED，已知的制造技术包括在GaAs衬底上形成一个或多个InAlGaP层。
包括微型LED的大面积显示器可以由多个红色、绿色和蓝色的微型LED形成。例如，对于4K分辨率的显示器，每个显示器可以提供大约8,300,000个像素。因此，可以提供8,300,000个红色、绿色和蓝色LED以形成单个显示器(即每个显示器总共24,900,000个LED)。可以使用取放技术(pick and place technology)将红色、绿色和蓝色LED组装在显示衬底上。取放技术包括冲压系统(stamp system)、激光辅助系统和流控组装(fluidicassembly)。组装速度从每秒1,000到10,000个组件不等。因此，4K屏幕的组装时间约为1小时。
当使用取放组件(pick and place components)组装显示器时，取放组件的故障率可能会影响显示器的良率。例如，上面的4K分辨率显示器示例包括24,900,000个LED。因此，对于如此大量的LED，即使是相对较小的故障率也可能导致显示器中包含许多故障LED。
针对这种背景，本发明的一个目的是提供一种适合于使用取放工艺进行组装的改进的电子器件形成方法。
发明内容
本发明人已经意识到，为了尝试降低诸如包含III族氮化物的单片电子器件等取放组件的故障率，希望在每个组件用于取放组件中之前对其进行测试。但是，单独测试每个组件非常耗时。
因此，提供了一种形成和测试多个单片电子器件的方法。所述方法包括：
a)形成单片电子器件阵列，包括：
在牺牲衬底上形成包含III族氮化物的公共半导体层(common semiconductinglayer)；
在所述公共半导体层的与所述牺牲衬底相对的一侧上的公共半导体层的表面上形成单片电子器件阵列，所述单片电子器件阵列的每个单片电子器件包括多个III族氮化物层；
在所述单片电子器件阵列上形成平坦化介电层以设置平坦化介电表面，所述平坦化介电表面大致与所述公共半导体层的表面对齐；
通过从所述平坦化介电表面一直到所述牺牲衬底对所述平坦化介电层和所述公共半导体层进行蚀刻来形成沟槽网格，其中所述沟槽网格围绕每个所述单片电子器件；
通过所述平坦化介电层形成与每个所述单片电子器件的第一电接触，
在所述沟槽网格和所述平坦化介电层的所述平坦化表面上方形成牺牲介电层以形成与所述公共半导体层的表面大致对齐的第一接合表面，其中所述第一接合表面包括与每个所述第一电接触对准的第一孔；
b)设置测试衬底，包括：
包括电子测试电路的电子衬底，其被配置为向所述单片电子器件阵列的每个所述单片电子器件供电；和
多个第二电接触，其布置在所述电子衬底上以对应于所述单片电子器件阵列中的所述第一电接触的布置；
其中，在电子衬底上形成接合介电层以设置第二接合表面，所述第二接合表面包括与每个所述第二电接触对准的第二孔；
c)将所述测试衬底的所述第二电接触与所述单片电子器件阵列的所述第一电接触对准，并将所述测试衬底的所述第二接合表面接合到所述牺牲介电层的所述第一接合表面，使得所述第一和所述第二电接触电接触；
d)从所述测试衬底向所述单片电子器件阵列供电，以通过多个所述第一电接触和所述第二电接触测试单片电子器件阵列中的每个所述单片电子器件；和
e)贯穿所述牺牲衬底的厚度，选择性地去除所述牺牲衬底的第一部分以分离每个单片电子器件；和
去除所述牺牲介电层以将每个所述单片电子器件与所述测试衬底分离。
根据第一方面的方法包括将单片电子器件阵列接合到测试衬底。这样，测试衬底提供一处理衬底以允许去除其上形成有单片电子器件的牺牲衬底。此外，测试衬底允许将每个单片电子器件的测试集成到制造过程中。因此，由于将器件测试集成到该方法中，根据第一方面的方法提供了形成和测试多个单片电子器件的更有效的方法。
在以下段落中更详细地定义了本发明的不同方面。如此定义的每个方面可以与任何其他的一个方面或多个方面组合，除非明确指出相反。特别地，指示为可选或有利的任何特征可以与指示为可选或有利的任何其他的一个或多个特征组合。
在一些实施例中，接合介电层是牺牲接合介电层，其中牺牲接合介电层被配置为与牺牲介电层一起被选择性地去除以将每个单片电子器件与文本衬底分离。在一些实施例中，测试衬底可以通过直接接合(即熔合接合)而接合到牺牲介电层的接合表面。例如，在一些实施例中，牺牲接合介电层可以包括SiO2或SiNx。
在一些实施例中，在去除牺牲介电层以将每个单片电子器件与测试衬底分离之后，可以在形成和测试多个单片器件的方法中重新使用测试衬底。
在一些实施例中，测试衬底的电子测试电路被配置为向每个单片电子器件并联供电。因此，测试衬底可以提供用于测试单片器件阵列的有效方法。
在一些实施例中，公共半导体层可以包括n型掺杂的III族氮化物。例如，在一些实施例中，公共半导体层可以包括GaN和n型掺杂剂，例如Si或Ge。公共半导体层可以具有至少500nm的厚度(在垂直于牺牲衬底的方向上)。公共半导体层可以具有不大于5μm的厚度(在垂直于牺牲衬底的方向上)。
牺牲衬底可以由下述衬底形成：被配置为提供具有适合于在其上生长III族氮化物层的面内晶格常数的牺牲衬底表面。例如，牺牲衬底可以包括蓝宝石或硅衬底。
在一些实施例中，单片电子器件的阵列可以形成为规则间隔的阵列。规则间隔的阵列可以类似于用于圆形(或多边形)的紧密堆积的任何配置，例如方形堆积或六边形堆积。阵列内的每个单片电子器件可以在公共半导体层上具有通常为椭圆形或多边形形状的表面区域。
在一些实施例中，平坦化介电层可以由多个钝化层形成。每个钝化层可以包括电介质，例如二氧化硅或氮化硅。可对平坦化介电层进行化学机械抛光处理以改善平坦化介电表面的平滑度(即降低表面粗糙度)。
在一些实施例中，沟槽网格可以在牺牲衬底的表面上具有至少500nm的宽度(在单片电子器件阵列中的相邻单片电子器件之间的方向上)。这样，像素限定沟槽可以将每个单片LED像素与牺牲衬底上的相邻单片LED像素分开。这样，像素限定沟槽可以围绕(即环绕)牺牲衬底上的每个单片LED像素的周边。
在一些实施例中，牺牲介电层可以包括二氧化硅或氮化硅中的一种或多种。牺牲介电层可以形成为基本上连续的间隙填充层。这样，牺牲介电层可以设置为填充任何间隙或空隙以提供接合表面。这样，形成的接合表面可以是与公共半导体层的表面对齐的基本上连续的平面表面。在一些实施例中，接合表面平行于公共半导体层的表面。在一些实施例中，牺牲介电层形成为使得其在平坦化表面上具有至少500nm的厚度。可以理解，由于中间结构的不均匀性质，其他区域中的牺牲介电层的厚度可能更厚(或更薄)。在一些实施例中，牺牲介电层形成为使得其在平坦化表面上的厚度不大于2μm。
在一些实施例中，单片电子器件阵列的每个单片电子器件包括发光二极管(lightemitting diode，LED)。每个LED可由多个III族氮化物层形成。在一些实施例中，每个单片电子器件可以包括一个或多个电子器件，该一个或多个电子器件选自：晶体管、电容器、电阻器、二极管。例如，在一个实施例中，单片电子器件可以包括晶体管、LED和电容器。
在一些实施例中，每个单片电子器件是单片发光二极管(LED)像素，其包括位于公共半导体层表面上的多个LED子像素。每个LED子像素包含III族氮化物层的叠层。单片LED像素可以各自适合组装在LED显示器中。单片LED像素的每个LED子像素可以具有相关联的光提取特征。因此，每个单片LED像素可以包括在公共半导体层上单片形成的多个LED器件。一旦分离，单片LED像素可被组装以形成显示器，例如通过使用取放方法。通过单片地形成多个LED器件(LED子像素)，可以减少要组装以形成显示器的分立元件的数量。
在一些实施例中，每个LED子像素被配置为产生具有至少380nm的第一波长的光。这样，每个LED子像素可以产生可见光。在一些实施例中，每个LED子像素被配置为产生具有不大于490nm的第一波长的光。因此，每个LED子像素可以产生基本上蓝色的可见光。在本公开中，当LED被提及为产生特定波长的光时，应理解这是指由LED产生的光的峰值波长。
在用于形成单片LED像素的一些实施例中，在将测试衬底接合到单片电子器件阵列之后，该方法包括为每个单片LED像素形成光提取特征，包括：选择性地去除与每个LED子像素对齐的牺牲衬底的第二部分。
因此，在一些实施例中，可以在包含III族氮化物的公共半导体层上提供多个单片电子器件(例如LED子像素)。公共半导体层形成在牺牲衬底上。
因此，根据第一方面的方法允许通过提供牺牲衬底和测试衬底来处理公共半导体层的两个主表面。牺牲衬底提供初始衬底，公共半导体层和单片电子器件可以在该初始衬底上形成。随后可以将单片电子器件附接到测试衬底以允许去除牺牲衬底的部分以便在公共半导体层的相对侧上形成进一步的器件特征(例如光提取特征)。通过处理公共半导体层的两个主表面，可以在公共半导体层上单片地形成多个单片电子器件。
在一些实施例中，为每个单片LED像素形成光提取特征包括用被配置为增加每个LED子像素的光提取效率的散射特征来图案化公共半导体层的表面的第一部分。因此，可以进一步处理公共半导体层以提高LED子像素的效率。
在一些实施例中，为每个单片LED像素形成光提取特征包括选择性地去除与每个LED子像素对齐的牺牲衬底的第二部分以形成每个LED子像素的容器体积，和在每个所述单片LED像素的至少一个所述容器体积中设置第一颜色转换层。所述第一颜色转换层可被配置为吸收具有第一波长的光并发射具有比所述第一波长更长的第一转换光波长的转换光。在一些实施例中，所述第一转换光波长为至少500nm。因此，单片LED像素可以包括发射具有第一波长的光的LED子像素和发射具有第一转换光波长的光的LED子像素。在一些实施例中，所述第一转换光波长可以不大于650nm。因此，所述单片像素可以被配置为提供具有选自红色、绿色或蓝色LED的颜色的可见光。
在一些实施例中，第二颜色转换层设置在每个所述单片LED像素的至少一个其他的容器体积中，所述第二颜色转换层被配置为吸收所述第一波长的光并发射比所述第一转换光波长更长的第二转换光波长的转换光。因此，根据第一方面的单片LED像素可以被配置为发射包括三个不同波长(第一波长、第一转换光波长、第二转换光波长)的光。
在一些实施例中，第一颜色转换层和/或第二颜色转换层包括磷光体、有机分子或量子点。因此，可以提供第一和/或第二颜色转换层以转换第一波长的光，使得单片LED像素可以发射具有不同波长的组合的光。
在一些实施例中，每个LED子像素的每个III族氮化物层可以包括AlInGaN、AlGaN、InGaN和GaN中的一种或多种。如本申请所用，任何以组成成分提及的物质包括其所有可用的化学计量。因此，例如，AlGaN包括其所有合金，例如AlxGa1-xN，其中x不等于1或0。每层的化学计量可以根据特定层的功能而变化。
例如，在一些实施例中，每个LED子像素可以包括III族氮化物层的超晶格、被配置为产生光的有源层、电子阻挡层和一个或多个p型半导体层。有源层可以包括一个或多个量子阱层，量子阱层被配置为产生光。
在一些实施例中，在形成平坦化介电层之后，可以选择性地去除平坦化介电层的第三部分，并且可以在每个LED子像素的阳极和平坦化介电表面之间形成阳极接触金属化。在一些实施例中，在形成平坦化介电层之后，可以选择性地去除平坦化介电层的第四部分，并且为公共半导体层和平坦化介电表面之间的每个单片LED像素形成公共阴极接触金属化。
在一些实施例中，形成平坦化介电表面的一部分的公共阴极接触金属化的表面与形成每个单片LED像素的LED子像素中的至少一个重叠。因此，可以以空间有效的方式为单片LED像素的每个LED子像素提供电接触。
在一些实施例中，每个单片LED像素的LED子像素中的一个在公共半导体层上具有比每个单片LED像素的另一个LED子像素更大的表面积。
在一些实施例中，每个单片LED像素包括在公共半导体层上单片形成的LED阵列的至少三个或至少四个LED子像素。例如，在一个实施例中，每个单片LED像素可以包括方形填充阵列的四个LED子像素。
在一些实施例中，形成的每个单片LED像素可以是单片微型LED像素。因此，每个LED子像素可以是尺寸不大于100μm×100μm的微型LED子像素。在一些实施例中，公共半导体层上的每个LED子像素的表面积可以限定不大于100μm×100μm的面积。在一些实施例中，公共半导体层上的每个LED子像素的表面积可以限定不大于50μm×50μm、30μm×30μm、20μm×20μm或10μm×10μm的面积。
根据本公开的第二方面，提供了一种用于结合第三方面的测试衬底的单片器件阵列。单片器件阵列包括牺牲衬底、公共半导体层、单片电子器件阵列、平坦化介电层、第一电接触和牺牲介电层。公共半导体层包括III族氮化物并且设置在牺牲衬底上。单片电子器件阵列在公共半导体层的与牺牲衬底相对的一侧上设置在公共半导体层的表面上。单片电子器件阵列的每个单片电子器件包括多个III族氮化物层。平坦化介电层设置在单片电子器件阵列上以提供平坦化介电表面，该平坦化介电表面与公共半导体层的表面对齐。平坦化介电层限定了从平坦化介电表面延伸到牺牲衬底的沟槽网格，其中沟槽网格围绕每个单片电子器件。为每个单片电子器件提供第一电接触。所述第一电接触从每个单片电子器件延伸到平坦化介电表面。牺牲介电层设置在沟槽网格内和平坦化介电层的平坦化表面上方，以提供大致与公共半导体层的表面对齐的第一接合表面。第一接合表面包括与每个第一电接触对准的第一孔。
因此，本公开的第二方面提供了一种单片器件阵列，其被配置为可接合到本公开的第三方面的测试衬底。本公开的第二方面的单片器件阵列可以构成第一方面的方法的一部分。本公开的第二方面提供了一种单片电子器件阵列，各单片电子器件可以通过将它们接合到本公开第三方面的测试衬底上来进行并联测试。应当理解，单片器件阵列可以包括以上关于本公开的第一方面讨论的单片器件阵列的任何可选特征。
在一些实施例中，单片电子器件阵列的每个单片电子器件包括发光二极管(LED)。因此，第二方面的单片器件阵列提供了可以有效测试的单片LED的原样(as-formed)阵列。
在一些实施例中，每个单片电子器件是单片发光二极管(LED)像素，所述像素包括位于公共半导体层表面上的多个LED子像素，每个LED子像素包括III族氮化物层的堆叠。
根据本公开的第三方面，提供了一种用于与本公开第二方面的单片器件阵列接合的测试衬底。测试衬底包括电子衬底、多个第二电接触和接合介电层。电子衬底包括电子测试电路，其被配置为向单片电子器件阵列的每个单片电子器件供电。所述多个第二电接触布置在电子衬底上以对应于单片电子器件阵列的第一电接触的布置。接合介电层形成于电子衬底上以提供第二接合表面。第二接合表面包括与每个第二电接触对准的第二孔。
因此，本公开的第三方面提供了一种测试衬底，其被配置为可接合到本公开的第二方面的单片器件阵列。可以根据本公开第一方面所述的方法提供测试衬底。应当理解，测试衬底可以包括上面关于本公开的第一方面讨论的测试衬底的任何可选特征。
在一些实施例中，接合介电层是牺牲接合介电层。牺牲接合介电层被配置为与牺牲介电层一起被选择性地去除以将每个单片电子器件与文本衬底分离。
在一些实施例中，牺牲接合介电层被配置为被选择性地去除，使得测试衬底可以被重新用于接合到单片电子器件。
在一些实施例中，可以在接合介电层和电子衬底之间提供蚀刻停止层。
在一些实施例中，测试衬底的电子测试电路被配置为向每个单片电子器件并联供电。
附图说明
现在将结合以下非限制性附图来描述本公开。通过参考结合附图考虑时的详细描述，本公开的进一步优点是显而易见的，这些附图不是按比例的，以便更清楚地显示细节，其中相同的附图标记在多个视图中指示相同的元件，并且其中：
图1示出了根据本公开的实施例的单片LED像素的发光侧的等距图；
图2示出了图1的单片LED像素的接触侧的平面图。
图3示出了根据本公开实施例的形成单片LED像素的方法中的第一中间步骤；
图4示出了根据本公开实施例的形成单片LED像素的方法中的第二中间步骤；
图5示出了根据本公开实施例的形成单片LED像素的方法中的第三中间步骤；
图6示出了根据本公开实施例的形成单片LED像素的方法中的第四中间步骤；
图7示出了根据本公开实施例的形成单片LED像素的方法中的第五中间步骤；
图8示出了根据本公开实施例的形成单片LED像素的方法中的第六中间步骤；
图9示出了根据本公开实施例的形成单片LED像素的方法中的第七中间步骤；
图10示出了根据本公开实施例的形成单片LED像素的方法中的第八中间步骤；
图11示出了根据本公开实施例的形成单片LED像素的方法中的第九中间步骤；
图12示出了根据本公开实施例的形成单片LED像素的方法中的第十中间步骤；
图13示出了根据本公开实施例的形成单片LED像素的方法中的第十一中间步骤；
图14示出了根据本公开实施例的形成单片LED像素的方法中的第十二中间步骤；
图15示出了根据本公开实施例的形成单片LED像素的方法中的第十三中间步骤；
图16示出了根据本公开实施例的形成单片LED像素的方法中的第十四中间步骤；
图17示出了根据本公开实施例的形成单片LED像素的方法中的第十五中间步骤；
图18示出了根据本公开实施例的形成单片LED像素的方法中的第十六中间步骤；
图19示出了根据本公开的实施例的单片LED像素；
图20显示了沿线B-B’的中间步骤的横截面，对应于图4的中间步骤；
图21显示了沿线B-B’的中间步骤的横截面，对应于图5的中间步骤；
图22显示了沿线B-B’的中间步骤的横截面，对应于图7的中间步骤；
图23显示了沿线B-B’的中间步骤的横截面，对应于图9的中间步骤；
图24显示了沿线B-B’的中间步骤的横截面，对应于图10的中间步骤；
图25显示了沿线B-B’的中间步骤的横截面，对应于图10的中间步骤，还包括牺牲介电层；
图26显示了沿线B-B’的中间步骤的横截面，对应于图11的中间步骤；
图27显示了沿线B-B’的中间步骤的横截面，对应于图13的中间步骤；
图28显示了沿线B-B’的测试衬底步骤的横截面，对应于图14的中间步骤；
图29显示了沿线B-B’的中间步骤的横截面，对应于图17的中间步骤；
图30显示了单片LED像素沿线B-B’的横截面。
具体实施方式
根据本公开，提供了形成和测试单片电子器件的方法。根据本公开的第一实施例，所形成和测试的单片电子器件为单片LED像素1。当然，应当理解，本公开不限于形成单片LED像素，也可以形成其他单片电子器件来代替单片LED像素1。例如，根据本公开的单片电子器件可以包括以下中的一种或多种：电容器、晶体管、电阻器、二极管、LED。例如，在一个实施例中，每个单片电子器件可以包括形成在公共半导体层102上的LED和晶体管。晶体管可以被配置为控制到LED的驱动电流，使得每个单片电子器件被配置为提供LED和相关的驱动晶体管。
根据本公开的第一实施例，单片LED像素1可以包括多个LED子像素10、20、30。第一实施例的单片LED像素1的等距示意图如图1所示。图1的单片LED像素包括三个LED子像素10、20、30。三个LED子像素10、20、30各自被配置为发射不同(峰值)波长的光。
单片LED像素1的平面图如图2所示。接下来，将参照图3至19和图20至30描述形成单片LED像素1的方法。图3至19示出了在形成单片LED像素1的方法的中间步骤期间沿图2中所示的线A-A’的单片LED像素1的横截面。图20至30示出了在形成单片LED像素1的方法的中间步骤期间沿图2所示的线B-B’的单片LED像素1的横截面。
根据第一实施例的形成单片LED像素1的方法包括形成LED子像素的中间阵列100。LED子像素的中间阵列100包括形成在牺牲衬底101上的多个LED子像素103。
为了形成LED子像素的中间阵列100，在牺牲衬底101的第一主表面131上形成包含III族氮化物的公共半导体层102。因此，形成单片LED像素1的方法包括在牺牲衬底101上形成包含III族氮化物的公共半导体层102。
牺牲衬底101可以包括硅衬底、碳化硅衬底或蓝宝石衬底。在图3的实施例中，牺牲衬底101包括其上形成有多个III族氮化物缓冲层的硅衬底。
如图3所示，公共半导体层102可以在牺牲衬底101的表面上形成为基本连续的膜。这样，公共半导体层102基本上覆盖了牺牲衬底101的整个表面。公共半导体层102可以包括n型掺杂的III族氮化物半导体。例如，在图3的实施例中，公共半导体层102包括GaN。图3中的公共半导体层102可以为n型，掺杂有任何合适的n型掺杂剂，例如Si或Ge。公共半导体层102可以通过用于形成III族氮化物的任何合适的方法，例如金属有机化学气相沉积(Metal-Organo Chemical Vapour Deposition，MOCVD)或分子束外延(Molecular BeamEpitaxy，MBE)，形成在牺牲衬底101上。
接着，可以在公共半导体层102的表面132上形成LED子像素阵列。所述LED子像素阵列形成在公共半导体层102的与牺牲衬底101相对的一侧上。每个LED子像素103包括III族氮化物层的堆叠。用于形成LED子像素阵列的各种方法是本领域技术人员已知的。
在图3的实施例中，LED子像素阵列由III族氮化物层的连续堆叠140形成。所沉积的III族氮化物层的连续堆叠140基本上覆盖了公共半导体层102的整个第二主表面132。可以随后使用选择性去除工艺来图案化III族氮化物层的连续堆叠140以限定LED子像素103的阵列。一种可能的选择性去除工艺包括使用光刻工艺用掩模层涂覆III族氮化物层的连续堆叠140，并蚀刻要选择性地被去除的III族氮化物层的连续堆叠140的区域。所得LED子像素103阵列的示例在本公开的图4中示出。
在一些实施例中，例如如图3所示，III族氮化物层的连续堆叠140可以包括III族氮化物层的超晶格155、被配置为产生光的有源层156、电子阻挡层157、和一个或多个p型半导体层158。所述有源层可以包括一个或多个量子阱层，所述量子阱层被配置为产生光。在图3的实施例中，每个LED子像素的有源层被配置为产生具有至少380nm并且不大于490nm的波长的光。
因此，由III族氮化物层的连续堆叠140形成的每个LED子像素103可以包括III族氮化物层的超晶格155、被配置为产生光的有源层156、电子阻挡层157和一个或多个p型半导体层158。LED子像素的每一层的形成对于技术人员来说是已知的，例如，至少在后续讨论的GB 1811109.6中。
虽然图3和图4的实施例使用选择性去除工艺来限定LED子像素阵列，但是应当理解，本公开的方法不限于这种LED子像素。例如，选择性区域生长方法可用于限定包括III族氮化物层的堆叠的LED子像素阵列。至少可以在GB1811109.6中找到合适的选择性区域生长方法的更多细节。
如图4所示，每个LED子像素103形成从公共半导体层102延伸的台面结构。每个LED子像素103与其他在公共半导体层102上的LED子像素103间隔开。图4中每个LED子像素103之间的间距可以不同。在图4的实施例中，旨在形成相同单片LED像素1的子像素的相邻LED子像素103之间的间距可以小于不同单片LED像素的相邻LED子像素之间的间距。
在形成多个LED子像素103之后，可以进一步处理中间阵列100以包括到每个LED子像素103的第一电接触。应当理解，本领域技术人员知道用于形成到半导体器件的电接触的各种方法。因此，第一电接触可以在形成单片LED像素的方法期间的各个阶段形成。因此，在涉及单片形成和单片电子器件的测试的本公开中，不限于第一电接触的任何特定布置或形成第一电接触的方法。
根据第一实施例，到每个LED子像素103的第一电接触可以由多个接触层形成。接触层可以从每个LED子像素103延伸到平坦化介电表面。接触层可以各自在多个步骤中形成。例如，如图5所示，可以在公共半导体层102上形成多个第一接触层106。第一接触层106被配置为向公共半导体层102提供电接触。在一些实施例中，可以为每个单片LED像素1提供单个第一接触层(即，公共接触)，或者在一些实施例中，可以为每个LED子像素103提供第一接触层106。如图5所示，为每个LED子像素103提供第一接触层106。第一接触层106可以包括用于形成与公共半导体层102欧姆接触的任何合适的材料。例如，第一接触层106可以包括钛、铝、氮化钛、金或铜中的一种或多种。在图5的实施例中，第一接触层106可以使用热蒸发进行沉积并使用光刻方法图案化，使得第一接触层106设置在公共半导体层102上的LED子像素103之间的空间中。在图5的实施例中，第一接触层106可以在形成后进行退火处理，以提高第一接触层106和公共半导体层102之间接触的导电性。
接下来，可以在所述多个LED子像素103上方形成第一钝化层107。第一钝化层107可以包括绝缘层，例如电介质。例如在图5的实施例中，第一钝化层107可以包括二氧化硅或氮化硅。可以使用等离子体增强化学气相沉积工艺、化学气相沉积工艺、物理气相沉积工艺、蒸发或原子层沉积来形成第一钝化层107。
在形成第一钝化层107之后，可以使用诸如光刻和蚀刻的选择性去除工艺穿过第一钝化层107形成多个开口。所述多个开口可以被设置为以便提供用于形成到公共半导体层102和LED子像素103的p型半导体层的电连接的区域。例如，在图5的实施例中，第一钝化层107中的多个第一开口141被提供为允许形成与第一接触层106接触的阴极接触层109(即与公共半导体层102电连接)，并且形成多个第二开口142以允许形成与LED子像素103的p型半导体层电接触的阳极接触层108。
阳极接触层108可以形成在LED子像素103的p型半导体层上的第二开口142中。阳极接触层108可以被配置为与LED子像素103的p型半导体层形成欧姆接触。例如，在一些实施例中，阳极接触层可以包括镍、银、钛或氮化钛中的一种或多种。第二接触层108可以使用蒸发技术形成并且使用光刻方法图案化。因此，可以提供与钝化层中的多个第二开口142对齐的阳极接触层108，所述多个第二开口142与每个LED子像素103的每个p型半导体层对齐。
在一些实施例中，可以进一步处理用于每个单片LED像素1的公共半导体层102以提供串扰减少特征。例如，在图1的实施例中，公共半导体层102经过选择性去除工艺，以去除在每个单片LED像素1的落入每个LED子像素之间的区域中的公共半导体层102的部分。因此，可以选择性地去除单片LED像素1的两个相邻LED子像素103之间(即未被相邻LED子像素103覆盖)的公共半导体层102的一部分。这种串扰减少特征的示例在图6中示出，其中通过选择性去除工艺形成串扰减少沟槽111。如图6所示，选择性去除工艺(即蚀刻工艺)用于蚀刻出从公共半导体层102的第二表面132一直到牺牲衬底101的第一表面131的串扰减少沟槽111。串扰减少沟槽设置在相邻LED子像素103之间的构成单片LED像素1的一部分的区域中。有效地，串扰减少沟槽111用于分离对应于每个子像素103的公共半导体层102的区域。这转而可以防止或减少来自一个LED子像素103的光穿过公共半导体层102并通过另一个LED子像素103的光提取特征发射。
可以使用本领域技术人员已知的任何合适的光刻和蚀刻技术来形成串扰减少沟槽111，例如反应离子蚀刻(Reactive Ion Etching，RIE)或电感耦合等离子体蚀刻(Inductively Coupled Plasma Etching，ICP)。
在形成可选的串扰减少特征之后，平坦化介电层形成在LED子像素的中间阵列100上方。由于LED子像素的中间阵列的拓扑结构(例如，串扰减少特征，LED子像素130)以及形成电接触的工艺，平坦化介电层可以在另一个工艺步骤中形成。图7、8和9提供了根据第一实施例形成平坦化介电层的方法的一个示例。本领域技术人员将理解，形成平坦化介电层的其他方法是本领域技术人员已知的。
根据第一实施例，可以在图6所示的LED像素的中间阵列上方形成第二钝化层112。第二钝化层112可以包括绝缘电介质，例如二氧化硅或氮化硅。第二钝化层112可以用与第一钝化层107类似的方式形成。第二钝化层112可以形成在中间结构上方以提供第一平坦化表面215，所述第一平坦化表面215大致与上面形成有单片LED像素1的牺牲衬底101的第一表面131对齐。第二钝化层112可以以填充串扰减少沟槽111并且延伸超出LED子像素103的暴露的表面的方式形成。
在形成第二钝化层112之后，可以在第二钝化层112中形成多个第三开口143，以用于形成第一接触金属化114以形成与阳极接触层108和/或阴极接触层109的电接触。多个第三开口可以从钝化表面215延伸到第一接触层106和/或第二接触层108。这种第一接触金属化的示例在图8中示出，其中对于于每个第二接触层108，形成第一接触金属化114。
作为根据第一实施例形成平坦化介电层的一部分，第三钝化层115形成在钝化表面215上，例如图9所示。第三钝化层115可以以类似于第二钝化层112的方式形成。第三钝化层115在第三钝化层115的与第二钝化层112相对的侧上提供第三钝化层表面217。
与第二钝化层112类似，第三钝化层115还可以包括与每个LED子像素对齐的多个第四开口144，以用于提供接触金属化。随后可以用第二接触金属化117填充第四开口144以形成到每个LED子像素103的p型半导体层的电接触。每个第二接触金属化117可以包括导电层的多个堆叠。例如，第二接触金属化117可以包括钛、钨、金和铜中的一种或多种。
在形成第三钝化层115和各种接触金属化之后，可以使用诸如化学机械抛光(Chemical Mechanical Polishing，CMP)等抛光工艺进一步平坦化第三钝化层表面217。提供CMP工艺可以降低第三钝化层表面217的表面粗糙度，以改善LED子像素的中间阵列100与测试衬底200的结合。因此，可以提供化学机械抛光工艺以便改善表面的平滑度并减少由于蚀刻和接触金属化沉积工艺而可能形成的表面中的任何缺陷或不规则性。
因此，本实施例中的图7、8和9设置的工艺提供了一种在LED子像素阵列上形成平坦化介电层以提供大致与公共半导体层102的第二表面132对齐的平坦化介电表面(即第三钝化层表面217)的方法。图7、8和9还展示了到每个单片器件的第一电接触的形成。如图7、8和9所示，第一接触层可以由多个接触金属化层114、117形成。第一接触层还可以包括阳极或阴极接触层，以用于改善与每个LED子像素103的电接触。应当理解，第一实施例是形成第一电接触的一个示例。因此，第一电接触可以以本领域技术人员已知的各种其他方式提供。例如，可以在LED子像素的中间阵列100上形成平坦化介电层之后提供电接触的形成。
在多个LED子像素103上方形成平坦化介电表面217之后，通过蚀刻沟槽网格(即像素限定沟槽118)，将LED子像素的中间阵列100部分地划分为多个单片LED像素1。通过选择性地去除从平坦化介电表面217到牺牲衬底101形成平坦化介电层的层来形成像素限定沟槽118。像素限定沟槽118的形成示例在本公开的图10中示出。如图10所示，每个单片LED像素1包括至少两个LED子像素103。像素限定沟槽118可以以与上述串扰减少沟槽111类似的方式形成。在形成像素限定沟槽118之后，应当理解，由于牺牲衬底101的存在，多个单片LED像素1保持在固定布置中。因此，由于牺牲衬底101的存在，多个单片像素1仍然可以作为LED子像素的中间阵列100的一部分进行处理和对齐。
在形成像素限定沟槽118之后，在像素沟槽和平坦化介电表面217上形成牺牲介电层121以形成大致与公共半导体层102的表面对齐的接合表面221。
在根据第一实施例的方法中，还可以在形成牺牲介电层121之前提供蚀刻停止层119。例如，如图11所示，在像素限定沟槽118和平坦化介电表面217上方形成为基本连续层的蚀刻停止层119。蚀刻停止层119可以具有穿过其形成的多个第五开口145。蚀刻停止层119的第五开口145中的每一个可以与平坦化介电质表面217处存在的任意接触金属化117对准。在一些实施例中，蚀刻停止层119可以包括二氧化硅或氮化硅。蚀刻停止层119可以被配置为提供介电层，所述介电层能抵抗随后的用于去除牺牲介电层121的蚀刻工艺。如此，蚀刻停止层119可增加随后的去除牺牲介电层121的选择性移除步骤中的工艺容差。
在(可选的)蚀刻停止层119形成之后，可以在像素限定沟槽118和平坦化表面上方形成牺牲介电层121以形成接合表面。牺牲介电层121的形成可以包括用于形成多个层的多阶段工艺。牺牲介电层121可以包括二氧化硅和氮化硅中的一种或多种。如图11所示，也可以在牺牲介电层121中形成多个第六开口146以允许对多个LED子像素103进行电连接。每个第六开口146可以从接合表面延伸穿过牺牲介电层的厚度到达下面的层(例如接触金属化117)。牺牲介电层121中的多个第六开口146可以与每个接触金属化117的至少一部分对准。
在形成牺牲介电层121之后，可以使用化学机械抛光工艺进一步平坦化接合表面221。因此，牺牲介电层121可以提供与公共半导体层102的第二表面132对齐的大致平坦的表面，用于将牺牲衬底101上的多个单片LED像素1接合到测试衬底200。
图12中示出了测试衬底200的示例。测试衬底200提供了可以接合牺牲介电层121的接合表面221的表面。
根据本公开的第一实施例，测试衬底200提供测试衬底表面210，所述测试衬底表面210将与图11所示的LED子像素的中间阵列100的接合表面221接触。
在一些实施例中，例如如图12所示，测试衬底200包括电子衬底201。在一些实施例中，电子衬底201可以包括硅晶片或适合形成电子电路的其他任何其他衬底。在一些实施例中，例如图12所示的实施例，可以在电子衬底201的表面上提供多个电子层202、203、204、205。多个电子层可以包括金属层202、204和绝缘层203、205，以便在第一电子衬底201上形成电子连接和/或电路。测试衬底200被配置为为单片LED像素1提供测试电路。测试衬底200将在下面更详细地讨论。电子层202、203、204、205可以使用任何合适的技术例如CVD、PECVD、热蒸发、PVD或ALD沉积在第一电子衬底201上。
在一些实施例中，测试衬底200可以包括牺牲测试介电层206。所述牺牲测试介电层206可以提供测试衬底200的测试衬底表面210，以用于接合。牺牲测试介电层206可以被配置为与牺牲介电层121一起至少部分地去除，以便将单片LED像素1与测试衬底200分离。
在例如图12所示的一些实施例中，测试衬底200还可以包括测试蚀刻停止层207。测试蚀刻停止层207可以设置在牺牲测试介电层206和测试衬底200的其他层201、202、203、204、205之间。测试蚀刻停止层207可以被配置为提供更能抵抗用于选择性地去除牺牲测试介电层206的选择性去除工艺的表面。因此，测试蚀刻停止层207提供了被配置为保护测试衬底200的其他层免受选择性去除工艺影响的层。因此，测试蚀刻停止层207可以提高测试衬底200的可重复使用性。
牺牲测试介电层206和测试蚀刻停止层207可以形成为包括二氧化硅和氮化硅中的至少一种或多种的介电层的堆叠。牺牲测试层206可以形成为在垂直于电子衬底201的表面的方向上具有至少50nm的厚度。在一些实施例中，牺牲测试介电层206的厚度可以不大于1μm。测试蚀刻停止层207可以在垂直于电子衬底201的表面的方向上具有至少20nm的厚度。在一些实施例中，测试蚀刻停止层207的厚度可以不大于100nm。
在本公开的一些实施例中，测试衬底200可以提供衬底，多个单片LED像素1保持于所述衬底上，同时，在所述衬底上，牺牲衬底101的光发射表面130被进一步处理。
如图13所示，测试衬底可以包括电子衬底201，电子衬底201包括电子测试电路，所述电子测试电路被配置为向单片电子器件阵列的每个单片电子器件供电。测试衬底还可以包括布置在电子衬底201上的多个测试衬底电接触，以对应于LED子像素的中间阵列的接触金属化117的布置。在一些实施例中，牺牲测试介电层206形成在电子衬底201上以提供测试接合表面，测试接合表面包括与每个测试衬底电接触对准的孔。
在接合工艺之后，测试衬底200可以被配置为通过从测试衬底200向LED子像素阵列的阵列供电以测试每个LED子像素103来测试每个单片电子器件(例如每个LED子像素103)。因此，测试衬底200可以在测试衬底电接触和LED子像素的中间阵列的接触金属化之间形成电路。因此，可以使用集成到形成单片LED像素1的方法中的测试过程来并联测试每个LED子像素103。
在这样的实施例中，可以在测试衬底200和每个单片LED像素1之间形成电连接。用于在两个要相互接触的衬底之间形成电连接的各种方法是本领域技术人员已知的。根据第一实施例的这种方法的一个示例在图13和14中示出。
如图13所示，多个第七开口212可以形成在测试衬底200的测试衬底表面210中。每个第七开口从测试衬底表面210延伸到测试衬底200的电子层205和203中的一个或多个。多个第七开口212可以各自与每个LED子像素103的金属接触之一对齐。也就是说，测试衬底200上的第七开口212的布置对应于在LED子像素的中间阵列100上的第六开口146的布置。
在一些实施例中，例如图13所示，可以在测试衬底200的第七开口212内形成多个导电接触部208。导电接触部208中的每一个可以从电子层203、205在垂直于测试衬底200的方向上延伸超出测试表面210。因此，导电接触部208可以从测试表面210突出。导电接触部208可以被配置为从测试表面210以下述方式延伸：使得当测试表面210与接合表面121接触时，导电接触部212在LED子像素的中间阵列100的各接触金属化和测试衬底200的第二接触之间形成电连接。在实施例中，导电接触部208可以包括金属接触，例如钛、金、铜或锡中的一种或多种。
根据本公开第一实施例的形成方法，可将测试衬底200接合至牺牲介电层121的接合面221。图14示出了测试衬底200接合至LED子像素的中间阵列100的一个示例。可以使用对准器接合器(未示出)将测试衬底200接合到接合表面221。对准器接合器使接合表面221能够平行于测试表面210布置，并且能使测试衬底200的导电接触部212与牺牲介电层121的第六开口146对准。然后对准器接合器被配置为使两个表面接触，由此牺牲介电层121与测试衬底200的测试衬底表面210形成接合。在一些实施例中，对准器接合器可以施加热和压力中的一种或多种以改善在测试衬底表面210和接合表面221之间形成的接合。
例如，在一些实施例中，对准器接合器可以施加至少10kN的压缩力以将测试衬底200接合到LED子像素的中间阵列100。在一些实施例中，对准器接合器可以施加至少20kN、30kN或40kN的压缩力。通过施加更大的压缩力，可以提高在衬底之间形成接合的可靠性。在一些实施例中，压力可施加不大于45kN的压缩力，以降低在接合期间衬底断裂或衬底的其他不期望的变形的风险。
在一些实施例中，对准器接合器还可以被配置为加热测试衬底200和/或LED子像素的中间阵列100。例如，对准器接合器可以被配置为加热测试衬底200和/或LED子像素的中间阵列100到至少100℃的温度。在一些实施例中，对准器接合器可以被配置为将测试衬底200和/或LED子像素的中间阵列100加热到至少为：200℃、300℃、400℃或500℃的温度。对准器结合器可以被配置为在压缩下保持温度，并且可选地在该温度下保持一段时间。在一些实施例中，时间段可以是至少：1分钟、2分钟、5分钟、10分钟或1小时。因此，可以使用压力来改进在测试衬底200和LED子像素的中间阵列100之间的界面处的直接熔合结合的形成。
用于将两个衬底粘合在一起的各种方法是已知的。例如，在图14的实施例中，牺牲介电层121与牺牲测试介电层206形成直接接合。在其他实施例中，可以在测试衬底200和/或LED子像素的中间阵列100中的一者或两者上提供不同的接合技术和接合层，以便将测试衬底200接合到接合表面221。对准器接合器还可以被配置为在导电接触部212和每个LED子像素103的第一和第二接触之间形成电连接。
在第一实施例中，如图14所示，应当理解，牺牲介电层121和牺牲测试介电层206可以作为基本上连续的层分别延伸穿过牺牲衬底101和电子衬底201。因此，牺牲介电层121和牺牲测试介电层206在LED子像素的中间阵列100的大部分接合表面上方形成直接接合，以将晶片牢固接合在一起。此外，可以通过导电接触部208在测试衬底200的电子层203、205和每个LED子像素30之间形成低电阻接触接合。
一旦LED子像素的中间阵列100接合到测试衬底200，LED子像素的中间阵列100就可以被测试。因此，可以通过多个第一和第二电接触从测试衬底200向单片电子器件阵列(即LED子像素的中间阵列100)供电来测试单片电子器件阵列的每个单片电子器件。下面参考图29更详细地讨论测试过程。
除了测试程序之外，每个单片LED像素1的发光侧可以被进一步处理以分离每个单片LED像素1并为每个单片LED像素1形成光提取特征。测试程序可以是在从测试衬底200去除每个单片LED像素1之前的任何时间执行。
因此，形成第一实施例的方法还包括通过牺牲衬底101的厚度选择性地去除牺牲衬底101的与像素限定沟槽118的网格对齐的第一部分，以用于分离每个单片LED像素。例如，如图15所示，牺牲衬底101的第一部分被去除以在垂直于光发射表面130的方向上穿过牺牲衬底101的厚度限定多个第八开口148。八个开口可以可以使用本领域技术人员已知的任何选择性去除工艺来形成，例如包括牺牲衬底101的光刻和蚀刻的工艺。像素限定沟槽和牺牲衬底101的第一部分围绕每个单片LED像素1。因此，通过去除与像素限定沟槽118对齐的牺牲衬底101的第一部分，牺牲衬底101不再将每个单片LED像素1连接在一起。而是，牺牲介电层121和测试衬底200之间形成的接合用于保持测试衬底200上的每个单片LED像素1的相对位置。
形成第一实施例的方法还包括为每个单片LED像素1形成光提取特征。在一些实施例中，每个单片像素1的光提取特征可以提高从每个单片LED像素提取光的效率。在一些实施例中，光提取特征可以调制由每个单片LED像素1发射的光。例如，光提取特征可以为单片LED像素1的一个或多个LED子像素提供颜色转换层，使得单片LED像素1可以输出具有至少两种不同光(峰值)波长的光。
在一些实施例中，例如图15所示，单片LED像素1的每个子像素的第一光提取特征151通过选择性地去除与每个LED子像素103对齐的牺牲衬底101的第二部分来形成。
牺牲衬底101的第二部分可以在垂直于光发射表面130的方向上通过牺牲衬底101的厚度选择性地去除。因此，牺牲衬底101的第二部分可以被去除以限定通过所述牺牲衬底101的厚度的多个第九开口149。通过去除牺牲衬底101的第二部分，每个LED子像素103的光发射区域能够通过光发射表面130更有效地输出光。
将被选择性去除的牺牲衬底101的每个第二部分与每个LED子像素103对齐。因此，每个单片LED像素1可以具有多个被选择性去除的牺牲衬底101的第二部分以限定穿过牺牲衬底101厚度的多个第九开口149。被选择性去除的第二部分的数量对应于每个单片LED像素1的LED子像素103的数量。如图15所示，第九开口149的面积可以至少与每个LED子像素的发射面积一样大。因此，每个LED子像素产生的光可以被引导通过每个LED子像素的相应第九开口149。
如图15所示，牺牲衬底101的剩余部分有效地将每个LED子像素的每个光发射表面与其他LED子像素103的其他光发射表面隔开。因此，在一些实施例中，牺牲表面101的剩余部分可以减少或消除LED子像素之间的串扰。
在图15的实施例中，可以选择性地去除牺牲衬底101的第二部分，以便为每个LED子像素形成容器体积151。因此，所述容器体积可以对应于图15中所示的多个第九开口149。容器体积151可以是由穿过牺牲介电层101形成的第九开口149和公共半导体层102的表面的暴露的第一部分170限定的体积。每个容器容积151可以被用于提供其中可以设置颜色转换层的体积。
在一些实施例中，例如图16所示，可以在每个单片LED像素1的至少一个容器体积151中提供第一颜色转换层160。所述第一颜色转换层160可被配置为吸收具有第一波长的光并发射具有比所述第一波长更长的第一转换光波长的转换光。因此，可以提供第一颜色转换层160以将LED子像素(其上提供有第一颜色转换层160)发射的光转换成不同的、更长波长的光。
在一些实施例中，第一颜色转换层160可以包括磷光体、有机分子或多个量子点。对于具有表面积超过1mm2的容器体积的LED子像素阵列，较大粒径的磷光体可能是有利的。对于具有表面积小于1mm2的容器体积的LED子像素，例如单片微型LED像素，由于较小的颗粒尺寸，使用包括量子点的颜色转换层可能是有利的。颜色转换材料，包括量子点，是技术人员已知的。可至少在Guan-Syun Chen等人的“具有HBR和DBR结构的单片红/绿/蓝微型LED”(Monolithic Red/Green/Blue Micro-LEDs with HBR and DBR structures)中找到适合用作颜色转换层的量子点的更多细节。
在一些实施例中，第一颜色转换层160可以完全填充LED子像素的容器体积151。在其他实施例中，第一颜色转换层160可以部分地填充LED子像素的容器体积。例如，如图16所示，第一颜色转换层160基本上填充了第一容器体积的整个体积。
在一些实施例中，第一颜色转换层可以被配置为将具有大约380nm到490nm的第一波长的光首先转换为具有至少500nm到650nm的第一转换光波长的转换光。也就是说，第一颜色转换层160可以被配置为将由LED子像素103产生的基本上蓝色的可见光转换成待由所述LED子像素输出的基本上绿色的可见光。
在一些实施例中，例如图16所示，每个单片LED像素1还可以包括第二颜色转换层161。第二颜色转换层161可以设置在每个单片LED像素1的至少另一个容器体积中。所述第二颜色转换层161可以被配置为吸收具有第一波长的光并发射具有比第一转换光波长更长的第二转换光波长的转换光。因此，除了第一颜色转换层160之外，还可以提供第二颜色转换层161，以便为单片LED像素1提供其他颜色的光。也就是说，单片LED像素1(其包括：包括不具有颜色转换层的LED子像素、包括第一颜色转换层160的LED子像素和包括第二颜色转换层161的LED子像素)可以输出包括三个不同峰值波长的光。例如，在图16的实施例中，单片LED像素1可以被配置为输出可见光，该可见光基本上包括红绿和蓝成分。
第二颜色转换层161可以包括磷光体或多个量子点。这样，第二颜色转换层161可以以与第一颜色转换层160类似的方式形成。在一些实施例中，第二颜色转换层可以被配置为将具有至少380nm并高达490nm波长的第一光转换为具有至少550nm且不大于680nm的第二转换光波长的第二转换光。
再次参考图1和2，应当理解，图3至16中所示的横截面示出了包括在单片LED像素1内的三个LED子像素中的两个。因此，应当理解，另一个LED子像素(图16中未示出)可以不包括第一颜色转换层160或第二颜色转换层161。
在一些实施例中，容器容积151包括光散射介质(未示出)来代替颜色转换层。例如，在图1所示的实施例中，B子像素被配置为发射具有第一波长的光。因此，对于B子像素的容器体积151不包括颜色转换层160、161。在图1的实施例中，B像素的容器体积151包括光散射介质。光散射介质可以被配置为对光进行散射，使得由B像素输出的光可以具有朗伯光分布，或120度(或更宽)的半峰全宽(Full Width Half Max，FWHM)。因此，可以提供光散射介质以提高从LED子像素B发射的光的光提取效率和视角。
在一些实施例中，牺牲衬底101的第二部分可以通过牺牲衬底的厚度被选择性地去除，使得公共半导体层102的表面的第一部分170被暴露。在一些实施例中，例如图16所示，可以为每个单片LED像素1形成第三光提取特征。可以通过图案化公共半导体层102的表面的第一部分170来形成第三光提取特征，以形成光散射特征171，光散射特征171被配置为增加每个LED子像素的光提取效率。
例如，在图16的实施例中，通过选择性地去除公共半导体层102的第一部分170的区域以形成纹理表面来形成光散射特征171。在公共半导体层102和每个容器体积之间的界面处提供纹理表面可以帮助减少在公共半导体层102和容器体积151之间的界面处发生的全内反射。因此，通过图案化公共半导体层102的表面的第一部分170而形成的光散射特征171被配置为增加每个LED子像素的光提取效率。也就是说，可以通过减少在公共半导体层102和容器体积之间的界面处反射的光的比例来增加由每个LED子像素输出的光量。虽然在图16的实施例中，使用选择性去除工艺来图案化公共半导体层102的表面的第一部分170，但在其他实施例中，可以提供抗反射涂层或旨在改善从发光二极管的光提取效率的其他类似光学涂层。
在一些实施例中，例如图17所示，泵浦光反射器叠层180可以设置在每个单片LED像素1的一些LED子像素上方。泵浦光反射器叠层可以设置在包括第一和/或第二颜色转换层160、161的LED子像素的容器体积上方。泵浦光反射器叠层可以被配置为吸收第一波长的泵浦光并且透射具有第一和/或第二波长颜色转换波长的波长的光。有效地，泵浦光反射器叠层是带阻滤波器，其被配置为具有包括第一波长的波长的窄波长阻带，和包括第一和/或第二转换光波长的通带。
合适的泵浦光反射器叠层的一个示例可以是分布式布拉格反射器。合适的分布式布拉格反射器的示例可以在US 11/508,166中找到。当然，应当理解，对于不包括颜色转换层的LED子像素(即，发射第一波长的LED子像素，泵浦光反射器叠层可以不设置在所述LED子像素上方)。在图17的实施例中，一个泵浦光反射器叠层180设置为穿过包括第一和第二颜色转换层160、161的容器容积151。例如，在图17的实施例中，泵浦光反射器叠层可以包括TiO2(折射率约为2.6)和SiO2(折射率约为1.5)的交替层。在其他实施例中，可为每个容器容积151提供不同的泵浦光反射器叠层。
在形成光提取特征之后，可以选择性地去除牺牲介电层121，以便将每个单片LED像素1与测试衬底200分离。例如，如图18所示，牺牲介电层121已被选择性地去除。根据第一实施例的制造方法，牺牲测试介电层206也已被选择性地去除。蚀刻停止层119和测试蚀刻停止层207提供可以使选择性去除工艺可以更可靠地终止于其上的表面，以保护单片LED像素1的其他层和测试衬底200。
应当理解，在去除牺牲介电层121之后，每个单片LED像素包括光发射表面130和平坦化介电表面217。光发射表面130和平坦化介电表面由平坦化介电层、公共半导体层和牺牲衬底的侧壁表面限定的侧壁隔开。这些侧壁表面是由于在形成单片LED像素1的方法期间执行的先前的蚀刻工艺而形成的。因此，平坦化介电层、公共半导体层和牺牲衬底限定了围绕对于每个单片LED像素1的光发射表面的经蚀刻的侧壁。
如图18所示，在去除牺牲介电层121之后，单片LED像素1仍可以通过多个导电接触部208连接到测试衬底。应当理解，导电接触部208和每个单片LED子像素1之间的连接可能相对较弱。因此，如图18所示，单片LED子像素1可以各自从测试衬底上剥离，导致导电接触部208和单片LED像素1之间的接触断裂。例如，取放传质机可以依次移除每个单片LED像素1。在去除牺牲介电层121之后，每个单片LED像素1之间的间距可以为取放传质机提供空间以便更轻松地操作每个单片LED像素1。
因此，根据本公开的第一实施例，提供了单片LED像素1。LED像素1包括牺牲衬底101、公共半导体层102、LED子像素阵列和平坦化介电层。公共半导体层102包括设置在牺牲衬底101上的III族氮化物。LED子像素阵列设置在公共半导体层102的与牺牲衬底101相对的一侧上的公共半导体层102的表面上。LED子像素阵列的每个LED子像素包括III族氮化物层的堆叠。提供在LED子像素阵列上的平坦化介电层提供平坦化介电表面217，其大致与公共半导体层102的表面对齐。平坦化介电层、公共半导体层102和牺牲衬底101限定了围绕单片LED像素103的光发射表面的经蚀刻侧壁。单片LED像素1还包括光提取特征，该光提取特征包括穿过牺牲衬底的厚度提供的与每个LED子像素对齐的第一开口。
根据第一实施例的单片LED像素1的示例在图1和图2中示出。单片LED像素1沿线A-A’的横截面如图19所示。单片LED像素1的进一步特征将从上文针对第一实施例的单片LED像素1的形成方法讨论的各个层的功能中明显看出。
接下来，将参照沿图2所示的线B-B’的截面来提供对根据第一实施例的单片LED像素1的形成方法的描述。
如图2的平面图所示，单片LED像素1包括四个接触金属化117。接触金属化117中的三个是阳极接触金属化AR、AG、AB，其中的一个用于三个LED子像素103中的每一个。因此，图2中所示的单片LED像素1包括用于红色、绿色和蓝色LED子像素R、G、B中的每一个的一个阳极接触金属化AR、AG、AB。每个阳极接触金属化AR、AG、AB被配置为形成到三个LED子像素103R、G、B的相应阳极的电连接。
此外，如图2所示，单片LED像素1包括公共阴极接触金属化CC。公共阴极接触金属化CC被配置为提供到LED子像素103的每个阴极的电连接。因此，公共阴极接触金属化CC可以设置有到公共半导体层102的单个接触点，或者在一些实施例中，例如在第一实施例中，到公共半导体层的多个接触点。因此，单片LED像素1可以为每个LED子像素提供公共阴极接触金属化CC和阳极接触金属化AR、AG、AB，使得LED子像素R、G、B中的每一个可以独立于其他LED子像素R、G、B进行控制。
如图2所示，接触金属化CC、AR、AG、AB设置在层中，使得单片LED像素1可以作为取放工艺的一部分安装在另一个衬底上。此外，为了将公共阴极接触金属化CC集成到单片LED像素1中，公共阴极可以布置为与一个或多个LED子像素重叠。现在将参照沿图2中所示的线B-B’的横截面来描述这种布置的示例。
图20示出了沿线B-B’形成本公开第一实施例的方法的中间步骤。如图20所示，提供牺牲衬底101。在牺牲衬底101上提供公共半导体层102。然后在公共半导体层102上形成多个LED子像素103。因此，图20的示意图是本公开图4所示的示意图的替代视图。从图20和图1可以看出，图20所示的LED子像素103具有与单片LED像素1的其他LED子像素103不同的表面积。例如，图20所示的LED子像素G的表面积至少是单片LED像素1的其他LED子像素R、B表面积的两倍。LED子像素G的表面积的增加是通过拉长LED子像素G相对于其他LED子像素R、B与公共半导体表面102对齐的一个维度来提供的。也就是说，图20所示的LED子像素103具有与形成单片LED像素1的其他LED子像素103不同的尺寸。在第一实施例中，配置为输出基本上绿色的可见光的LED子像素103G被设置为三个LED子像素103中最大的一个。
接下来，如图21所示，在LED子像素103之间的区域中在公共半导体层102上形成多个第一接触层106。第一接触层106被配置为提供到公共半导体层102的电连接。如图20所示，多个第一接触层设置在LED子像素103的任一侧上。
此外，在多个LED子像素103上方形成第一钝化层107。在第一钝化层107中形成与第一接触层106中的每一个对齐的多个第一开口141。然后在第一钝化层107的第一开口141内形成阴极接触层109。因此，阴极接触层109设置在每个第一接触层106上。多个第二开口142也形成在第一钝化层107中。每一个第二开口与LED子像素103中的一个对齐。阳极接触层108形成在多个第二开口142中以形成到每个LED子像素103的阳极的电连接。因此，图21中所示的中间结构是图5所示中间结构的一个替代视图。
在形成阴极接触层109和阳极接触层108之后，形成平坦化介电层。如上所述，形成平坦化介电层的部分工艺包括形成接触金属化117，以允许对每个单片LED像素1的每个LED子像素103进行电连接。如图22所示，平坦化介电层可以由多个钝化层构成。例如，如图22所示，第二钝化层112形成在LED子像素103阵列上方。然后可以在第二钝化层112中形成多个第三开口143以允许形成第一接触金属化114，从而形成与阳极接触层108和阴极接触层109的电连接。如图22所示，多个第一接触金属化114设置在第三开口143中。如图22所示，多个第一接触金属化114延伸穿过第二钝化层112到阳极接触层108，并且另一第一接触金属化层114延伸穿过第二钝化层112延伸到阴极接触层109。
接下来，如图23所示，在第二钝化层112上方形成第三钝化层115。在第三钝化层115中形成第四开口144。第四开口144限定了第三钝化层的区域，在该区域中，将提供用于到每个LED子像素103和公共阴极的每个电接触的第二接触金属化117。如图23中的实施例所示，公共阴极接触金属化CC设置在第三钝化层115的第四开口144内，在垂直于公共半导体层102的平面中与LED子像素103重叠。通过提供与一个或多个LED子像素重叠的公共阴极接触金属化CC，可以在单片LED像素1内以更节省空间的方式提供公共阴极接触金属化。也就是说，公共阴极接触金属化CC与单片LED像素1的光发射表面的一部分重叠。因此，与原本需要为共阴极接触金属化CC提供空间的非发射表面部分相比，更大比例的单片LED像素的光发射表面130被每个LED子像素的光发射元件占据。
还如图23所示，在另一个第四开口144中提供阳极接触金属化层AG以形成用于图23中所示的LED子像素G的阳极接触金属化层。因此，为每个LED子像素提供了第一电接触。如图23所示，每个LED子像素设置有针对每个单片LED像素的阳极第一电接触和公共阴极第一电接触。当然，在其他实施例中，第一电接触的数量将取决于单片电子器件的具体特征。
应当理解，沿线B-B’观察，图23所示的结构是与本公开图9所示相同的中间结构。因此，应当理解，第三钝化层115以及阴极和阳极接触金属化形成用于单片LED像素1的平坦化介电表面。
在形成阳极和阴极接触金属化之后，形成单片LED像素1的方法继续如上文关于图10和图11所描述的那样。因此，如图24所示，形成像素限定沟槽118。在图25中，蚀刻停止层119和牺牲介电层121形成在像素限定沟槽118和平坦化介电层上方，以形成如上文关于图3至11所描述的LED子像素的中间阵列100。
接下来，LED子像素的中间阵列100被结合到如上所述的测试衬底200。图27示出了测试衬底200的横截面，对应于测试衬底的要与单片LED像素1的线B-B’对齐的部分。因此，测试衬底200包括电子衬底201和多个电子层202、203、204、205。在第一实施例中，测试衬底200还包括测试蚀刻停止层207和牺牲测试介电层206。
如图27中所示，测试衬底200被配置为测试每个单片LED像素1。如图27中所示，多个电子层202、203、204、205被布置为提供与阳极接触金属化AR、AG、AB和阴极接触金属化CC的电连接。
例如，测试衬底200包括第一导电层203和第二导电层205。每个导电层可以包括导电材料，例如金属，如金、铝、铜等。
测试衬底还可以包括第一绝缘层202和第二绝缘层204。第一和第二绝缘层202、204可以包括任何合适的介电材料，例如二氧化硅。第一绝缘层202可以提供其上可以设置第一导电层203的表面。然后可以在第一导电层203上方提供第二绝缘层204以封装第一导电层203。然后可以在第二绝缘层204上方形成第二导电层205。因此，电子层202、203、203、204、205的堆叠可以形成为向LED子像素的中间阵列的阳极接触金属化AR、AG、AB和阴极接触金属化CC中的每一个提供电连接的模式。因此，测试衬底200的多个电子层202、203、204、205可以被配置为对每个LED子像素提供电测试电路，每个LED子像素可以结合到LED子像素的中间阵列100。也就是说，当测试衬底接合到LED子像素的中间阵列100时，多个电子层202、203、204、205被配置为向每个LED子像素103供电。
如图27所示，多个第七开口212形成在测试衬底表面210中，对应于阳极接触金属化AR、AG、AB和阴极接触金属化CC在LED子像素的中间阵列100上的设置。然后在测试衬底200的每个第七开口212内形成多个导电接触部208。
如上所述，LED子像素的中间阵列100被配置为接合到测试衬底200。LED子像素的中间阵列100和测试衬底200沿着线B-B’接合在一起的视图在图28中示出。因此，从图28可以理解，阴极接触层109通过阴极接触金属化CC电连接到测试衬底的第一导电层203。LED子像素G的阳极接触层108通过阳极接触金属化AG电连接到测试衬底的第二导电层205。
在将LED子像素的中间阵列100接合到测试衬底200之后，可以进一步处理LED子像素的中间阵列100的光发射表面130以形成光提取特征。例如，如图29所示，容器体积151形成在牺牲衬底101中。容器体积151填充有第一颜色转换材料160，并且泵浦光反射器180设置在容器体积151上方。这样，图29所示的结构是图17所示结构的不同视图。
最后，例如图30所示，每个单片LED像素1可以从测试衬底200移除，例如，使用传质取放机。
在去除牺牲介电层121和从测试衬底200释放每个单片LED像素1之前，可以测试每个LED子像素。作为测试过程的一部分，测试衬底的第一和第二导电层203、205可以连接到电源。因此，可以跨第一和第二导电层203、205施加电压，以驱动电流通过LED子像素的中间阵列100的每个LED子像素。根据第一实施例，测试程序被配置为同时开启在LED子像素中间阵列中的每个LED。然后，测试用分析设备，例如相机或其他光敏传感器，可以检测从中间阵列LED子像素100的LED子像素发出的光。然后，测试用分析设备记录的信息(例如，相机记录的图像)可以被处理器使用来确定是否任何LED子像素103不工作。中间阵列100中被识别为包含一个或多个不工作LED子像素103的任何单片LED像素1可以被识别并且在任何后续的取放过程中不被使用。因此，测试衬底200允许并联测试单片LED像素1的阵列。这样的并联测试过程比在从测试衬底200移除之后测试每个单片LED像素1更有效。因此，每个单片LED像素1的并联测试过程可以集成到制造单片LED像素1的方法中。
当然，应当理解，本公开不限于上述测试过程。例如，在一些实施例中，测试衬底可以被配置为独立地测试每个单片电子器件。在一些实施例中，测试过程可以涉及确认当施加预定电压时，预期量的电流流过每个单片电子器件。因此，可以在将测试衬底200结合到LED子像素的中间阵列之后的任何时间执行测试程序。
如图30所示，在从测试衬底20去移除单片LED像素1之后，测试衬底200的测试电路基本上没有改变。因此，测试衬底200可以再用于单片LED像素1的进一步制造工艺。在一些实施例中，测试衬底200包括一表面，该表面用于从牺牲测试介电层接合到LED子像素的中间阵列100，牺牲测试介电层可能需要在其重新使用之前再次形成在测试衬底200上。
因此，提供了根据本公开第一实施例的单片LED像素1。在一些实施例中，每个单片LED像素可以是单片微型LED像素。因此，每个LED子像素可以是尺寸不大于100μm×100μm的微型LED子像素。在一些实施例中，公共半导体层上的每个LED子像素的表面积可以限定不大于100μm×100μm的面积。在一些实施例中，公共半导体层上的每个LED子像素的表面积可以限定不大于：50μm×50μm、30μm×30μm、20μm×20μm或10μm×10μm的面积。
尽管本文已经详细描述了本发明的优选实施例，但是本领域技术人员将理解，在不脱离本发明或所附权利要求的范围的情况下可以对其进行变化。

Claims (20)

1.一种形成和测试多个单片电子器件的方法，所述方法包括：
a)形成单片电子器件阵列，包括：
在牺牲衬底上形成包含III族氮化物的公共半导体层；
在所述公共半导体层的与所述牺牲衬底相对的一侧上，在所述公共半导体层的表面上形成单片电子器件阵列，所述单片电子器件阵列的每个单片电子器件包括多个III族氮化物层；
在所述单片电子器件阵列上方形成平坦化介电层以设置平坦化介电表面，所述平坦化介电表面大致与所述公共半导体层的表面对齐；
通过从所述平坦化介电表面到所述牺牲衬底蚀刻所述平坦化介电层和所述公共半导体层以形成沟槽网格，其中所述沟槽网格围绕每个所述单片电子器件；
通过所述平坦化介电层形成与每个所述单片电子器件的第一电接触，
在所述沟槽网格和所述平坦化介电层的所述平坦化表面上方形成牺牲介电层，以形成与所述公共半导体层的表面大致对齐的第一接合表面，其中所述第一接合表面包括与每个所述第一电接触对准的第一孔；
b)设置测试衬底，包括：
包括电子测试电路的电子衬底，其被配置为向所述单片电子器件阵列的每个所述单片电子器件供电；和
多个第二电接触，其布置在所述电子衬底上以对应于所述单片电子器件阵列的所述第一电接触的布置；
其中，在所述电子衬底上形成接合介电层以设置第二接合表面，所述第二接合表面包括与每个所述第二电接触对准的第二孔；
c)将所述测试衬底的所述第二电接触与所述单片电子器件阵列的所述第一电接触对准，并将所述测试衬底的所述第二接合表面接合到所述牺牲介电层的所述第一接合表面，使得所述第一电接触和所述第二电接触进行电接触；
d)从所述测试衬底向所述单片电子器件阵列供电，以通过多个的所述第一电接触和所述第二电接触来测试所述单片电子器件阵列的每个所述单片电子器件；和
e)穿过所述牺牲衬底的厚度，选择性地去除所述牺牲衬底的第一部分，以分离每个所述单片电子器件；和
去除所述牺牲介电层，以将每个所述单片电子器件与所述测试衬底分离。
2.根据权利要求1所述的方法，其中，
所述接合介电层是牺牲接合介电层，其中所述牺牲接合介电层被配置为与所述牺牲介电层一起选择性地去除，以将每个所述单片电子器件与所述文本衬底分离。
3.根据权利要求1或2所述的方法，其中，
在去除所述牺牲介电层以将每个所述单片电子器件与所述测试衬底分离之后，所述测试衬底可以在形成和测试多个单片器件的方法中重复使用。
4.根据前述权利要求中任一项所述的方法，其中，
所述测试衬底的所述电子测试电路被配置为向每个所述单片电子器件并联供电。
5.根据前述权利要求中任一项所述的方法，其中，
所述单片电子器件阵列的每个所述单片电子器件包括发光二极管LED。
6.根据前述权利要求中任一项所述的方法，其中，
每个单片电子器件是位于所述公共半导体层表面上的单片发光二极管LED像素，所述单片发光二极管LED像素包括多个LED子像素，每个LED子像素包括III族氮化物层的堆叠。
7.根据权利要求6所述的方法，其中，在将所述测试衬底与所述单片电子器件阵列进行接合之后，所述方法包括：
形成对每个所述单片LED像素的光提取特征，包括：选择性地去除与每个所述LED子像素对齐的所述牺牲衬底的第二部分。
8.根据权利要求7所述的方法，其中
形成对每个所述单片LED像素的光提取特征包括：
选择性地去除与每个所述LED子像素对齐的所述牺牲衬底的第二部分，以形成对每个LED子像素的容器体积；和
在每个单片LED像素的至少一个所述容器体积中设置第一颜色转换层，所述第一颜色转换层被配置为吸收具有第一波长的光并发射具有比所述第一波长更长的第一转换光波长的转换光。
9.根据权利要求8所述的方法，其中
所述第一转换光波长为至少500nm和/或不大于650nm。
10.根据权利要求8或9所述的方法，其中
第二颜色转换层设置在每个单片LED像素的至少另一个所述容器体积中，所述第二颜色转换层被配置为吸收具有第一波长的光并发射具有比所述第一转换波长更长的第二转换光波长的转换光。
11.根据权利要求6至10中任一项所述的方法，其中
每个LED子像素被配置为产生具有至少380nm和/或不大于490nm的第一波长的光。
12.根据权利要求6至11中任一项所述的方法，其中
所述公共半导体层上的每个LED子像素的表面积可以定义不大于100μm×100μm的面积。
13.一种用于接合到权利要求16至20中任一项所述的测试衬底的单片器件阵列，包括：
牺牲衬底；
公共半导体层，其设置在所述牺牲衬底上，包含III族氮化物；
单片电子器件阵列，其设置在所述公共半导体层的与所述牺牲衬底相对的一侧上的所述公共半导体层的表面上，所述单片电子器件阵列的每个单片电子器件包括多个III族氮化物层；
平坦化介电层，其设置在所述单片电子器件阵列上以提供平坦化介电表面，所述平坦化介电表面与所述公共半导体层的所述表面对齐，其中
所述平坦化介电层限定了从所述平坦化介电表面延伸到所述牺牲衬底的沟槽网格，其中所述沟槽网格围绕每个单片电子器件；
对于每个单片电子器件的第一电接触，所述第一电接触从每个单片电子器件延伸到所述平坦化介电表面；和
牺牲介电层，其设置在所述沟槽网格内和所述平坦化介电层的平坦化表面上方，以提供与所述公共半导体层的所述表面大致对齐的第一接合表面，其中所述第一接合表面包括与每个所述第一电接触对准的第一孔。
14.根据权利要求13所述的单片器件阵列，其中
所述单片电子器件阵列的每个单片电子器件包括发光二极管LED。
15.根据权利要求13或14所述的单片器件阵列，其中
每个单片电子器件是位于所述公共半导体层的所述表面上的单片发光二极管LED像素，所述单片发光二极管LED像素包括多个LED子像素，每个LED子像素包括III族氮化物层的堆叠。
16.一种用于接合权利要求13至15中任一项所述的单片器件阵列的测试衬底，包括：
包括电子测试电路的电子衬底，其被配置为向所述单片电子器件阵列的每个所述单片电子器件供电；
多个第二电接触，其布置在所述电子衬底上，以对应于所述单片电子器件阵列的所述第一电接触的布置；和
接合介电层，其形成在所述电子衬底上，以提供第二接合表面，所述第二接合表面包括与每个所述第二电接触对准的第二孔。
17.根据权利要求16所述的测试衬底，其中
所述接合介电层是牺牲接合介电层，其中所述牺牲接合介电层被配置为与所述牺牲介电层一起被选择性地去除，以将每个单片电子器件与所述文本衬底分离。
18.根据权利要求17所述的测试衬底，其中
所述牺牲接合介电层被配置为被选择性地去除，使得所述测试衬底可以重新用于接合到单片电子器件。
19.根据权利要求16至18中任一项所述的测试衬底，进一步包括：
蚀刻停止层，其设置在所述接合介电层和所述电子衬底之间。
20.根据权利要求16至19中任一项所述的测试衬底，其中
所述测试衬底的所述电子测试电路被配置为向每个所述单片电子器件并联供电。
CN202180026894.XA 2020-03-30 2021-03-25 单片电子器件 Pending CN115428133A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB2004610.8 2020-03-30
GB2004610.8A GB2593698B (en) 2020-03-30 2020-03-30 Monolithic electronic device
PCT/EP2021/057713 WO2021198009A1 (en) 2020-03-30 2021-03-25 Monolithic electronic device

Publications (1)

Publication Number Publication Date
CN115428133A true CN115428133A (zh) 2022-12-02

Family

ID=70553551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180026894.XA Pending CN115428133A (zh) 2020-03-30 2021-03-25 单片电子器件

Country Status (8)

Country Link
US (1) US20230075038A1 (zh)
EP (1) EP4128327A1 (zh)
JP (1) JP7447304B2 (zh)
KR (1) KR20220160072A (zh)
CN (1) CN115428133A (zh)
GB (1) GB2593698B (zh)
TW (1) TWI796658B (zh)
WO (1) WO2021198009A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023086274A1 (en) * 2021-11-12 2023-05-19 Nanosys, Inc. Light emitting devices including a color conversion material and light extracting structures and method of making thereof
WO2023229976A1 (en) * 2022-05-23 2023-11-30 Adeia Semiconductor Bonding Technologies Inc. Testing elements for bonded structures

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661098B2 (en) * 2002-01-18 2003-12-09 International Business Machines Corporation High density area array solder microjoining interconnect structure and fabrication method
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US8964020B2 (en) * 2007-04-25 2015-02-24 Stc.Unm Solid-state microscope for selectively imaging a sample
US8329482B2 (en) * 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP4778107B1 (ja) 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
US9666764B2 (en) * 2012-04-09 2017-05-30 Cree, Inc. Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
US8941215B2 (en) * 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
US9640729B2 (en) 2013-07-03 2017-05-02 Koninklijke Philips N.V. LED with stress-buffer layer under metallization layer
US9035279B2 (en) * 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US9583533B2 (en) * 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
JP5858312B1 (ja) 2014-07-25 2016-02-10 株式会社東京精密 プロービング装置及びプローブコンタクト方法
US11011555B2 (en) * 2016-10-12 2021-05-18 Shaoher Pan Fabricating integrated light-emitting pixel arrays for displays
CN107039298B (zh) * 2016-11-04 2019-12-24 厦门市三安光电科技有限公司 微元件的转移装置、转移方法、制造方法、装置和电子设备
CN106601657B (zh) * 2016-12-12 2019-12-17 厦门市三安光电科技有限公司 微元件的转移系统、转移方法、制造方法、装置和电子设备
KR102304400B1 (ko) * 2017-03-20 2021-09-24 제이드 버드 디스플레이(상하이) 리미티드 마이크로 led 층을 적층하여 반도체 장치를 제조
US10276528B2 (en) 2017-07-18 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor device and manufacturing method thereof
CN109923683B (zh) * 2017-09-15 2022-04-05 厦门市三安光电科技有限公司 微型发光二极管及其制作方法

Also Published As

Publication number Publication date
JP2023519989A (ja) 2023-05-15
US20230075038A1 (en) 2023-03-09
GB202004610D0 (en) 2020-05-13
EP4128327A1 (en) 2023-02-08
GB2593698B (en) 2022-12-07
GB2593698A (en) 2021-10-06
JP7447304B2 (ja) 2024-03-11
KR20220160072A (ko) 2022-12-05
WO2021198009A1 (en) 2021-10-07
TWI796658B (zh) 2023-03-21
TW202205467A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
US11133434B2 (en) Image display device
CN110071202B (zh) 微型led元件以及图像显示元件
CN109844947B (zh) 显示设备和用于生产该设备的方法
US20210175280A1 (en) Light emitting device for display and display apparatus having the same
US20180254423A1 (en) Light emitting device and method of fabricating the same
TWI750650B (zh) 用於表面貼裝微型led流體組裝的發光顯示基板及製備方法
JP7447304B2 (ja) モノリシック電子デバイス
US11482566B2 (en) Light emitting device for display and display apparatus having the same
US20230037604A1 (en) Light emitting device for display and display apparatus having the same
US11961873B2 (en) Light emitting device for display and display apparatus having the same
JP7500755B2 (ja) モノリシックｌｅｄピクセル
CN112467006A (zh) 微型发光二极管结构与使用其的微型发光二极管显示设备
US20230299119A1 (en) Light emitting array
US20230113198A1 (en) Light emitting diodes with lattice matching sidewall passivation layer and method of making thereof
US12002912B2 (en) Light emitting device and display apparatus having the same
US11756940B2 (en) Light emitting device for display and display apparatus having the same
US20230197693A1 (en) Micro led display apparatus and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination