TWI604634B - 半導體發光元件 - Google Patents

半導體發光元件 Download PDF

Info

Publication number
TWI604634B
TWI604634B TW102138551A TW102138551A TWI604634B TW I604634 B TWI604634 B TW I604634B TW 102138551 A TW102138551 A TW 102138551A TW 102138551 A TW102138551 A TW 102138551A TW I604634 B TWI604634 B TW I604634B
Authority
TW
Taiwan
Prior art keywords
semiconductor
emitting device
light
semiconductor light
layer
Prior art date
Application number
TW102138551A
Other languages
English (en)
Other versions
TW201428997A (zh
Inventor
松村拓明
Original Assignee
日亞化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012234538A external-priority patent/JP6011244B2/ja
Priority claimed from JP2012234537A external-priority patent/JP5924231B2/ja
Application filed by 日亞化學工業股份有限公司 filed Critical 日亞化學工業股份有限公司
Publication of TW201428997A publication Critical patent/TW201428997A/zh
Application granted granted Critical
Publication of TWI604634B publication Critical patent/TWI604634B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Description

半導體發光元件
本發明係關於一種於半導體積層體與基板之間配置有電極之半導體發光元件。
先前，提出有以下技術：於LED(Light Emitting Diode，發光二極體)等半導體發光元件中，藉由將半導體層分割成複數個而提高發光效率(參照專利文獻1)。例如專利文獻1中所提出之半導體發光元件係藉由將半導體積層體分割成複數個，而減小所分割之各半導體積層體中之電極之面積，從而使該電極對光之吸收止於最小限度。又，該半導體發光元件由於可減小所分割之各半導體積層體之面積，故而與未將該半導體積層體分割成複數個之情形相比，可均勻地進行電流擴散，發光效率亦提高。
[先前技術文獻] [專利文獻]
[專利文獻1]美國專利第7786498號說明書
然而，專利文獻1中所提出之半導體發光元件由於係按照導電性基板、第2電極、半導體積層體、第1電極(接觸孔、配線部及接合部)之順序形成有電流路徑，故而電流集中於靠近嵌入至半導體積層體中 之第1電極之接合部的區域(此處為半導體積層體之中心區域)。因此，該半導體發光元件實際上有半導體積層體中之電流擴散不均勻而導致發光效率劣化之問題。
本發明之課題在於提供一種發光效率較高之半導體發光元件。
為了解決上述課題，本發明之第1半導體發光元件係包括：基板；半導體積層體，其配置於上述基板之上部，且依次積層第2半導體層、活性層及第1半導體層而成；以及第1電極及第2電極，其等配置於上述基板與上述半導體積層體之間；且該第1半導體發光元件構成為上述半導體積層體藉由槽部而分離成複數個半導體區塊，上述第1電極包括突出部，該突出部係於上述複數個半導體區塊之各者中，貫穿上述第2半導體層及上述活性層而與上述第1半導體層連接，上述第2電極包括外部連接部，該外部連接部係於上述複數個半導體區塊之各者中，與上述第2半導體層連接，且於上述槽部之底部露出。
為了解決上述課題，本發明之第2半導體發光元件係包括：基板；半導體積層體，其配置於上述基板之上部，且依次積層第2半導體層、活性層及第1半導體層而成；以及第1電極及第2電極，其等配置於上述基板與上述半導體積層體之間；且該第2半導體發光元件構成為於上述半導體積層體，形成有貫穿上述第1半導體層、上述活性層及上述第2半導體層之孔部，上述第1電極包括突出部，該突出部係貫穿上述第2半導體層及上述活性層，且與上述第1半導體層連接。
根據本發明之半導體發光元件，可提高發光效率。
1、1A、2、3、4、5、6‧‧‧半導體發光元件
11‧‧‧基板
12‧‧‧背面接著層
13‧‧‧基板側接著層
14‧‧‧第1電極側接著層
15、15A‧‧‧第1電極
16、16A‧‧‧絕緣膜
17‧‧‧第2電極
17a‧‧‧配線部
17b‧‧‧內部連接部
17c‧‧‧外部連接部
18、18A‧‧‧第1保護膜(光反射構件)
19‧‧‧半導體積層體
19A、19B‧‧‧半導體區塊
19a‧‧‧第1半導體層
19b‧‧‧第2半導體層
19c‧‧‧活性層
20、20A‧‧‧貫穿孔
21‧‧‧第2保護膜
22、22A‧‧‧槽部
22a、22b、22c‧‧‧切口
23、23A、23B、23C‧‧‧孔部
151、151A、151B‧‧‧突出部
152A‧‧‧凹部
161、161A‧‧‧開口突出部
D‧‧‧部分
d1、d2‧‧‧寬度
h1、h2‧‧‧高低差
Sb‧‧‧藍寶石基板
圖1係表示本發明之第1實施形態之半導體發光元件之整體構成之俯視圖。
圖2係切開本發明之第1實施形態之半導體發光元件之整體構成之一部分而表示之剖面立體圖，且係圖1中之A-A'剖面圖。
圖3係切開本發明之第1實施形態之半導體發光元件之整體構成之一部分而表示之剖面圖，且係圖1中之B-B'剖面圖。
圖4係切開本發明之第1實施形態之半導體發光元件之整體構成之一部分而表示之剖面圖，且係圖1中之C-C'剖面圖。
圖5A~圖5F係表示本發明之第1實施形態之半導體發光元件之製造方法之一部分之概略圖。
圖6A~圖6F係表示本發明之第1實施形態之半導體發光元件之製造方法之一部分之概略圖。
圖7A~圖7F係表示本發明之第1實施形態之半導體發光元件之製造方法之一部分之概略圖。
圖8係用以說明本發明之第1實施形態之半導體發光元件之第1變化例之概略圖。
圖9A、圖9B係用以說明本發明之第1實施形態之半導體發光元件之第2變化例之概略圖。
圖10A、圖10B係用以說明本發明之第1實施形態之半導體發光元件之第3變化例之概略圖。
圖11係用以說明本發明之第1實施形態之半導體發光元件之第4變化例之概略圖。
圖12係表示本發明之第2實施形態之半導體發光元件之整體構成之俯視圖。
圖13係切開本發明之第2實施形態之半導體發光元件之整體構成之一部分而表示之剖面立體圖，且係圖12中之D-D'剖面圖。
圖14A~圖14F係表示本發明之第2實施形態之半導體發光元件之製造方法之一部分之概略圖。
圖15A~圖15F係表示本發明之第2實施形態之半導體發光元件之製造方法之一部分之概略圖。
圖16A~圖16F係表示本發明之第2實施形態之半導體發光元件之製造方法之一部分之概略圖。
圖17係表示本發明之第3實施形態之半導體發光元件之整體構成之俯視圖。
圖18係切開本發明之第3實施形態之半導體發光元件之整體構成之一部分而表示之剖面立體圖，且係圖17中之E-E'剖面圖。
圖19A~圖19F係表示本發明之第3實施形態之半導體發光元件之製造方法之一部分之概略圖。
圖20A~圖20F係表示本發明之第3實施形態之半導體發光元件之製造方法之一部分之概略圖。
圖21A~圖21F係表示本發明之第3實施形態之半導體發光元件之製造方法之一部分之概略圖。
圖22係表示本發明之第4實施形態之半導體發光元件之整體構成之俯視圖。
圖23係用以說明本發明之實施形態之半導體發光元件之第1變化例之概略圖。
圖24A、圖24B係用以說明本發明之實施形態之半導體發光元件之第2變化例之概略圖。
圖25A、圖25B係用以說明本發明之實施形態之半導體發光元件之第3變化例之概略圖。
圖26係用以說明本發明之實施形態之半導體發光元件之第4變化例之概略圖。
圖27係用以說明本發明之實施形態之半導體發光元件之第5變化例之概略圖。
圖28係用以說明本發明之實施形態之半導體發光元件之第6變化例之概略圖。
以下，一面參照圖式一面對本發明之第1實施形態之半導體發光元件進行說明。再者，因以下說明中參照之圖式係概略地表示本發明者，故有誇張各構件之比例或間隔、位置關係等、或者省略構件之一部分之圖示之情形。又，以下說明中，同一名稱及符號原則上係表示同一或同一性質之構件，並適當省略詳細說明。
[半導體發光元件之構成]
一面參照圖1~圖4一面對本發明之第1實施形態之半導體發光元件1之構成進行說明。
如圖1所示，於俯視時，半導體發光元件1形成為大致矩形狀。又，如圖3所示，半導體發光元件1具有於特定厚度之平板上夾著槽部22而配置有2個大致四角錐台之上部之形狀。即，於半導體發光元件1中，如圖2及圖3所示，於剖視時形成為大致梯形狀之上部藉由下述槽部22而分離成2個大致四角錐台之上部。又，如圖1及圖2所示，半導體發光元件1之2個大致梯形狀之上部係於槽部22之一端及另一端被切開，藉由其切口22a與切口22b而形成有形成下述第2電極17之外部連接部17c之區域。換言之，於半導體發光元件1中，如圖2所示，分別切開有夾著2個大致四角錐台之上部之槽部22而鄰接之角部。
此處，如圖3所示，半導體發光元件1具有如下結構，即，於包括背面接著層12之基板11上積層基板側接著層13、第1電極側接著層14、第1電極15、絕緣膜16、第2電極17、第1保護膜18、半導體積層體19、及第2保護膜21。再者，圖3相當於圖1之B-B'剖面，此處，為便於圖示，於圖1中，僅圖示B-B'剖面上所設置之4個貫穿孔20中之2個、第1電極15之4個突出部151中之2個及絕緣膜16之4個開口突出部 161中之2個。
此處，半導體積層體19係積層包括第2半導體層19b、活性層19c及第1半導體層19a之複數個半導體層而成，且如上所述，藉由槽部22而分離成2個大致四角錐台之上部。以下，將2個大致四角錐台之上部之一者稱為半導體區塊19A，將另一者稱為半導體區塊19B。
更具體地進行說明，於第1實施形態之半導體發光元件1中，於在下表面形成有背面接著層12之基板11之上表面整個區域，設置有具有導電性且與基板11電性導通之基板側接著層13。
於基板側接著層13之上表面整個區域，設置有具有導電性且與第1電極側接著層14電性導通之基板側接著層13。
於第1電極側接著層14之上表面整個區域，設置有用以對第1半導體層19a供給電流之第1電極15。第1電極15包括向半導體積層體19之方向(此處為上方向)突出之複數個突出部151，經由該突出部151而與第1半導體層19a電性連接。此處，於第1電極15上，設置有覆蓋第1電極15之除突出部151之前端部分以外之部分之絕緣膜16。該絕緣膜16使第1電極15與第2電極17絕緣，並且使第1電極15與第2半導體層19b及活性層19c絕緣。
於絕緣膜16上，設置有對第2半導體層19b供給電流之第2電極17。第2電極17包括內部連接部17b、配線部17a及外部連接部17c。內部連接部17b係以接觸於第2半導體層19b之大致整面之方式設置，且與第2半導體層19b歐姆接觸(ohmic contact)。配線部17a使第2電極17之配線電阻降低，且將半導體區塊19A之內部連接部17b與半導體區塊19B之內部連接部17b連接。又，外部連接部17c設置於溝槽22之底面，且連接於配線部17a。
外部連接部17c較佳為於槽部22之底部設置有複數個，於第1實施形態中係對向配置於槽部22之長度方向上之一端及另一端。藉此，將 電流自槽部22之一端及另一端之位置均等地注入至半導體積層體19。
於絕緣膜16上之未形成第2電極17之區域，設置有第1保護膜18。如圖3所示，第1保護膜18係以填埋內部連接部17b間之方式與內部連接部17b設置於同層。又，第1保護膜18係以覆蓋露出於半導體積層體19外側的絕緣膜16之上表面之方式形成。該第1保護膜18例如可包括使樹脂含有TiO2等光擴散材料而成之白樹脂、或分佈布拉格反射鏡膜等，藉此，可使其作為用以反射自活性層19c射出之光之一部分的光反射構件而發揮功能。
第2保護膜21係以全部覆蓋構成半導體積層體19之半導體區塊19A、19B之各自之上表面及側面之方式形成，而保護半導體積層體19不受因埃、塵之附著等所導致之電流之短路或物理性損害之影響。
如圖3所示，如以上般形成於與第1半導體層19a相隔之位置之第1電極15包括突出部151，該突出部151係以分別貫穿下述絕緣膜16、第1保護膜18、第2半導體層19b及活性層19c之方式突出而形成，第1電極15經由該突出部151而與第1半導體層19a連接。第1電極15較佳為包括相對於2個半導體區塊19A、19B分別分散配置之複數個突出部151，藉此，可確保較廣之發光面積，且使電流密度均勻，而使Vf(正向電壓)降低，且可實現均勻發光。
又，第2電極17包括外部連接部17c，該外部連接部17c連接於半導體區塊19A之第2半導體層19b及半導體區塊19B之第2半導體層19b，且於槽部22之底部露出。
如此般，因於將半導體積層體分離之槽部之底部、即2個半導體區塊19A、19B之間設置有外部連接部17c，故而若對外部連接部17c供給電流，則可將電流均等地分配至2個半導體區塊19A、19B，而不會導致電流集中於半導體積層體之一部分。即，若未將半導體積層體分割，而自其較廣之半導體積層體之一部分供給電流，則有導致電流 集中於半導體積層體之一部分之傾向。然而，本第1實施形態之半導體發光元件1中，由於將半導體積層體分割，且將第2電極17之外部連接部17c形成於半導體區塊19A與半導體區塊19B之間，故而可不使電流集中於半導體積層體之一部分而將其分散地供給至半導體區塊19A與半導體區塊19B。
又，第1實施形態之半導體發光元件1由於藉由利用槽部將半導體積層體分離，而於該槽部22之側面露出有活性層，故而自該露出之活性層射出之光可經由槽部22而出射至外部，從而使光之提取效率提昇。即，若未將半導體積層體分割而設為相對較大之半導體積層體，則例如半導體積層體之中央部分之活性層中發出之光的出射之前之傳播路徑變長，被半導體層等吸收之比率變高，從而光之提取效率下降。然而，第1實施形態之半導體發光元件1中無此種問題。此處，所謂活性層露出係指光自槽部22之側面出射之狀態，例如亦可利用透光性樹脂覆蓋側面。
以下，對第1實施形態之各構成構件詳細地進行說明。
(基板11)
基板11係用以隔著電極等構件貼合半導體積層體19而支持半導體積層體19等者。如圖1~圖3所示，基板11形成為大致矩形平板狀。又，如圖3所示，基板11係於下表面形成有背面接著層12，於上表面形成有基板側接著層13。該基板11之面積並無特別限定，其係根據積層於該基板11上之構件之大小而適當選擇。又，就散熱性之觀點而言，基板11之厚度較佳為50μm~500μm。
作為基板11之具體例，除了可列舉Si基板以外，亦可列舉包含GaAs等之半導體基板、包含Cu、Ge、Ni等金屬材料、或Cu-W及Cu-Mo等複合材料之導電性基板。又，可利用AlN、SiC等陶瓷材料，除上述以外，亦可利用AlSiC、AlSi、Cu-鑽石等金屬與陶瓷之複合體 等。再者，關於此種複合體，例如可分別將Cu-W、Cu-Mo之通式表示為CuxW100-x(0≦x≦30)、CuxMo100-x(0≦x≦50)。
此處，列舉Si基板作為基板11之一例之原因在於其有廉價且容易晶片化之優點。另一方面，若如上所述般基板11係使用導電性基板，則有以下優點：不僅可實現自基板11側之電力供給，而且可製成靜電耐壓較高且散熱性優異之元件。
又，基板11由例如Si、Cu(Cu-W)等材料構成，且較佳為於該基板11與半導體積層體19之間設置電極，或於該基板11與半導體積層體19之間設置光反射結構。藉此，半導體發光元件1可使散熱性或發光特性提昇。
(背面接著層12)
背面接著層12與基板11電性連接，且係用以將半導體發光元件1安裝於例如發光裝置之安裝基板(省略圖示)之層。如圖3所示，背面接著層12形成於基板11之下表面整個區域、即基板11之形成有基板側接著層13之面之相反側。背面接著層12之厚度並無特別限定，可根據所需之接合性及導電性而適當調整。又，作為背面接著層12之具體例，可包含含有TiSi2、Ti、Ni、Pt、Ru、Au、Sn、Al等金屬之層或其積層結構。再者，背面接著層12可使用與下述基板側接著層13、第1電極側接著層14相同之材料，例如可使用導電性樹脂材料。
(基板側接著層13)
基板側接著層13係用以將基板11接合於第1電極側接著層14、且將第1電極接著層14與基板11電性連接之層。如圖3所示，基板側接著層13形成於基板11之上表面整個區域、即基板11之形成有背面接著層12之面之相反側，且與基板電性連接。基板側接著層13之厚度並無特別限定，可根據所需之接合性及導電性而適當調整。又，作為基板側接著層13之具體例，可包含含有Al、Al合金、TiSi2、Si、Ti、Ni、 Pt、Au、Sn、Pd、Rh、Ru、In等金屬之層或其積層結構。
此處，基板側接著層13較佳為具有密接層、障壁層、接合層。藉此，基板側接著層13可兼具用以進行接合之功能、與如第1電極15般之用以電流供給之功能。又，於使基板側接著層13為上述金屬之積層結構之情形時，為了與第1電極側接著層14進行Au-Au接合，較佳為使最上表面包含Au，例如能以自基板11側依次為TiSi2/Pt/AuSn、TiSi2/Pt/Au、Ti/Pt/Au、Ti/Ru/Au等之方式進行積層。又，由於可藉由使基板側接著層13及第1電極側接著層14之最表面為Au，使接合面為Au-Au接合，而使對熱之耐性提昇，故而可提高半導體發光元件1之可靠性。
(第1電極側接著層14)
第1電極側接著層14係用以將第1電極15與基板側接著層13接合、且將基板側接著層13與半導體積層體19電性連接之層。如圖3所示，第1電極側接著層14形成於第1電極15之下表面整個區域。第1電極側接著層14之厚度並無特別限定，可根據所需之接合性及導電性而適當調整。又，作為第1電極側接著層14之具體例，與上述基板側接著層13同樣地，可包含含有Al、Al合金、TiSi2、Si、Ni、Ti、Pt、Au、Sn、Pd、Rh、Ru、In等金屬之層或其積層結構。
此處，第1電極側接著層14較佳為與上述基板側接著層13同樣地具有密接層、障壁層、接合層。藉此，第1電極側接著層14可兼具用以進行接合之功能、與如第1電極15般之用以電流供給之功能。又，於使第1電極側接著層14為上述金屬之積層結構之情形時，為了與基板側接著層13進行Au-Au接合，較佳為使最下表面包含Au，例如能以自第1電極15側依次為TiSi2/Pt/AuSn、TiSi2/Pt/Au、Ti/Pt/Au、Ti/Ru/Au等之方式進行積層。又，由於可藉由使第1電極側接著層14及基板側接著層13之最表面為Au，使接合面為Au-Au接合，而使對熱 之耐性提昇，故而可提高半導體發光元件2之可靠性。
(第1電極15)
第1電極15係用以對第1半導體層19a供給電流者。第1電極15係於第1半導體層19a為n型半導體層之本第1實施形態中作為n側電極而發揮功能。如圖3所示，第1電極15形成於第1電極側接著層14之上表面整個區域，且以隔著下述絕緣膜16而與第2電極17對向之方式配置。又，第1電極15形成於較下述半導體積層體19(半導體區塊19A及半導體區塊19B)廣之範圍內。即，第1電極15係以較半導體積層體19之面積大之面積形成，且於超過該半導體積層體19之下表面之邊緣部分形成有階差。再者，此處，如圖1所示，上述「半導體積層體19之面積」係指將構成半導體積層體19之各半導體區塊19A、19B之下表面之面積、與形成於該等之間之槽部22之面積合計所得的半導體積層體19之外形之面積。
如圖2及圖3所示，第1電極15包括向半導體積層體19之方向(此處為上方向)突出之複數個突出部151，且經由該突出部151而與第1半導體層19a電性連接。如圖3所示，於剖視時，該突出部151分別形成為大致梯形狀。又，如圖1~圖3所示，突出部151形成為大致圓錐台形狀，且具有將大致圓錐形狀之前端切斷所成之形狀。又，如圖1所示，於俯視時，突出部151形成為正圓狀。而且，此處，如圖1所示，突出部151係於構成下述半導體積層體19之半導體區塊19A、19B之各自之下部各形成有16個，共形成有32個，分別以16個部位與半導體區塊19A、19B之各者連接。
突出部151係以圖1所示之方式排列。更具體而言，配置於第1列(圖1中之最上側)之4個突出部151、與配置於第2列之6個突出部151配置為三角格子(鋸齒格子)狀，配置於第2列~第5列之共24個突出部151配置為四角格子(正方格子)狀，配置於第5列之6個突出部151、與 配置於第6列(圖1中之最下側)之4個突出部151配置為三角格子(鋸齒格子)狀。藉此，半導體發光元件1由於以較小之面積分散配置有複數個突出部151，故而可確保較廣之發光面積。因此，半導體發光元件1可使電流密度均勻而使Vf(正向電壓)降低，從而可實現均勻發光。
如圖3所示，突出部151係以分別貫穿下述絕緣膜16、第1保護膜18、第2半導體層19b及活性層19c之方式突出而形成，且前端與第1半導體層19a接觸。又，更具體而言，突出部151係插入至插通至貫穿第1保護膜18、第2半導體層19b及活性層19c而形成之貫穿孔20內的絕緣膜16之開口突出部161內，且經由貫穿孔20及開口突出部161而與第1半導體層19a連接。
再者，突出部151之前端之一部分自開口突出部161露出，該露出之部分與第1半導體層19a接觸。即，如圖3之D部所示，突出部151以前端之上表面及前端之外周面之2個部位與第1半導體層19a接觸。藉此，半導體發光元件1由於與例如僅以突出部151之前端之上表面與第1半導體層19a接觸之情形相比，突出部151與第1半導體層19a之接觸面積變大，故而電流容易於第1半導體層19a中傳開，從而正向電壓Vf降低。
又，突出部151較佳為於下述複數個半導體區塊19A、19B之各者中相對於第1半導體層19a之接觸面積相同。即，突出部151較佳為以前端之上表面及前端之外周面之2個部位與第1半導體層19a接觸，於半導體區塊19A側突出部151與第1半導體層19a接觸之面積之合計、與於半導體區塊19B側突出部151與第1半導體層19a接觸之面積之合計相同。藉此，半導體發光元件1中，於各半導體區塊19A、19B中流通之電流分佈之均勻性提昇。再者，上述「接觸面積相同」不僅包括接觸面積完全相同之情形，亦包括實質上相同(包括偏差程度)之情形。
突出部151較佳為設為以下構成，即，如圖1及圖2所示，於構成 下述半導體積層體19之複數個半導體區塊19A、19B之各者中，經由形成於各半導體區塊19A、19B之複數個貫穿孔20之各者而以複數個部位與第1半導體層19a連接。即，如圖1及圖2所示，突出部151於配置於槽部22之兩側之半導體區塊19A、19B之各者中，以複數個部位(此處為各16個部位)貫穿第2半導體層19b及活性層19c，而以複數個部位(此處為各16個部位)與第1半導體層19a接觸。藉此，半導體發光元件1中，第1電極15與第1半導體層19a經由複數個突出部151而於複數個位置電性連接，因此，可使電流均等地遍佈於半導體層19之整體。
又，突出部151較佳為設為以下構成，即，於構成下述半導體積層體19之複數個半導體區塊19A、19B之各者中，經由形成於各半導體區塊19A、19B之複數個貫穿孔20之各者，而於相對於槽部22為線對稱之位置與第1半導體層19a連接。藉此，半導體發光元件1中，第1電極15與各半導體區塊19A、19B之第1半導體層19a經由複數個突出部151而於同等之位置連接，因此，可使電流均勻地遍佈於各半導體區塊19A、19B之整體。
第1電極15之厚度並無特別限定，可根據所需之特性而適當調整。又，第1電極15係以於各半導體區塊19A、19B中膜厚相同之方式形成。藉此，半導體發光元件1中，於各半導體區塊19A、19B中流通之電流分佈之均勻性提昇。再者，此處，第1電極15之厚度係指突出部151之高度、及除突出部151以外之部分之膜厚。又，上述「膜厚相同」不僅包括膜厚完全相同之情形，亦包括實質上相同(包括偏差程度)之情形。
作為第1電極15之具體例，例如可由Ni、Pt、Pd、Rh、Ru、Os、Ir、Ti、Zr、Hf、V、Nb、Ta、Co、Fe、Mn、Mo、Cr、W、La、Cu、Ag、Y、Al、Si、Au等金屬或該等之氧化物或該等之氮化物形 成，另外，亦可由包含選自由ITO、ZnO、In2O3等透明導電性氧化物所組成之群中之至少一種之金屬、合金之單層膜或積層膜形成。又，如圖3所示，第1電極15係以前端之位置與第1半導體層19a接觸，且於貫穿孔20之位置，隔著絕緣膜16而與半導體積層體19鄰接。因此，較佳為於考慮與第1半導體層19a之歐姆性接觸之情況下，使用反射自活性層19c射出之光之材料而形成第1電極15，具體而言，較佳為使用Al及Al合金來形成。
(絕緣膜16)
絕緣膜16係用以使第1電極15、第2電極17、與第2半導體層19b及活性層19c絕緣者。如圖3所示，絕緣膜16係以將除第1電極15之突出部151之前端之上表面及前端之外周面以外的第1電極15之表面全部覆蓋之方式形成。又，絕緣膜16形成於第1電極15、與下述第2電極17之配線部17a之間。
如圖2及圖3所示，絕緣膜16包括向半導體積層體19之方向(此處為上方向)開口且突出之複數個開口突出部161。該開口突出部161覆蓋第1電極15之突出部151之外周面。如圖3所示，於剖視時，該開口突出部161形成為筒狀。又，更具體而言，如圖1~圖3所示，開口突出部161形成為中空之大致圓錐台形狀，且具有將中空之大致圓錐形狀之前端切斷所成之形狀。又，如圖1所示，於俯視時，開口突出部161形成為正圓狀。而且，開口突出部161於構成下述半導體積層體19之半導體區塊19A、19B之各自之下部各形成有16個，共形成有32個。
如圖3所示，開口突出部161係以貫穿下述第1保護膜18、第2半導體層19b及活性層19c之方式突出而形成，開口之前端與第1半導體層19a接觸。更具體而言，開口突出部161係插通至貫穿第1保護膜18、第2半導體層19b及活性層19c而形成之貫穿孔20內。半導體發光 元件1可藉由包括此種絕緣膜16，而使第1電極15與第2電極17絕緣，從而實現電極之立體結構。
絕緣膜16之厚度並無特別限定，可根據所需之特性而適當調整。又，作為絕緣膜16之具體例，例如可由包含選自由Si、Ti、V、Zr、Nb、Hf、Ta、Al所組成之群中之至少一種元素的氧化膜、氮化膜、氮氧化膜等構成，尤其係可包含SiO2、ZrO2、SiN、SiON、BN、SiC、SiOC、Al2O3、AlN、AlGaN等。又，絕緣膜16既可包含單一材料之單層膜或積層膜構成，亦可包含不同材料之積層膜構成。進而，絕緣膜16亦可由分佈布拉格反射鏡(DBR：Distributed Bragg Reflector)膜構成。
(第2電極17)
第2電極17係用以對第2半導體層19b供給電流者。第2電極17係於第2半導體層19b為p型半導體層之本第1實施形態中作為p側電極而發揮功能。如圖3所示，第2電極17於第2半導體層19b之下部形成為膜狀，且以隔著絕緣膜16而與第1電極15對向之方式配置。更具體而言，第2電極17包括與第2半導體層19b連接之內部連接部17b、經由內部連接部17b而電性連接於第2半導體層19b之配線部17a、及與配線部17a連接之外部連接部17c。
配線部17a係用以將來自外部連接部17c之電流經由內部連接部17b而供給至構成下述半導體積層體19之複數個半導體區塊19A、19B之各者之第2半導體層19b者。即，配線部17a係將半導體區塊19A、19B彼此連接者。如圖3所示，配線部17a形成於與除設置有絕緣膜16之開口突出部161之區域以外的第2半導體層19b之下表面之大致整個區域對應之區域。又，配線部17a係以自與第2半導體層19b之下表面整個區域對應之區域，於槽部22之下部露出之方式形成。而且，於如此般在槽部22之下部露出之配線部17a上，形成有下述外部連接部 17c。
此處雖省略圖示，但具體而言，配線部17a包括具有與半導體積層體19之底面積大致相同之面積之板狀構件，如圖3所示，供絕緣膜16之開口突出部161插通之複數個開口部(省略符號)與該開口突出部161形成為同心。又，配線部17a與下述內部連接部17b同樣地，較佳為包含對來自活性層19c之光之反射率較高之材料，且較佳為包含導電性較高之材料。
內部連接部17b係與半導體積層體19之歐姆接觸性優異、且用以使來自活性層19c之光高效率地反射者。如圖3所示，內部連接部17b形成於除設置有第1電極15之突出部151之區域、及設置有第1保護膜18之區域以外的第2半導體層19b之下表面之大致整個區域。又，如圖3所示，於內部連接部17b之下表面，形成有配線部17a。
此處，內部連接部17b較佳為以相對於第2半導體層19b之下表面之面積為70%以上之面積構成，進而佳為以80%以上之面積構成，進而更佳為以90%以上之面積構成。藉此，可使接觸電阻下降，而使半導體發光元件1之驅動電壓降低。尤其係由於可藉由以相對於第2半導體層19b之面積為70%以上之面積構成內部連接部17b，而使來自活性層19c之光於第2半導體層19b之大致整個區域反射，故而可使光之提取效率提昇。
此處雖省略圖示，但具體而言，內部連接部17b包括具有與半導體積層體19之底面積大致相同之面積之板狀構件。於內部連接部17b，如圖3所示，供絕緣膜16之開口突出部161插通之複數個開口部(省略符號)隔著下述第1保護膜18而與該開口突出部161形成為同心。
就內部連接部17b而言，作為使來自半導體積層體19之光反射之材料，較佳為由包含選自Al、Rh及Ag中之至少一種之金屬、合金之單層膜或積層膜形成，其中，更佳為由包含Ag或Ag合金之金屬膜形 成。例如於藉由積層膜形成內部連接部17b之情形時，可列舉以半導體積層體19側成為Ag之方式自基板11側依次積層所成之Pt/Ti/Ni/Ag等。再者，為了防止電子遷移，內部連接部17b亦可為側面及下側(基板11側)完全由作為加罩電極之其他含金屬層被覆之構成。再者，半導體發光元件1中，如圖3所示，因於內部連接部17b之下部配置有配線部17a，且內部連接部17b之側面由第1保護膜18覆蓋，故該等亦擔當防止電子遷移之作用。
於第2電極17中，外部連接部17c係作為用以與外部電源連接之焊墊電極而發揮功能。如圖1所示，外部連接部17c係以於槽部22之底部露出之方式設置。更具體而言，如圖2~圖4所示，外部連接部17c設置於配線部17a上，且以貫穿第1保護膜18而於槽部22之底部露出之方式形成。
外部連接部17c較佳為設置於半導體發光元件1之角部以外之區域。此處所謂半導體發光元件1之角部係指位於基板11之角(corner)附近之4個角部，不包括半導體區塊19A及半導體區塊19B之位於溝槽22之一端部及另一端部之角部。第1實施形態之半導體發光元件1中，如圖1及圖4所示，外部連接部17c係於槽部22之底部設置有複數個，且配置於該槽部22之長度方向上之一端及另一端。如此般，由於夾著將半導體積層體19分離之槽部22，而分別於該槽部22之一端及另一端設置有外部連接部17c，故而將電流自半導體區塊19A之2個角(corner)與半導體區塊19B之2個角(corner)此4個部位注入至半導體積層體19，因此，電流被均等地注入至半導體積層體19整體。
又，如圖1及圖2所示，於槽部22之長度方向上之一端及另一端之位置，半導體區塊19A、19B之角部被切為半圓形，槽部22擴寬，於該擴寬之區域設置有2個外部連接部17c。即，本第1實施形態中，不僅以夾著槽部22之方式，而且以夾著沿該槽部22之半導體區塊19A 之半導體積層體19之一部分及半導體區塊19B之半導體積層體19之一部分之方式，配置有2個外部連接部17c。藉此，可更有效地將電流自槽部22之一端及另一端之位置均等地注入至半導體積層體19。又，將半導體區塊19A與半導體區塊19B間連接之配線部17a係於槽部22之底部之下方形成於包括外部連接部17c之正下方在內之至少一部分，較佳為形成於除位於外部連接部17c間之區域以外之位置。如此般，第1實施形態中，藉由將配線部17a設置於槽部22之底部之下方之區域中除外部連接部17c間之區域以外之位置，即，藉由未將配線部17a形成於外部連接部17c之間且槽部22之底部之下方之區域，而緩解電流集中於外部連接部17c間之槽部之下方及沿槽部之半導體積層體19，且供給至2個外部連接部17c之電流易於以遠離槽部22之方式流通。因此，未於外部連接部17c間之槽部22之底部之下方形成配線部17a且設置有開口部的第1實施形態之半導體發光元件中，於半導體區塊19A及半導體區塊19B之各者中，可均勻地注入電流。
又，此時，半導體發光元件1中，較佳為利用光反射率較配線部17a之材料高之材料構成作為n側電極之第1電極15。例如於本第1實施形態中，可藉由將配線部17a自基板11側按照Ti/Rh/Ti之順序積層，將第1電極15自基板11側按照Au/Pt/Ti/AlCu之順序製成積層膜，而經由配線部17a之形成於槽部22之位置之貫穿孔，將作為第1電極15之最表面的AlCu層用作光反射層(主要反射回光之光反射層)。再者，於該情形時，由於第1保護膜18包含例如SiO2，故而光經由上述貫穿孔而透射至第1電極15。
外部連接部17c係如圖1所示般形成為半圓狀，並且如圖3所示般於槽部22之底部以特定之高度形成。又，此處雖省略圖示，但於外部連接部17c之上表面，形成有用於以導電性線(wire)等與外部電源連接之凸塊。
再者，若考慮外部連接用之導電性線遮蔽發光之情況，則外部連接部17c較佳為如圖1所示般配置於半導體發光元件1之周緣區域，但例如亦可設置於半導體發光元件1之中央區域。又，外部連接部17c之大小、形狀、個數及位置並無特別限定，可根據半導體發光元件1之大小或半導體積層體19之大小及形狀而適當調整。
此處，第2電極17較佳為於構成下述半導體積層體19之複數個半導體區塊19A、19B之各者中相對於第2半導體層19b之接觸面積相同。即，較佳為如圖3所示，第2電極17之內部連接部17b之上表面與第2半導體層19b之下表面接觸，於半導體區塊19A側內部連接部17b之上表面與第2半導體層19b之下表面接觸之面積之合計、與於半導體區塊19B側內部連接部17b之上表面與第2半導體層19b之下表面接觸之面積之合計相同。藉此，半導體發光元件1中，於各半導體區塊19A、19B中流通之電流分佈之均勻性提昇。再者，上述「接觸面積相同」不僅包括接觸面積完全相同之情形，亦包括實質上相同(包括偏差程度)之情形。
第2電極17之厚度並無特別限定，可根據所需之特性而適當調整。又，第2電極17係以於各半導體區塊19A、19B中膜厚相同之方式形成。藉此，半導體發光元件1中，於各半導體區塊19A、19B中流通之電流分佈之均勻性提昇。又，上述「膜厚相同」不僅包括膜厚完全相同之情形，亦包括實質上相同(包括偏差程度)之情形。
作為第2電極17之配線部17a及外部連接部17c之具體例，例如可由Ni、Pt、Pd、Rh、Ru、Os、Ir、Ti、Zr、Hf、V、Nb、Ta、Co、Fe、Mn、Mo、Cr、W、La、Cu、Ag、Y、Al、Si、Au等金屬或該等之氧化物或該等之氮化物形成，另外，亦可由包含選自由ITO、ZnO、In2O3等透明導電性氧化物所組成之群中之至少一種之金屬、合金之單層膜或積層膜形成。
(第1保護膜(光反射構件)18)
如圖3所示，第1保護膜18係與內部連接部17b配置於同層，且以分別填滿該內部連接部17b與外部連接部17c之間、及內部連接部17b與絕緣膜16之開口突出部161之間之方式形成。又，第1保護膜18係以覆蓋露出於半導體積層體19之外側之絕緣膜16之上表面之方式形成。藉此，第1保護膜18設置於配線部17a與第2保護膜21之間、配線部17a與第2半導體層19b之間、絕緣膜16與第2半導體層19b之間、及絕緣膜16與第2保護膜21之間。該第1保護膜18可作為用以將自活性層19c射出之光之一部分反射之光反射構件而發揮功能，例如可包括使樹脂含有TiO2等光擴散材料而成之白色樹脂、或分佈布拉格反射鏡膜等。又，第1保護膜18中，亦可使用SiO2等透光性絕緣膜作為光反射構件，而可於與形成有透光性絕緣膜之上述各構件之界面反射光。又，第1保護膜18之厚度並無特別限定，可根據所需之特性而適當調整。
此種第1保護膜18較佳為如圖4所示般設置於槽部22之底部之設置有外部連接部17c之區域以外之區域。即，於沿槽部22剖視之情形時，第1保護膜18形成於2個外部連接部17c之間之區域、及2個外部連接部17c之各者之外側之區域。藉此，半導體發光元件1中，由於例如即便於自活性層19c射出之光自各半導體區塊19A、19B之側面出射後向槽部22之底部前進之情形時，亦藉由第1保護膜18使該光反射，故而光之提取效率提昇。
又，第1保護膜18較佳為如圖3所示般以自槽部22之底部進入至第2半導體層19b之下部之方式設置。即，如圖3所示，於剖視時，第1保護膜18係以自對應於槽部22之底部之區域向兩側延伸，且與各半導體區塊19A、19B之第2半導體層19b之端部接觸之方式形成。藉此，半導體發光元件1中，由於即便於自活性層19c射出之光向各半導體區塊19A、19B之第2半導體層19b之方向(下方向)前進之情形時，亦可藉 由第1保護膜18使該光反射，故而防止自基板11側之漏光，從而光之提取效率提昇。
又，第1保護膜18較佳為如圖3所示般形成於相對於槽部22為線對稱之位置。藉此，半導體發光元件1係於以槽部22為中心之線對稱之位置形成有第1保護膜18，因此，於槽部22之兩側，光均等地反射。
(半導體積層體19)
半導體積層體19構成半導體發光元件1中之發光部。如圖3所示，半導體積層體19配置於基板11之上部。又，於半導體積層體19與基板11之間，配置有基板側接著層13、第1電極側接著層14、第1電極15、絕緣膜16、第2電極17及第1保護膜18。而且，具體而言，半導體積層體19如圖3所示般形成於第2電極17之內部連接部17b上及第1保護膜18上，並且如圖2所示般為複數個部位被第1電極15之突出部151及絕緣膜16之開口突出部161貫穿之狀態。再者，此處，上述「貫穿之狀態」係指如圖3所示，藉由突出部151及開口突出部161完全貫穿半導體積層體19之第2半導體層19b及活性層19c，且挖去半導體積層體19之第1半導體層19a之一部分後之狀態。
半導體積層體19具有自下方依次積層第2半導體層19b、活性層19c及第1半導體層19a而成之結構。該第1半導體層19a、第2半導體層19b及活性層19c之具體構成並無特別限定，可為InAlGaP系、InP系、AlGaAs系、該等之混晶、GaN系等氮化物半導體中之任一種。再者，作為氮化物半導體，可列舉GaN、AlN或InN、或作為該等之混晶之III-V族氮化物半導體(InXAlYGa1-X-YN(0≦X，0≦Y，X+Y≦1))。進而，III族元素可一部分或全部使用B，V族元素可為以P、As、Sb取代N之一部分所得之混晶。該等半導體層通常摻雜有n型及p型中之任一類型之雜質。
此處，第1半導體層19a係指n型或p型半導體層，第2半導體層19b係指與第1半導體層19a不同之導電型、即p型或n型半導體層。此處，半導體發光元件1之較佳之形態係第1半導體層19a包含n型半導體層，第2半導體層19b包含p型半導體層，且可藉由使第1半導體層19a之電阻低於第2半導體層19b，而電流容易於連接於第1電極15之第1半導體層19a中擴散，從而進一步緩解於半導體積層體19中流通之電流之集中。
構成半導體積層體19之第1半導體層19a及第2半導體層19b既可分別為單層結構，亦可分別為具有PIN接面或PN接面之同質結構、異質結構或雙異質結構等積層結構。又，半導體發光元件1既可為如圖3所示般於第1半導體層19a(n型半導體層)與第2半導體層19b(p型半導體層)之間設置有活性層19c，且該活性層19c成為發光部之元件，或亦可為第1半導體層19a(n型半導體層)及第2半導體層19b(p型半導體層)直接接觸而成為發光部之元件。再者，構成半導體積層體19之第1半導體層19a、第2半導體層19b及活性層19c之各者之厚度並無特別限定，可根據所需之特性而適當調整。
如圖2及圖3所示，半導體積層體19藉由貫穿第1半導體層19a、活性層19c及第2半導體層19b之槽部22而分離成複數個(此處為2個)半導體區塊19A、19B。如圖1及圖2所示，該槽部22係以於半導體發光元件1之中央位置將半導體積層體19分離之方式形成為直線狀。再者，槽部22之寬度係考慮因形成該槽部22所導致之光輸出之增加與驅動電壓之增加之平衡而適當調整。
如圖4所示，具體而言，槽部22之底部係包含第1保護膜18之上表面，於該槽部22之底部，如上所述般外部連接部17c露出而設置。又，如圖1及圖2所示，槽部22係連續地形成至長度方向上之一端及另一端之位置、即設置有第2電極17之2個外部連接部17c之位置，設置 有該外部連接部17c之位置之半導體區塊19A、19B之角部被切開，槽部22擴寬成半圓狀。
此處，較佳為如圖1所示般槽部22之寬度形成得較外部連接部17c之寬度窄。藉此，半導體發光元件1中，可將因於半導體積層體19形成槽部22所導致之發光面積之減少抑制為最小限度，因此，發光效率變高。
又，藉由槽部22而分離之半導體區塊19A、19B較佳為如圖1所示般以各自之形狀相同之方式構成。藉此，半導體發光元件1中，半導體積層體19藉由槽部22而均等地分離，因此，於各半導體區塊19A、19B中流通之電流分佈之均勻性提昇。又，上述「各自之形狀相同」不僅包括形狀完全相同之情形，亦包括實質上相同(包括偏差程度)之情形。
又，各半導體區塊19A、19B之側面較佳為如圖3所示般傾斜為錐形而形成。即，如圖1~圖3所示，半導體區塊19A、19B之各者係以第1半導體層19a之面積小於第2半導體層19b之面積之方式構成，於側面設置有正錐形之傾斜。因此，如圖3所示，各半導體區塊19A、19B於剖視時分別形成為大致梯形狀。又，半導體發光元件1中，形成槽部22之各半導體區塊19A、19B之相對向之側面傾斜為錐形。藉此，半導體發光元件1中，半導體區塊19A、19B之上表面與側面之間之角度為鈍角而較為平緩，因此，可防止連續地形成於該半導體區塊19A、19B之上表面及側面之第2保護膜21之破裂。又，半導體發光元件1中，由於半導體區塊19A、19B之側面(槽部22之側面)形成為錐形，故而自該活性層19c射出之光易於自該錐形之側面出射，從而光之提取效率提昇。此處，傾斜為錐形係指以槽寬隨著槽部22之側面遠離槽部22之底部而變寬之方式傾斜。
又，各半導體區塊19A、19B之上表面、即第1半導體層19a之上 表面較佳為如圖3所示般經粗面化而形成有凹凸部。藉此，半導體發光元件1中，自活性層19c射出之光於各半導體區塊19A、19B之凹凸狀之上表面擴散後出射，因此，光之提取效率提昇。
於各半導體區塊19A、19B，如圖3所示，分別形成有複數個貫穿孔20。該貫穿孔20係於複數個半導體區塊19A、19B之各者中，將第2半導體層19b、活性層19c及第1半導體層19a局部除去而形成者，且係呈圓形狀貫穿第2半導體層19b及活性層19c而形成，且於內部插通有絕緣膜16之開口突出部161及第1電極15之突出部151。
如圖1~圖3所示，貫穿孔20對應於開口突出部161之外形而分別形成為大致圓錐台形狀。又，如圖1所示，於俯視時，貫穿孔20之開口剖面形狀形成為正圓狀。而且，貫穿孔20係於構成半導體積層體19之半導體區塊19A、19B之各者中各形成有16個，共形成有32個。再者，可藉由如此般將貫穿孔20形成為正圓狀，而使半導體積層體19中之無助於發光之區域最小化。
此處，貫穿孔20係於半導體區塊19A、19B之各者中以相同數量各形成有16個，於半導體積層體19整體中共形成有32個。又，貫穿孔20於各半導體區塊19A、19B中形成於相對於槽部22為線對稱之位置。藉此，半導體發光元件1中，於各貫穿孔20，插通有第1電極15之突出部151，第1電極15與各半導體區塊19A、19B之第1半導體層19a經由該複數個突出部151而於同等之位置連接，因此，可使電流均勻地遍佈於各半導體區塊19A、19B整體。
(第2保護膜21)
第2保護膜21係用以保護半導體積層體19不受因埃、塵之附著等所導致之電流之短路或物理性損害之影響之層。如圖3所示，第2保護膜21係以將構成半導體積層體19之半導體區塊19A、19B之各自之上表面及側面全部覆蓋之方式形成。又，如圖3所示，第2保護膜21之下 表面對應於第1半導體層19a之上表面之凹凸部而形成為凹凸狀。
第2保護膜21之厚度並無特別限定，可根據所需之特性而適當調整。又，作為第2保護膜21之具體例，與絕緣膜16及第1保護膜18同樣地，例如可由包含選自由Si、Ti、V、Zr、Nb、Hf、Ta、Al所組成之群中之至少一種元素之氧化膜、氮化膜、氮氧化膜等構成，尤其可由SiO2、ZrO2、SiN、SiON、BN、SiC、SiOC、Al2O3、AlN、AlGaN等構成。又，第2保護膜21既可包含單一材料之單層膜或積層膜，亦可包含不同材料之積層膜。
具有如上所述之構成之半導體發光元件1因於將半導體積層體19分離之槽部22之底部、即複數個半導體區塊19A、19B之間設置有外部連接部17c，故而若對該外部連接部17c供給電流，則電流於各半導體區塊19A、19B中均勻地流通，而緩解電流集中於一部分半導體區塊19A、19B。又，半導體發光元件1藉由利用槽部22將半導體積層體19分離，而於該槽部22之位置露出有活性層19c，因而自該活性層19c射出之光亦自槽部22出射，從而光之提取效率提昇。
因此，根據半導體發光元件1，可藉由將半導體積層體19分離成複數個半導體區塊19A、19B，且於各半導體區塊19A、19B之間設置第2電極17之外部連接部17c，而使電流於各半導體區塊19A、19B中均勻地流通，從而可提高發光效率。
[半導體發光元件之製造方法]
以下，對於本發明之第1實施形態之半導體發光元件1之製造方法，一面參照圖5~圖7(構成係參照圖1~圖3)一面進行說明。再者，以下所參照之圖5~圖7與上述圖3同樣地係相當於圖1之B-B'剖面之剖面圖，且僅分別圖示2個貫穿孔20、第1電極15之2個突出部151及絕緣膜16之2個開口突出部161，而省略其他。
半導體發光元件1之製造方法係首先如圖5A所示，於藍寶石基板 Sb上使包括第1半導體層19a、活性層19c及第2半導體層19b之半導體積層體19晶體生長，於第2半導體層19b上之特定區域，例如利用濺鍍而形成第2電極17之內部連接部17b。其次，半導體發光元件1之製造方法係如圖5B所示，於第2半導體層19b上之內部連接部17b間，例如利用濺鍍而形成第1保護膜18。其次，半導體發光元件1之製造方法係如圖5C所示，於內部連接部17b上及第1保護膜18上之特定區域，例如利用濺鍍而形成配線部17a。
其次，半導體發光元件1之製造方法係如圖5D所示，例如藉由乾式蝕刻將第1保護膜18、第2半導體層19b、活性層19c及第1半導體層19a局部除去而形成複數個貫穿孔20。如上所述，該貫穿孔20係用以供第1電極15之突出部151及絕緣膜16之開口突出部161插通者。其次，半導體發光元件1之製造方法係如圖5E所示，於配線部17a上、第1保護膜18上及貫穿孔20內，例如利用濺鍍而形成絕緣膜16。其次，半導體發光元件1之製造方法係如圖5F所示，例如藉由乾式蝕刻將形成於貫穿孔20之底部之絕緣膜16以特定深度除去而使第1半導體層19a露出。
其次，半導體發光元件1之製造方法係如圖6A所示，於絕緣膜16上及貫穿孔20內，例如利用濺鍍而較厚地形成第1電極15。其次，半導體發光元件1之製造方法係如圖6B所示，藉由研磨、例如CMP(Chemical Mechanical Polishing，化學機械研磨)而使第1電極15平坦化。其次，半導體發光元件1之製造方法係如圖6C所示，於經平坦化之第1電極15上，例如利用濺鍍而形成第1電極側接著層14。
其次，半導體發光元件1之製造方法係如圖6D所示，準備形成有基板側接著層13之基板11，且如圖6E所示，使基板11之基板側接著層13與第1電極側接著層14貼合。其次，半導體發光元件1之製造方法係如圖6F所示，藉由雷射剝離法，自藍寶石基板Sb側照射雷射光而使藍 寶石基板Sb與半導體積層體19(具體而言為第1半導體層19a)之界面分解，從而剝離藍寶石基板Sb。
其次，半導體發光元件1之製造方法係如圖7A所示，例如藉由乾式蝕刻對半導體積層體19之中央區域進行蝕刻，直至第1保護膜18露出，而形成槽部22。藉此，將半導體積層體19分離成複數個半導體區塊19A、19b。又，此處，如圖7A所示，不僅對半導體積層體19之中央區域進行蝕刻，亦對周緣區域進行蝕刻，直至第1保護膜18露出，且將各半導體區塊19A、19B之側面形成為正錐形。
其次，半導體發光元件1之製造方法係如圖7B所示，例如藉由濕式蝕刻對各半導體區塊19A、19B之上表面進行蝕刻使其粗面化，而形成凹凸部。其次，半導體發光元件1之製造方法係如圖7C所示，例如藉由濕式蝕刻對形成於中央區域之第1保護膜18進行蝕刻而使配線部17a露出。其次，半導體發光元件1之製造方法係如圖7D所示，於露出之配線部17a上形成外部連接部17c。
其次，半導體發光元件1之製造方法係如圖7E所示，於各半導體區塊19A、19B之上表面及側面，例如利用濺鍍而形成第2保護膜21。然後，半導體發光元件1之製造方法係如圖7F所示，最後於基板11之下表面，例如利用濺鍍而形成背面接著層12。可藉由以上步驟，而製造如圖1所示之半導體發光元件1。
[實施例]
以下，對用以確認本發明之效果之實驗例進行說明。此處，分別準備藉由槽部將半導體積層體分離之本發明之實施例之半導體發光元件(參照圖1)、及不包括槽部之比較例之半導體發光元件(省略圖示)，使特定之電流(此處為350mA)於兩者中流通，對光輸出Po進行比較。
分別測定兩者之光輸出Po，結果，於半導體積層體形成有槽部 之實施例之半導體發光元件之光輸出Po為約643mW，未於半導體積層體形成槽部之比較例之半導體發光元件之光輸出Po為約632mW。因此，可確認到藉由如本發明般於半導體積層體形成槽部，而半導體發光元件之光輸出Po增加。可認為其主要原因在於，藉由利用槽部將半導體積層體分離，而於該槽部之位置露出有活性層，從而自該活性層之光之射出量增加。
以上，根據用以實施發明之形態及實施例，對本發明之半導體發光元件及其製造方法具體地進行了說明，但本發明之主旨並不限定於該等記載，必須基於申請專利範圍之記載廣泛地進行解釋。又，當然基於該等記載進行各種變更、改變等所得者亦包含於本發明之主旨中。
例如上述半導體發光元件1亦可藉由鍍敷而於半導體積層體19上形成鍍敷構件，且將該鍍敷構件用作基板11或基板側接著層13。或者，半導體發光元件1亦可為未設置基板11本身之構成，例如亦可將不包括基板11之半導體發光元件1直接安裝於未圖示之發光裝置之載置部或基台上。
又，上述半導體發光元件1係如圖3所示般使第1保護膜18作為光反射構件發揮功能之構成，但亦可為使配線部17a作為光反射構件發揮功能而不設置該第1保護膜18之構成。於該情形時，配線部17a係未設置對應於槽部22之貫穿孔之構成，且以配線部17a於外部連接部17c間露出之方式構成。又，該情形時之配線部17a較佳為包含選自Ag、Pt、Rh、Al、Al合金中之材料而構成。
又，上述半導體發光元件1係如圖1所示，貫穿孔20、第1電極15之突出部151及絕緣膜16之開口突出部161於俯視時分別形成為正圓狀，但該等之俯視時之形狀並不限於正圓狀，可為橢圓狀、多邊形狀、線狀或曲線狀等任意形狀，並且形狀亦可不統一。又，貫穿孔 20、突出部151及開口突出部161亦可為複數個結合成一個所成之形狀。再者，貫穿孔20、突出部151及開口突出部161由於有若面積過小則正向電壓Vf變高之虞，故而亦可為例如面積略大於正圓狀之橢圓形狀或直線狀之形狀。再者，由於若使貫穿孔20、突出部151及開口突出部161之形狀為例如橢圓形狀，則可根據半導體積層體19之形狀，使該等之距離一致，故而可使發光狀態均勻。
又，關於上述半導體發光元件1，對如圖3所示般於形成為大致圓錐台形狀之突出部151之側面未形成階差或凹凸部之構成進行了說明，但該「大致圓錐台形狀」亦包括例如圖8所示之突出部151A般於側面形成有階差(或凹凸部)、且向上方向逐漸縮徑般之形狀。
再者，貫穿孔20、突出部151及開口突出部161之大小、個數及位置並無特別限定，可根據半導體積層體19之大小及形狀而適當調整。例如貫穿孔20、突出部151及開口突出部161並不限於如圖1所示之列行配置，亦可為線對稱配置、點對稱配置或距離不均勻之配置。
又，上述半導體發光元件1係如圖3所示，於各半導體區塊19A、19B之側面設置有正錐形之傾斜，但例如亦能以第1半導體層19a之面積大於第2半導體層19b之面積之方式構成，而於各半導體區塊19A、19B之側面設置倒錐形之傾斜。藉此，半導體發光元件1中，可使自活性層19c射出之光於各半導體區塊19A、19B之側面(具體而言為內部之側面)反射，從而可將光提取至各半導體區塊19A、19B之上方。
又，上述半導體發光元件1係如圖3所示，於各半導體區塊19A、19B之側面設置有正錐形之傾斜，但亦可為未設置此種錐形之傾斜之構成。
又，上述半導體發光元件1係如圖3所示，於各半導體區塊19A、19B之上表面(第1半導體層19a之上表面)形成有凹凸部，但更佳為不僅於各半導體區塊19A、19B之上表面形成有凹凸部，而且側面亦經 粗面化而形成有凹凸部，更佳為至少分別形成於各半導體區塊19A、19B相對向之側面。即，半導體發光元件1係如圖9A及圖9B所示，不僅於各半導體區塊19A、19B之上表面形成有凹凸部，而且沿各半導體區塊19A、19B之側面之外周方向形成有凹凸部，且於各半導體區塊19A、19B之側面之外周方向交替地形成有凹部與凸部。此處，圖9A表示沿垂直方向切斷各半導體區塊19A、19B且橫向剖視時之圖，圖9B表示沿水平方向切斷各半導體區塊19A、19B且自上方剖視時之圖。藉此，半導體發光元件1中，由於自活性層19c射出之光於各半導體區塊19A、19B之凹凸狀之側面擴散後出射，故而光之提取效率進一步提昇。再者，圖9中，省略半導體發光元件1之第2保護膜21(參照圖3)之圖示。
又，半導體發光元件1亦可為如圖10A所示，不僅於各半導體區塊19A、19B之上表面形成有凸凹部，而且沿各半導體區塊19A、19B之周圍之上下方向形成有凹凸部之構成。即，圖10A所示之半導體發光元件1係於各半導體區塊19A、19B之側面之上下方向交替地形成有凹部與凸部。藉此，半導體發光元件1中，由於自活性層19c射出之光於各半導體區塊19A、19B之凹凸狀之側面更多地擴散後出射，故而光之提取效率進一步提昇。再者，圖10A中，省略半導體發光元件1之第2保護膜21(參照圖3)之圖示。
又，上述半導體發光元件1係如圖3所示，於第1半導體層19a之上表面，以一致相同之高度及深度形成有凹凸部，但例如，如圖10B所示，亦可將包括具有高低差h1之較大之凹凸、及具有高低差h2之較小之凹凸的高度不同之凹凸重疊而成之凹凸部形成於第1半導體層19a。藉此，半導體發光元件1中，由於自活性層19c射出之光向更廣之方向擴散，故而光之提取效率進一步提昇。
此處，當於第1半導體層19a形成如圖10B所示之凹凸部之情形 時，較佳為以未妨礙電流之擴散之方式，如該圖所示般配合具有高低差h1之凹凸之凸部而配置第1電極15之突出部151及絕緣膜16之開口突出部161，並且將第1電極15之突出部151之寬度d2形成得較具有高低差h1之凹凸之寬度d1小。
又，上述半導體發光元件1係如圖3所示，形成槽部22之各半導體區塊19A、19B之相對向之側面傾斜為錐形，但例如，如圖11所示，亦可為未設置此種錐形之傾斜之構成。即，變化例之半導體發光元件1A係如圖11所示，垂直地形成構成槽部22A之各半導體區塊19A、19B之相對向之側面，且上下地以固定之寬度形成有槽部22A。藉此，半導體發光元件1A與上述半導體發光元件1同樣地，自活性層19c射出之光易於自槽部22A、即各半導體區塊19A、19B之相對向之側面出射，與未於半導體積層體19形成此種槽部22A之情形相比，光之提取效率提昇。
<第2實施形態> [半導體發光元件之構成]
一面參照圖12及圖13一面對本發明之第2實施形態之半導體發光元件2之構成進行說明。
該第2實施形態之半導體發光元件2包括未藉由溝槽而分離之1個半導體積層體19，且於該半導體積層體19中設置有光提取用之孔部22，該等方面與第1實施形態之半導體發光元件1不同。
於第2實施形態之半導體發光元件2中，半導體積層體19未藉由溝槽而分離，除此以外，具有與第1實施形態相同之積層構成。即，如圖13所示，半導體發光元件2具有於在下表面具備背面接著層12之基板11之上表面設置基板側接著層13、第1電極側接著層14、第1電極15、絕緣膜16、第2電極17、第1保護膜18、半導體積層體19及第2保護膜21而成之積層結構，且具有如下外觀形狀。
如圖12所示，於俯視時，半導體發光元件2形成為大致矩形狀。又，如圖13所示，半導體發光元件2之上部於剖視時形成為大致梯形狀，並且於該剖面梯形狀之上部之特定位置形成有貫穿半導體積層體19之孔部23。又，如圖13所示，半導體發光元件2具有於特定厚度之平板上配置有大致四角錐台之形狀。又，於半導體發光元件2之大致梯形狀之上部，如圖12及圖13所示，形成有切口22c，於該切口22c之內側之區域形成有第2電極17之外部連接部17c。切口22c形成於半導體積層體19之一側面之中央部。
再者，圖13相當於圖12之D-D'剖面，此處，為便於圖示，於圖12中，僅圖示D-D'剖面上所設置之3個孔部23中之2個，同樣地，僅圖示D-D'剖面上所設置之第1電極15之3個突出部151中之1個及絕緣膜16之3個開口突出部161中之1個。
以下，關於第2實施形態之半導體發光元件2，對與第1實施形態之半導體發光元件1不同之構成進行說明。
與第1實施形態同樣地，第2電極17係包括外部連接部17c、內部連接部17b及配線部17a而成。
(外部連接部17c)
外部連接部17c形成於自第2半導體層19b之下方抽出至半導體積層體19之外部之配線部17a之上方。
即，如圖13所示，配線部17a形成於與除設置有絕緣膜16之開口突出部161之區域以外的第2半導體層19b之下表面之大致整個區域對應之區域，且亦形成於除去第2半導體層19b之切口22c之內側之區域。而且，於在切口22c之內側之區域露出之配線部17a上，形成有外部連接部17c。
如圖12所示，外部連接部17c係以自基板11之上部之第1保護膜18露出之方式設置。即，如圖13所示，外部連接部17c設置於切口22c之 內側之區域之配線部17a上，且係貫穿第1保護膜18而形成。
外部連接部17c較佳為設置於半導體發光元件2之角部以外之區域，此處係如圖12及圖13所示，配置於半導體積層體19之一側面之中央部。再者，外部連接部17c較佳為例如以夾著半導體積層體19之方式設置有複數個，例如將一外部連接部17c配置於半導體積層體19之一側面之中央部，將另一外部連接部形成於與該一側面對向之側面之中央部。即，外部連接部17c較佳為於基板11之上部之第1保護膜18上且於除角部以外之半導體積層體19之一側面設置有複數個，且配置於半導體積層體19之一側面及與該一側面對向之側面。由此，可將電流均等地注入至半導體積層體19。
又，外部連接部17c較佳為如圖12所示般於半導體積層體19之除中央部以外之外周部露出。藉此，可避開元件上方而配置連接於外部連接部17c之導電性線(未圖示)，因此，可減輕因導電性線所導致之光吸收，從而光輸出提昇。
外部連接部17c係如圖12所示般形成為半圓狀，並且如圖13所示般以特定之高度形成於第1保護膜18上。又，此處雖省略圖示，但於外部連接部17c之上表面，形成有用於以導電性線等與外部電源連接之凸塊。
(孔部23)
於半導體積層體19，如圖13所示，形成有複數個貫穿第1半導體層19a、活性層19c及第2半導體層19b之孔部23。藉由形成該孔部23，而如圖13所示，成為於該孔部23內露出有活性層19c之狀態。又，如圖13所示，具體而言，孔部23之底部係包含第1保護膜18之上表面。孔部23之底部之第1保護膜18較佳為包括光反射構件。藉此，半導體發光元件2中，例如即便於自活性層19c射出之光自孔部23之內周面出射後向孔部23之底部前進之情形時，亦藉由第1保護膜18使該光反 射，從而光之提取效率提昇。
又，如圖12所示，於俯視時，孔部23係開口剖面形狀形成為正圓狀，且於半導體積層體19形成有23個。再者，孔部23之個數及大小(面積)係考慮因形成該孔部23所導致之光輸出之增加與驅動電壓之增加之平衡而適當調整。
再者，如圖12所示，孔部23之剖面形成為圓形狀，除此以外，例如亦可形成為多邊形狀。即，半導體發光元件2中，可根據所需之特性，於半導體積層體19設置各種剖面形狀之孔部23。再者，上述「圓形狀或多邊形狀」不僅包括完全之圓形狀或多邊形狀，亦包括於該圓形或多邊形未走形之範圍內形成有凹凸之圓形狀或多邊形狀。
此處，孔部23較佳為如圖12所示般設置於將2個突出部151連結之線上，更佳為設為距2個突出部151之距離相等之構成。如此般，半導體發光元件2可藉由與電流容易集中之第1電極15之突出部151附近相比，將孔部23配置於有電流密度及發光強度變低之傾向之突出部151間之位置，而將於有發光強度變低之傾向之位置發出之光實質上無衰減地提取。因此，於第2實施形態之半導體發光元件2中，可使光提取效率進一步提昇，且使發光分佈均勻。又，孔部23較佳為如圖12所示般，於基板11之上部，於俯視時與上述第1電極15之突出部151沿列行方向交替地設置。即，如圖12所示，孔部23分別設置於突出部151之間。即便如此，半導體發光元件2中，亦可藉由與電流容易集中之第1電極15之突出部151附近相比，將孔部23配置於有電流密度及發光強度變低之傾向之突出部151間之位置，而使光提取效率進一步提昇，且使發光分佈均勻。又，具有此種構成之半導體發光元件之光提取效率係藉由設置複數個孔部23而提昇。再者，所謂上述「列行方向」，例如，如圖12所示，於將半導體發光元件2之俯視時之形狀設為矩形狀之情形時，將沿該半導體發光元件2之邊之2個方向中之一者稱 為列方向，將另一者稱為行方向。即，孔部23與突出部151沿列行方向交替地設置係指孔部23與突出部151分別沿列方向及行方向交替地設置。
又，半導體積層體19之側面及孔部23之內周面較佳為如圖13所示般傾斜為錐形而形成。即，於半導體積層體19之側面及孔部23之內周面，如圖13所示，設置有正錐形之傾斜。藉此，半導體發光元件2中，自活性層19c射出之光易於自半導體積層體19之錐形之側面或孔部23之內周面出射，從而光之提取效率提昇。
又，孔部23較佳為圖12所示般於俯視時配置於該外部連接部17c之周圍。藉此，半導體發光元件2係藉由於電流最容易集中之外部連接部17c之周圍配置有孔部，而提取來自發光強度較高之區域之光，因此，光輸出提昇。
以上，關於第2實施形態之半導體發光元件2，對與第1實施形態不同之構成進行了說明，關於基板11、背面接著層12、基板側接著層13、第1電極側接著層14、第1電極15、絕緣膜16等之構成，除了突出部151之個數及配置以外，與第1實施形態之半導體發光元件1基本相同。
具有如上所述之構成之半導體發光元件2由於藉由形成貫穿半導體積層體19之孔部23，而於該孔部23之內周面露出有活性層19c，故而經由孔部23而提取光。又，半導體發光元件2藉由例如形成孔部23，而非將半導體積層體19分割成複數個區域，而使半導體積層體19中之無助於發光之區域之產生止於最小限度，因而發光面積成為最大。
因此，根據半導體發光元件2，藉由於半導體積層體19形成孔部23，使發光面積最大化，而發光強度提昇，並且驅動電壓降低，因而可提高發光效率。
[半導體發光元件2之製造方法]
以下，對於本發明之第2實施形態之半導體發光元件2之製造方法，一面參照圖14~圖16(構成係參照圖12及圖13)一面進行說明。再者，以下所參照之圖14~圖16與上述圖13同樣地係相當於圖12之D-D'剖面之剖面圖，僅圖示2個孔部23，且僅分別圖示1個貫穿孔20、第1電極15之1個突出部151及絕緣膜16之1個開口突出部161，而省略其他。
半導體發光元件2之製造方法係首先如圖14A所示，於藍寶石基板Sb上使包括第1半導體層19a、活性層19c及第2半導體層19b之半導體積層體19晶體生長，於第2半導體層19b上之特定區域，例如利用濺鍍而形成第2電極17之內部連接部17b。其次，半導體發光元件2之製造方法係如圖14B所示，於第2半導體層19b上之內部連接部17b間，例如利用濺鍍而形成第1保護膜18。其次，半導體發光元件2之製造方法係如圖14C所示，於內部連接部17b上及第1保護膜18上之特定區域，例如利用濺鍍而形成配線部17a。
其次，半導體發光元件2之製造方法係如圖14D所示，例如藉由乾式蝕刻將第1保護膜18、第2半導體層19b、活性層19c及第1半導體層19a局部除去而形成貫穿孔20。如上所述，該貫穿孔20係用以供第1電極15之突出部151及絕緣膜16之開口突出部161插通者。其次，半導體發光元件2之製造方法係如圖14E所示，於配線部17a上、第1保護膜18上及貫穿孔20內，例如利用濺鍍而形成絕緣膜16。其次，半導體發光元件2之製造方法係如圖14F所示，例如藉由乾式蝕刻將形成於貫穿孔20之底部之絕緣膜16以特定深度除去而使第1半導體層19a露出。
其次，半導體發光元件2之製造方法係如圖15A所示，於絕緣膜16上及貫穿孔20內，例如利用濺鍍而較厚地形成第1電極15。其次，半導體發光元件2之製造方法係如圖15B所示，藉由研磨、例如 CMP(Chemical Mechanical Polishing)而使第1電極15平坦化。其次，半導體發光元件2之製造方法係如圖15C所示，於經平坦化之第1電極15上，例如利用濺鍍而形成第1電極側接著層14。
其次，半導體發光元件2之製造方法係如圖15D所示，準備形成有基板側接著層13之基板11，且如圖15E所示，使基板11之基板側接著層13與第1電極側接著層14貼合。其次，半導體發光元件2之製造方法係如圖15F所示，藉由雷射剝離法，自藍寶石基板Sb側照射雷射光而使藍寶石基板Sb與半導體積層體19(具體而言為第1半導體層19a)之界面分解，從而剝離藍寶石基板Sb。
其次，半導體發光元件2之製造方法係如圖16A所示，例如藉由乾式蝕刻對半導體積層體19之特定區域進行蝕刻，直至第1保護膜18露出，而形成內周面傾斜為正錐形之複數個孔部23。又，此處，如圖16A所示，亦對半導體積層體19之周緣區域進行蝕刻，直至第1保護膜18露出，且將半導體積層體19之側面形成為正錐形。
其次，半導體發光元件2之製造方法係如圖16B所示，例如藉由濕式蝕刻對半導體積層體19之上表面進行蝕刻使其粗面化，而形成凹凸部。其次，半導體發光元件2之製造方法係如圖16C所示，例如藉由濕式蝕刻對自半導體積層體19露出之第1保護膜18進行蝕刻而使配線部17a露出。其次，半導體發光元件2之製造方法係如圖16D所示，於露出之配線部17a上形成外部連接部17c。
其次，半導體發光元件2之製造方法係如圖16E所示，於半導體積層體19之側面，例如利用濺鍍而形成第2保護膜21。然後，半導體發光元件2之製造方法係如圖16F所示，最後於基板11之下表面，例如利用濺鍍而形成背面接著層12。可藉由以上步驟，而製造如圖12所示之半導體發光元件2。
<第3實施形態> [半導體發光元件之構成]
一面參照圖17及圖18一面對本發明之第3實施形態之半導體發光元件3之構成進行說明。此處，如圖17及圖18所示，半導體發光元件3係除了孔部23A、第1電極15A之突出部151A及絕緣膜16A之開口突出部161A之構成以外，具有與上述第2實施形態之半導體發光元件2相同之構成。因此，以下，省略與上述半導體發光元件2重複之構成之說明。再者，圖18相當於圖17之E-E'剖面，此處，為便於圖示，於圖17中，僅圖示D-D'剖面上所設置之4個貫穿孔20A中之1個、4個孔部23A中之1個、第1電極15A之4個突出部151A中之1個及絕緣膜16A之4個開口突出部161A中之1個。
半導體發光元件3之特徵在於，如圖17及圖18所示，孔部23A及第1電極15A之突出部151A於俯視時設置於基板11之上部之相同位置。即，孔部23A及第1電極15A之突出部151A於基板11之厚度方向上設置於相同位置。如圖18所示，於剖視時，第1電極15A之突出部151A分別大致形成為圓錐狀，且於中心形成有凹部152A。又，如圖18所示，突出部151A之凹部152A之周圍突出成圓筒狀，該圓筒之前端部分與孔部23A之周圍之第1半導體層19a接觸。
又，如圖17所示，於俯視時，突出部151A形成為正圓狀，且於半導體積層體19之下部形成有25個。藉此，第1電極15A與半導體積層體19以25個部位連接。而且，如圖17所示，突出部151A配置為四角格子(正方格子)狀。
另一方面，如圖17所示，於俯視時，孔部23A係開口剖面形狀形成為正圓狀，且於半導體積層體19形成有25個。又，如圖17所示，孔部23A與突出部151A同樣地配置為四角格子狀，且以與該突出部151A相同之個數形成於相同之位置。而且，如圖18所示，孔部23A與突出部151A係以孔部23A之中心與上述突出部151A之凹部152A之中心一 致之方式配置，且孔部23A之底部位於凹部152A內。再者，如圖18所示，絕緣膜16A之開口突出部161A形成於突出部151A之側面及凹部152A內。
具有如上所述之構成之半導體發光元件3藉由於電流容易集中之第1電極15A上形成孔部23A，而電流擴散均勻化，並且自發光強度相對較高之第1電極15A周邊之區域積極地提取光，因此光輸出提昇。又，半導體發光元件3藉由於第1電極15A上形成孔部23A，而與例如藉由溝槽等分割半導體積層體之情形相比，無需過分地除去活性層，因而伴隨孔部23A之形成而產生之光輸出之下降亦減輕。
[半導體發光元件之製造方法]
以下，對於本發明之第3實施形態之半導體發光元件3之製造方法，一面參照圖19~圖21(構成係參照圖17及圖18)一面進行說明。再者，以下所參照之圖19~圖21與上述圖18同樣地係相當於圖17之D-D'剖面之剖面圖，且僅分別圖示1個孔部23A、1個貫穿孔20A、第1電極15A之1個突出部151A及絕緣膜16A之1個開口突出部161A，而省略其他。
半導體發光元件3之製造方法係首先如圖19A所示，於藍寶石基板Sb上使包括第1半導體層19a、活性層19c及第2半導體層19b之半導體積層體19晶體生長，於第2半導體層19b上之特定區域，例如利用濺鍍而形成第2電極17之內部連接部17b。其次，半導體發光元件3之製造方法係如圖19B所示，於第2半導體層19b上之內部連接部17b間，例如利用濺鍍而形成第1保護膜18A。其次，半導體發光元件3之製造方法係如圖19C所示，於內部連接部17b上及第1保護膜18A上之特定區域，例如利用濺鍍而形成配線部17a。
其次，半導體發光元件3之製造方法係如圖19D所示，例如藉由乾式蝕刻將第1保護膜18A、第2半導體層19b、活性層19c及第1半導 體層19a局部除去而形成複數個貫穿孔20A。其次，半導體發光元件3之製造方法係如圖19E所示，於配線部17a上、第1保護膜18A上及貫穿孔20A內，例如利用濺鍍而形成絕緣膜16A。其次，半導體發光元件3之製造方法係如圖19F所示，例如藉由乾式蝕刻將形成於貫穿孔20A之底部之絕緣膜16A以特定深度除去而使第1半導體層19a露出。
其次，半導體發光元件3之製造方法係如圖20A所示，於絕緣膜16A上及貫穿孔20A內，例如利用濺鍍而較厚地形成第1電極15A。其次，半導體發光元件3之製造方法係如圖20B所示，藉由研磨、例如CMP而使第1電極15A平坦化。其次，半導體發光元件3之製造方法係如圖20C所示，於經平坦化之第1電極15A上，例如利用濺鍍而形成第1電極側接著層14。
其次，半導體發光元件3之製造方法係如圖20D所示，準備形成有基板側接著層13之基板11，且如圖20E所示，使基板11之基板側接著層13與第1電極側接著層14貼合。其次，半導體發光元件3之製造方法係如圖20F所示，藉由雷射剝離法，自藍寶石基板Sb側照射雷射光而使藍寶石基板Sb與半導體積層體19(具體而言為第1半導體層19a)之界面分解，從而剝離藍寶石基板Sb。
其次，半導體發光元件3之製造方法係如圖21A所示，例如藉由乾式蝕刻對半導體積層體19之特定區域進行蝕刻，直至第1保護膜18A露出，而形成內周面傾斜為正錐形之孔部23A。又，此處，如圖21A所示，亦對半導體積層體19之周緣區域進行蝕刻，直至第1保護膜18A露出，且將半導體積層體19之側面形成為正錐形。
其次，半導體發光元件3之製造方法係如圖21B所示，例如藉由濕式蝕刻對半導體積層體19之上表面進行蝕刻使其粗面化，而形成凹凸部。其次，半導體發光元件3之製造方法係如圖21C所示，例如藉由濕式蝕刻對自半導體積層體19露出之第1保護膜18A進行蝕刻而使 配線部17a露出。其次，半導體發光元件3之製造方法係如圖21D所示，於露出之配線部17a上形成外部連接部17c。
其次，半導體發光元件3之製造方法係如圖21E所示，於半導體積層體19之上表面及側面，例如利用濺鍍而形成第2保護膜21。然後，半導體發光元件3之製造方法係如圖21F所示，最後於基板11之下表面，例如利用濺鍍而形成背面接著層12。可藉由以上步驟，而製造如圖17所示之半導體發光元件3。
以上，根據用以實施發明之形態及實施例，對本發明之半導體發光元件及其製造方法具體地進行了說明，但本發明之主旨並不限定於該等記載，必須基於申請專利範圍之記載廣泛地進行解釋。又，當然基於該等記載進行各種變更、改變等所得者亦包含於本發明之主旨中。
例如上述半導體發光元件4係如圖22所示，孔部23與突出部151於基板11之上部於俯視時沿列行方向交替地設置之構成，但例如，如圖22所示，亦可為孔部23與突出部151沿傾斜方向交替地設置之構成。即，圖22所示之半導體發光元件4係孔部23與突出部151分別配置為四角格子狀，且孔部23與突出部151以於上下及左右方向不重合之方式配置。另一方面，半導體發光元件4係孔部23與突出部151沿傾斜方向交替地並列。藉此，半導體發光元件4與上述半導體發光元件2同樣地，藉由與電流容易集中之第1電極15之突出部151附近相比，將孔部23配置於有電流密度及發光強度變低之傾向之突出部151間之位置，而可使光提取效率進一步提昇，且可使發光分佈均勻。又，具有此種構成之半導體發光元件之光提取效率係藉由設置複數個孔部23而提昇。再者，例如，如圖22所示，於將半導體發光元件4之俯視時之形狀設為矩形狀之情形時，上述「傾斜方向」係指該半導體發光元件2之對角線方向。
又，上述半導體發光元件2、3亦可藉由鍍敷而於半導體積層體19上形成鍍敷構件，且將該鍍敷構件用作基板11或基板側接著層13。或者，半導體發光元件2亦可為未設置基板11本身之構成，例如亦可將不包括基板11之半導體發光元件2直接安裝於未圖示發光裝置之載置部或基台上。
又，上述半導體發光元件2、3係如圖12及圖17所示，貫穿孔20、20A、第1電極15、15A之突出部151、151A、及絕緣膜16、16A之開口突出部161、161A於俯視時分別形成為正圓狀，但該等之俯視時之形狀並不限於正圓狀，可為橢圓狀、多邊形狀、線狀或曲線狀等任意形狀，並且形狀亦可不統一。又，貫穿孔20、20A、突出部151、151A及開口突出部161、161A亦可為複數個結合成一個所成之形狀。再者，貫穿孔20、20A、突出部151、151A及開口突出部161、161A由於有若面積過小則正向電壓Vf變高之虞，故而亦可為例如面積略大於正圓狀之橢圓形狀或直線狀之形狀。再者，由於若使貫穿孔20、20A、突出部151、151A及開口突出部161、161A之形狀為例如橢圓形狀，則可根據半導體積層體19之形狀，使該等之距離一致，故而可使發光狀態均勻。
又，關於上述半導體發光元件2，對如圖13所示般於形成為大致圓錐台形狀之突出部151之側面未形成階差或凹凸部之構成進行了說明，但該「大致圓錐台形狀」亦包括例如圖23所示之突出部151B般於側面形成有階差(或凹凸部)、且向上方向逐漸縮徑般之形狀。
再者，貫穿孔20、20A、突出部151、151A及開口突出部161、161A之大小、個數及位置並無特別限定，可根據半導體積層體19之大小及形狀而適當調整。例如貫穿孔20、20A、突出部151、151A及開口突出部161、161A並不限於如圖12及圖17所示之配置，亦可為線對稱配置、點對稱配置或距離不均勻之配置。
又，上述半導體發光元件2、3係如圖13及圖18所示，於半導體積層體19之側面及孔部23、23A之內周面設置有正錐形之傾斜，但亦可設置倒錐形之傾斜。藉此，半導體發光元件2、3中，自活性層19c射出之光於半導體積層體19之側面(具體而言為內部之側面)及孔部23、23A之外周面反射，從而將光提取至半導體發光元件2、3之上方。
又，上述半導體發光元件2、3係圖13及圖18所示，於半導體積層體19之側面及孔部23、23A之內周面設置有正錐形之傾斜，但亦可為未設置此種錐形之傾斜之構成。
又，上述半導體發光元件2、3係如圖13及圖18所示，於半導體積層體19之上表面(第1半導體層19a之上表面)形成有凹凸部，但更佳為不僅於半導體積層體19之上表面形成有凹凸部，而且側面亦經粗面化而形成有凹凸部。即，半導體發光元件2係如圖24A及圖24B所示，不僅於半導體積層體19之上表面形成有凹凸部，而且沿半導體積層體19之側面之外周方向形成有凹凸部，且於半導體積層體19之側面之外周方向交替地形成有凹部與凸部。此處，圖24A表示沿垂直方向切斷半導體積層體19且橫向剖視時之圖，圖24B表示沿水平方向切斷半導體積層體19且自上方剖視時之圖。藉此，半導體發光元件2、3中，由於自活性層19c射出之光於半導體積層體19之凹凸狀之側面擴散後出射，故而光之提取效率進一步提昇。再者，圖24中，省略半導體發光元件2、3之第2保護膜21(參照圖13及圖18)之圖示。
又，半導體發光元件2、3亦可為如圖25A所示，不僅於半導體積層體19之上表面及周圍之外周方向形成有凹凸部，而且沿半導體積層體19之周圍之上下方向形成有凹凸部之構成。即，圖25A所示之半導體發光元件2、3係於半導體積體19之側面之上下方向交替地形成有凹部與凸部。藉此，半導體發光元件2中，由於自活性層19c射出之光於 半導體積層體19之凹凸狀之側面更多地擴散後出射，故而光之提取效率進一步提昇。再者，圖25A中，省略半導體發光元件2、3之第2保護膜21(參照圖13及圖18)之圖示。
又，上述半導體發光元件2、3係如圖13及圖18所示，於第1半導體層19a之上表面，以一致相同之高度及深度形成有凹凸部，但例如，如圖25B所示，亦可將包括具有高低差h1之較大之凹凸、及具有高低差h2之較小之凹凸的高度不同之凹凸重疊而成之凹凸部形成於第1半導體層19a。藉此，半導體發光元件2、3中，由於自活性層19c射出之光向更廣之方向擴散，故而光之提取效率進一步提昇。
此處，當於第1半導體層19a形成如圖25B所示之凹凸部之情形時，較佳為以未妨礙電流之擴散之方式，如該圖所示般配合具有高低差h1之凹凸之凸部而配置第1電極15、15A之突出部151、151A及絕緣膜16、16A之開口突出部161、161A，並且將第1電極15、15A之突出部151、151A之寬度d2形成得較具有高低差h1之凹凸之寬度d1小。
又，上述半導體發光元件2、3係如圖13及圖18所示，孔部23、23A之內周面傾斜為錐形，但例如，如圖26及圖27所示，亦可為未設置此種錐形之傾斜之構成。即，變化例之半導體發光元件5係如圖26所示，垂直地形成孔部23B之內周面，且上下地以固定之直徑形成孔部23B。又，變化例之半導體發光元件6係如圖27所示，垂直地形成孔部23C之內周面，且上下地以固定之直徑形成孔部23C。藉此，半導體發光元件5、6與上述半導體發光元件1、3、4同樣地，自活性層19c射出之光易於自孔部23B、23C之內周面出射，與未於半導體積層體19形成此種孔部23B、23C之情形相比，光之提取效率提昇。
又，上述半導體發光元件2、3係如圖13及圖18所示，未於孔部23、23A之內周面形成凹凸部，但例如，如圖28所示，亦可為於孔部23、23A之內周面形成有特定深度之凹凸部之構成。藉此，半導體發 光元件2、3中，自活性層19c射出之光藉由凹凸部而進一步擴散，因此，光之提取效率進一步提昇。再者，此種凹凸部亦可設置於上述半導體發光元件5、6(參照圖26及圖27)中之垂直之孔部23B、23C之內周面。
1‧‧‧半導體發光元件
11‧‧‧基板
17c‧‧‧外部連接部
18‧‧‧第1保護膜(光反射構件)
19A、19B‧‧‧半導體區塊
20‧‧‧貫穿孔
22‧‧‧槽部
22a、22b‧‧‧切口
151‧‧‧突出部
161‧‧‧開口突出部

Claims (22)

  1. 一種半導體發光元件，其特徵在於：其係包括：基板；半導體積層體，其配置於上述基板之上部，且依次積層有第2半導體層、活性層及第1半導體層；以及第1電極及第2電極，其等配置於上述基板與上述半導體積層體之間；且上述半導體積層體藉由槽部而分離成複數個半導體區塊；上述第1電極包括突出部，該突出部設於上述複數個半導體區塊之各者中，貫穿上述第2半導體層及上述活性層而與上述第1半導體層連接；上述第2電極於上述複數個半導體區塊之各者中，與上述第2半導體層連接，且包括於上述槽部之底部露出之外部連接部；上述外部連接部配置於上述槽部之一端及另一端。
  2. 如請求項1之半導體發光元件，其中上述第2電極包括：配線部，其形成於上述槽部之底部之下方，且將上述半導體區塊彼此連接；及上述外部連接部，其與上述配線部連接；且上述配線部係設置於除上述外部連接部間之區域以外之位置。
  3. 如請求項1之半導體發光元件，其中上述槽部之寬度形成得較上述外部連接部之直徑或寬度窄。
  4. 如請求項1至3中任一項之半導體發光元件，其中上述複數個半導體區塊具有同一形狀。
  5. 如請求項1至3中任一項之半導體發光元件，其中上述槽部之側面係以槽寬隨著遠離上述槽部之底部而變寬之方式傾斜。
  6. 如請求項1至3中任一項之半導體發光元件，其中於上述槽部之側面形成有凹凸部。
  7. 如請求項1至3中任一項之半導體發光元件，其中於上述槽部之底部中於除設置有上述外部連接部之區域以外之區域，設置有包括白色樹脂或分佈布拉格反射鏡之光反射性構件。
  8. 如請求項7之半導體發光元件，其中上述光反射構件係以自上述槽部之底部進入至上述第2半導體層之下部之方式設置。
  9. 如請求項1至3中任一項之半導體發光元件，其中上述第2電極包括將上述半導體區塊彼此連接之配線部、及與上述配線部連接之上述外部連接部；上述配線部包含選自Ag、Pt、Rh、Al、Al合金中之材料。
  10. 如請求項7之半導體發光元件，其中上述光反射構件形成於相對於上述槽部為線對稱之位置。
  11. 一種半導體發光元件，其特徵在於：其係包括：基板；半導體積層體，其配置於上述基板之上部，且依次積層有第2半導體層、活性層及第1半導體層；以及第1電極及第2電極，其等配置於上述基板與上述半導體積層體之間；且於上述半導體積層體，形成有貫穿上述第1半導體層、上述活性層及上述第2半導體層之孔部；上述第1電極包括突出部，該突出部貫穿上述第2半導體層及上述活性層，且與上述第1半導體層連接。
  12. 如請求項11之半導體發光元件，其中上述突出部係設置有複數個；上述孔部係設置於將2個上述突出部連結之線上。
  13. 如請求項12之半導體發光元件，其中上述孔部距2個上述突出部之距離相等。
  14. 如請求項11之半導體發光元件，其中上述孔部及上述突出部分別設置有複數個，且於上述基板之上部，於俯視時沿列行方向交 替地設置。
  15. 如請求項11之半導體發光元件，其中上述孔部及上述突出部分別設置有複數個，且於上述基板之上部，於俯視時沿斜方向交替地設置。
  16. 如請求項11之半導體發光元件，其中上述孔部及上述突出部分別設置有複數個，且於上述基板之厚度方向設置於相同位置；於上述突出部之中心形成有凹部；上述孔部之底部位於上述凹部內。
  17. 如請求項11至16中任一項之半導體發光元件，其中上述半導體積層體之側面及上述孔部之內周面傾斜為錐(taper)形。
  18. 如請求項11至16中任一項之半導體發光元件，其中於上述半導體積層體之側面及上述孔部之內周面，形成有凹凸部。
  19. 如請求項11至16中任一項之半導體發光元件，其中於上述孔部之底部設置有光反射構件。
  20. 如請求項11至16中任一項之半導體發光元件，其中上述孔部之開口剖面形狀為圓形狀或多邊形狀。
  21. 如請求項11至16中任一項之半導體發光元件，其中上述第2電極包括外部連接部，該外部連接部係於上述基板之上部自上述半導體積層體露出；於俯視時，於上述外部連接部之周圍配置有上述孔部。
  22. 如請求項11至16中任一項之半導體發光元件，其中上述外部連接部係於上述基板之上部之至少一端露出。
TW102138551A 2012-10-24 2013-10-24 半導體發光元件 TWI604634B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012234538A JP6011244B2 (ja) 2012-10-24 2012-10-24 半導体発光素子
JP2012234537A JP5924231B2 (ja) 2012-10-24 2012-10-24 半導体発光素子

Publications (2)

Publication Number Publication Date
TW201428997A TW201428997A (zh) 2014-07-16
TWI604634B true TWI604634B (zh) 2017-11-01

Family

ID=49484187

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102138551A TWI604634B (zh) 2012-10-24 2013-10-24 半導體發光元件

Country Status (3)

Country Link
US (2) US9196807B2 (zh)
EP (2) EP2725629B1 (zh)
TW (1) TWI604634B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102014107123A1 (de) * 2014-05-20 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
KR102252477B1 (ko) * 2014-08-05 2021-05-17 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR20160143430A (ko) * 2015-06-05 2016-12-14 서울바이오시스 주식회사 발광 다이오드
KR102378952B1 (ko) * 2015-08-27 2022-03-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
JP6327232B2 (ja) * 2015-10-30 2018-05-23 日亜化学工業株式会社 発光装置及び発光モジュールの製造方法
EP3373342A4 (en) * 2015-11-03 2019-09-25 LG Innotek Co., Ltd. SEMICONDUCTOR COMPONENT
KR102564122B1 (ko) * 2016-07-07 2023-08-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP6834257B2 (ja) 2016-08-31 2021-02-24 日亜化学工業株式会社 発光素子の製造方法
JP6645486B2 (ja) * 2017-02-13 2020-02-14 日亜化学工業株式会社 発光装置およびその製造方法
US11177417B2 (en) * 2017-02-13 2021-11-16 Nichia Corporation Light emitting device including phosphor layer with protrusions and recesses and method for manufacturing same
DE102017123242A1 (de) 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines oder einer Mehrzahl von Halbleiterchips und Halbleiterchip
JP6844606B2 (ja) * 2018-12-28 2021-03-17 日亜化学工業株式会社 発光素子及びその製造方法ならびに発光装置
EP4160679B1 (en) * 2020-04-28 2024-01-31 Nichia Corporation Light-emitting device
KR20220060007A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 발광 소자 잉크, 표시 장치 및 그 제조 방법
CN113363364B (zh) * 2021-04-29 2022-09-09 厦门三安光电有限公司 一种发光二极管、光电模块及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691951B2 (ja) 1998-01-14 2005-09-07 東芝電子エンジニアリング株式会社 窒化ガリウム系化合物半導体発光素子
US7679097B2 (en) 2004-10-21 2010-03-16 Nichia Corporation Semiconductor light emitting device and method for manufacturing the same
JP4353167B2 (ja) 2004-10-21 2009-10-28 日亜化学工業株式会社 半導体発光素子とその製造方法
KR100818466B1 (ko) 2007-02-13 2008-04-02 삼성전기주식회사 반도체 발광소자
KR100849826B1 (ko) 2007-03-29 2008-07-31 삼성전기주식회사 발광소자 및 이를 포함하는 패키지
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101506264B1 (ko) * 2008-06-13 2015-03-30 삼성전자주식회사 발광 소자, 발광 장치 및 상기 발광 소자의 제조 방법
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
CN102217102B (zh) * 2008-11-14 2015-07-15 三星电子株式会社 半导体发光器件
JP5056799B2 (ja) 2009-06-24 2012-10-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
KR100974787B1 (ko) * 2010-02-04 2010-08-06 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101729263B1 (ko) 2010-05-24 2017-04-21 엘지이노텍 주식회사 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101252032B1 (ko) 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
KR101154320B1 (ko) * 2010-12-20 2012-06-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치
JP5050109B2 (ja) 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
US8723206B2 (en) * 2011-09-09 2014-05-13 Samsung Electronics Co., Ltd. Semiconductor light emitting device with contact hole passing through active layer

Also Published As

Publication number Publication date
EP3605618A1 (en) 2020-02-05
US9570658B2 (en) 2017-02-14
EP2725629B1 (en) 2019-09-18
US20160005928A1 (en) 2016-01-07
TW201428997A (zh) 2014-07-16
EP2725629A2 (en) 2014-04-30
EP2725629A3 (en) 2015-08-12
US9196807B2 (en) 2015-11-24
US20140110737A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
TWI604634B (zh) 半導體發光元件
JP6287317B2 (ja) 半導体発光素子
US8823031B2 (en) Semiconductor light emitting device including metal reflecting layer
US9941455B2 (en) Light emitting diode and light emitting device including the same
CN108598251B (zh) 半导体发光元件
JP5915504B2 (ja) 半導体発光素子
JP6135213B2 (ja) 半導体発光素子
JP6024432B2 (ja) 半導体発光素子
JP6011244B2 (ja) 半導体発光素子
US9812616B2 (en) Light-emitting diode
CN111416027B (zh) 一种倒装高压发光二极管及发光装置
JP2006210730A (ja) 発光素子
CN108475711A (zh) 紫外线发光元件
JP2018530924A (ja) 半導体素子、半導体素子パッケージ、およびこれを含む照明システム
JP5924231B2 (ja) 半導体発光素子
JP4635985B2 (ja) 発光ダイオード
WO2017154975A1 (ja) 半導体発光装置
TW201637241A (zh) 半導體發光元件、發光裝置及半導體發光元件之製造方法
JP6519673B2 (ja) 半導体発光素子
KR20150107400A (ko) 발광 다이오드
JP5736930B2 (ja) 半導体発光素子