KR100849826B1 - 발광소자 및 이를 포함하는 패키지 - Google Patents

발광소자 및 이를 포함하는 패키지 Download PDF

Info

Publication number
KR100849826B1
KR100849826B1 KR1020070030923A KR20070030923A KR100849826B1 KR 100849826 B1 KR100849826 B1 KR 100849826B1 KR 1020070030923 A KR1020070030923 A KR 1020070030923A KR 20070030923 A KR20070030923 A KR 20070030923A KR 100849826 B1 KR100849826 B1 KR 100849826B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
conductive semiconductor
conductive
emitting device
Prior art date
Application number
KR1020070030923A
Other languages
English (en)
Inventor
최번재
이진현
이시혁
명선영
박기열
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070030923A priority Critical patent/KR100849826B1/ko
Priority to US12/071,980 priority patent/US7786498B2/en
Application granted granted Critical
Publication of KR100849826B1 publication Critical patent/KR100849826B1/ko
Priority to US12/756,824 priority patent/US8063407B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

발광된 빛의 반사 또는 흡수를 최소화하고, 발광면적은 최대로 확보하여 발광효율을 최대화하는 동시에 작은 면적의 전극으로 균일한 전류분산이 가능하여, 신뢰성이 높고 저비용으로 양산성이 우수한 고품질의 발광소자가 제안된다. 본 발명의 발광소자는 제1도전형 반도체층, 제2도전형 반도체층, 및 활성층을 포함하는 발광적층체, 및 그 일면에 도전성 기판을 포함한다. 또한, 본 발명의 발광소자는 발광적층체를 복수의 발광영역으로 분리하는 격벽부, 제1전극구조, 및 제2전극구조를 갖는다. 특히, 제1전극구조는 본딩부, 콘택홀, 및 본딩부와 콘택홀을 연결하는 배선부를 포함한다.
발광소자, 격벽부, 본딩부, 콘택홀, 배선부

Description

발광소자 및 이를 포함하는 패키지{Light emitting device and package including the same}
도1a 및 1b는 종래의 수평형 발광소자이고, 도1c는 종래의 수직형 발광소자의 단면도이며, 도1d는 도1c의 수직형 발광소자에서 기판이 분리되는 것을 도시하는 도면이다.
도2는 본 발명의 일실시예에 따른 발광소자의 사시도이다.
도3a 내지 도3b는 도2의 발광소자의 상면도이다.
도4a 내지 도4c는 각각 도3b에 도시된 발광소자의 A-A', B-B', 및 C-C'선에서의 단면도이다.
도5는 본 발명의 일실시예에 따라 표면에 요철패턴이 형성된 발광소자에서의 발광을 도시하는 도면이다.
도6은 본 발명의 일실시예에 따른 발광소자가 실장된 패키지를 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100 발광소자 110 제1도전형 반도체층
120 활성층 130 제2도전형 반도체층
140 제2전극구조 150 도전성 기판
160 제1전극구조 170 격벽부
본 발명은 발광소자에 관한 것으로서, 보다 상세하게는, 발광된 빛의 반사 또는 흡수를 최소화하고, 발광면적은 최대로 확보하여 발광효율을 최대화하는 동시에 작은 면적의 전극으로 균일한 전류분산이 가능하여, 신뢰성이 높고 저비용으로 양산성이 우수한 고품질의 발광소자에 관한 것이다.
발광소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 예를 들면, LED와 같이 다이오드를 이용하여 반도체를 접합한 형태로 전자/정공 재결합에 따른 에너지를 광으로 변환하여 방출하는 소자가 있다. 이러한 발광소자는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광다이오드를 이용한 휴대폰 키패드, 사이드 뷰어, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유 닛 및 자동차 전조등, 일반 조명 등 그의 응용제품이 소형 휴대제품에서 대형화, 고출력화, 고효율화, 신뢰성화된 제품으로 진행하여 해당 제품에 요구되는 특성을 나타내는 광원을 요구하게 되었다.
반도체 접합 발광소자 구조는 p형 반도체 및 n형 반도체의 접합구조인 것이 일반적이다. 반도체 접합 구조에서는 양반도체의 접합영역에서 전자/정공 재결합에 따른 발광이 있을 수 있으나, 그 발광을 보다 활성화시키기 위한 활성층을 구비할 수도 있다. 이러한 반도체 접합 발광소자는 반도체층을 위한 전극의 위치에 따라 수평형 구조 및 수직형 구조가 있고, 수평형 구조에는 성장형(epi-up) 및 플립칩형(flip-chip)이 있다. 전술한 바와 같이 사용되는 제품의 특성상 각각 요구되는 발광소자의 구조적 특성이 중요하게 고려된다.
도1a 및 도1b는 종래의 수평형 발광소자이고, 도1c는 종래의 수직형 발광소자의 단면도이다. 이하에서는 설명의 편의를 위하여, 도1a 내지 도1c에서 기판과 접촉되는 반도체층이 n형 반도체층이고, 활성층상에 형성되는 반도체층은 p형 반도체층으로 가정하여 설명하기로 한다.
먼저, 도1a를 참조하여 수평형 발광소자 중 성장형 발광소자를 설명하기로 한다.
발광소자(1)는 부도전성 기판(13), n형 반도체층(12), 활성층(11), 및 p형 반도체층(10)을 포함한다. n형 반도체층(12)에는 n형 전극(15)이, p형 반도체층(10) 측에는 p형 전극(14)이 형성되어 있어 전압 등의 인가를 위하여 외부전원(미도시)과 전기적으로 연결되어 있다.
각각의 전극(14, 15)을 통하여 발광소자(1)에 전압이 인가되면, n형 반도체층(12)으로부터 전자가 이동하고, p형 반도체층(10)으로부터 정공이 이동하여 전자 및 정공의 재결합을 통하여 발광이 일어난다. 발광소자(1)는 활성층(11)을 포함하고, 발광은 활성층(11)에서 발생한다. 활성층(11)에서는 발광소자(1)의 발광이 활성화되고, 빛이 발광된다. 전기적 연결을 위하여 n형 반도체층(12)에는 n형 전극이, p형 반도체층(10)에는 p형전극이 접촉저항값을 최소로 하면서 위치한다.
기판의 종류에 따라서 전극의 위치가 달라질 수 있는데, 예를 들어, 기판(13)이 부도전성 기판인 사파이어 기판인 경우라면, n형 반도체층(12)의 전극은 부도전성 기판(13)상에 형성될 수 없고, n형 반도체층(12)에 형성되어야 한다.
따라서, 도1a 참조하여 보면, n형 반도체층(12)상에 n형 전극(15)이 형성될 때, 오믹 접촉 부위의 형성을 이유로 상부의 p형 반도체층(10) 및 활성층(12)이 소모된 것을 알 수 있다. 이러한 전극형성으로 인하여 발광소자(1)의 발광면적은 감소하게 되고, 그에 따라 발광효율도 감소하게 된다.
발광효율을 보다 높이기 위한 형태의 수평형 발광소자가 도1b에 도시되어 있다. 도1b에 도시된 발광소자는 플립칩형 발광소자(2)로서, 기판(23)이 가장 상층에 위치하고 있고, 각각의 전극(24, 25)은 도전성 기판(26)상의 전극접촉부(26, 27)와 각각 접촉하고 있다. 활성층(21)으로부터 발광되는 빛은 전극(24, 25)의 영향 없이 기판(23)을 통과하여 발광되므로 도1a 및 도1b에서 기술된 형태의 발광소자에서와 같은 발광효율의 감소현상을 방지할 수 있었다.
그러나, 플립칩형 발광소자(2)는 우수한 발광효율의 장점에도 불구하고, 발광소자(2)내에 n형 전극 및 p형 전극을 동일평면상에 함께 배치하여 본딩하여야 하고, 본딩 후 전극접촉부(26, 27)와 전극과의 분리현상이 빈번하여 고가의 정밀한 공정장비가 요구되면서, 높은 제조비용, 낮은 생산성 및 낮은 수율과 제품신뢰성의 문제점이 있었다.
이러한 단점을 포함한 이외의 다른 여러 단점을 극복하기 위하여, 부도전성 기판이 아닌 도전성 기판을 사용하는 수직형 발광소자가 등장하였다. 도1c에 도시된 발광소자(3)는 수직형 발광소자로서, 도전성 기판(33)을 사용하여 기판상에 n형 전극(35)을 형성할 수 있다. 도전성 기판(33)은 예를 들면, Si기판과 같은 도전성 물질로 구성될 수 있는데, 그 격자부정합을 이유로 이러한 도전성 기판상에 반도체층 및 활성층을 포함하는 발광층 형성은 용이하지 않은 것이 일반적이다. 따라서, 먼저 발광층 성장이 용이한 기판을 이용하여 발광층을 성장시키고, 추후 성장용 기 판을 제거한 후 도전성 기판을 접합할 수 있다.
도1d에서는 발광층(30, 31, 32)이 형성된 후 부도전성 기판(36)이 레이저를 이용하여 분리되는 것이 도시되어 있다. 레이저를 부도전성 기판(36)에 방출되면, 부도전성 기판(36)과 p형 반도체층(30) 경계의 반도체가 레이저의 에너지를 흡수하고, 용융되어 분리된다.
부도전성 기판(36)이 제거되면, n형 반도체층(32)상에 도전성 기판(33)이 형성되어 발광소자(3)는 수직형 구조를 갖게 된다. 도전성 기판(33)을 사용하면, 도전성 기판(33)을 통하여 n형 반도체층(32)으로의 전압의 인가가 가능하므로 기판 자체에 전극을 형성할 수 있다. 따라서, 도1c에서와 같이 도전성 기판(33) 상에 n형 전극(35)이 형성되고, p형 반도체층(30) 상에 p형 전극(34)이 형성되어 수직구조형의 발광소자가 제조될 수 있다.
그러나, 이 경우, 특히 고출력을 위한 대면적 발광소자를 제조하는 경우, 전류분산을 위하여 전극의 기판에 대한 면적비율이 높을 것이 요구된다. 그에 따라 광추출의 제한 및 광흡수로 인한 광손실 및 발광효율이 감소되는 단점이 있었다. 또한, 부도전성 기판 제거시 통상 이용되는 레이저 에너지 흡수로 인하여 발생하는 열로 인해 기판 및 반도체층들이 팽창과 수축을 반복하게 된다. 그에 따라 열팽창계수 및 열전달에 따른 시간차로 인하여 각 층들은 응력을 받게 되고 이러한 응력 은 기판 및 반도체층의 접촉면적에 비례하므로 대면적 발광소자의 경우 신뢰성 측면에서 불리한 영향을 받게 된다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 발광된 빛의 반사 또는 흡수를 최소화하고, 발광면적은 최대로 확보하여 발광효율을 최대화하는 동시에 작은 면적의 전극으로 균일한 전류분산이 가능하여, 신뢰성이 높고 저비용으로 양산성이 우수한 고품질의 발광소자를 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 발광소자는 제1 및 제2도전형 반도체층과 그 사이에 형성된 활성층을 포함하며, 제1 및 제2도전형 반도체층으로 제공되며 서로 반대되는 제1면 및 제2면을 갖는 발광 적층체; 발광 적층체가 복수의 발광영역으로 분리되도록 발광 적층체의 제2면으로부터 적어도 제1도전형 반도체층의 일부 영역까지 연장된 적어도 하나의 전기적 절연성의 격벽부; 복수의 발광영역에 위치한 제1도전형 반도체층에 각각 접속되도록 형성된 제1전극구조; 제2도전형 반도체층에 접속되도록 발광 적층체의 제2면에 형성된 제2전극구조; 및 제2전극구조에 전기적으로 연결되도록 발광 적층체의 제2면에 형성된 도전성 기판을 포함한다.
제1전극구조는, 복수의 발광영역에 각각 제공되며, 제1도전형 반도체층에 전기적으로 접속되고 제2도전형 반도체층 및 활성층과는 전기적으로 절연되도록 발광 적층체(110, 120, 130)의 제2면으로부터 제1도전형 반도체층의 적어도 일부 영역까지 연장된 복수의 콘택홀과, 발광 적층체(110, 120, 130)의 제1면으로부터 복수의 콘택홀 중 적어도 하나에 연결되도록 형성되며, 제1면에 노출된 영역이 본딩영역으로 제공되는 본딩부와, 발광 적층체(110, 120, 130)의 제2면에 제공되며, 적어도 제2도전형 반도체층과 전기적으로 절연되면서 본딩부에 연결된 콘택홀과 다른 콘택홀을 서로 전기적으로 연결하도록 형성된 배선부를 포함할 수 있다.
바람직하게, 격벽부는 반도체층 및 활성층을 전기적으로 절연시키는데, 이를 위하여 격벽부는 공기로 충전될 수 있다. 또는 격벽부는 내면에 절연층이 형성되거나, 내부가 절연물질로 충전될 수 있다. 격벽부는 발광적층체의 제2면으로부터 제1도전형 반도체층의 상면까지 연장될 수 있다. 또한, 격벽부는 하나의 구조로 구성될 수 있으나, 이와 달리 서로 분리된 복수의 격벽을 포함하여 구성될 수 있다.
제2전극구조는 활성층으로부터 발생한 빛을 반사시키는 것이 바람직하며, 예를 들면, Ag, Al, 및 Pt 중 어느 하나를 포함할 수 있다.
도전성 기판은 금속성 기판일 수 있는데, Au, Ni, Cu, 및 W 중 어느 하나의 금속을 포함할 수 있다. 또는 도전성 기판은 반도체 기판일 수 있는데, Si, Ge, 및 GaAs 중 어느 하나를 포함할 수 있다. 도전성 기판은 도금법 또는 기판접합법을 이용하여 형성될 수 있다.
본딩부는 활성층을 가로지르는 단면의 면적이 제2도전형 반도체층을 가로지르는 단면의 면적보다 작은 것이 바람직하다.
콘택홀은 활성층에서, 활성층을 가로지르는 단면의 면적이 본딩부가 활성층에서, 활성층을 가로지르는 단면의 면적보다 작은 것이 바람직하다.
또한 본 발명의 다른 측면에 따르면, 상면에 홈부가 형성된 발광소자 패키지 본체; 상기 패키지 본체에 장착되고, 상기 홈부의 저면에 노출되는 제1리드프레임; 상기 패키지 본체에 장착되는 제2리드프레임; 및 상기 제1리드프레임에 실장되는 발광소자;를 포함하되, 발광소자는 제1도전형 반도체층, 제2도전형 반도체층, 및 활성층을 포함하는 발광적층체, 및 그 일면에 도전성 기판을 포함하고, 발광적층체를 복수의 발광영역으로 분리하는 격벽부, 제1전극구조, 제2전극구조를 갖으면서, 제2전극구조는 본딩부, 콘택홀, 및 본딩부와 콘택홀을 연결하는 배선부를 포함하는 발광소자 패키지가 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이 하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도2는 본 발명의 일실시예에 따른 발광소자의 단면도이고, 도3a 및 도3b는 도2의 발광소자의 상면도이며, 도4a 내지 도4c는 각각 도3b에 도시된 발광소자의 A-A', B-B', 및 C-C'에서의 단면도이다.
본 발명의 일실시예에 따른 발광소자(100)는 제1 및 제2도전형 반도체층(110, 130)과 그 사이에 형성된 활성층(120)을 포함하며, 제1 및 제2도전형 반도체층(110, 130)으로 제공되며 서로 반대되는 제1면 및 제2면을 갖는 발광 적층체(110, 120, 130); 발광 적층체(110, 120, 130)가 복수의 발광영역으로 분리되도록 발광 적층체(110, 120, 130)의 제2면으로부터 적어도 제1도전형 반도체층(110)의 일부 영역까지 연장된 적어도 하나의 전기적 절연성의 격벽부(170); 복수의 발광영역에 위치한 제1도전형 반도체층(110)에 각각 접속되도록 형성된 제1전극구조(160); 제2도전형 반도체층(130)에 접속되도록 발광 적층체(110, 120, 130)의 제2면에 형성된 제2전극구조(140); 및 제2전극구조(140)에 전기적으로 연결되도록 발광 적층체(110, 120, 130)의 제2면에 형성된 도전성 기판(150)을 포함한다.
발광 적층체(110, 120, 130)는 제1 및 제2도전형 반도체층(110, 130)과 그 사이에 형성된 활성층(120)을 포함한다. 발광 적층체(110, 120, 130)는 제1도전형 반도체층(110)의 외부면을 제1면으로, 제2도전형 반도체층(130)의 외부면을 제2면으로 갖는다.
각각의 반도체층(110, 130)은, 예를 들면, GaN계반도체, ZnO계반도체, GaAs계반도체, GaP계반도체, 및 GaAsP계반도체와 같은 반도체로 구성될 수 있다. 반도체층의 형성은 예를 들면, 분자선 에피택시(Molecular beam epitaxy, MBE)방법을 이용하여 수행될 수 있다. 이외에도, 반도체층들은 III-V 족 반도체, II-VI 족 반도체, 및 Si로 구성된 군으로부터 적절히 선택되어 구현될 수 있다. 발광적층체는 격자부정합이 비교적 낮은 사파이어 기판과 같은 부도전성 기판(미도시)상에서 성장할 수 있다. 부도전성 기판(미도시)은 추후 도전성 기판 접합 전에 제거된다.
활성층(120)은 발광을 활성화시키는 층으로서, 제1도전형 반도체층(110) 및 제2도전형 반도체층(130)의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 물질을 이용하여 형성한다. 예를 들어 제1도전형 반도체층(110) 및 제2도전형 반도체층(130)이 GaN계 화합물 반도체인 경우, GaN의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 InAlGaN계 화합물 반도체를 이용하여 활성층(120)을 형성할 수 있다. 즉, 활성층(120)은 InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 포함할 수 있다.
이때, 활성층(120)의 특성상, 불순물은 도핑되지 않는 것이 바람직하며, 구성물질의 몰비를 조절하여 발광하는 빛의 파장을 조절할 수도 있다. 따라서, 발광소자(100)는 활성층(120)의 특성에 따라 적외선, 가시광선, 및 자외선 중 어느 하나의 빛을 발광할 수 있다.
활성층(120)에 따라 발광소자(100)의 전체 에너지 밴드 다이어그램에는 에너지 우물 구조가 나타나게 되고, 각각의 반도체층(110, 130)으로부터의 전자 및 정공은 이동하다 에너지 우물 구조 갇히게 되고, 발광이 더욱 효율적으로 발생하게 된다.
격벽부(170)는 발광 적층체(110, 120, 130)가 복수의 발광영역으로 분리되도록 발광 적층체(110, 120, 130)의 제2면으로부터 적어도 제1도전형 반도체층(110)의 일부 영역까지 연장되어 형성된다. 격벽부(170)는 제1도전형 반도체층(110)을 복수의 영역으로 분리시켜 제1도전형 반도체층(110)와 제1도전형 반도체층(110)상에 형성된 성장용 기판(미도시)과의 사이에 레이저 등의 분리수단을 적용할 경우, 계면에 인가되는 열에너지로 인한 응력을 감소시킨다.
예를 들어, 성장용 기판과의 분리수단으로서 레이저를 이용하는 경우 계면에서의 온도는 약 1000℃이다. 따라서, 그에 따른 열에너지로 분리시키지만 이러한 열은 추후 반도체층 및 접합될 도전성 기판(150)에 수축 및 팽창을 유도하는 응력 을 발생시킨다. 일반적으로 응력의 크기는 면적에 비례하므로 대면적 발광소자에서는 이러한 응력이 특히 불리한 영향을 미칠 수 있다.
그러나, 본 발명에 따른 발광소자(100)는 격벽부(170)를 구비하고 있으므로 제1도전형 반도체층(110)의 면적은 복수개의 발광영역의 면적으로 작아지므로 응력을 감소시킬 수 있다. 즉, 각각의 복수개의 발광영역별로 보다 용이하게 팽창 및 수축이 진행되어 발광적층체(110, 120, 130)의 발광을 안정화시킬 수 있다.
바람직하게, 격벽부(170)는 반도체층(110, 130) 및 활성층(120)을 전기적으로 절연시키는데, 이를 위하여 격벽부는 공기로 충전될 수 있다. 또는 격벽부(170)는 내면에 절연층을 형성하고, 절연층 내부는 공기로 충전될 수 있다. 이외에도 내부 전체를 유전체와 같은 절연물질로 충전하여 전기적 절연을 수행할 수 있다.
격벽부(170)는 발광적층체(110, 120, 130)를 전기적으로 절연하기 위하여 제2면으로부터 제1도전형 반도체층(110)의 상면까지 연장되어 형성될 수 있으나, 반드시 제1도전형 반도체층(110)의 상면까지 연장될 필요는 없고, 제1도전형 반도체층(110)의 내부까지 연장될 수 있다.
또한, 격벽부(170)는 하나의 구조로 구성될 수 있으나, 이와 달리 서로 분리된 복수의 격벽을 포함하여 구성될 수 있다. 이 경우, 복수의 격벽은 필요한 전기 적 절연특성을 부여할 수 있도록 각각 다르게 형성할 수 있는데, 예를 들면, 본딩부(161)를 둘러싸는 격벽부 및 콘택홀(162)을 둘러싸는 격벽부는 서로 다른 높이나 형상을 갖을 수 있다.
제1전극구조(160)는 격벽부(170)로 분리된 복수의 발광영역에 위치한 제1도전형 반도체층(110)에 각각 접속되도록 형성된다. 제1전극구조(160)는 콘택홀(162), 본딩부(161) 및 배선부(163)를 포함한다.
콘택홀(162)은 복수개 구비될 수 있는데, 복수의 콘택홀(162) 각각은 복수의 발광영역에 각각 제공될 수 있다. 콘택홀(162)은 단일발광영역에 단일콘택홀이 제공되거나 또는 단일발광영역에 복수의 콘택홀이 제공될 수 있다. 콘택홀(162)은 제1도전형 반도체층(110)에 전기적으로 접속되고 제2도전형 반도체층(130) 및 활성층(120)과는 전기적으로 절연되도록 형성되는데, 이를 위하여 발광 적층체(110, 120, 130)의 제2면으로부터 제1도전형 반도체층(110)의 적어도 일부 영역까지 연장된다. 콘택홀(162)은 제1도전형 반도체층(110)상에 전류를 분산시키기 위하여 형성된다.
본딩부(161)는 발광 적층체(110, 120, 130)의 제1면으로부터 복수의 콘택홀(162) 중 적어도 하나에 연결되도록 형성되며, 제1면에 노출된 영역이 본딩영역으로 제공된다.
배선부(163)는 발광 적층체(110, 120, 130)의 제2면에 제공되며, 적어도 제2도전형 반도체층(130)과 전기적으로 절연되면서 본딩부(161)에 연결된 콘택홀(162)과 다른 콘택홀(162)을 서로 전기적으로 연결하도록 형성된다. 배선부(163)는 콘택홀(162)과 다른 콘택홀(162)을 전기적으로 연결하고, 또한, 콘택홀(162) 및 본딩부(161)를 연결할 수 있다. 제1도전형 반도체층(110) 및 활성층 아래에 배선부(163)가 위치하여 발광효율을 향상시킬 수 있다.
이하, 도3a 내지 도 4c를 참조하여, 콘택홀(162), 본딩부(161) 및 배선부(163)를 더욱 상세히 설명하기로 한다.
제2전극구조(140)는 제2도전형 반도체층(130)에 전기적으로 접속되도록 발광 적층체(110, 120, 130)의 제2면에 형성된다. 즉, 제2전극구조(140)는 제2도전형 반도체층(130)을 외부전원(미도시)과 전기적으로 연결하는 전극이다. 제2전극구조(140)는 금속으로 구성될 수 있다. 제2전극구조(140)는 예를 들면, n형 전극으로는 Ti를, p형 전극으로는 Pd 또는 Au로 구성될 수 있다.
제2전극구조(140)는 활성층(120)으로부터 발생한 빛을 반사시키는 것이 바람직하다. 제2전극구조(140)는 활성층(120)의 하측에 위치하므로 활성층(120)을 기준으로 하여 발광소자의 발광방향과 반대면에 위치한다. 따라서, 활성층(120)으로부 터 제2전극구조(140)로 진행하는 빛은 발광방향과 반대방향이고, 따라서 이러한 빛은 반사되어야 발광효율이 증가된다. 따라서, 제2전극구조(140)에서 반사된 빛은 발광면으로 향하게 되고, 발광소자의 발광효율이 증가된다.
활성층(120)으로부터 발생한 빛을 반사시키기 위하여 제2전극구조(140)는 가시광선영역에서 백색계열인 금속인 것이 바람직한데, 예를 들면, Ag, Al, 및 Pt 중 어느 하나일 수 있다. 제2전극구조(140)에 대하여는, 도4a 내지 도4c를 참조하여 이하 더 설명하기로 한다.
도전성 기판(150)은 제2전극구조(140)에 전기적으로 연결되도록 발광 적층체(110, 120, 130)의 제2면에 형성된다. 도전성 기판(150)은 금속성 기판이거나 반도체 기판일 수 있다. 도전성 기판(150)이 금속인 경우, Au, Ni, Cu, 및 W 중 어느 하나의 금속으로 구성될 수 있다. 또한, 도전성 기판(150)이 반도체 기판인 경우, Si, Ge, 및 GaAs 중 어느 하나의 반도체 기판일 수 있다. 도전성 기판을 발광소자에 형성하는 방법으로는 도금씨드층을 형성하여 기판을 형성하는 도금법이나, 도전성 기판(150)을 별도로 준비하여 Au, Au-Sn, 또는 Pb-Sr과 같은 도전성 접착제를 이용하여 접합시키는 기판접합법이 이용될 수 있다.
도3a를 참조하면, 제1도전형 반도체층(110)상에 표면에는 본딩부(161)가 형성되어 있고, 점선으로 표시된 복수의 콘택홀(162)은 제1도전형 반도체층(110)의 내부에 위치하고 있음이 나타나 있다. 제1도전형 반도체층(110)은 격벽부(170)로 서로 분리된 복수의 발광영역을 포함한다. 도3a 및 도3b에서 본딩부(161)는 하나만이 도시되어 있으나, 동일 발광영역에 복수개 형성되거나 또는 복수개의 발광영역 각각에 복수개 형성될 수 있다. 또한, 콘택홀(162)은 각각의 발광영역에 하나씩 형성되어 있으나, 단일 발광영역에 복수개 형성되어 전류분산을 더욱 향상시킬 수 있다.
도3b는 도3a에 나타난 제1도전형 반도체층(110)의 상면을 A-A', B-B', 및 C-C'로 절단한 것을 도시한다. A-A'는 콘택홀(162)만을 포함하는 단면을, B-B'는 본딩부(161) 및 콘택홀(162)을 포함하는 단면을, 그리고, C-C'는 콘택홀(162) 및 본딩부(161)를 포함하지 않고, 배선부(163)만을 포함하는 단면을 취하기 위하여 선택되었다.
도4a 내지 도4c는 각각 도3b에 도시된 발광소자의 A-A', B-B', 및 C-C'에서의 단면도이다. 이하, 도2, 도3a, 도3b, 도4a내지 도4c를 참조하여 설명하기로 한다.
도4a에서, 콘택홀(162)은 제2전극구조(140)으로부터 제1도전형 반도체층(110) 내부까지 연장된다. 콘택홀(162)은 제1도전형 반도체층(110) 및 활성층(120)을 통과하여 제1도전형 반도체층(110)까지 연장되고, 적어도 제1도전형 반 도체층(110)의 일부까지 연장되나, 본딩부(161)와 같이 제1도전형 반도체층(110)의 표면까지 연장될 필요는 없다. 그러나, 콘택홀(162)은 제1도전형 반도체층(110)에 전류분산을 위한 것이므로 제1도전형 반도체층(110)까지는 연장되어야 한다.
콘택홀(162)은 제1도전형 반도체층(110)에 전류를 분산시키기 위한 것이므로 소정면적을 가져야 한다. 그러나, 본딩부(161)와 같이 전기적 연결을 위한 것이 아니므로 제1도전형 반도체층(110)상에 전류가 균일하게 분포될 수 있는 가능한 적은 면적으로 소정개수 형성되는 것이 바람직하다. 콘택홀(162)이 너무 적은 개수로 형성되면 전류분산이 어려워져 전기적 특성이 악화될 수 있고, 너무 많은 개수로 형성되면 형성을 위한 공정의 어려움 및 활성층의 감소로 인한 발광면적의 감소가 초래되므로 이러한 조건을 고려하여 적절히 선택될 수 있다. 따라서, 콘택홀(162)은 가능한 한 적은 면적을 차지하면서 전류분산이 효과적인 형상으로 구현된다.
콘택홀(162)은 전류분산을 위하여 복수개인 것이 바람직하다. 또한, 콘택홀(162)은 원통형의 형상일 수 있는데, 그 단면의 면적은 본딩부(161)의 단면의 면적보다 작을 수 있다. 그리고 본딩부(161)와 소정거리 이격되어 형성되는 것이 바람직한데, 후술하는 배선부(163)에 의하여 제2전극구조(140)상에서 서로 연결될 수 있으므로 소정거리 이격되어 가능한한 제1도전형 반도체층(110)내에서 균일한 전류분산을 유도하여야 하기 때문이다.
콘택홀(162)은 제2전극구조(140)으로부터 제1도전형 반도체층(110) 내부까지 형성되는데, 제1도전형 반도체층의 전류분산을 위한 것이므로 제2도전형 반도체층(130) 및 활성층(120)과는 전기적으로 분리될 필요가 있다. 따라서, 제2전극구조(140), 제2도전형 반도체층(130) 및 활성층(120)과 전기적으로 분리되는 것이 바람직하다. 전기적 분리는 유전체와 같은 절연물질을 이용하여 수행할 수 있다.
도4b에서, 본딩부(161)는 제2전극구조(140)으로부터 제1도전형 반도체층(110)의 표면까지 연장된다. 본딩부(161)는 제2전극구조(140)에서부터 시작하여, 제2도전형 반도체층(130), 활성층(120) 및 제1도전형 반도체층(110)을 통과하여 제1도전형 반도체층(110)의 표면까지 연장된다. 발광 적층체(110, 120, 130)의 제1면으로부터 복수의 콘택홀(162) 중 적어도 하나에 연결되도록 형성되며, 제1면에 노출된 영역이 본딩영역으로 제공된다.
본딩부(161)는 특히 제1전극구조(160)의 외부전원(미도시)과의 연결을 위한 것이므로, 제1전극구조(160)는 적어도 하나의 본딩부(161)를 구비하는 것이 바람직하다.
본딩부(161)는 제2전극구조(140)으로부터 제1도전형 반도체층(110)의 표면까지 연장되어 있다. 본딩부(161)는 제1도전형 반도체층(110)의 표면에서 외부전원과 전기적으로 연결되어 콘택홀에 전류를 공급하게 되므로 제2전극구조(140), 제1도전 형 반도체층(110), 및 활성층(120)과 전기적으로 분리되는 것이 바람직하다. 전기적 분리는 유전체와 같은 절연물질을 이용하여 절연층을 형성하여 수행할 수 있다.
본딩부(161)는 콘택홀(162)에 전류를 공급하는 기능을 수행하나, 이외에도 제1도전형 반도체층(110)과 전기적으로 분리되지 않도록 구성되어 직접 전류를 분산시킬 수 있다. 본딩부(161)는 콘택홀(162)에 전류를 공급하는 기능과 제1도전형 반도체층(110)에 전류를 분산시키는 기능 중 요구되는 기능을 고려하여 제1도전형 반도체층(110)과 적절히 전기적으로 분리시킬 수 있다.
본딩부(161)는 특히, 활성층(120)에서의 단면의 면적이 제1도전형 반도체층(110)의 표면에서의 단면의 면적보다 작은 것이 바람직한데, 이는 활성층(120)을 보다 최대한 확보하여 발광효율을 증가시키기 위해서이다. 그러나, 본딩부(161)는 제1도전형 반도체층(110)의 표면에서는 외부전원(미도시)과의 연결을 위하여 소정면적을 가지는 것이 바람직하다.
본딩부(161)는 발광소자(100)의 중앙에 위치할 수 있는데, 이 경우 콘택홀(162)은 가능한한 본딩부(161)와 소정거리 이격되어 골고루 분산되어 위치하는 것이 바람직하다. 다시 도3a를 참조하면, 본딩부(161)와 콘택홀(162)이 제1도전형 반도체층(110)상에 골고루 분산되어 위치하여 전류분산을 최적화하고 있다. 도3a에서는 본딩부(161)가 1개이고, 콘택홀(162)이 8개인 경우를 상정하여 도시하였으나, 각각의 개수는 전기적 연결 상황(예를 들면, 외부전원의 위치) 및 제1도전형 반도체층(110)의 두께 등과 같은 전류분산 상황을 고려하여 적절히 선택될 수 있다.
콘택홀(162)이 복수개인 경우, 본딩부(161)와 복수개의 콘택홀(162) 모두는 직접적으로 연결될 수 있다. 이 경우, 발광소자(100) 중심부에 본딩부(161)가 형성되고, 콘택홀(162)이 그 둘레에 위치하고 배선부(163)는 방사형으로 본딩부(161) 및 콘택홀(162)을 직접 연결시킬 수 있다.
또는 복수의 콘택홀(162) 중 몇몇의 콘택홀(162)은 본딩부(161)에 직접 연결되어 있고, 나머지 콘택홀(162)은 본딩부(161)에 직접 연결된 콘택홀(162)과 연결되어 본딩부(161)와는 간접적으로 연결될 수 있다. 이 경우에는 더욱 많은 수의 콘택홀(162)을 형성할 수 있어서, 전류분산의 효율화를 향상시키게 된다.
도4a내지 도4c에서, 배선부(163)는 제2전극구조(140)상에 형성되어 본딩부(161) 및 콘택홀(162)을 연결한다. 따라서, 제2전극구조(140)의 상당부분이 빛을 발광하는 활성층(120)의 빛의 진행방향의 반대쪽 후면에 위치하게 되어 발광효율을 증가시키게 된다. 특히, 도4c에서, 배선부(163)만이 제2전극구조(140)상에 위치하고 제2전극구조(140)가 제1도전형 반도체층(110), 활성층(120), 및 제1도전형 반도체층(110)상에 위치하지 않는 상태를 나타낸다. 따라서, 도4c와 같은 경우, 본딩부(161) 및 콘택홀(162)이 발광에 영향을 미치지 않아 발광효율이 높이지는 영역이 된다.
그리고, 배선부(163)는 제2전극구조(140)과 전기적으로 분리되어 있다. 제1전극구조(160)과 제2전극구조(140)는 서로 반대극성을 나타내는 전극들이어서, 외부전원을 제1도전형 반도체층(110) 및 제2도전형 반도체층(130)에 각각 공급하므로 양 전극은 반드시 전기적으로 분리되어야 한다. 전기적 분리는 유전체와 같은 절연물질을 이용하여 절연층(180)을 형성하여 수행할 수 있다.
도4b에서 본딩부(161)가 제1도전형 반도체층(110)의 표면에 위치함으로써, 수직형 발광소자의 특성을 나타낼 수 있고, 도4c에서는 배선부(163)가 제2전극구조(140)과 같은 평면에 위치하므로 수평형 발광소자의 특성을 나타낼 수 있다. 따라서 발광소자(100)는 수평형 및 수직형을 통합한 형태의 구조를 나타내게 된다.
도4a내지 도4c에서, 제1도전형 반도체층(110)은 n형 반도체층이고, 제1전극구조(160)는 n형 전극부일 수 있다. 이 경우, 제2도전형 반도체층(130)은 p형 반도체층이고, 제2전극구조(140)는 p형 전극일 수 있다. 본딩부(161), 콘택홀(162) 및 배선부(163)는 서로 연결되어 있는 제1전극구조(160)인데, 제1전극구조(160)가 n형 전극인 경우, 절연물질을 이용하여 절연부(180)를 형성하여 p형 전극인 제2전극구조(140)와 전기적으로 분리될 수 있다.
도5는 본 발명의 따라 표면에 요철패턴이 형성된 발광소자에서의 발광을 도시하는 도면이다. 본 발명에 따른 발광소자는 발광된 빛의 진행방향의 최외곽 표면이 제1도전형 반도체층(110)으로 구성되어 있다. 따라서, 포토리소그래피 방법과 같은 공지의 방법을 이용하여 표면에 요철 패턴을 형성하는 것이 용이하다. 이 경우, 활성층(120)으로부터 발광된 빛은 제1도전형 반도체층(110)의 표면에 형성된 요철패턴(190)을 통과하여 추출되고 요철패턴(190)에 의해 광추출효율이 증가된다.
요철패턴(190)은 광결정(photonic crystal) 구조일 수 있다. 광결정은 굴절률이 서로 다른 매질이 결정처럼 규칙적으로 배열된 것을 나타내는데, 이러한 광결정은 빛의 파장의 배수의 길이 단위의 빛 조절이 가능하여 광추출효과를 더욱 높일 수 있다. 광결정 구조는 제1도전형 반도체층(110)을 형성하고 제2전극구조(140)까지 제조한 후에, 소정의 적절한 공정을 통하여 수행될 수 있다. 예를 들면, 식각 공정에 의하여 형성될 수 있다.
요철패턴(190)이 제1도전형 반도체층(110)에 형성된 경우, 격벽부(170)는 제1도전형 반도체층(110)의 표면까지 형성되지 않고 그 내부까지만 형성되는 것이 바람직하다. 격벽부(170)는 요철패턴(190)의 광추출효율향상성능에 불리한 영향을 미치지 않으면서, 발광영역을 복수개로 분리하는 역할을 수행한다.
도6은 본 발명의 일실시예에 따른 발광소자가 실장된 패키지를 도시한 도면 이다. 컵형 패키지 구조물(280) 각각에는 그 내부에 홈부가 형성되고 그 저면에는 발광소자의 도전성 기판(250)이 실장된다. 발광소자는 격벽부(230), 발광적층체(210), 및 제1전극구조와 함께 제2전극구조(240)를 포함한다.
발광소자는 외부전원과의 연결을 위한 전극구조인 제1 및 제2리드프레임(290) 중 어느 하나의 리드프레임 상에 실장된다. 도전성 기판(250)은 리드프레임(290)상에 실장되면서 다이본딩 방식으로 실장될 수 있는데, 소정의 접착물질(260)이 사용될 수 있다.
발광소자는 실장되지 않은 다른 리드프레임과 와이어 본딩(270)방식으로 전기적으로 연결된다. 본 발명에 따른 발광소자(200)는 발광효율을 최대한 보장할 수 있으면서도 수직형 구조를 가져 도6에서와 같이 다이본딩 형식 및 와이어 본딩 형식을 혼용하여 실장될 수 있다. 따라서, 비교적 저비용의 공정으로 수행이 가능하다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니라, 첨부된 청구범위에 의해 해석되어야 한다. 또한, 본 발명에 대하여 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당해 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
이상 설명한 바와 같이 본 발명에 따른 발광소자는 발광방향에 위치하는 반도체층의 전극부를 발광면상에 모두 형성하지 않고, 그 일부를 제외하고는 활성층 아래에 형성하므로써, 발광된 빛이 전극부에 의하여 반사되거나 또는 흡수되는 현상을 방지할 수 있고, 발광면적 또한 최대로 확보할 수 있어 발광을 최대화할 수 있는 효과가 있다.
이외에도 전극부를 전류분산을 원활히 할 수 있도록 하나 또는 그 이상의 본딩부 및 콘택홀을 구비하여 작은 면적의 전극으로 균일한 전류분산이 가능한 효과가 있다.
아울러, 본 발명에 따른 발광소자는 상면이 복수의 영역으로 분리되는 격벽부를 구비하여 비도전성 기판을 제거하기 위한 공정에서 층간 응력 감소를 유도하므로 발광층의 특성을 안정시키고 누설전류 감소, 발광효율 증가 및 제품 수명 연장과 같은 신뢰성 높은 제품품질을 보장할 수 있는 효과가 있다.
또한, 본딩부가 발광소자의 상면에 위치하여 다이 본딩시 정렬이 불필요하고, 와이어 본딩도 용이하다. 이와 함께, 수직형 구조를 갖고 있으므로 패키지 제조시 비교적 용이한 저가의 다이본딩과 와이어본딩을 함께 이용할 수 있어서 저비 용으로 우수한 양산성을 나타내는 효과가 있다.
따라서, 본 발명에 따르면, 신뢰성이 높고 저비용으로 양산성이 우수한 고품질의 발광소자를 구현할 수 있다.

Claims (16)

  1. 제1 및 제2도전형 반도체층과 그 사이에 형성된 활성층을 포함하며, 상기 제1도전형 반도체층의 외부면인 제1면 및 상기 제2도전형 반도체층의 외부면인 제2면을 갖는 발광 적층체;
    상기 발광 적층체가 복수의 발광영역으로 분리되도록 상기 발광 적층체의 제2면으로부터 적어도 상기 제1도전형 반도체층의 일부 영역까지 연장된 적어도 하나의 전기적 절연성의 격벽부;
    상기 복수의 발광영역에 위치한 상기 제1도전형 반도체층에 각각 접속되도록 형성된 제1전극구조;
    상기 제2도전형 반도체층에 접속되도록 상기 발광 적층체의 제2면에 형성된 제2전극구조; 및
    상기 제2전극구조에 전기적으로 연결되도록 상기 발광 적층체의 제2면에 형성된 도전성 기판을 포함하며,
    상기 제1전극구조는, 상기 복수의 발광영역에 각각 제공되며, 상기 제1도전형 반도체층에 전기적으로 접속되고 상기 제2도전형 반도체층 및 활성층과는 전기적으로 절연되도록 상기 발광 적층체의 제2면으로부터 상기 제1도전형 반도체층의 적어도 일부 영역까지 연장된 복수의 콘택홀과,
    상기 발광 적층체의 제1면으로부터 상기 복수의 콘택홀 중 적어도 하나에 연결되도록 형성되며, 상기 제1면에 노출된 영역이 본딩영역으로 제공되는 본딩부와,
    상기 발광 적층체의 제2면에 제공되며, 적어도 상기 제2도전형 반도체층과 전기적으로 절연되면서 상기 본딩부에 연결된 콘택홀과 다른 콘택홀을 서로 전기적으로 연결하도록 형성된 배선부를 포함하는 발광소자.
  2. 제1항에 있어서,
    상기 격벽부는 공기로 충전된 것을 특징으로 하는 발광소자.
  3. 제1항에 있어서,
    상기 격벽부는 내면에 절연층이 형성되는 것을 특징으로 하는 발광소자.
  4. 제1항에 있어서,
    상기 격벽부는 내부가 절연물질로 충전된 것을 특징으로 하는 발광소자.
  5. 제1항에 있어서,
    상기 격벽부는 상기 발광적층체의 제2면으로부터 상기 제1도전형 반도체층까지 연장된 것을 특징으로 하는 발광소자.
  6. 제1항에 있어서,
    상기 격벽부는 서로 분리된 복수의 격벽을 포함하는 것을 특징으로 하는 발광소자.
  7. 제 1항에 있어서,
    상기 제2전극구조는 상기 활성층으로부터 발생한 빛을 반사시키는 것을 특징으로 하는 발광소자.
  8. 제 8항에 있어서,
    상기 제2전극구조는 Ag, Al, 및 Pt 중 어느 하나를 포함하는 것을 특징으로 하는 발광소자.
  9. 제1항에 있어서,
    상기 도전성 기판은 Au, Ni, Cu, 및 W 중 어느 하나의 금속을 포함하는 금속성 기판인 것을 특징으로 하는 발광소자.
  10. 제1항에 있어서,
    상기 도전성 기판은 Si, Ge, 및 GaAs 중 어느 하나를 포함하는 반도체 기판인 것을 특징으로 하는 발광소자.
  11. 제1항에 있어서,
    상기 도전성 기판은 도금법을 이용하여 형성되는 것을 특징으로 하는 발광소자.
  12. 제1항에 있어서,
    상기 도전성 기판은 기판접합법을 이용하여 형성되는 것을 특징으로 하는 발광소자.
  13. 제1항에 있어서,
    상기 본딩부는 상기 활성층에서의 단면의 면적이 상기 제2도전형 반도체층 표면에서의 단면의 면적보다 작은 것을 특징으로 하는 발광소자.
  14. 제1항에 있어서,
    상기 콘택홀은 상기 본딩부와 소정거리 이격되어 형성되는 것을 특징으로 하는 발광소자.
  15. 제1항에 있어서,
    상기 콘택홀의 상기 활성층에서의 단면의 면적은 상기 본딩부의 상기 활성층에서의 단면의 면적보다 작은 것을 특징으로 하는 발광소자.
  16. 상면에 홈부가 형성된 발광소자 패키지 본체;
    상기 패키지 본체에 장착되고, 상기 홈부의 저면에 노출되는 제1리드프레임;
    상기 패키지 본체에 장착되는 제2리드프레임; 및
    상기 제1리드프레임 상에 실장되는 발광소자;를 포함하고,
    상기 발광소자는, 제1 및 제2도전형 반도체층과 그 사이에 형성된 활성층을 포함하며, 상기 제1도전형 반도체층의 외부면인 제1면 및 상기 제2도전형 반도체층의 외부면인 제2면을 갖는 발광 적층체; 상기 발광 적층체가 복수의 발광영역으로 분리되도록 상기 발광 적층체의 제2면으로부터 적어도 상기 제1도전형 반도체층의 일부 영역까지 연장된 적어도 하나의 전기적 절연성의 격벽부; 상기 복수의 발광영역에 위치한 상기 제1도전형 반도체층에 각각 접속되도록 형성된 제1전극구조; 상기 제2도전형 반도체층에 접속되도록 상기 발광 적층체의 제2면에 형성된 제2전극구조; 및 상기 제2전극구조에 전기적으로 연결되도록 상기 발광 적층체의 제2면에 형성된 도전성 기판을 포함하며,
    상기 제1전극구조는, 상기 복수의 발광영역에 각각 제공되며, 상기 제1도전형 반도체층에 전기적으로 접속되고 상기 제2도전형 반도체층 및 활성층과는 전기적으로 절연되도록 상기 발광 적층체의 제2면으로부터 상기 제1도전형 반도체층의 적어도 일부 영역까지 연장된 복수의 콘택홀과, 상기 발광 적층체의 제1면으로부터 상기 복수의 콘택홀 중 적어도 하나에 연결되도록 형성되며, 상기 제1면에 노출된 영역이 본딩영역으로 제공되는 본딩부와, 상기 발광 적층체의 제2면에 제공되며, 적어도 상기 제2도전형 반도체층과 전기적으로 절연되면서 상기 본딩부에 연결된 콘택홀과 다른 콘택홀을 서로 전기적으로 연결하도록 형성된 배선부를 포함하고, 상기 제2리드프레임과 전기적으로 연결되는 것을 특징으로 하는 발광소자 패키지.
KR1020070030923A 2007-03-29 2007-03-29 발광소자 및 이를 포함하는 패키지 KR100849826B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070030923A KR100849826B1 (ko) 2007-03-29 2007-03-29 발광소자 및 이를 포함하는 패키지
US12/071,980 US7786498B2 (en) 2007-03-29 2008-02-28 Light emitting device and package having the same
US12/756,824 US8063407B2 (en) 2007-03-29 2010-04-08 Light emitting device and package having the same for maximizing light emitting area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030923A KR100849826B1 (ko) 2007-03-29 2007-03-29 발광소자 및 이를 포함하는 패키지

Publications (1)

Publication Number Publication Date
KR100849826B1 true KR100849826B1 (ko) 2008-07-31

Family

ID=39792669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030923A KR100849826B1 (ko) 2007-03-29 2007-03-29 발광소자 및 이를 포함하는 패키지

Country Status (2)

Country Link
US (2) US7786498B2 (ko)
KR (1) KR100849826B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047553A3 (ko) * 2008-10-22 2010-07-29 삼성엘이디 주식회사 반도체 발광 소자
KR101039931B1 (ko) 2009-10-21 2011-06-09 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101205437B1 (ko) 2011-10-11 2012-11-28 삼성전자주식회사 반도체 발광 소자
WO2014061971A1 (ko) * 2012-10-18 2014-04-24 일진엘이디(주) 발광 영역 분리 트렌치를 갖는 전류 분산 효과가 우수한 고휘도 반도체 발광소자
KR20190081848A (ko) * 2017-12-29 2019-07-09 엘지전자 주식회사 반도체 발광 소자를 이용한 차량용 램프 및 그 제어방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818466B1 (ko) * 2007-02-13 2008-04-02 삼성전기주식회사 반도체 발광소자
KR100849826B1 (ko) * 2007-03-29 2008-07-31 삼성전기주식회사 발광소자 및 이를 포함하는 패키지
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR100891761B1 (ko) * 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US8716723B2 (en) * 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
US9293656B2 (en) * 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
US9117944B2 (en) * 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
KR100962898B1 (ko) 2008-11-14 2010-06-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN102217102B (zh) * 2008-11-14 2015-07-15 三星电子株式会社 半导体发光器件
USRE48774E1 (en) 2008-11-14 2021-10-12 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor light emitting device
DE102009006177A1 (de) * 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
KR101007139B1 (ko) * 2009-09-10 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
FR2953328B1 (fr) * 2009-12-01 2012-03-30 S O I Tec Silicon On Insulator Tech Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
DE102010014667A1 (de) * 2010-04-12 2011-10-13 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit Stromaufweitungsschicht
TWI495156B (zh) * 2010-07-30 2015-08-01 Epistar Corp 半導體發光元件及其製造方法
DE102010033137A1 (de) * 2010-08-03 2012-02-09 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US8410515B2 (en) * 2010-08-31 2013-04-02 Micron Technology, Inc. Solid state lighting devices with point contacts and associated methods of manufacturing
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN102447016A (zh) * 2010-10-09 2012-05-09 佛山市奇明光电有限公司 发光二极管结构及其制作方法
KR101766298B1 (ko) * 2011-03-30 2017-08-08 삼성전자 주식회사 발광소자 및 그 제조방법
US9373765B2 (en) 2011-05-25 2016-06-21 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
TW201248945A (en) * 2011-05-31 2012-12-01 Chi Mei Lighting Tech Corp Light-emitting diode device and method for manufacturing the same
DE102011111919B4 (de) * 2011-08-30 2023-03-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
KR20130096094A (ko) 2012-02-21 2013-08-29 엘지이노텍 주식회사 발광소자 패키지, 발광 소자 패키지 제조방법 및 이를 구비한 조명 시스템
US9196807B2 (en) 2012-10-24 2015-11-24 Nichia Corporation Light emitting element
JP5924231B2 (ja) * 2012-10-24 2016-05-25 日亜化学工業株式会社 半導体発光素子
KR101466833B1 (ko) * 2013-07-08 2014-11-28 코닝정밀소재 주식회사 유기발광소자용 광추출 기판, 그 제조방법 및 이를 포함하는 유기발광소자
WO2015156588A1 (ko) * 2014-04-07 2015-10-15 엘지이노텍 주식회사 발광소자 및 조명시스템
JP2016081562A (ja) 2014-10-09 2016-05-16 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
USD864130S1 (en) * 2018-05-21 2019-10-22 Foshan Nationstar Optoelectronics Co., Ltd. Light emitting diode device
CN110021691B (zh) * 2019-04-03 2020-05-01 厦门市三安光电科技有限公司 一种半导体发光器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61252676A (ja) 1985-05-01 1986-11-10 Seiko Epson Corp 発光ダイオ−ド
JP2004079972A (ja) 2002-08-22 2004-03-11 Fuji Photo Film Co Ltd 面発光型発光素子
KR20070020840A (ko) * 2005-08-17 2007-02-22 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
KR20070042214A (ko) * 2005-10-18 2007-04-23 김성진 질화물 반도체 발광 다이오드 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459100B1 (en) 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
US6410942B1 (en) 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
US6828596B2 (en) 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
KR100818466B1 (ko) * 2007-02-13 2008-04-02 삼성전기주식회사 반도체 발광소자
KR100849826B1 (ko) * 2007-03-29 2008-07-31 삼성전기주식회사 발광소자 및 이를 포함하는 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61252676A (ja) 1985-05-01 1986-11-10 Seiko Epson Corp 発光ダイオ−ド
JP2004079972A (ja) 2002-08-22 2004-03-11 Fuji Photo Film Co Ltd 面発光型発光素子
KR20070020840A (ko) * 2005-08-17 2007-02-22 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
KR20070042214A (ko) * 2005-10-18 2007-04-23 김성진 질화물 반도체 발광 다이오드 및 그 제조방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10333023B2 (en) 2008-10-22 2019-06-25 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor light emitting device
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US8686454B2 (en) 2008-10-22 2014-04-01 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US8975653B2 (en) 2008-10-22 2015-03-10 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US9680050B2 (en) 2008-10-22 2017-06-13 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US9997663B2 (en) 2008-10-22 2018-06-12 Samsung Electronics Co., Ltd. Semiconductor light emitting device
WO2010047553A3 (ko) * 2008-10-22 2010-07-29 삼성엘이디 주식회사 반도체 발광 소자
KR101039931B1 (ko) 2009-10-21 2011-06-09 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101205437B1 (ko) 2011-10-11 2012-11-28 삼성전자주식회사 반도체 발광 소자
WO2014061971A1 (ko) * 2012-10-18 2014-04-24 일진엘이디(주) 발광 영역 분리 트렌치를 갖는 전류 분산 효과가 우수한 고휘도 반도체 발광소자
KR20190081848A (ko) * 2017-12-29 2019-07-09 엘지전자 주식회사 반도체 발광 소자를 이용한 차량용 램프 및 그 제어방법
KR102006188B1 (ko) * 2017-12-29 2019-08-01 엘지전자 주식회사 반도체 발광 소자를 이용한 차량용 램프 및 그 제어방법
US10788182B2 (en) 2017-12-29 2020-09-29 Zkw Group Gmbh Vehicle lamp using semiconductor light emitting device and method for controlling the same

Also Published As

Publication number Publication date
US20100193828A1 (en) 2010-08-05
US7786498B2 (en) 2010-08-31
US8063407B2 (en) 2011-11-22
US20080237622A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
KR100849826B1 (ko) 발광소자 및 이를 포함하는 패키지
KR100818466B1 (ko) 반도체 발광소자
USRE47417E1 (en) Semiconductor light emitting device, method of manufacturing the same, and semiconductor light emitting device package using the same
KR101891257B1 (ko) 반도체 발광장치 및 그 제조방법
US9070835B2 (en) Semiconductor light emitting device
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
US9425359B2 (en) Light emitting diode
US9780260B2 (en) Semiconductor light emitting device and manufacturing method of the same
KR101047720B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120082189A (ko) 웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법
KR101654339B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101411256B1 (ko) 반도체 발광소자 및 그의 제조방법
KR100887072B1 (ko) 반도체 발광소자, 및 이를 이용한 반도체 발광소자 패키지
US9362718B2 (en) Semiconductor light emitting device
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR101797561B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101731058B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR102628787B1 (ko) 발광 소자
KR101775664B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 11