TW201637241A - 半導體發光元件、發光裝置及半導體發光元件之製造方法 - Google Patents

半導體發光元件、發光裝置及半導體發光元件之製造方法 Download PDF

Info

Publication number
TW201637241A
TW201637241A TW105100701A TW105100701A TW201637241A TW 201637241 A TW201637241 A TW 201637241A TW 105100701 A TW105100701 A TW 105100701A TW 105100701 A TW105100701 A TW 105100701A TW 201637241 A TW201637241 A TW 201637241A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
light
region
metal
Prior art date
Application number
TW105100701A
Other languages
English (en)
Inventor
Hiroshi Katsuno
Masakazu Sawano
Koji Kaga
Go Oike
Kazuyuki Miyabe
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201637241A publication Critical patent/TW201637241A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本發明之實施形態提供一種提高發光效率之半導體發光元件、發光裝置及半導體發光元件之製造方法。 實施形態之半導體發光元件具備:積層體,其包含第1導電型之第1半導體層、第2導電型之第2半導體層、及設置於上述第1半導體層與第2半導體層之間之發光層;以及第1金屬層,其設置於上述積層體之上述第2半導體層之側,且與上述積層體之上述第2半導體層電性連接。上述第1金屬層具有延伸至上述積層體之外側之第1區域、及與上述第1區域相鄰之第2區域,上述第1區域中之上述第1金屬層之下端與上述第1金屬層之上端之間之距離較上述第2區域中之上述第1金屬層之下端與上述第1金屬層之上端之間之距離短,上述第1區域中之上述第1金屬層之下端與上述第1金屬層之上端和上述第1金屬層之外端連接。

Description

半導體發光元件、發光裝置及半導體發光元件之製造方法 [相關申請]
本案享受以日本專利申請案2015-6648號(申請日:2015年1月16日)為基礎申請案之優先權。本案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體發光元件、發光裝置及半導體發光元件之製造方法。
LED(Light Emitting Diode,發光二極體)等半導體發光元件具有包含p型半導體層、發光層、及n型半導體層之積層體。於n型半導體層或p型半導體層,經由歐姆電極而電性連接金屬層。於此種半導體發光元件中,存在金屬層延伸至積層體之外側之情形。
然而,存在若自發光層釋出之光照射至延伸至積層體之外側之金屬層,則因金屬層產生光之反射或吸收,而半導體發光元件之發光效率降低之情形。
本發明之實施形態提供一種提高發光效率之半導體發光元件、發光裝置及半導體發光元件之製造方法。
實施形態之半導體發光元件具備:積層體,其包含第1導電型之第1半導體層、第2導電型之第2半導體層、及設置於上述第1半導體層與第2半導體層之間之發光層;以及第1金屬層,其設置於上述積層體 之上述第2半導體層之側,且與上述積層體之上述第2半導體層電性連接。上述第1金屬層具有延伸至上述積層體之外側之第1區域、及與上述第1區域相鄰之第2區域,上述第1區域中之上述第1金屬層之下端與上述第1金屬層之上端之間之距離較上述第2區域中之上述第1金屬層之下端與上述第1金屬層之上端之間之距離短,上述第1區域中之上述第1金屬層之下端與上述第1金屬層之上端和上述第1金屬層之外端連接。
1、2、3‧‧‧半導體發光元件
1e‧‧‧外端
10‧‧‧半導體層
11‧‧‧第1半導體部分
12‧‧‧第2半導體部分
14‧‧‧上表面
14p‧‧‧凸部
15‧‧‧半導體發光部
16‧‧‧下表面
17‧‧‧發光區域
18‧‧‧台面區域
19‧‧‧積層體
20、20a、20b‧‧‧半導體層
20d‧‧‧下表面
30、30a、30b‧‧‧發光層
41、42、42a、42b‧‧‧導電層
44‧‧‧焊墊電極
51、52、53、54‧‧‧金屬層
51a、51b‧‧‧金屬區域
51c‧‧‧凹部
51d‧‧‧下端
51e‧‧‧外端
51r1‧‧‧第1區域
51r2‧‧‧第2區域
51u‧‧‧上端
51v‧‧‧空隙
52c‧‧‧接觸金屬部
52p‧‧‧周邊金屬部
64‧‧‧支持基板
65‧‧‧背面電極
66‧‧‧成長基板
80、85‧‧‧層間絕緣層
81‧‧‧第1絕緣部分
82‧‧‧第2絕緣部分
83、84、89‧‧‧絕緣層
85‧‧‧介電層
86‧‧‧第1層間絕緣部分
87‧‧‧第2層間絕緣部分
88‧‧‧第3層間絕緣部分
90‧‧‧光
95‧‧‧符號
100‧‧‧發光裝置
101‧‧‧樹脂盒
101b‧‧‧底部
101w‧‧‧側壁
102‧‧‧法線
103‧‧‧反射器
200、300‧‧‧半導體發光元件
L1‧‧‧距離
L2‧‧‧距離
圖1(a)係第1實施形態之半導體發光元件之主要部分之模式性剖視圖,圖1(b)係第1實施形態之半導體發光元件之主要部分之模式性俯視圖。
圖2(a)~圖2(c)係表示第1實施形態之半導體發光元件之主要部分之製造過程之模式性剖視圖。
圖3(a)~圖3(c)係表示第1實施形態之半導體發光元件之主要部分之製造過程之模式性剖視圖。
圖4(a)及(b)係表示第1實施形態之半導體發光元件之主要部分之製造過程之模式性剖視圖。
圖5(a)及(b)係表示第1實施形態之半導體發光元件之主要部分之製造過程之模式性剖視圖。
圖6(a)及(b)係表示第1實施形態之半導體發光元件之主要部分之製造過程之模式性剖視圖。
圖7係表示第1實施形態之半導體發光元件之效果之模式性剖視圖。
圖8(a)及(b)係表示參考例之半導體發光元件之製造過程之模式性剖視圖。
圖9(a)係第2實施形態之半導體發光元件之主要部分之模式性剖 視圖,圖9(b)係參考例之半導體發光元件之主要部分之模式性剖視圖。
圖10(a)係第3實施形態之半導體發光元件之主要部分之模式性剖視圖,圖10(b)係參考例之半導體發光元件之主要部分之模式性剖視圖。
圖11係表示第4實施形態之發光裝置之主要部分之模式性剖視圖。
以下,一面參照圖式,一面對實施形態進行說明。於以下之說明中,對於相同之部件標註相同之符號,關於已經說明了一次之部件適當省略其說明。於圖式中,存在表示XYZ座標之情形。於實施形態中,既可為第1導電型為p型,第2導電型為n型,亦可為第1導電型為n型,第2導電型為p型。於以下之例中,第1導電型為n型,第2導電型為p型。
(第1實施形態)
圖1(a)係第1實施形態之半導體發光元件之主要部分之模式性剖視圖,圖1(b)係第1實施形態之半導體發光元件之主要部分之模式性俯視圖。
圖1(a)表示沿著圖1(b)之A1-A2線之位置中之截面。圖1(b)係透過模式圖,表示實施形態之半導體發光元件之一部分之透過圖與俯視圖。圖1(a)、(b)所例示之構造為一例,並不限定於所例示之構造。
第1實施形態之半導體發光元件1具備第1半導體層(以下,例如半導體層10)、第2半導體層(以下,例如半導體層20a)、發光層30a、第1金屬層(以下,例如金屬層51)、及第1導電層(以下,例如導電層41)。以下,例如將包含半導體層10、半導體層20a、及發光層30a之積層體設為半導體發光部15。
半導體層10之導電型例如為n型。半導體層20a之導電型例如為p型。發光層30a設置於半導體層10與半導體層20a之間。
金屬層51設置於半導體發光部15之半導體層20a之側。即,金屬層 51設置於半導體發光部15之下側。金屬層51與半導體發光部15之半導體層20a電性連接。
金屬層51延伸至半導體發光部15之外側。此處,所謂「外側」係由以下之概念來定義。例如,於自半導體發光元件1之中心朝向半導體發光元件1之外端1e之方向,越遠離半導體發光元件1之中心,越定義為「外側」。再者,例如,於自半導體發光元件1之外端1e朝向半導體發光元件1之中心之方向,越遠離半導體發光元件1之外端1e,越定義為「內側」。
延伸至半導體發光部15之外側之金屬層51例如具有第1區域51r1及與第1區域51r1相鄰之第2區域51r2。此處,所謂第1區域51r1與第2區域51r2相鄰,係指於X軸方向或Y軸方向,第1區域51r1與第2區域51r2連接。於實施形態中,亦包含第1區域51r1與第2區域51r2離開之構造。第1區域51r1中之金屬層51之下端51d與金屬層51之上端51u之間之距離L1較第2區域51r2中之金屬層51之下端51d與金屬層51之上端51u之間之距離L2短。第1區域51r1中之金屬層51之下端51d與金屬層51之上端51u和金屬層51之外端51e連接。即,於第1區域51r1之外側,不設置金屬層51。即,第1區域51r1具有金屬層51之外端51e。金屬層51之外端51e亦為半導體發光元件1之外端1e。第1區域51r1之寬度為0.5μm以上、100μm以下。此處,所謂第1區域51r1之寬度,係指與X-Z面平行之切斷面中之第1區域51r1之寬度,或與Y-Z面平行之切斷面中之第1區域51r1之寬度。第1區域51r1之寬度越窄則每個晶圓之晶片之取得數量越增加,晶片成本降低。第1區域51r1之寬度越寬,則下述單片化步驟之範圍增加,良率提高。再者,距離L1為0.5μm以上、200μm以下,距離L2為0.5μm以上、200μm以下。於將第1區域51r1投影至X-Y平面之情形時,第1區域51r1包圍半導體發光部15、導電層41、金屬層52、金屬層53、焊墊電極44、層間絕緣層80、85、及絕緣層89。
半導體層10具有第1面(以下,例如上表面14)及與上表面14相反之第2面(以下,例如下表面16)。
發光層30a選擇性地設置於半導體層10之下表面16。於未設置發光層30a之半導體層10之下表面16與金屬層51之間設置有導電層41之一部分。導電層41與半導體層10之下表面16電性連接。導電層41為n側電極之一部分。導電層41延伸至半導體發光部15之外側。第1區域51r1設置於導電層41之外側。相對於自發光層30a釋出之光,而導電層41之反射率較金屬層51之反射率高。
半導體發光元件1亦可進而包含覆蓋半導體發光部15之密封部(未圖示)。該密封部例如使用樹脂。密封部亦可包含波長轉換體。波長轉換體吸收自半導體發光元件1出射之發光光之一部分,並釋出與發光光之波長(峰值波長)不同之波長(峰值波長)之光。波長轉換體例如使用螢光體。
對半導體發光元件1更加詳細地進行說明。
於半導體發光元件1中,於背面電極65上,設置有支持基板64。支持基板64於投影至X-Y平面時,與半導體層10重疊。支持基板64之面積為半導體層10之面積以上。支持基板64例如使用Si等半導體基板。作為支持基板64,亦可使用Cu或CuW等金屬基板。支持基板64亦可使用鍍敷層(厚膜鍍敷層)。即,支持基板64亦可利用鍍敷來形成。
於支持基板64之與半導體發光部15相反側,設置有背面電極65。背面電極65例如使用Ti膜/Pt膜/Au膜之積層膜。於該情形時,於Au膜與支持基板64之間配置Pt膜,於Pt膜與支持基板64之間配置Ti膜。
於支持基板64上設置有上述金屬層51。於金屬層51之半導體發光部15側,能夠使用反射率較低、但密接性較高之金屬或藥品耐性及耐環境耐性較高之金屬。於該密接性較高之金屬中,與金屬層52、及層間絕緣層80、85之密接性良好。
例如,金屬層51包含Ti、Pt、Ni、焊料材之至少任一種。例如,金屬層51中所包含之焊料材包含Ni-Sn系、Au-Sn系、Bi-Sn系、Sn-Cu系、Sn-In系、Sn-Ag系、Sn-Pb系、Pb-Sn-Sb系、Sn-Sb系、Sn-Pb-Bi系、Sn-Pb-Cu系、Sn-Pb-Ag系、及Pb-Ag系之至少任一種。例如,Ti、Pt、Ni之至少任一種設置於焊料材與支持基板64之間、焊料材與層間絕緣層80、85之間、及焊料材與金屬層52之間。
再者,作為金屬層51之材料,例如,使用Ti(鈦)或TiW(鈦-鎢)。再者,金屬層51例如亦可使用Ti膜/Pt膜/Au膜之積層膜。此時,於Au(金)膜與半導體發光部15之間,配置Pt(鉑)膜,於Pt膜與半導體發光部15之間配置Ti(鈦)膜。
於實施形態中,將自金屬層51朝向半導體發光部15之方向設為第1方向(以下,例如Z軸方向)。再者,將與Z軸方向垂直之1個方向設為X軸方向。將與Z軸方向及X軸方向垂直之方向設為Y軸方向。例如,半導體發光部15於Z軸方向與金屬層51離開。
將金屬層51投影至X-Y平面(與Z軸方向垂直之平面)時之形狀例如為矩形(未圖示)。再者,將半導體發光部15中之半導體層10投影至X-Y平面時之形狀例如為矩形。但,於實施形態中,金屬層51及半導體發光部15之各自之形狀為任意。
亦可於支持基板64與金屬層51之間設置接合層。支持基板64為導電性。背面電極65經由支持基板64而與金屬層51連接。
金屬層51配置於支持基板64與半導體發光部15之間。於金屬層51上設置有金屬層52。支持基板64與金屬層52經由金屬層51而電性連接。金屬層52亦可設置於金屬層51之平面形狀之中心部分。金屬層52包含接觸金屬部52c與設置於其下方之周邊金屬部52p。金屬層52成為p側電極。金屬層52為光反射性。金屬層52例如能夠包含Al及Ag之至少任一種。
接觸金屬部52c例如相對於半導體層20a歐姆接觸。較佳為,接觸金屬部52c相對於發光光具有較高之反射率。藉由提高接觸金屬部52c之反射率,而提高光提取提取效率。所謂光提取提取效率,係指由發光層30產生之光之所有光束中能夠向半導體發光元件1之外部提取提取之光之所有光束之比例。接觸金屬部52c例如包含Ag。
周邊金屬部52p例如覆蓋接觸金屬部52c之至少一部分。周邊金屬部52p與接觸金屬部52c電性連接。較佳為,周邊金屬部52p相對於發光光具有較高之反射率。藉由提高周邊金屬部52p之反射率,能夠提高光提取效率。周邊金屬部52p例如包含Ag。
於金屬層52上,設置有半導體發光部15。半導體發光部15至少具有配置於接觸金屬部52c上之部分。接觸金屬部52c與半導體發光部15接觸。
半導體層10包含第1半導體部分11及第2半導體部分12。第2半導體部分12於與X-Y平面平行之方向,與第1半導體部分11排列。半導體層20a設置於第1半導體部分11與金屬層52(接觸金屬部52c)之間。發光層30a設置於第1半導體部分11與半導體層20a之間。
半導體層20a設置於半導體層10與接觸金屬部52c之間。發光層30a設置於半導體層10與半導體層20a之間。
半導體層10、半導體層20a及發光層30a分別包含氮化物半導體。半導體層10、半導體層20a及發光層30a例如包含AlxGa1-x-yInyN(x≧0,y≧0,x+y≦1)。
半導體層10例如包含Si摻雜n型GaN接觸層及Si摻雜n型AlGaN包層。於Si摻雜n型GaN接觸層與發光層30a之間,配置Si摻雜n型AlGaN包層。半導體層10亦可進而包含GaN緩衝層,於GaN緩衝層與Si摻雜n型AlGaN包層之間,配置Si摻雜n型GaN接觸層。於該情形時,於Si摻雜n型AlGaN包層設置有開口部,導電層41經由開口部而與Si摻雜n型 GaN接觸層連接。
發光層30a例如具有多重量子井(MQW)構造。於MQW構造中,例如,複數個障壁層與複數個井層交替地積層。例如,井層使用AlGaInN。例如,井層使用GaInN。
於本案說明書中,積層狀態除了直接接觸之狀態以外,進而包含於之間插入其他之要素之狀態。
障壁層例如使用Si摻雜n型AlGaN。例如,障壁層使用Si摻雜n型Al0.11Ga0.89N。障壁層之厚度例如為2nm以上30m以下。複數個障壁層中最接近半導體層20a之障壁層(p側障壁層)與其他之障壁層既可不同,可較其他之障壁層厚,亦可較其他之障壁層薄。
自發光層30a釋出之光(發光光)之波長(峰值波長)例如為210nm以上700nm以下。發光光之峰值波長例如亦可為370nm以上480nm以下。
半導體層20a例如包含非摻雜AlGaN間隔層、Mg摻雜p型AlGaN包層、Mg摻雜p型GaN接觸層、及高濃度Mg摻雜p型GaN接觸層。於高濃度Mg摻雜p型GaN接觸層與發光層30a之間,配置Mg摻雜p型GaN接觸層。於Mg摻雜p型GaN接觸層與發光層30a之間,配置Mg摻雜p型AlGaN包層。於Mg摻雜p型AlGaN包層與發光層30a之間,配置非摻雜AlGaN間隔層。例如,半導體層20a包含非摻雜Al0.11Ga0.89N間隔層、Mg摻雜p型Al0.28Ga0.72N包層、Mg摻雜p型GaN接觸層、及高濃度Mg摻雜p型GaN接觸層。
又,於上述半導體層中,組成、組成比、雜質之種類、雜質濃度、及厚度為例,能夠進行各種變化。
於金屬層51與第2半導體部分12之間設置有上述導電層41。導電層41與焊墊電極44電性連接。較佳為,導電層41之反射率較高。例如,導電層41包含Al及Ag之至少任一種。於實施形態中,亦可於導電層41與第2半導體部分12之間,設置其他之導電層。藉由設置導電層41,而 於半導體發光元件1中,可不於半導體發光部15之上表面設置電極等光遮蔽膜。因此,於半導體發光元件1中,獲得較高之光提取效率。再者,作為導電層41之材料,使用兼具對半導體層10之歐姆接觸性與較高之光反射率之鋁(Al)。
焊墊電極44設置於金屬層51之與半導體發光部15對向之面之側(上端51u之側)。於投影至X-Y平面時,焊墊電極44與半導體發光部15不重疊。焊墊電極44例如為按照Ti膜(例如,膜厚;10nm)/Pt膜(膜厚;50nm)/Au膜(膜厚;1000nm)之順序積層而成之電極。
於半導體發光元件1中,設置有光反射性之金屬層53。金屬層53例如能夠使用鋁(Al)及銀(Ag)之至少任一種。於將金屬層53投影至X-Y平面時,金屬層53與周邊金屬部52p重疊。於將金屬層53投影至X-Y平面時,金屬層53與半導體發光部15之周邊部重疊(未圖示)。於將半導體發光部15投影至X-Y平面時,半導體發光部15之中心部與光反射性之金屬層52重疊,周邊部與光反射性之金屬層53重疊(未圖示)。金屬層53亦可與導電層41電接觸。金屬層53與導電層41亦可為積層構造。
半導體發光元件1中,自半導體發光部15釋出之光能夠由金屬層52、53及導電層41反射並向上方前進。藉此,無朝元件之下側(支持基板64側)漏出之光,能夠提高光提取效率。
層間絕緣層80包含第1絕緣部分81及第2絕緣部分82。第1絕緣部分81設置於金屬層53與半導體發光部15之間。第2絕緣部分82設置於金屬層53與金屬層51之間。存在觀察到第1絕緣部分81與第2絕緣部分82之間之交界之情形,與觀察不到之情形。
層間絕緣層80係例如使用介電體等。具體而言,層間絕緣層80可使用氧化矽、氮化矽或氮氧化矽。亦可使用Al、Zr、Ti、Nb及Hf等之至少任一種金屬之氧化物、上述之至少任一種金屬之氮化物、或上述 之至少任一種金屬之氮氧化物。
層間絕緣層85包含第1層間絕緣部分86、第2層間絕緣部分87、及第3層間絕緣部分88。層間絕緣層85係利用使用於層間絕緣層80之材料。層間絕緣層85之至少一部分能夠與層間絕緣層80之至少一部分一起形成。
第1層間絕緣部分86設置於半導體發光部15與第2層間絕緣部分87之間。第2層間絕緣部分87設置於導電層41與金屬層51之間。第3層間絕緣部分88設置於焊墊電極44與金屬層51之間。利用層間絕緣層85,而將焊墊電極44及導電層41與金屬層51電性絕緣。
半導體發光部15之上表面14成為凹凸。凹凸具有複數個凸部14p。較佳為,複數個凸部14p中之相鄰之2個凸部14p彼此之間之距離為自半導體發光部15放射之發光光之發光波長以上。發光波長為半導體發光部15(半導體層10)中之峰值波長。藉由設置此種凹凸,而光提取效率提高。
若凸部14p彼此之間之距離較發光波長短,則入射至凹凸之發光光顯示於凹凸之界面散射或繞射等波動光學上說明之行為。因此,於凹凸中,發光光之一部分不被提取。若凸部14p彼此之間之距離進一步短,則凹凸被視為折射率連續地變化之層。因此,與無凹凸之平坦之面相同,光提取效率之改善效果變小。
凹凸之複數個凸部14p之各自之平面形狀例如為六邊形。例如,凹凸例如藉由使用KOH溶液對半導體層10進行各向異性蝕刻而形成。藉此,於半導體層10與外界之界面中,自發光層30a釋出之發光光被朗伯反射。
凹凸亦可藉由使用掩模之乾式蝕刻而形成。於該方法中,由於能夠形成如設計之凹凸,所以再現性提高,容易提高光提取效率。
半導體發光元件1亦可進而包含覆蓋半導體層10之側面、發光層 30a之側面、及半導體層20a之側面之絕緣層(未圖示)。該絕緣層例如包含與第1絕緣部分81相同之材料。例如,該絕緣層包含SiO2。該絕緣層作為半導體發光部15之保護層而發揮功能。藉此,抑制半導體發光元件1中之劣化或洩漏。
藉由對背面電極65與焊墊電極44之間施加電壓,而經由金屬層51、金屬層52、及半導體層20a,或經由導電層41、及半導體層10對發光層30a施加電壓。藉此,自發光層30a釋出光。
釋出之光主要朝向上方出射至元件之外部。即,自發光層30a釋出之光之一部分向上方前進,出射至元件外。另一方面,自發光層30a釋出之光之另一部分由光反射性之金屬層52高效率地反射,向上方前進,出射至元件外。
對半導體發光元件1之製造過程進行說明。
圖2(a)~圖6(b)係表示第1實施形態之半導體發光元件之主要部分之製造過程之模式性剖視圖。圖2(a)~圖6(b)與沿著圖1(b)之A1-A2線之位置中之截面對應。於圖2(a)~圖6(b)中,作為半導體發光元件1,表示了單片化前之晶圓狀態之一部分。
例如,如圖2(a)所示,於成長基板66按照半導體層10、發光層30、半導體層20之順序外延生長,於成長基板66形成包含半導體層10、發光層30、及半導體層20之積層體19。
其次,如圖2(b)所示,將半導體層20之一部分與發光層30之一部分利用蝕刻而去除。蝕刻深度例如為0.1um以上、100um以下。蝕刻深度例如為0.4um以上、2um以下。蝕刻深度之下限由半導體層10露出之深度來決定。蝕刻深度越深,則於積層體19內導波之發光光之反射角度改變之機率越增加。藉此,光提取效率提高。蝕刻深度越淺,則殘留半導體層10之層越厚,所以半導體層10之薄片電阻變小,動作電壓下降。成長基板66包含鋁或矽。
於積層體19設置有發光區域17及台面區域18。發光區域17包含半導體層10、選擇性地設置於半導體層10之下表面16之發光層30a、及藉由與半導體層10夾持發光層30a之半導體層20a。台面區域18包含半導體層10、選擇性地設置於半導體層10之下表面16之發光層30b、及藉由與半導體層10夾持發光層30b之半導體層20b。台面區域18位於下述切割線。
其次,形成覆蓋半導體層10之下表面16、發光區域17、及台面區域18之絕緣層83。
其次,如圖2(c)所示,將設置於半導體層10之下表面16之絕緣層83選擇性地去除。接著,形成與半導體層10之下表面16電性連接、且覆蓋絕緣層83之一部分之導電層41形成。亦可與導電層41不同,另外形成與半導體層10之下表面16歐姆接觸之金屬層。導電層41與半導體層10之間之絕緣層83為上述絕緣層89。絕緣層89之材料與絕緣層83之材料相同。再者,形成選擇性地覆蓋絕緣層83之金屬層53。金屬層53亦可與導電層41同時形成。金屬層53亦可由與導電層41相同之步驟而形成,於該情形時,金屬層53與導電層41為相同之積層構造。
其次,如圖3(a)所示,形成覆蓋絕緣層83、89、導電層41、及金屬層53之絕緣層84。
其次,如圖3(b)所示,以使半導體層20a自絕緣層83及絕緣層84露出之方式,對絕緣層84及絕緣層83進行蝕刻。於該階段中,形成層間絕緣層80及層間絕緣層85。然後,形成與半導體層20a電性連接之接觸金屬部52c及其下方之周邊金屬部52p(圖3(c))。藉此,形成與半導體層20a電性連接之金屬層52。
其次,如圖4(a)所示,形成與半導體層20a電性連接、且覆蓋金屬層52、及層間絕緣層80、85之金屬區域51a。金屬區域51a沿著層間絕緣層80、85之表面、及金屬層52之表面而形成,所以其下表面51d成為 凹凸。例如,於金屬區域51a,轉印凸狀之台面區域18之圖案。轉印有台面區域18之圖案之金屬區域51a之區域與上述第1區域51r1對應。
接著,使形成有金屬區域51b之支持基板64與金屬區域51a對向。藉此,金屬區域51a與金屬區域51b對向。
其次,如圖4(b)所示,使金屬區域51a與金屬區域51b接合。例如,使金屬區域51a與金屬區域51b接合,形成金屬區域51a與金屬區域51b成為一體之金屬層51。此處,金屬區域51a之下表面51d之凹凸由於金屬區域51a與金屬區域51b相互熔融而消失。金屬層51包含金屬區域51a及金屬區域51b。
其次,如圖5(a)所示,將成長基板66自半導體層10去除。
其次,如圖5(b)所示,利用光微影法及RIE(Reactive Ion Etching,反應性離子蝕刻),將積層體19之台面區域18與半導體層10之一部分去除。再者,於半導體層10之上表面14形成凸部14p。接著,將層間絕緣層80之一部分、第3層間絕緣部分88之一部分、及絕緣層89之一部分利用光微影法及RIE而去除。又,亦可於半導體層10之上表面14形成保護膜。殘留之層間絕緣層80之一部分、第3層間絕緣部分88之一部分、及絕緣層89之一部分之各自之端,如圖5(b)所示,既可為第2區域51r2上,亦可為第1區域51r1上。
藉此,獲得金屬層51延伸至積層體19之外側之構造。此處,導電層41之上之絕緣層89自半導體層10露出。再者,導電層41自半導體層10之下表面16延伸至半導體層10之外側。
其次,如圖6(a)所示,使用緩衝氫氟酸溶液對絕緣層89選擇性地進行蝕刻。接著,形成與自絕緣層89露出之導電層41電性連接之焊墊電極44。而且,使背面電極65與支持基板64接合。
其次,如圖6(b)所示,將金屬層51之第1區域51r1於自半導體層10朝向半導體層20a之方向(Z方向)切斷。接著,將第1區域51r1下之支持 基板64、背面電極65於自半導體層10朝向半導體層20a之方向切斷。切斷金屬層51、支持基板64、及背面電極65之位置作為切割線DL,表示於圖6(b)中。藉此,形成自晶圓狀態單片化之半導體發光元件1。
圖7係表示第1實施形態之半導體發光元件之效果之模式性剖視圖。
例如,作為參考例,設想不形成台面區域18而使製程進展之情形。於此種情形時,金屬層51之第1區域51r1中之上端51u與第1實施形態相比不凹陷(由符號95所示之兩點虛線之狀態)。藉此,自發光層30釋出之光90照射至金屬層51之外周部,被金屬層51吸收。被金屬層51吸收之光例如轉換為熱。
相對於此,於半導體發光元件1中,金屬層51之第1區域51r1中之上端51u與參考例相比凹陷。因此,自發光層30釋出之光90不照射至第1區域51r1之上端51u,而能夠自半導體發光部15向外側前進,進而自金屬層51之外端51e向外側前進。
該光由設置於半導體發光元件1外之反射器等而反射,例如,向半導體發光元件1之上方前進。或者,該光亦照射至螢光體。藉此,半導體發光元件之發光效率增加。此處,於第1於實施形態中,發光效率例如由將半導體發光元件1釋出至半導體發光元件1之外部之光之所有光束除以投入至半導體發光元件1之電力所得之比例來定義。或者,發光效率亦可由將半導體發光元件1釋出至半導體發光元件1之外部之特定之方向之光之光束除以投入至半導體發光元件1之電力所得之比例來定義。距離L1與距離L2之差於形成發光區域17時,與對積層體19進行蝕刻之深度大致一致。該差越大,則自發光層3釋出之光90越不容易照射至金屬層51之外周部,半導體發光元件1之發光效率更加提高。
圖8(a)及圖8(b)係表示參考例之半導體發光元件之製造過程之模式性剖視圖。
例如,如圖8(a)所示,於不於積層體19設置台面區域18,而製造半導體發光元件之情形時,台面區域18之圖案不會轉印至金屬區域51a'。藉此,於金屬區域51a'形成較深之凹部51c。相對於此,於圖4(a)中,由於在積層體19設置有台面區域18,所以第1區域51r1與凹部51c相比不變深。再者,凹部51c位於切割線。
於此種狀態下,若使金屬區域51a'與金屬區域51b接合,則於空隙51v之位置,金屬區域51a'與金屬區域51b過分離開,所以存在形成空隙51v之可能性(圖8(b))。此處,空隙51v亦位於切割線。
於此種狀態下,若將金屬層51'沿著切割線切斷,則存在以空隙51v為起點而金屬區域51a'與金屬區域51b剝離之可能性。再者,若因剝離而產生之金屬片附著於金屬層51'外,則存在導致半導體發光元件內之電流洩漏、短路之可能性。
相對於此,於第1於實施形態中,其次,如圖4(a)所示,於金屬區域51a,轉印凸狀之台面區域18之圖案。即,參考例中例示之凹部51c不形成於金屬區域51a。因此,參考例中例示之空隙51v之形成、以空隙51v為起點之金屬區域51a'與金屬區域51b之剝離、由金屬片所致之半導體發光元件內之電流洩漏、短路不會產生。藉此,第1實施形態之半導體發光元件1之可靠性提高,製造良率亦提高。
(第2實施形態)
圖9(a)係第2實施形態之半導體發光元件之主要部分之模式性剖視圖,圖9(b)係參考例之半導體發光元件之主要部分之模式性剖視圖。
於圖9(a)所示之半導體發光元件2中,於半導體層10之上表面14,設置有作為n側電極之第2金屬層(以下,例如金屬層54)。於金屬層51與半導體發光部15之間,設置有作為p側電極之金屬層52。金屬層51經由金屬層52而與半導體層20電性連接。又,於金屬層51之第1區域51r1上及第2區域41r2n上,設置有作為鈍化膜之介電層85。
圖9(b)表示作為參考例之半導體發光元件200。於圖9(b)所示之半導體發光元件200中,無第1區域51r1。因此,於半導體發光元件200中,自發光層30釋出之光直接或經由介電層85而照射至金屬層51,或者於製造過程中於金屬層51內形成空隙51v。
相對於此,於圖9(a)所示之半導體發光元件2中,設置有第1區域51r1及與第1區域51r1相鄰之第2區域51r2。即,自發光層30釋出之光難以照射至金屬層51,難以於製造過程於金屬層51內形成空隙51v。因此,半導體發光元件2之發光效率提高,其可靠性、製造良率亦上升。
(第3實施形態)
圖10(a)係第3實施形態之半導體發光元件之主要部分之模式性剖視圖,圖10(b)係參考例之半導體發光元件之主要部分之模式性剖視圖。
圖10(a)所示之半導體發光元件3具備半導體發光部15、金屬層51、金屬層55、及導電層42a、42b。半導體發光部15具有半導體層10、與半導體層10之一部分對向之半導體層20、及設置於半導體層10之一部分與半導體層20之間之發光層30。
半導體發光部15具有半導體層10側之上表面15u及半導體層20側之下表面15d。再者,半導體層10之一部分於下表面15d側露出。該一部分為半導體層10之露出部分10e。
半導體發光元件3具有於露出部分10e與半導體層10接觸之金屬層55。導電層42a、42b於下表面15d與半導體層20接觸。
半導體層10之上表面14之側之表面具有第1部分10a及第2部分10b。
第1部分10a於自半導體層10朝向半導體層20之方向(Z軸方向)觀察時,具有和金屬層55中之與半導體層10之接觸面55c重疊之部分。
第2部分10b於積層方向(Z軸方向)觀察時,具有與半導體層20重疊 之部分。第2部分10b具有凹凸。該凹凸具有較自發光層30放射之發光光之峰值波長長之間距。發光層30設置於第2部分10b之下方之半導體層10與於Z軸方向與第2部分10b對向之半導體層20之間。
第1部分10a與第2部分10b之凹凸相比更為平坦。例如,於第1部分10a1具有凹凸之情形時,該凹凸之間距較自發光層30放射之發光光之峰值波長短。
這樣,半導體層10具有上表面14及與上表面14相反側之下表面16,上述上表面14含有具有較發光光之峰值波長長之間距之凹凸之凹凸部分、及較凹凸部分更平坦之平坦部分。
於半導體發光元件3中,由於第1部分10a較第2部分之凹凸更為平坦,所以能夠抑制接觸面55c與半導體層10之上表面14之間之發光光之反射之重複。
對半導體發光元件3之詳細情形進行說明。
於半導體發光部15,設置有自下表面15d到達半導體層10之凹部15t。於凹部15t之底面包含半導體層10之露出部分10e。金屬層51於積層方向(Z軸方向)觀察時,具有與半導體層20重疊之部分。
金屬層55於下表面16中之平坦部分之相反側之區域中與半導體層20接觸。金屬層55使用能夠獲得與半導體層10之良好之接觸之材料。作為金屬層55,例如使用Al/Ni/Au之積層膜。積層膜自接觸面55c側起按照Al/Ni/Au之順序積層。
導電層42具有沿著下表面15d而設置之導電層42a,及自導電層42a延伸至半導體發光部15之外側之導電層42b。導電層42a使用能夠使自發光層30放射之發光光高效率地反射之材料。作為導電層42a,例如使用Ag/Pt之積層膜。積層膜自下表面15d側起按照Ag/Pt之順序積層。
導電層42b於半導體發光部15之外側露出。導電層42b例如由與導電層42a相同之材料而一體地設置。於導電層42b之露出之部分設置有 焊墊電極44。
圖10(b)表示作為參考例之半導體發光元件300。於圖10(b)所示之半導體發光元件300中,無第1區域51r1。因此,於半導體發光元件300中,自發光層30釋出之光直接或經由介電層85而照射至金屬層51,或者於製造過程中於金屬層51內形成空隙51v。
相對於此,於圖10(a)所示之半導體發光元件3中,設置有第1區域51r1及與第1區域51r1相鄰之第2區域51r2。即,自發光層30釋出之光難以照射至金屬層51,難以於製造過程中於金屬層51內形成空隙51v。因此,半導體發光元件3之發光效率提高,其可靠性、製造良率亦上升。
(第4實施形態)
再者,將半導體發光元件1~3之任一個作為發光裝置100例如搭載於樹脂盒101內。作為一例,圖11列舉具備半導體發光元件1之發光裝置100為例。
圖11係表示第4實施形態之發光裝置之主要部分之模式性剖視圖。
作為一例,於圖11中表示了具備半導體發光元件1之發光裝置100。於樹脂盒101內之側壁101w之至少一部分及/或底部101b之至少一部分設置有反射器103。反射器103將自發光層30a釋出、未到達金屬層51之第1區域51r、而自金屬層51釋出至外側之光反射。該光由反射器103例如全反射或以較高之反射率反射。反射器103之材料或構造並不特別限定。其材料既可為具有高反射特性之金屬,亦可為以能夠高效率地全反射之方式而吸收率較低且折射率較低之介電體或介電體積層構造,可為實施了光學設計之微細構造,亦可為該等之組合。
於將自相對於底部101b之法線102而反射器103傾斜之角度設為θ時,角度θ大於0°。藉此,容易將由反射器103反射之光自樹脂盒101提取至外部,發光效率提高。再者,亦可於樹脂盒101內分散使該光散射之粒子。
又,於實施形態中,所謂「氮化物半導體」,係指包含於BxInyAlzGa1-x-y-zN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z≦1)之化學式中使組成比x、y及z於各自之範圍內變化之所有組成之半導體。再者,於上述化學式中,亦進而包含N(氮)以外之V族元素之物質、進而包含為了控制導電型等各種物性而添加之各種元素之物質、及進而包含未意圖地包含之各種元素之物質亦包含於「氮化物半導體」中。
於實施形態中,「垂直」及「平行」並不僅係嚴格之垂直及嚴格之平行,例如包含製造步驟中之偏差等,只要實質上垂直及實質上平行即可。
於上述實施形態中,所謂「部位A設置於部位B上」之表達之情形時之「上」,存在除了部位A與部位B接觸,部位A設置於部位B上之情形以外,還以部位A不與部位B接觸,部位A設置於部位B之上方之情形之含義使用之情形。再者,「部位A設置於部位B上」,存在亦應用於使部位A與部位B發轉而部位A位於部位B下之情形、或部位A與部位B相鄰排列之情形之情形時。其原因在於,即便使實施形態之半導體裝置旋轉,於旋轉前後半導體裝置之構造亦不變。
以上,一面參照具體例一面對實施形態進行了說明。然而,實施形態並不限定於該等具體例。即,業者對該等具體例適當增加設計變更而成之內容只要具備實施形態之特徵,則包含於實施形態之範圍中。上述各具體例所具備之各要素及其配置、材料、條件、形狀、尺寸等並不限定於例示之內容,能夠適當變更。
再者,上述各實施形態所具備之各要素只要於技術上可能則能夠複合,將該等組合而成之內容亦只要包含實施形態之特徵則包含於實施形態之範圍中。再者,於實施形態之思想之範疇中,只要為業者,則可想到各種變更例及修正例,且瞭解關於該等變更例及修正例亦屬於實施形態之範圍。
對本發明之若干實施形態進行了說明,但該等實施形態係作為例而提示者,並不意圖限定發明之範圍。該等新穎之實施形態能夠以其他各種方式實施,能夠於不脫離發明之主旨之範圍內,進行各種省略、置換、變更。該等實施形態及其變化包含於發明之範圍或主旨中,並且包含於申請專利範圍所記載之發明與其均等之範圍中。
1‧‧‧半導體發光元件
1e‧‧‧外端
10‧‧‧半導體層
11‧‧‧第1半導體部分
12‧‧‧第2半導體部分
14‧‧‧上表面
14p‧‧‧凸部
15‧‧‧半導體發光部
16‧‧‧下表面
20、20a‧‧‧半導體層
20d‧‧‧下表面
30、30a‧‧‧發光層
41‧‧‧導電層
44‧‧‧焊墊電極
51、52、53、54‧‧‧金屬層
51d‧‧‧下端
51e‧‧‧外端
51r1‧‧‧第1區域
51r2‧‧‧第2區域
51u‧‧‧上端
52c‧‧‧接觸金屬部
52p‧‧‧周邊金屬部
64‧‧‧支持基板
65‧‧‧背面電極
80、85‧‧‧層間絕緣層
81‧‧‧第1絕緣部分
82‧‧‧第2絕緣部分
85‧‧‧介電層
86‧‧‧第1層間絕緣部分
87‧‧‧第2層間絕緣部分
88‧‧‧第3層間絕緣部分
89‧‧‧絕緣層
L1‧‧‧距離
L2‧‧‧距離

Claims (8)

  1. 一種半導體發光元件,其具備:積層體,其包含第1導電型之第1半導體層、第2導電型之第2半導體層、及設置於上述第1半導體層與第2半導體層之間之發光層;以及第1金屬層,其設置於上述積層體之上述第2半導體層之側,且與上述積層體之上述第2半導體層電性連接;且上述第1金屬層具有延伸至上述積層體之外側之第1區域、及與上述第1區域相鄰之第2區域,上述第1區域中之上述第1金屬層之下端與上述第1金屬層之上端之間之距離較上述第2區域中之上述第1金屬層之下端與上述第1金屬層之上端之間之距離短,上述第1區域中之上述第1金屬層之下端與上述第1金屬層之上端和上述第1金屬層之外端連接。
  2. 如請求項1之半導體發光元件,其進而具備第1導電層,上述第1半導體層具有第1面及與上述第1面相反之第2面,上述發光層選擇性地設置於上述第1半導體層之上述第2面,上述第1導電層電性連接連接於未設置上述發光層之上述第1半導體層之上述第2面,上述第1導電層延伸至上述積層體之外側,上述第1區域設置於上述第1導電層之外側。
  3. 如請求項2之半導體發光元件,其中相對於自上述發光層釋出之光,上述第1導電層之反射率較上述第1金屬層之反射率高。
  4. 如請求項1之半導體發光元件,其進而具備第2金屬層, 上述第1半導體層具有第1面及與上述第1面相反之第2面,上述發光層選擇性地設置於上述第1半導體層之上述第2面,上述第2金屬層電性連接於上述第1面。
  5. 一種半導體發光元件,其具備:積層體,其包含第1導電型之第1半導體層、第2導電型之第2半導體層、及設置於上述第1半導體層與第2半導體層之間之發光層,且於上述第2半導體層之側,包含上述第1半導體層露出之第1區域;以及第1金屬層,其設置於上述積層體之上述第2半導體層之側,且與上述積層體之上述第1半導體層之上述第1區域電性連接;且上述第1金屬層具有延伸至上述積層體之外側之第1區域及與上述第1區域相鄰之第2區域,上述第1區域中之上述第1金屬層之下端與上述第1金屬層之上端之間之距離較上述第2區域中之上述第1金屬層之下端與上述第1金屬層之上端之間之距離短,上述第1區域中之上述第1金屬層之下端與上述第1金屬層之上端和上述第1金屬層之外端連接。
  6. 一種發光裝置,其具備:如請求項1至5中任一項之半導體發光元件;及反射器,其將自上述半導體發光元件之上述發光層釋出、不到達上述第1金屬層之上述第1區域而自上述積層體釋出至外側之光反射。
  7. 一種半導體發光元件之製造方法,其具備如下步驟:形成積層體,上述積層體設置有發光區域及台面區域,上述發光區域包含具有第1面及與上述第1面相反之第2面之第1導電型之第1半導體層、選擇性地設置於上述第1半導體層之上述第2面 之第1發光層、及藉由與上述第1半導體層夾持上述第1發光層之第2導電型之第2半導體層,上述台面區域包含上述第1半導體層、選擇性地設置於上述第1半導體層之上述第2面之上述第2發光層、及藉由與上述第1半導體層夾持上述第2發光層之第2導電型之第3半導體層;形成覆蓋上述第1半導體層之上述第2面、上述發光區域、及上述台面區域之第1絕緣層;形成與上述第1半導體層之上述第2面電性連接、且覆蓋上述第1絕緣層之一部分之第1導電層;形成覆蓋上述第1絕緣層與上述第1導電層之第2絕緣層;以上述第2半導體層自上述第2絕緣層及上述第1絕緣層露出之方式,對上述第2絕緣層及上述第1絕緣層進行蝕刻;形成與上述第2半導體層電性連接、且覆蓋上述第2絕緣層、具有轉印有上述台面區域之圖案之第1區域之第1金屬區域;形成將由支持基板支持之第2金屬區域與上述第1金屬區域連接、且包含上述第2金屬區域與上述第1金屬區域之第1金屬層;以及以使上述第1金屬層延伸至上述積層體之外側,而將上述台面區域與上述第1半導體層之一部分去除。
  8. 如請求項7之半導體發光元件之製造方法,其進而具備將上述第1金屬層之上述第1區域於自上述第1半導體層朝向上述第2半導體層之方向切斷之步驟。
TW105100701A 2015-01-16 2016-01-11 半導體發光元件、發光裝置及半導體發光元件之製造方法 TW201637241A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015006648A JP2016134423A (ja) 2015-01-16 2015-01-16 半導体発光素子、発光装置、および半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
TW201637241A true TW201637241A (zh) 2016-10-16

Family

ID=56408464

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105100701A TW201637241A (zh) 2015-01-16 2016-01-11 半導體發光元件、發光裝置及半導體發光元件之製造方法

Country Status (4)

Country Link
US (1) US20160211417A1 (zh)
JP (1) JP2016134423A (zh)
CN (1) CN105810781A (zh)
TW (1) TW201637241A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559716B2 (en) * 2016-03-08 2020-02-11 Alpad Corporation Semiconductor light emitting device and method for manufacturing same
JP7096489B2 (ja) * 2018-09-20 2022-07-06 日亜化学工業株式会社 半導体素子の製造方法
JP6909983B2 (ja) * 2018-11-29 2021-07-28 日亜化学工業株式会社 発光素子
TW202412256A (zh) * 2022-06-01 2024-03-16 美商科銳Led公司 用於減少接合金屬之空洞的發光二極體晶片中的接觸結構

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2701212B1 (en) * 2012-08-20 2020-06-17 LG Innotek Co., Ltd. Light emitting diode

Also Published As

Publication number Publication date
CN105810781A (zh) 2016-07-27
JP2016134423A (ja) 2016-07-25
US20160211417A1 (en) 2016-07-21

Similar Documents

Publication Publication Date Title
TWI550910B (zh) Semiconductor light emitting device
JP5949294B2 (ja) 半導体発光素子
TWI595686B (zh) Semiconductor light-emitting device
KR102276207B1 (ko) 반도체 발광 소자 및 반도체 발광 장치
JP6182050B2 (ja) 半導体発光装置
JP5876557B2 (ja) オプトエレクトロニクス半導体ボディ
US10403790B2 (en) Method for manufacturing semiconductor light-emitting device
TWI545799B (zh) Semiconductor light emitting device
TW201637240A (zh) 半導體發光元件及其製造方法
TW201637241A (zh) 半導體發光元件、發光裝置及半導體發光元件之製造方法
TW201517321A (zh) 半導體發光裝置
WO2017154975A1 (ja) 半導体発光装置
JP4836410B2 (ja) 窒化物半導体発光素子およびその製造方法
JP2005228924A (ja) 半導体発光素子
TWI688117B (zh) 半導體發光裝置
US10784420B2 (en) Semiconductor light emitting device
JP5592248B2 (ja) 窒化物半導体発光素子
KR20170088663A (ko) 자외선 발광 소자
TW201537774A (zh) 半導體發光裝置及其製造方法
JP5736930B2 (ja) 半導体発光素子
JP7227476B2 (ja) 発光装置及びその製造方法