JP6909983B2

JP6909983B2 - 発光素子

Info

Publication number: JP6909983B2
Application number: JP2018223650A
Authority: JP
Inventors: 弘明 ▲蔭▼山
Original assignee: Nichia Corp
Current assignee: Nichia Corp
Priority date: 2018-11-29
Filing date: 2018-11-29
Publication date: 2021-07-28
Anticipated expiration: 2038-11-29
Also published as: JP2020088269A; US11201262B2; US20200176632A1

Description

本開示は、発光素子に関する。

発光素子の中には、ｎ形半導体層、ｐ形半導体層、およびｎ形半導体層とｐ形半導体層との間に設けられた発光層を含む半導体積層体において、発光層およびｐ形半導体層が積層された面の反対側のｎ形半導体層の面側から光を取り出す構造の発光装置がある。例えば、特許文献１には、そのような発光素子において、上面視において光取り出し面と重ならない領域に、外部との電気的接続を担うｎ側パッド電極およびｐ側パッド電極を配置した構造が開示されている。

特開２０１７−１１０１６号公報

本開示は、パッド電極に近い領域への電流密度の集中を抑制することができる発光素子を提供する。

本開示の一態様によれば、発光素子は、第１方向に沿う第１辺と、前記第１方向に沿う第２辺と、を含む基材であって、前記第１辺から前記第２辺への第２方向は前記第１方向と直交する、前記基材と、前記第１方向及び前記第２方向を含む平面と直交する第３方向において前記基材と電気的に導通していない半導体積層体であって、前記半導体積層体は、前記基材側から、ｐ形半導体層と、発光層と、ｎ形半導体層と、を順に有する前記半導体積層体と、前記第３方向において前記基材と電気的に導通していない第１パッド電極であって、前記第１パッド電極は、前記第２方向において、前記第１辺と、前記半導体積層体と、の間にある、前記第１パッド電極と、前記第３方向において前記基材と電気的に導通していない第２パッド電極であって、前記第２パッド電極は、前記第２方向において、前記第１辺と、前記半導体積層体と、の間にあり、前記第１パッド電極と隣り合う、前記第２パッド電極と、前記ｎ形半導体層と前記第１パッド電極とを電気的に接続する第１導電層と、前記ｐ形半導体層と前記第２パッド電極とを電気的に接続する第２導電層と、を備えている。前記ｎ形半導体層は、前記第１導電層と接する複数の第１島状コンタクト領域と、前記第１導電層と接する第２辺コンタクト領域と、を含む。前記複数の第１島状コンタクト領域は、前記第２方向において、前記第１パッド電極と、前記第２辺コンタクト領域と、の間にある。

本開示の発光素子によれば、パッド電極に近い領域への電流密度の集中を抑制することができる。

本発明の一実施形態における発光素子の模式平面図である。図１におけるII−II模式断面図である。図１におけるIII−III模式断面図である。図１におけるIV−IV模式断面図である。本発明の一実施形態における発光素子の半導体積層体の模式断面図である。本発明の一実施形態における発光素子の模式平面図である。本発明の一実施形態における発光素子の模式平面図である。本発明の一実施形態における発光素子の模式平面図である。本発明の一実施形態における発光素子の模式平面図である。本発明の一実施形態における発光素子の模式平面図である。

以下、図面を参照し、本発明の一実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。

図１は、一実施形態における発光素子の模式平面図である。図２は、図１におけるII−II模式断面図である。図３は、図１におけるIII−III模式断面図である。図４は、図１におけるIV−IV模式断面図である。

図１は、図２〜図４における発光素子（保護膜９４を除く）を上から見た上面図に対応する。なお、後述する図６〜図９は、基材１０側から基材１０上の部材を見た平面図に対応し、基材１０上の部材は基材１０で被覆されているが、基材１０は輪郭線のみを表している。

実施形態の発光素子は、基材１０と、半導体積層体５０と、第１導電層６０と、第２導電層７０と、第１パッド電極８１と、第２パッド電極８２とを有する。基材１０は、半導体積層体５０、第１導電層６０、第２導電層７０、第１パッド電極８１、および第２パッド電極８２を支持する。

図１に示すように、発光素子の上面視において、基材１０の外形は矩形状に形成され、第１辺１１、第２辺１２、第３辺１３、および第４辺１４を有する。

第１辺１１および第２辺１２は、Ｘ方向（第１方向）に沿う。第１辺１１から第２辺１２への方向は、Ｘ方向と直交するＹ方向（第２方向）に沿う。第３辺１３および第４辺１４は、Ｙ方向に沿う。第３辺１３から第４辺１４への方向は、Ｘ方向に沿う。

図２〜図４に示すように、半導体積層体５０は、基材１０上に設けられている。半導体積層体５０は、Ｚ方向（第３方向）において、基材１０から離れ、基材１０と電気的に導通していない。例えば、半導体積層体５０は、基材１０上に絶縁層を介して設けられる。Ｚ方向は、Ｘ方向およびＹ方向を含む平面と直交する。

図５は、図１におけるII−II断面における半導体積層体５０の模式断面図である。

半導体積層体５０は、ｎ形半導体層２０と、ｐ形半導体層３０と、ｎ形半導体層２０とｐ形半導体層３０との間に設けられた発光層４０とを有する。半導体積層体５０には、例えば、Ｉｎ_ＸＡｌ_ＹＧａ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等の窒化物半導体が好適に用いられる。

図２に示すように、基材１０側から順に、ｐ形半導体層３０、発光層４０、およびｎ形半導体層２０が設けられている。

例えば成長基板上に、ｎ形半導体層２０、発光層４０、およびｐ形半導体層３０を順にエピタキシャル成長させる。その後、エッチングにより、ｐ形半導体層３０および発光層４０の積層部分の一部を除去し、ｎ形半導体層２０の一部をｐ形半導体層３０および発光層４０から露出させる。ｐ形半導体層３０および発光層４０の断面視形状は、メサ状に残される。

ｐ形半導体層３０において発光層４０が積層された面の反対側の面には、第３導電層７５が設けられている。第３導電層７５は、例えば、Ａｇ及びＡｌよりなる群から選択された少なくとも１つを含む反射層を有する。第３導電層７５は、反射層とＮｉ、Ｔｉ及びＰｔよりなる群から選択された少なくとも１つを含む金属層とを含む積層構造とすることもできる。第３導電層７５は、例えば、ｐ形半導体層３０側から順にＡｇ、Ｎｉ、Ｔｉ、Ｐｔが積層された積層構造とすることができる。

図６は、ｎ形半導体層２０と第３導電層７５との配置関係を表す模式平面図である。

上面視において、ｎ形半導体層２０の外形は、基材１０の４つの辺（第１辺１１、第２辺１２、第３辺１３、および第４辺１４）に沿った４つの辺を有する矩形状に形成されている。ｎ形半導体層２０は、４つの辺の内側に、複数の第１島状コンタクト領域２１と、複数の第２島状コンタクト領域２５とを有する。

第３導電層７５は、複数の第１開口７５ａと複数の第２開口７５ｂを有する。第１開口７５ａは、ｎ形半導体層２０の第１島状コンタクト領域２１を露出させる。第２開口７５ｂは、ｎ形半導体層２０の第２島状コンタクト領域２５を露出させる。複数の第１開口７５ａは、上面視において、行列状に配置されている。複数の第２開口７５ｂは、上面視において、第１開口７５ａよりも外側に直線状に配置されている。

複数の第１島状コンタクト領域２１は、Ｘ方向およびＹ方向に沿って配置されている。複数の第２島状コンタクト領域２５は、Ｘ方向に沿って配置されている。複数の第２島状コンタクト領域２５の密度は、複数の第１島状コンタクト領域２１の密度よりも高い。上面視において、第２島状コンタクト領域２５の１つの面積は、第１島状コンタクト領域２１の１つの面積よりも大きい。

図２に示すように、絶縁層９１が第３導電層７５を覆っている。絶縁層９１は、例えばシリコン窒化層である。さらに、絶縁層９２が、絶縁層９１、および半導体積層体５０におけるメサ部（ｐ形半導体層３０と発光層４０との積層部分）が形成された側の面を覆っている。絶縁層９２は、例えばシリコン酸化層である。

図７は、ｎ形半導体層２０と絶縁層９２との配置関係を主に表す模式平面図である。

絶縁層９２は、複数の第１開口９２ｂと、複数の第２開口９２ｃと、複数の第３開口９２ａとを有する。第１開口９２ｂは、ｎ形半導体層２０の第１島状コンタクト領域２１を露出させる。第２開口９２ｃは、ｎ形半導体層２０の第２島状コンタクト領域２５を露出させる。第３開口９２ａは、第３導電層７５を露出させる。第１開口９２ｂ、第２開口９２ｃ、及び第３開口９２ａの一部は、上面視において、第１島状コンタクト領域２１と重なる。

ｎ形半導体層２０は、さらに、第２辺コンタクト領域２２、第３辺コンタクト領域２３、および第４辺コンタクト領域２４を有する。

ｎ形半導体層２０の外周部において、第２辺コンタクト領域２２の少なくとも一部はＸ方向に沿って延び、第３辺コンタクト領域２３の少なくとも一部および第４辺コンタクト領域２４の少なくとも一部はＹ方向に沿って延びている。例えば、第２辺コンタクト領域２２及び第３辺コンタクト領域２３と、第２辺コンタクト領域２２及び第４辺コンタクト領域２４とが連続して配置されている。

第１島状コンタクト領域２１は、Ｙ方向において、第２島状コンタクト領域２５と第２辺コンタクト領域２２との間にある。すなわち、第１島状コンタクト領域２１のＹ方向における位置は、第２島状コンタクト領域２５のＹ方向における位置と、第２辺コンタクト領域２２のＹ方向における位置との間にある。

第１島状コンタクト領域２１は、Ｘ方向において、第３辺コンタクト領域２３と第４辺コンタクト領域２４との間にある。すなわち、第１島状コンタクト領域２１のＸ方向における位置は、第３辺コンタクト領域２３のＸ方向における位置と、第４辺コンタクト領域２４のＸ方向における位置との間にある。

図２〜図４、および図８に示すように、絶縁層９２上に、第１導電層６０および第２導電層７０が設けられている。第１導電層６０および第２導電層７０は、Ｚ方向において、基材１０から離れ、基材１０と電気的に導通していない。例えば、第１導電層６０および第２導電層７０は、基材１０上に絶縁膜９３を介して設けられる。

図９は、第１導電層６０および第２導電層７０の基材１０に対する配置関係を表す模式平面図である。

第１導電層６０と第２導電層７０は、同じ金属材料を用いて同時に形成される。第１導電層６０と第２導電層７０は、例えばＡｌ及びＣｕよりなる群から選択された少なくとも１つを含む。第１導電層６０と第２導電層７０は、Ｚ方向において、互いに重なっていない。

第１導電層６０は、第１ｎ側部分６１と、第２ｎ側部分６２と、第３ｎ側部分６３とを有する。第２導電層７０は、第１ｐ側部分７１と、第２ｐ側部分７２とを有する。

第１導電層６０は、例えば２つの第２ｎ側部分６２を有する。第２導電層７０は、Ｘ方向において、２つの第２ｎ側部分６２の間に設けられている。

図８に示すように、第１導電層６０の第１ｎ側部分６１は、半導体積層体５０に重なる領域に設けられている。第２ｎ側部分６２は、第１ｎ側部分６１から、基材１０の第１辺１１に向かって延出している。図４に示すように、Ｚ方向において、第２ｎ側部分６２の一部は、半導体積層体５０に重ならない領域に配置されている。

図２および図３に示すように、第１ｎ側部分６１の一部（ｎコンタクト部）６１ａは、ｎ形半導体層２０の第１島状コンタクト領域２１に接している。第１ｎ側部分６１の別の一部（ｎコンタクト部）６１ｂは、ｎ形半導体層２０の第２辺コンタクト領域２２に接している。同様に、第１ｎ側部分６１のさらに別の一部（ｎコンタクト部）が、ｎ形半導体層２０の第３辺コンタクト領域２３および第４辺コンタクト領域２４に接している。

図８に示すように、第１導電層６０は、第１ｎ側部分６１から、基材１０の第１辺１１に向かって延出した複数の第３ｎ側部分６３を有する。Ｚ方向において、第３ｎ側部分６３は、複数の第２島状コンタクト領域２５のうちの一部の第２島状コンタクト領域２５に重なっている。図３に示すように、第３ｎ側部分６３の一部（ｎコンタクト部）６３ａが、ｎ形半導体層２０の第２島状コンタクト領域２５に接している。

また、図８に示すように、Ｚ方向において、複数の第２島状コンタクト領域２５は、第１導電層６０の第１ｎ側部分６１に重なり、その第１ｎ側部分６１に接している第２島状コンタクト領域２５ａを有する。本実施形態では、Ｘ方向に直線状に配置された複数の第２島状コンタクト領域２５のうち両端に配置された２つの第２島状コンタクト領域２５ａが第１ｎ側部分６１に重なる位置に配置されている。

第１導電層６０の上記ｎコンタクト部とｎ形半導体層２０との接触により、第１導電層６０はｎ形半導体層２０に電気的に接続している。

図８に示すように、第２導電層７０は複数の第２ｐ側部分７２を有する。複数の第２ｐ側部分７２は、第１ｐ側部分７１から、第１導電層６０の第１ｎ側部分６１に向かって延出している。

図８に示す第２ｐ側部分７２は、図７に示す絶縁層９２の第３開口９２ａから露出する第３導電層７５に重なっている。図２に示すように、第２ｐ側部分７２の一部（ｐコンタクト部）７２ａが、絶縁層９２および絶縁層９１を貫通して、第３導電層７５に接している。

すなわち、第３導電層７５は、第２ｐ側部分７２とｐ形半導体層３０との間に設けられ、第２導電層７０とｐ形半導体層３０とを電気的に接続している。

図８に示す上面視において、第２ｐ側部分７２の１つは、Ｘ方向において隣り合う２つの第３ｎ側部分６３の間にある。すなわち、第２ｐ側部分７２の１つは、Ｘ方向において隣り合う２つの第２島状コンタクト領域２５の間にある。また、第２島状コンタクト領域２５の１つは、Ｘ方向において隣り合う２つの第２ｐ側部分７２の間にある。すなわち、上面視において、第２島状コンタクト領域２５と第２ｐ側部分７２とが、Ｘ方向に沿って交互に配置されている。

図８に示すように、ｎ形半導体層２０の第３辺コンタクト領域２３は、基材１０の第１辺１１側に位置する第１端部２３ａと、基材１０の第２辺１２側に位置する第２端部２３ｂとを有する。上面視において、第１端部２３ａは、Ｙ方向において、第２端部２３ｂと、第２導電層７０の第２ｐ側部分７２との間にある。すなわち、第１端部２３ａのＹ方向における位置は、第２端部２３ｂのＹ方向における位置と、第２ｐ側部分７２のＹ方向における位置との間にある。

図８に示すように、ｎ形半導体層２０の第４辺コンタクト領域２４は、基材１０の第１辺１１側に位置する第１端部２４ａと、基材１０の第２辺１２側に位置する第２端部２４ｂとを有する。上面視において、第１端部２４ａは、Ｙ方向において、第２端部２４ｂと、第２導電層７０の第２ｐ側部分７２との間にある。すなわち、第１端部２４ａのＹ方向における位置は、第２端部２４ｂのＹ方向における位置と、第２ｐ側部分７２のＹ方向における位置との間にある。

図１に示すように、第１導電層６０の第２ｎ側部分６２に第１パッド電極８１が配置され、第２導電層７０の第１ｐ側部分７１に第２パッド電極８２が配置されている。第１パッド電極８１は第２ｎ側部分６２に接し、第２パッド電極８２は第１ｐ側部分７１に接している。第１パッド電極８１および第２パッド電極８２は、例えばＴｉ、Ｐｔ、およびＡｕよりなる群から選択された少なくとも１つを含む。第１パッド電極８１および第２パッド電極８２は、例えば、半導体積層体５０側から順にＴｉ、Ｐｔ、Ａｕが積層された積層構造とすることができる。

図２および図３に示すように、Ｚ方向において、第２パッド電極８２は、半導体積層体５０に重ならない領域に配置されており、第２導電層７０の第１ｐ側部分７１から第２パッド電極８２への方向は、Ｚ方向に沿う。第２導電層７０の第２ｐ側部分７２から半導体積層体５０への方向は、Ｚ方向に沿う。第２パッド電極８２は、Ｚ方向において、基材１０から離れ、基材１０と電気的に導通していない。第２パッド電極８２は、例えば、基材１０上に絶縁層９３を介して設けられる。

図４に示すように、第１パッド電極８１は、半導体積層体５０に重ならない領域に配置され、第１導電層６０の第２ｎ側部分６２から第１パッド電極８１への方向は、Ｚ方向に沿う。第１導電層６０の第１ｎ側部分６１から半導体積層体５０への方向は、Ｚ方向に沿う。第１パッド電極８１は、Ｚ方向において、基材１０から離れ、基材１０と電気的に導通していない。第１パッド電極８１は、例えば、基材１０上に絶縁層９３を介して設けられる。

図１に示す上面視において、第１パッド電極８１および第２パッド電極８２は、Ｙ方向において、基材１０の第１辺１１と半導体積層体５０との間にある。すなわち、第１パッド電極８１のＹ方向における位置、および第２パッド電極８２のＹ方向における位置は、基材１０の第１辺１１のＹ方向における位置と、半導体積層体５０のＹ方向における位置との間にある。

第１パッド電極８１と第２パッド電極８２とは、Ｘ方向において隣り合っている。すなわち、第１パッド電極８１から第２パッド電極８２への方向は、Ｘ方向に沿う。複数（例えば２つ）の第１パッド電極８１が基材１０の外縁付近に設けられており、第２パッド電極８２は、Ｘ方向において、複数の第１パッド電極８１の間にある。

図２〜図４に示すように、絶縁層９３が、第１導電層６０と基材１０との間、および第２導電層７０と基材１０との間に設けられている。絶縁層９３は、第１導電層６０と第２導電層７０を覆っている。絶縁層９３は、例えばシリコン酸化層であり、第１導電層６０と基材１０との間を電気的に絶縁し、第２導電層７０と基材１０との間を電気的に絶縁する。

ｎ形半導体層２０において発光層４０およびｐ形半導体層３０が積層された面の反対側の面は粗面化され、その面を保護膜９４が覆っている。保護膜９４の表面にも、凹凸が形成されている。保護膜９４は、ｎ形半導体層２０の側面も覆っている。

以上説明した実施形態の発光素子によれば、ｎ形半導体層２０電気的に接続されるｎ側の第１パッド電極８１と、ｐ形半導体層３０に電気的に接続されるｐ側の第２パッド電極８２とを、上面視において、半導体積層体５０と、基材１０の第１辺１１との間に配置している。すなわち、基材１０の４辺のうちの１辺（第１辺１１）には、ｎ側に第１パッド電極８１を配置しており、またｐ側には第２パッド電極８２を配置している。

このような構造は、例えば上面視において半導体積層体５０を挟むように第１パッド電極８１と第２パッド電極８２とを配置した参考例に比べて、発光面積は参考例と同じでありながら、発光素子全体の平面サイズを参考例よりも縮小することができる。また、発光素子全体の平面サイズを同じとする場合には、参考例に比べて発光面積を拡大することができる。

また、第１パッド電極８１が配置された第１辺１１から遠い第２辺１２の近くに、第１パッド電極８１と電気的に接続された第２辺コンタクト領域２２を配置しているため、第１辺１１側での電流密度の集中を抑制できる。これにより、発光面内における発光強度分布の偏りを抑制できる。また、第１パッド電極８１及び第２パッド電極８２が配置されている領域近傍における電流密度の集中による発光素子の寿命低下を抑制できる。

さらに、基材１０の第３辺１３に近い位置に第１パッド電極８１と電気的に接続された第３辺コンタクト領域２３を配置し、第４辺１４に近い位置に第１パッド電極８１と電気的に接続された第４辺コンタクト領域２４を配置しているため、半導体積層体５０の面内における電流密度の分布をより均一にでき、面内の発光強度分布をより均一にできる。

図８に示すように、第３辺コンタクト領域２３の第１端部２３ａのＹ方向における位置を、第２ｐ側部分７２の先端部のＹ方向における位置よりも、第２辺１２に近い位置にして、それら両者間の距離を離すことで、第３導電層７５に用いる金属材料のマイグレーションによる第３辺コンタクト領域２３の第１端部２３ａと、第２ｐ側部分７２の先端部との間の絶縁不良を抑制することができる。

同様に、第４辺コンタクト領域２４の第１端部２４ａのＹ方向における位置を、第２ｐ側部分７２の先端部のＹ方向における位置よりも第２辺１２に近い位置にすることで、マイグレーションによる第４辺コンタクト領域２４の第１端部２４ａと、第２ｐ側部分７２の先端部との間の絶縁不良を抑制することができる。

また、２つの第１パッド電極８１のうちの一方を第２パッド電極８２よりも第３辺１３に近い側に配置し、他方を第２パッド電極８２よりも第４辺１４に近い側に配置することで、第３辺コンタクト領域２３と第１パッド電極８１との間の電流密度分布と、第４辺コンタクト領域２４と第１パッド電極８１との間の電流密度分布とを、Ｘ方向において左右対称にすることができる。これにより、第１パッド電極８１及び第２パッド電極８２が配置されている領域近傍における電流密度分布の偏りを抑制して、面内の発光強度分布をより均一にする。

図１０に示すように、第３辺コンタクト領域２３は連続したライン状に限らず、複数の島状の第３辺コンタクト領域２３を第３辺１３に沿って配置してもよい。すなわち、複数の第３辺コンタクト領域２３の１つから複数の第３辺コンタクト領域２３の他の１つへの方向は、Ｙ方向に沿う。

同様に、第４辺コンタクト領域２４は連続したライン状に限らず、複数の島状の第４辺コンタクト領域２４を第４辺１４に沿って配置してもよい。すなわち、複数の第４辺コンタクト領域２４の１つから複数の第４辺コンタクト領域２４の他の１つへの方向は、Ｙ方向に沿う。

同じく、第２辺コンタクト領域２２は連続したライン状に限らず、複数の島状の第２辺コンタクト領域２２を第２辺１２に沿って配置してもよい。すなわち、複数の第２辺コンタクト領域２２の１つから複数の第２辺コンタクト領域２２の他の１つへの方向は、Ｘ方向に沿う。

半導体積層体５０の面内において、第１辺１１に近い側には、第２導電層７０が第３導電層７５を介してｐ形半導体層３０と接続される部分であるｐ側のコンタクト部が配置されるため、ｎ側のコンタクト部のサイズやレイアウトに制約が生じる。

本開示の実施形態によれば、複数の第２ｐ側部分７２の隣に、複数の第２島状コンタクト領域２５をＸ方向に沿って配置している。第２島状コンタクト領域２５の１つを、隣り合う２つの第２ｐ側部分７２の間に配置するという制約上、第２島状コンタクト領域２５の上面視における面積が、第１島状コンタクト領域２１の上面視における面積よりも小さくなる場合がある。このような場合においても、複数の第２島状コンタクト領域２５を、複数の第１島状コンタクト領域２１よりも高密度に配置することで、第１辺１１に近い側におけるトータルのｎ側コンタクト部の面積を増やすことができる。

以上、具体例を参照しつつ、本開示の実施形態について説明した。しかし、本開示は、これらの具体例に限定されるものではない。本開示の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本開示の要旨を包含する限り、本開示の範囲に属する。その他、本開示の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本開示の範囲に属するものと了解される。

１０…基材、１１…第１辺、１２…第２辺、１３…第３辺、１４…第４辺、２０…ｎ形半導体層、２１…第１島状コンタクト領域、２２…第２辺コンタクト領域、２３…第３辺コンタクト領域、２４…第４辺コンタクト領域、２５…第２島状コンタクト領域、３０…ｐ形半導体層、４０…発光層、５０…半導体積層体、６０…第１導電層、６１…第１ｎ側部分、６２…第２ｎ側部分、６３…第３ｎ側部分、７０…第２導電層、７１…第１ｐ側部分、７２…第２ｐ側部分、７５…第３導電層、８１…第１パッド電極、８２…第２パッド電極、９１〜９３…絶縁層

Claims

第１方向に沿う第１辺と、前記第１方向に沿う第２辺と、を含む基材であって、前記第１辺から前記第２辺への第２方向は前記第１方向と直交する、前記基材と、
前記第１方向及び前記第２方向を含む平面と直交する第３方向において前記基材と電気的に導通していない半導体積層体であって、前記半導体積層体は、前記基材側から、ｐ形半導体層と、発光層と、ｎ形半導体層と、を順に有する前記半導体積層体と、
前記第３方向において前記基材と電気的に導通していない第１パッド電極であって、前記第１パッド電極は、前記第２方向において、前記第１辺と、前記半導体積層体と、の間にある、前記第１パッド電極と、
前記第３方向において前記基材と電気的に導通していない第２パッド電極であって、前記第２パッド電極は、前記第２方向において、前記第１辺と、前記半導体積層体と、の間にあり、前記第１パッド電極と隣り合う、前記第２パッド電極と、
前記ｎ形半導体層と前記第１パッド電極とを電気的に接続する第１導電層と、
前記ｐ形半導体層と前記第２パッド電極とを電気的に接続する第２導電層と、
を備え、
前記ｎ形半導体層は、前記第１導電層と接する複数の第１島状コンタクト領域と、前記第１導電層と接する第２辺コンタクト領域と、を含み、
前記複数の第１島状コンタクト領域は、前記第２方向において、前記第１パッド電極と、前記第２辺コンタクト領域と、の間にある、発光素子。
上面視において、前記ｎ形半導体層の外形が矩形状であり、
記第２辺コンタクト領域の少なくとも一部は、前記第１方向に沿う、請求項１記載の発光素子。
前記ｎ形半導体層は、前記第１導電層と接する複数の第２島状コンタクト領域をさらに含み、
前記複数の第１島状コンタクト領域は、前記第２方向において、前記第２辺コンタクト領域と、前記複数の第２島状コンタクト領域と、の間にあり、
前記複数の第２島状コンタクト領域の密度は、前記複数の第１島状コンタクト領域の密度よりも高い、請求項１又は２に記載の発光素子。
前記複数の第２島状コンタクト領域の１つから前記第２導電層の少なくとも一部への方向は、前記第１方向に沿う、請求項３記載の発光素子。
前記第２導電層の一部は、前記第１方向において、前記複数の第２島状コンタクト領域の１つと、前記複数の第２島状コンタクト領域の別の１つと、の間にある、請求項３記載の発光素子。
前記ｎ形半導体層は、前記第１導電層と接する第２島状コンタクト領域をさらに含み、
前記複数の第１島状コンタクト領域は、前記第２方向において、前記第２辺コンタクト領域と、前記第２島状コンタクト領域と、の間にあり、
上面視において、前記第２島状コンタクト領域の１つの面積は、前記複数の第１島状コンタクト領域の１つの面積よりも大きい、請求項１又は２に記載の発光素子。
前記基材は、前記第２方向に沿う第３辺と、前記第２方向に沿う第４辺と、をさらに含み、前記第３辺から前記第４辺への方向は、前記第１方向に沿い、
前記ｎ形半導体層は、前記第１導電層と接する第３辺コンタクト領域及び第４辺コンタクト領域をさらに含み、
前記第３辺コンタクト領域の少なくとも一部は、前記第２方向に沿い、
前記第４辺コンタクト領域の少なくとも一部は、前記第２方向に沿い、
前記複数の第１島状コンタクト領域は、前記第１方向において、前記第３辺コンタクト領域と前記第４辺コンタクト領域との間にある、請求項１〜６のいずれか１つに記載の発光素子。
前記第２導電層は、第１ｐ側部分及び第２ｐ側部分を含み、
前記第１ｐ側部分から前記第２パッド電極への方向は、前記第３方向に沿い、
前記第２ｐ側部分から前記半導体積層体への方向は、前記第３方向に沿い、
前記第３辺コンタクト領域は、前記第１辺側に位置する第１端部と、前記第２辺側に位置する第２端部とを含み、
前記第１端部は、前記第２方向において、前記第２端部と、前記第２ｐ側部分と、の間にある、請求項７記載の発光素子。
第３導電層をさらに備え、
前記第３導電層は、前記第２ｐ側部分と前記ｐ形半導体層との間に設けられ、
前記第３導電層は、前記第２導電層と前記ｐ形半導体層とを電気的に接続する、請求項８記載の発光素子。
前記第３導電層は、Ａｇ及びＡｌよりなる群から選択された少なくとも１つを含む、請求項９記載の発光素子。
前記第３辺コンタクト領域は、前記第２辺コンタクト領域と連続した、請求項７〜１０のいずれか１つに記載の発光素子。
前記ｎ形半導体層は、複数の前記第３辺コンタクト領域を含み、
前記複数の第３辺コンタクト領域の１つから前記複数の第３辺コンタクト領域の別の１つへの方向は、前記第２方向に沿う、請求項７〜１０のいずれか１つに記載の発光素子。
前記ｎ形半導体層は、複数の前記第２辺コンタクト領域を含み、
前記複数の第２辺コンタクト領域の１つから前記複数の第２辺コンタクト領域の別の１つへの方向は、前記第１方向に沿う、請求項１〜１２のいずれか１つに記載の発光素子。
前記第１パッド電極は複数設けられ、
前記第２パッド電極は、前記第１方向において、前記複数の第１パッド電極の間に設けられた、請求項１〜１３のいずれか１つに記載の発光素子。
前記第１導電層と前記基材との間、及び、前記第２導電層と前記基材との間に設けられた絶縁層をさらに備え、
前記絶縁層は、前記第１導電層と前記基材との間を電気的に絶縁し、前記第２導電層と前記基材との間を電気的に絶縁する、請求項１〜１４のいずれか１つに記載の発光素子。