JP2017055020A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017055020A JP2017055020A JP2015179219A JP2015179219A JP2017055020A JP 2017055020 A JP2017055020 A JP 2017055020A JP 2015179219 A JP2015179219 A JP 2015179219A JP 2015179219 A JP2015179219 A JP 2015179219A JP 2017055020 A JP2017055020 A JP 2017055020A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- semiconductor device
- etching
- insulator layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Led Devices (AREA)
Abstract
【課題】絶縁層の表面、および、絶縁層に形成されたコンタクトホールの内面を覆う電極を容易に形成できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体層上に形成された第1絶縁層と、前記第1絶縁層上に形成され、所定のエッチング液によるエッチング速度が前記第1絶縁層よりも速く、前記第1絶縁層よりも薄い第2絶縁層と、を形成する工程と、前記第2絶縁層に接するエッチングマスクを形成する工程と、前記エッチング液および前記エッチングマスクを用いて前記第1絶縁層および前記第2絶縁層を選択的に除去する工程と、前記第1絶縁層および前記第2絶縁層の除去により露出された前記半導体層と、前記第2絶縁層の表面と、を覆う金属層を形成する工程と、を備える。
【選択図】図8
【解決手段】半導体装置の製造方法は、半導体層上に形成された第1絶縁層と、前記第1絶縁層上に形成され、所定のエッチング液によるエッチング速度が前記第1絶縁層よりも速く、前記第1絶縁層よりも薄い第2絶縁層と、を形成する工程と、前記第2絶縁層に接するエッチングマスクを形成する工程と、前記エッチング液および前記エッチングマスクを用いて前記第1絶縁層および前記第2絶縁層を選択的に除去する工程と、前記第1絶縁層および前記第2絶縁層の除去により露出された前記半導体層と、前記第2絶縁層の表面と、を覆う金属層を形成する工程と、を備える。
【選択図】図8
Description
実施形態は、半導体装置の製造方法に関する。
半導体装置の製造過程では、例えば、絶縁層にコンタクトホールを開口し、絶縁層の表面およびコンタクトホールの内面を覆う電極を形成する場合がある。しかし、電極の厚さが薄い場合、電極のうちで、絶縁層上に形成される部分と、コンタクトホール内に形成される部分と、が絶縁層のエッジにおいて分離するおそれがある。
絶縁層の表面、および、絶縁層に形成されたコンタクトホールの内面を覆う電極を容易に形成できる半導体装置の製造方法を提供する。
実施形態に係る半導体装置の製造方法は、半導体層上に形成された第1絶縁層と、前記第1絶縁層上に形成され、所定のエッチング液によるエッチング速度が前記第1絶縁層よりも速く、前記第1絶縁層よりも薄い第2絶縁層と、を形成する工程と、前記第2絶縁層に接するエッチングマスクを形成する工程と、前記エッチング液および前記エッチングマスクを用いて前記第1絶縁層および前記第2絶縁層を選択的に除去する工程と、前記第1絶縁層および前記第2絶縁層の除去により露出された前記半導体層と、前記第2絶縁層の表面と、を覆う金属層を形成する工程と、を備える。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。さらに、各図中に示すX軸、Y軸およびZ軸を用いて各部分の配置および構成を説明する。X軸、Y軸、Z軸は、相互に直交し、それぞれX方向、Y方向、Z方向を表す。また、Z方向を上方、その反対方向を下方として説明する場合がある。
なお、以下の実施形態において説明する半導体装置は一例であり、これに限定されるものではない。
なお、以下の実施形態において説明する半導体装置は一例であり、これに限定されるものではない。
図1は、実施形態に係る半導体装置1を模式的に表す模式断面図である。半導体装置1は、例えば、発光ダイオード(Light Emitting Diode:LED)であり、発光体10と、基板20と、を備える。
図1に示すように、発光体10は、接合層25を介して基板20に接合される。発光体10は、第1導電形の第1半導体層(以下、n形半導体層11)と、第2導電形の第2半導体層(以下、p形半導体層12)と、発光層15と、を含む。発光体10は、n形半導体層11と、発光層15と、p形半導体層12と、を順に積層した構造を有する。以下、第1導電形をn形、第2導電形をp形として説明するが、これに限定される訳ではない。実施形態は、第1導電形をp形、第2導電形をn形とする場合も含む。
発光体10は、n形半導体層11の表面を含む第1面10aと、p形半導体層12の表面を含む第2面10bと、を有する。さらに、発光体10は、非発光部50と発光部60とを有する。発光部60は、発光層15を含み、非発光部50は、発光層15を含まない。非発光部50と発光部60との間には、発光層15を露出させた段差が設けられる。
発光層15から放射される光は、主として第1面10aから発光体10の外に放出される。第1面10aは、光取り出し構造を有する。光取り出し構造は、放射光の全反射を抑制し、光取り出し効率を向上させる。例えば、第1面10aは、粗面化され、複数の微細な突起を有する。
半導体装置1は、発光体10の第2面10b側において、n側電極33、p側電極35(金属コンタクト層)および金属層37を有する。n側電極33は、非発光部50の表面50aにおいてn形半導体層11に電気的に接続される。p側電極35は、第2面10b上においてp形半導体層12に電気的に接続される。金属層37は、p側電極35を覆う。n側電極33、p側電極35および金属層37は、好ましくは、発光層15の放射光に対する反射率が高い材料を含む。n側電極33は、例えば、アルミニウム(Al)を含む。p側電極35および金属層37は、例えば、銀(Ag)を含む。
半導体装置1は、絶縁層41、45を有する。絶縁層41は、非発光部50と発光部60との間の段差、および、非発光部50の表面50aにおいてn側電極33が設けられていない部分を覆う。絶縁層41は、発光層15の外縁を覆い保護する。絶縁層45は、非発光部50の全体を覆う。絶縁層45は、n側電極33を覆い、基板20および接合層25からn側電極33を電気的に絶縁する。絶縁層45は、2層構造を有し、第1層45aと、第2層45bと、を含む。第2層45bには、所定のエッチング条件に対して、第1層45aの材料よりもエッチング速度の速い材料を用いる。例えば、第1層45aは、シリコン窒化層であり、第2層45bは、シリコン酸化層である。
金属層37は、絶縁層45上に延在し、n側電極33とp側電極35との間の絶縁層41および45を覆う。金属層37は、n側電極33とp側電極35との間において、絶縁層41および45を通過して基板20の方向に伝播する光を反射し、第1面10aに向かう方向に戻す。
接合層25は、金属層37および絶縁層45を覆うように設けられる。接合層25は、例えば、金錫(AuSn)、ニッケル錫(NiSn)などの半田からなる接合金属を含む導電層である。p側電極35は、金属層37を介して接合層25に電気的に接続される。また、接合層25は、導電性を有する基板20に電気的に接続される。接合層25は、例えば、チタン(Ti)、チタン−タングステン(TiW)などの高融点金属層を含む。高融点金属層は、半田がp側電極35、金属層37に拡散するのを防ぐバリア膜として機能する。基板20の裏面側には、裏面電極27が設けられる。裏面電極27は、例えばTi/Pt/Auの積層膜であり、例えば800nmの膜厚を有する。裏面電極27は、例えば、実装基板を介して外部回路に接続される。
これに対し、n側電極33は、例えば、ボンディングパッド31に電気的に接続される。n側電極33は、発光体10と接合層25との間に設けられた部分と、接合層25に沿って発光体10の外側に延出する部分(延出部33p)と、を有する。ボンディングパッド31は、n側電極33の延出部33pの上に設けられる。そして、ボンディングパッド31は、金もしくはアルミニウムなどの金属ワイヤを介して外部回路に電気的に接続される。延出部33pと接合層25との間には、絶縁層45が介在する。延出部33pは、絶縁層45により接合層25から電気的に絶縁される。
半導体装置1は、n側電極33とp側電極35との間に駆動電流を流すことにより、発光層15から光を放射させ、その放射光を発光体10の第1面10aから外部に放出する。駆動電流は、裏面電極27およびボンディングパッド31を介して外部の駆動回路から供給される。
次に、図2(a)〜図7(b)を参照して、半導体装置1の製造方法を説明する。図2(a)〜図7(b)は、半導体装置1の製造過程を順に表す模式断面図である。
図2(a)に示すように、基板101の上にn形半導体層11、発光層15およびp形半導体層12を順に積層する。本明細書において、積層される状態は、直接接している状態に加え、間に別の要素が挿入される状態も含む。
基板101は、例えば、シリコン基板またはサファイア基板である。n形半導体層11、p形半導体層12、および発光層15は、それぞれ窒化物半導体を含む。n形半導体層11、p形半導体層12および発光層15は、例えば、AlxGa1−x−yInyN(x≧0、y≧0、x+y≦1)を含む。
n形半導体層11は、例えば、Siドープn形GaNコンタクト層と、Siドープn形AlGaNクラッド層と、を含む。Siドープn形GaNコンタクト層と、発光層15との間に、Siドープn形AlGaNクラッド層が配置される。n形半導体層11は、バッファ層をさらに含んでもよく、GaNバッファ層とSiドープn形AlGaNクラッド層との間に、Siドープn形GaNコンタクト層が配置される。例えば、バッファ層には、AlN、AlGaN、GaNのいずれか又はそれらの組み合わせが用いられる。
発光層15は、例えば、多重量子井戸(MQW)構造を有する。MQW構造においては、例えば、複数のバリア層と、複数の井戸層と、が交互に、積層される。例えば、井戸層には、AlGaInNが用いられる。例えば、井戸層には、GaInNが用いられる。
バリア層には、例えば、Siドープn形AlGaNが用いられる。例えば、バリア層には、Siドープn形Al0.1Ga0.9Nが用いられる。バリア層の厚さは、例えば、2ナノメートル(nm)以上30nm以下である。複数のバリア層のうちで、最もp形半導体層12に近いバリア層(p側バリア層)は、他のバリア層とは、異なってもよく、厚くても、薄くてもよい。
発光層15から放出される光(発光光)の波長(ピーク波長)は、例えば、210nm以上700nm以下である。発光光のピーク波長は、例えば、370nm以上480nm以下でもよい。
p形半導体層12は、例えば、ノンドープAlGaNスペーサ層と、Mgドープp形AlGaNクラッド層と、Mgドープp形GaNコンタクト層と、高濃度Mgドープp形GaNコンタクト層と、を含む。高濃度Mgドープp形GaNコンタクト層と発光層15との間に、Mgドープp形GaNコンタクト層が配置される。Mgドープp形GaNコンタクト層と発光層15との間に、Mgドープp形AlGaNクラッド層が配置される。Mgドープp形AlGaNクラッド層と発光層15との間に、ノンドープAlGaNスペーサ層が配置される。例えば、p形半導体層12は、ノンドープAl0.11Ga0.89Nスペーサ層、Mgドープp形Al0.28Ga0.72Nクラッド層、Mgドープp形GaNコンタクト層、および、高濃度Mgドープp形GaNコンタクト層を含む。
なお、上記の半導体層において、組成、組成比、不純物の種類、不純物濃度、および厚さは、例示であり、種々の変形が可能である。
図2(b)に示すように、非発光部50および発光部60を形成する。例えば、ハードマスク103を用いて、p形半導体層12の一部と、発光層15の一部と、を選択的にエッチングすることにより除去する。ハードマスク103は、例えば、シリコン酸化膜である。エッチング深さは、例えば、0.1μm以上、100μm以下である。好ましくは、エッチング深さは、0.4μm以上、2μm以下である。非発光部50は、その表面50aにn形半導体層11が露出するように形成される。
図2(c)に示すように、p形半導体層12の上面、非発光部50と発光部60との間の段差、および、非発光部50の表面50aを覆う絶縁層41を形成する。絶縁層41は、例えば、熱CVD(Chemical Vapor Deposition)法を用いて形成されるシリコン酸化膜である。ハードマスク103は、絶縁層41を形成する前にエッチングにより除去する。
図3(a)に示すように、非発光部50の表面50a上に設けられた絶縁層41を選択的に除去し、n形半導体層11を露出させる。続いて、n形半導体層11に電気的に接続されたn側電極33を形成する。n側電極33の材料は、例えば、n形半導体層11へのオーミック接触性と、高い光反射率と、を兼ね備え、アルミニウム(Al)および銀(Ag)の少なくとも一方を含む。
図3(b)に示すように、n側電極33と、絶縁層41と、を覆う絶縁層45を形成する。絶縁層45は、例えば、第1層45aと第2層45bとを含む2層構造を有する。第2層45aは、所定のエッチング条件において、第1層45aよりもエッチング速度が遅くなるように形成される。第1層45aは、例えば、プラズマCVD法を用いて形成されるシリコン窒化層であり、第2層45bは、例えば、プラズマCVD法を用いて形成されるシリコン酸化層である。また、第2層45bに第1層45aと同じ材料を用いる場合であっても、それぞれの形成方法もしくは形成条件を変えてエッチング速度が異なるようにしても良い。
図3(c)に示すように、レジストマスク55を用いて絶縁層45および41を選択的にエッチングし、コンタクトホール57を形成する。コンタクトホール57の底面には、p形半導体層12を露出させる。レジストマスク55に覆われる非発光部50には、n側電極33、絶縁層41、および絶縁層45が残される。
図4(a)に示すように、p形半導体層12上にp側電極35を形成する。p側電極35は、例えば、Agを含む。例えば、レジストマスク55を残した基板101の上に真空蒸着法を用いてp側電極35となる金属層35aを形成する。レジストマスク55の開口55aを介して、p形半導体層12の上にp側電極35を形成する。金属層35aは、レジストマスク55の上面にも形成されるが、それらはレジストマスク55と共に除去される。
図4(b)に示すように、p側電極35上に金属層37を形成する。金属層37は、絶縁層45の上に延在し、絶縁層41および45を介して、非発光部50と発光部60との間の段差、および、非発光部50の表面50aの一部を覆う。金属層37は、n側電極33とp側電極35との間の絶縁層41および45を覆う。金属層37は、例えば、Agを含む。
図4(c)に示すように、金属層37および絶縁層45を覆う接合層25aを形成する。接合層25aは、例えば、Ti、Pt、Niの少なくともいずれか1つを含む高融点金属層と、接合金属と、を含む。接合金属は、例えば、Ni−Sn系、Au−Sn系、Bi−Sn系、Sn−Cu系、Sn−In系、Sn−Ag系、Sn−Pb系、Pb−Sn−Sb系、Sn−Sb系、Sn−Pb−Bi系、Sn−Pb−Cu系、Sn−Pb−Ag系、およびPb−Ag系の少なくともいずれか1つを含む。Ti、PtおよびNiの少なくともいずれか1つを含む高融点金属層は、接合金属と金属層37との間、および、接合金属と絶縁層45との間に設けられる。
図5に示すように、接合層25aを形成した基板101と、基板20と、を対向させる。基板20は、その上面に接合層25bが形成されている。そして、基板20の接合層25bは、基板101の接合層25aに対向するように配置される。
接合層25bは、例えば、Ti、Pt、Niの少なくともいずれか1つを含む高融点金属層と、接合金属と、を含む。接合金属は、例えば、Ni−Sn系、Au−Sn系、Bi−Sn系、Sn−Cu系、Sn−In系、Sn−Ag系、Sn−Pb系、Pb−Sn−Sb系、Sn−Sb系、Sn−Pb−Bi系、Sn−Pb−Cu系、Sn−Pb−Ag系、およびPb−Ag系の少なくともいずれか1つを含む。Ti、PtおよびNiの少なくともいずれか1つを含む高融点金属層は、接合金属と基板20との間に設けられる。
図6(a)に示すように、接合層25aと25bとを接触させ、基板101と基板20とを熱圧着させる。これにより、接合層25aと25bとは一体化し、接合層25になる。なお、図6(a)は、図5の上下を逆にして基板20の上に発光体10および基板101を配置した状態を表している。
図6(b)に示すように、基板101を除去する。例えば、基板101がシリコン基板の場合は、研削及びドライエッチング(例えば、RIE:Reactive Ion Etching)などの方法を用いて除去する。例えば、基板101がサファイア基板の場合は、LLO(Laser Lift Off)を用いて除去する。さらに、n形半導体層11の表面11aに微細な突起を形成し、粗面化する。例えば、アルカリを用いたウェット処理またはRIEにより、n形半導体層11の表面11aを粗面化する。
図7(a)に示すように、n形半導体層11を選択的に除去し、発光体10を形成する。例えば、RIEまたはウエットエッチングなどの方法を用いてn形半導体層11、発光層15およびp形半導体層12を順にエッチングする。この時、発光体10の周りには、絶縁層41の一部が露出する。n形半導体層11、発光層15およびp形半導体層12のエッチングには、例えば、熱リン酸を用いる。さらに、n側電極33の延出部33pを覆う絶縁層41に開口部41aを形成すると共に、発光体10の周りの絶縁層41、45を選択的に除去し、ダイシング領域40eを形成する。
図7(b)に示すように、絶縁層41の開口部41aにボンディングパッド31を形成する。続いて、例えば、ダイサーもしくはスクライバーを用いて接合層25および基板20を切断し、半導体装置1をチップ化する。
次に、図8(a)〜図8(c)を参照して、絶縁層41および45のエッチング方法を説明する。図8(a)〜図8(c)は、図3(c)に示す絶縁層41および45のエッチング過程を表す模式断面図である。
図8(a)に示すように、絶縁層41および絶縁層45は、p形半導体層12の上においてZ方向に積層される。さらに、絶縁層45の上にレジストマスク55を形成する。例えば、絶縁層45の上にフォトレジストを塗布し、フォトリソグラフィを用いて開口55aを形成する。
絶縁層45は、第1層45aと、第2層45bと、を含む。第1層45aは、絶縁層41の上に形成される。第2層45bは、第1層45aの上に形成される。第2層45bのZ方向の厚さT2は、第1層45aのZ方向の厚さT1よりも薄い。第1層45aは、例えば、プラズマCVD法を用いて形成されるシリコン窒化層である。第2層45bは、例えば、プラズマCVD法を用いて形成されるシリコン酸化層である。
第2層45bは、所定のエッチング液によるエッチング速度が第1層45aよりも速くなるように形成される。例えば、バッファードフッ酸による第2層45bのエッチング速度は、バッファードフッ酸による第1層45aのエッチング速度の1.2倍以上、2.0倍以下である。
図8(b)に示すように、レジストマスク55の開口55aを介して絶縁層45をエッチングし、コンタクトホール57を形成する。絶縁層45は、例えば、バッファードフッ酸を用いたウェットエッチングにより選択的に除去する。この際、第2層45bのエッチング速度が第1層45aのエッチング速度よりも速いため、レジストマスク55の下面の沿ったエッチングは、開口55aの直下における−Z方向のエッチングよりも速く進む。その結果、コンタクトホール57は、傾斜した側壁45sを有する形状にエッチングされる。側壁45sは、コンタクトホールの底面の面積よりもレジストマスク55側の開口の面積の方が広くなるように傾斜する。
図8(c)に示すように、さらにエッチングを進め、絶縁層41を選択的に除去する。これにより、p形半導体層12をコンタクトホール57の底面に露出させる。この際、第1層45aのエッチング速度が絶縁層41のエッチング速度よりも速いエッチング液を用いることが好ましい。これにより、絶縁層41に形成される側壁41sも傾斜させ、金属層37のカバレッジをさらに向上させることができる。例えば、プラズマCVD法を用いて形成されるシリコン窒化層のバッファードフッ酸によるエッチング速度は、熱CVD法を用いて形成されるシリコン酸化層のバッファードフッ酸によるエッチング速度よりも速い。
上記の方法で形成されるコンタクトホール57は、傾斜した側壁を有し、その開口側のエッジ57eにおける内角θ1(図9参照)は、例えば、90度以上である。ここで、「内角」とは、第2層45bの側壁と第2層45bの上面との間の角度である。これにより、例えば、コンタクトホール57の側壁45sおよび絶縁層45の表面を覆う金属層37(図4(b)参照)のカバレッジを向上させ、エッジ57eにおける段差切れを回避することができる。また、傾斜した側壁41sおよび45sは、金属層37の反射率を高め、発光体10の第1面10aからの光出力を向上させる。
例えば、第2層45bの厚さT2を厚くすると、エッジ57eにおける内角θ1は、絶縁層45を単層とした場合の内角に近づき、金属層37のカバレッジが劣化する。そこで、第2層45bの厚さT2は、第1層45aの厚さT1の10分の1以下とすることが好ましい。
図9は、第2層45bのエッチング速度と、第1層45aの側壁45sの傾斜角θ2の関係を示すグラフである。横軸は、第1層45aに対する第2層45bのエッチング速度比であり、縦軸は、側壁45sの傾斜角θ2(図9参照)である。例えば、第1層45aのエッチング速度は190nm/分である。
図9に示すように、第2層45bのエッチング速度を速くすると、側壁45sの傾斜角θ2は小さくなる。第2層45bのエッチング速度が速くなるにしたがって、傾斜角θ2が小さくなり、側壁45sのX方向における幅が広くなる。側壁45sのX方向における幅が広くなると、例えば、コンタクトホール57(図3(c)参照)を形成する際のフォトリソグラフィ工程のトレランスが小さくなる。そして、コンタクトホール57の位置ずれにより、絶縁層45のp形半導体層12の外縁を覆う部分がエッチングされ、n形半導体層11とp側電極35との間の絶縁耐圧が低下する恐れがある。また、第2層45bのエッチング速度が遅すぎると、例えば、側壁45sの傾斜角θ2が大きくなり、エッジ57eにおける内角θ1が小さくなる。このため、金属層37のカバレッジが劣化する。
例えば、エッチング速度比を1.2倍以上、2.0倍以下とすることにより、側壁45sの傾斜角θ2を28度から40度の範囲に納めることができる。これにより、n形半導体層11とp側電極35との間の絶縁耐圧の低下を抑制し、金属層37のカバレッジの劣化を回避することができる。
表1は、シリコン酸化層およびシリコン窒化層を形成する際のプラズマCVDの条件、および、各条件により形成された絶縁層のバッファードフッ酸によるエッチング速度を示している。
シリコン酸化層のエッチング速度は、250nm/分である。また、シリコン窒化層Aのエッチング速度は、190nm/分であり、シリコン窒化層Bのエッチング速度は、250nm/分である。例えば、シリコン酸化層では、シリコン窒化層Aに対して、約1.3倍のエッチング速度が得られる。また、シリコン窒化層Bでは、シリコン窒化層Aに対して、約1.3倍のエッチング速度が得られる。すなわち、第2層45bは、第1層45aと異なる材料を用いて形成されても良いし、同じ材料を用いて形成されても良い。また、図9のグラフによれば、側壁45sの傾斜角θ2は、約38度である。
図10は、絶縁層41および45の断面SEM像(Scanning Electron Microscope Image)である。コンタクトホール57の側壁41sおよび45sは、傾斜を有することが分かる。また、側壁45sの傾斜角は、側壁41sの傾斜角よりも小さい。また、エッジ57eは、滑らかな曲面に形成されいる。これにより、金属層37のカバレッジを向上させることができる。また、金属層37の第1面10a方向(−Z方向)への反射率を大きくすることができる。さらに、レジストマスク55は、側壁41sよりもコンタクトホール57側に張出している。これにより、例えば、図4(a)に示す工程において、p側電極35をp形半導体層12上に形成し、他の金属層35aと分離する、所謂リフトオフが容易になる。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、実施形態において「窒化物半導体」とは、BxInyAlzGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素をさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
上記の実施形態では、「部位Aは部位Bの上に設けられている」と表現された場合の「の上に」とは、部位Aが部位Bに接触して、部位Aが部位Bの上に設けられている場合の他に、部位Aが部位Bに接触せず、部位Aが部位Bの上方に設けられている場合との意味で用いられる場合がある。また、「部位Aは部位Bの上に設けられている」は、部位Aと部位Bとを反転させて部位Aが部位Bの下に位置した場合や、部位Aと部位Bとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1・・・半導体装置、 10・・・発光体、 10a・・・第1面、 10b・・・第2面、 11・・・n形半導体層、 12・・・p形半導体層、 15・・・発光層、 20・・・基板、 25、25a、25b・・・接合層、 27・・・裏面電極、 31・・・ボンディングパッド、 33・・・n側電極、 33p・・・延出部、 35・・・p側電極、 35a、37・・・金属層、 40e・・・ダイシング領域、 41、45・・・絶縁層、 41a・・・開口部、 41s、45s・・・側壁、 45a・・・第1層、 45b・・・第2層、 50・・・非発光部、 55・・・レジストマスク、 55a・・・開口、 57・・・コンタクトホール、 57e・・・エッジ、 60・・・発光部、 θ1・・・内角、 θ2・・・傾斜角、 101・・・基板、 103・・・ハードマスク
Claims (8)
- 半導体層上に形成された第1絶縁層と、前記第1絶縁層上に形成され、所定のエッチング液によるエッチング速度が前記第1絶縁層よりも速く、前記第1絶縁層よりも薄い第2絶縁層と、を形成する工程と、
前記第2絶縁層に接するエッチングマスクを形成する工程と、
前記エッチング液および前記エッチングマスクを用いて前記第1絶縁層および前記第2絶縁層を選択的に除去する工程と、
前記第1絶縁層および前記第2絶縁層の除去により露出された前記半導体層と、前記第2絶縁層の表面と、を覆う金属層を形成する工程と、
を備えた半導体装置の製造方法。 - 前記第2絶縁層は、前記第1絶縁層の厚さの10分の1以下の厚さを有するように形成される請求項1記載の半導体装置の製造方法。
- 前記エッチング液による前記第2絶縁層のエッチング速度は、前記エッチング液による前記第1絶縁層のエッチング速度の1.2倍以上、2.0倍以下である請求項1または2に記載の半導体装置の製造方法。
- 前記第1絶縁層を形成する前に、前記エッチング液によるエッチング速度が前記第1絶縁層よりも遅い第3絶縁層を前記半導体層上に形成する工程をさらに備える請求項1〜3のいずれかに1つ記載の半導体装置の製造方法。
- 前記エッチングマスクの開口を介して、前記半導体層に接する金属コンタクト層を形成する工程をさらに備え、
前記金属層は、前記金属コンタクト層を介して前記半導体層を覆う請求項1〜4のいずれか1つに記載の半導体装置の製造方法。 - 前記第2絶縁層は、前記第1絶縁層とは異なる形成条件で形成される請求項1〜5のいずれか1つに記載の半導体装置の製造方法。
- 前記第2絶縁層は、前記第1絶縁層とは異なる成膜方法を用いて形成される請求項6記載の半導体装置の製造方法。
- 前記第2絶縁層は、前記第1絶縁層とは異なる材料を含む請求項1〜7のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015179219A JP2017055020A (ja) | 2015-09-11 | 2015-09-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015179219A JP2017055020A (ja) | 2015-09-11 | 2015-09-11 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017055020A true JP2017055020A (ja) | 2017-03-16 |
Family
ID=58317392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015179219A Pending JP2017055020A (ja) | 2015-09-11 | 2015-09-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017055020A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190096740A (ko) * | 2018-02-09 | 2019-08-20 | 엘지이노텍 주식회사 | 반도체 소자 및 이를 포함하는 반도체 소자 제조방법 |
WO2020022596A1 (ko) * | 2018-07-27 | 2020-01-30 | 삼성디스플레이 주식회사 | 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치 |
US11201262B2 (en) | 2018-11-29 | 2021-12-14 | Nichia Corporation | Light-emitting element |
JP7465185B2 (ja) | 2020-09-16 | 2024-04-10 | キオクシア株式会社 | 原版の製造方法、および露光方法 |
-
2015
- 2015-09-11 JP JP2015179219A patent/JP2017055020A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190096740A (ko) * | 2018-02-09 | 2019-08-20 | 엘지이노텍 주식회사 | 반도체 소자 및 이를 포함하는 반도체 소자 제조방법 |
KR102501208B1 (ko) * | 2018-02-09 | 2023-02-17 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 및 이를 포함하는 반도체 소자 제조방법 |
WO2020022596A1 (ko) * | 2018-07-27 | 2020-01-30 | 삼성디스플레이 주식회사 | 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치 |
US11749783B2 (en) | 2018-07-27 | 2023-09-05 | Samsung Display Co., Ltd. | Light emitting device, manufacturing method thereof, and display device having same |
US11201262B2 (en) | 2018-11-29 | 2021-12-14 | Nichia Corporation | Light-emitting element |
JP7465185B2 (ja) | 2020-09-16 | 2024-04-10 | キオクシア株式会社 | 原版の製造方法、および露光方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI314791B (en) | Semiconductor light emitting device | |
CN110518103B (zh) | 半导体发光装置 | |
WO2013161208A1 (ja) | 発光素子 | |
JP2004079972A (ja) | 面発光型発光素子 | |
US10134806B2 (en) | Semiconductor light emitting device | |
JP2016174018A (ja) | 半導体発光素子 | |
JP2017055020A (ja) | 半導体装置の製造方法 | |
JP2016174015A (ja) | 半導体発光素子 | |
US20160211417A1 (en) | Semiconductor light-emitting element, light emitting device, and method of manufacturing semiconductor light-emitting element | |
JP6563703B2 (ja) | 半導体発光装置 | |
JP2005302803A (ja) | 窒化物半導体発光素子およびその製造方法 | |
JP2017054902A (ja) | 半導体発光装置 | |
CN109585634B (zh) | 半导体发光装置 | |
JP2017055045A (ja) | 半導体発光装置 | |
KR101030493B1 (ko) | 고효율 열방출 공진 발광 다이오드 패키지 및 그 제조방법 | |
JP2017054963A (ja) | 半導体発光装置およびその製造方法 | |
TWI728270B (zh) | 半導體元件以及其相關之製造方法 | |
JP7312953B2 (ja) | 発光素子及び発光素子の製造方法 | |
JP2007157778A (ja) | 半導体発光素子 | |
JP2011061246A (ja) | 窒化物半導体発光素子およびその製造方法 | |
JP2010153593A (ja) | 発光素子およびそれを具備する発光素子アレイ | |
JP6747308B2 (ja) | 発光素子 | |
JP2022190483A (ja) | 半導体発光装置 | |
TW202129996A (zh) | 半導體元件以及其相關之製造方法 | |
JP2007150091A (ja) | 半導体発光素子及び半導体発光素子の製造方法 |