JP2010153593A

JP2010153593A - 発光素子およびそれを具備する発光素子アレイ

Info

Publication number: JP2010153593A
Application number: JP2008330304A
Authority: JP
Inventors: Yoshiyuki Kawaguchi; 義之川口
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2008-12-25
Filing date: 2008-12-25
Publication date: 2010-07-08
Anticipated expiration: 2028-12-25
Also published as: JP5247417B2

Abstract

【課題】ボンディングワイヤによる発光素子間の接続をできるだけ減らすことができ、発光効率を向上させたアレイ化用の発光素子を提供する。
【解決手段】発光素子は、第１の発光素子の第１の接続部と第２の発光素子の第２の接続部とが平面視にて互いに重複して前記導電性基板同士を電気的に接続できる第１の接続部および第２の接続部を有する導電性基板と、導電性基板上に設けられた光半導体層と、光半導体層に、前記導電性基板との間に前記光半導体層を挟むように設けられた導電層と、を具備する。
【選択図】図１

Description

本発明は、発光ダイオード（Light Emitting Diode、略称ＬＥＤ）に代表されるような発光素子およびそれを具備する発光素子アレイに関する。

近年、紫外光領域から青色光までの光を発光する発光素子が注目されており、このような発光素子の材料としては例えば、窒化ガリウム系化合物半導体が知られている。

このような発光素子は、蛍光体と組み合わせることにより白色の光を発光することが可能であり、また省エネルギーかつ長寿命であることから、白熱電球または蛍光ランプの代替品として有望視されると共に実用化が始まっている。しかしながら、これらの発光素子の発光効率は、蛍光灯に比較すると低いため、更なる高効率化が求められており、そのための様々な研究が行われている。

例えば、特許文献１には、光が放射される総面積を増大させて発光効率を向上させるために、複数の発光素子をアレイ化することが挙げられている。
特開２００７−８８０８４号公報

特許文献１では、１つの実装基板に複数の発光素子をボンディングワイヤにより電気的に接続することによって同一のパッケージ内に発光素子を複数実装している。この場合、各発光素子にボンディングワイヤが設けられるため、発光素子から放射された光がボンディングワイヤによって遮られ、光取出し効率が低下するという問題があった。

本発明の目的は、ボンディングワイヤによる発光素子間の接続をできるだけ減らすことができ、発光効率を向上させたアレイ化用の発光素子を提供することである。

本発明は、一方電極としてはたらく導電性基板と、前記導電性基板上に設けられた光半導体層と、前記光半導体層上に、前記導電性基板との間に前記光半導体層を挟むように設けられ、他方電極としてはたらく導電層と、を具備する発光素子であって、前記導電性基板は平面視時において、前記導電性基板の平面視時の外周に沿って設けられた第１の接続部と第２の接続部を有し、前記第１の接続部は平面視時において前記光半導体層から突出し、前記第２の接続部は前記導電性基板が有する主面のうち前記光半導体層が設けられた主面と反対側の主面に位置する発光素子に関する。

前記発光素子を複数個隣接させて接続するときの発光素子を第１の発光素子および第２の発光素子とした場合、前記第１の発光素子の前記第１の接続部と前記第２の発光素子の前記第２の接続部とが平面視にて互いに重複して前記導電性基板同士を電気的に接続できることが好ましい。

平面視における前記導電性基板の外周形状が多角形であり、前記導電性基板は、前記第１の接続部が設けられた前記多角形の第１の辺と、前記第２の接続部が設けられ、前記第１の辺と対向する第２の辺と、有することが好ましい。

前記導電性基板は、前記第１の辺と垂直な第３の辺と、前記第３の辺と対向する第４の辺と、を有し、前記第３の辺に設けられ、前記発光素子の平面視時において、前記光半導体層から突出する第３の接続部と、前記第４の辺に設けられ、前記導電性基板が有する主面のうち前記光半導体層が設けられた主面と反対側の主面側に位置する第４の接続部と、を具備することが好ましい。

前記発光素子を複数個隣接させて接続するときの発光素子を第３の発光素子および第４の発光素子とした場合、前記第３の発光素子の前記第３の接続部と前記第４の発光素子の前記第４の接続部とが平面視にて互いに重複して前記導電性基板と電気的に接続できることが好ましい。

前記第１または前記第２の接続部が、前記導電性基板の主面間の位置に設けられた段差部であることが好ましい。

また、本発明は、前記複数の発光素子から構成される発光素子アレイであって、前記複数の発光素子は、前記第１の発光素子の前記第１の接続部と、前記第２の前記第２の接続部と、が電気的に接続される発光素子アレイに関する。

前記複数の発光素子をフリップチップ実装するための電気配線が設けられた実装基板をさらに具備することが好ましい。

本発明の実施態様の発光素子は、導電性基板に第１の接続部および第２の接続部が設けられていることにより、一方の発光素子の第１の接続部と他方の発光素子の第２の接続部とを接続することができる。そのため、従来のように、互いの発光素子を、ボンディングワイヤを使用せずに複数接続することが可能となり、ボンディングワイヤによって遮られることで生じる発光効率の低下を抑制することができる。また、ワイヤボンディング工程を経ることなく同種の発光素子同士を接続することが可能となり、余分な工程を減らすことができる。

本発明の実施態様の発光素子は、さらに第３の接続部と第４の接続部とを有することにより、発光素子の四方を接続することができるため、広範囲に発光素子の接続を広げることができる。

本発明の実施態様の発光素子アレイは、第１の発光素子の前記第１の接続部と、前記第２の前記第２の接続部と、が接続することにより、それぞれの発光素子は透明導電性基板を通じて隣り合う発光素子と電気的に並列接続されているため、たとえある１つの発光素子が動作不良になった場合でも、それ以外の発光素子は動作可能であることから、信頼性が改善される。

以下、図面を参照しながら本発明の実施形態の発光素子を詳細に説明する。

図１（ａ）は、本発明の実施形態の一つの発光素子を示す断面図である。

本発明における発光素子４は、第１の接続部１ａおよび第２の接続部１ｂを有する導電性基板１を具備する。

導電性基板１の厚みは、１００〜１０００μｍ程度である。

導電性基板１としては、窒化ガリウム（ＧаＮ）、炭化珪素（ＳｉＣ）、酸化亜鉛（ＺｎО）等が挙げられる。

導電性基板１は、光半導体層２を成長させるための成長用基板であってもよく、また、成長用基板とは別に、後から光半導体層２に別途設けられた基板であってもよい。

図１（ａ）に示す発光素子４の場合、第１の接続部１ａおよび第２の接続部１ｂは、それぞれ段差部であるが、前記接続部は段差部に限定されない。図１（ａ）に示すように、それぞれの段差部は、導電性基板１の主面間、つまり、光半導体層２が設けられた導電性基板１の表面と、その裏面と、の間に位置するように設けられる。第１の接続部１ａとしての段差部は、導電性基板１の厚みに対して３０〜５０％の高さの位置に設けられる。また、第２の接続部１ｂとしての段差部は、導電性基板１の厚みに対して５０〜７０％の高さの位置に設けられる。

導電性基板１における段差部は、レーザー加工、マイクロブラスト、ウェットエッチング、ドライエッチング等により加工することにより形成される。また、これらの技術の組合せでも構わない。

図１（ｂ）は、図１（ａ）の発光素子４における導電性基板１を平面視したときの図である。この平面視図において、第１の接続部１ａとしての段差部はこちら側を向いており、第２の接続部１ｂとしての段差部は向こう側を向いていることを示している。図１（ｂ）より、第１の接続部１ａは、平面視時において光半導体層２から突出している。また、第２の接続部１ｂは、導電性基板１が有する主面のうち光半導体層２が設けられた主面と反対側の主面に位置する。

平面視における導電性基板１の外周形状は多角形である。例えば、図１（ｂ）に示す導電性基板１の外周形状は、角度が１８０°を超えている角を一つ有する６角形である。なお、図１（ｂ）における外周形状は、太線で示されている。

導電性基板１は、その外周形状において第１の辺１Ａと第２の辺１Ｂと有する。これらは互いに対向している。そして、第１の辺１Ａに沿って第１の接続部１ａとしての段差部が設けられ、第２の辺１Ｂに沿って第２の接続部１ｂとしての段差部が設けられる。

図２には、図１（ａ）における発光素子４が複数個、隣接させて接続された発光素子アレイを示す。この発光素子アレイは、発光素子４を複数個、実装基板８にフリップチップ実装したものである。具体的には、導電層３をｐ側電気配線７ａに接触させている。なお、図１（ａ）において、光半導体層２のｐ型半導体層１ｂが導電層３と隣接しているため電気配線としてｐ側電気配線７ａと接触させているが、もし、導電層３と隣接している光半導体層２の符号２ｂの部位がｎ型配線層である場合は、符号７ａの部位はｎ側電気配線となる。

図２の発光素子アレイにおいて、端の発光素子４は、実装基板８のｎ側電気配線７ｂとボンディングワイヤを介して接続されているが、実装基板８との接続はこれに限定されない。

発光素子４の第１の接続部１ａである段差部は、その発光素子４と隣接する発光素子４の第２の接続部１ｂである段差部と、図２に示すように、はんだバンプなどの接合部材を間に介して電気的に接続されている。図２の場合、第１の接続部１ａである段差部と第２の接続部１ｂである段差部とは、前記接合部材を設けるために空間を有しているが、本発明はこれに限定されない。例えば、第１の接続部１ａである段差部と第２の接続部１ｂである段差部とが直接接触していてもかまわない。

上述のように、一つの発光素子において、第１の接続部１ａは、隣接する発光素子の第２の接続部４ｂと、さらに、第２の接続部１ｂは、隣接する別の発光素子の第１の接続部４ｂと、接続する。このように一つの発光素子の両端で連鎖的に接続を繰り返すことができる。

図３は、図２の発光素子アレイを平面視したときの図である。図３に示すように、一つの発光素子４の第１の接続部１ａと、その発光素子４に隣接する発光素子４の接続部１ｂとは、平面視にてそれらが重複するようにして接続する。これにより、互いの発光素子を、ボンディングワイヤを使用せずに複数接続することが可能となる。そして、ボンディングワイヤによって遮られることで生じる発光効率の低下を抑制することができる。また、ワイヤボンディング工程を経ることなく同種の発光素子同士を接続することが可能となり、余分な工程を減らすことができる。

図４は、図３とは異なる発光素子アレイを示す平面図である。図４において使用する発光素子４は、第１の接続部１ａおよび第２の接続部１ｂだけでなく、さらに、第３の接続部１ｃおよび第４の接続部１ｄを有する。そして、一つの発光素子４の第３の接続部１ｃと、その発光素子４に隣接する発光素子４の第４の接続部１ｄとは、平面視にてそれらが重複するようにして接続する。このように第３の接続部と第４の接続部とを有することにより、発光素子の四方を接続することができるため、広範囲に発光素子の接続を広げることができる。

以下に本発明の実施態様の各構成について説明する。

（光半導体層）
光半導体層２は、例えば、窒化物半導体などから形成される。ここで、窒化物半導体とは、例えば、元素周期律表におけるＩＩＩＢ族（１３族）元素の窒化物から構成される半導体をいう。ＩＩＩＢ族窒化物半導体は、化学式Ａｌ_ｘＧａ_ｙＩｎ_{（１−ｘ−ｙ）}Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表すことができる。ＩＩＩＢ族窒化物半導体としては、たとえば、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）などが挙げられる。

光半導体層２は、発光層２ｂを間に介するように、ｎ型半導体層２ｃと発光層２ｂとｐ型半導体層２ａとが積層構造を有する。なお、ｎ型半導体層２ｃと発光層２ｂとの間と、ｐ型半導体層２ａと発光層２ｂとの間との少なくともいずれか一方の間には、キャリアオーバーフローを抑制するブロック層が配置されてもよい。

ＩＩＩＢ族窒化物半導体からなるｎ型半導体層２ｃとするには、元素周期律表においてＩＶＢ族の元素であるＳｉ（シリコン）などをドーパントとして層中に混入させればよい。ｎ型半導体層２ｃの厚みは１〜５μｍ程度である。また、ＩＩＩＢ族窒化物半導体からなるｐ型半導体層２ａとするには、元素周期律表においてＩＩＡ族の元素であるＭｇ（マグネシウム）などをドーパントとして層中に混入させればよい。ｐ型半導体層２ａの厚みは１５０〜５００ｎｍ程度である。

発光層２ｂは、ｎ型半導体層２ｃとｐ型半導体層２ａとの間に設けられる。発光層２ｂは、禁制帯幅の広い発光層側障壁層と禁制帯幅の狭い発光層側井戸層とからなる量子井戸構造が複数回（たとえば約３回）繰り返し規則的に積層された多層量子井戸構造（ＭＱＷ）としてもよい。なお、前記発光層側障壁層としては、Ｉｎ_０．０１Ｇａ_０．９９Ｎ層などが挙げられる。また、前記発光層側井戸層としては、Ｉｎ_０．１１Ｇａ_０．８９Ｎ層などが挙げられる。発光層側障壁層の厚みは５〜１５ｎｍ程度、発光層側井戸層の厚みは２〜１０ｎｍ程度である。発光層２ｂの厚みは２５〜１５０ｎｍ程度である。

光半導体層２の成長方法としては、分子線エピタキシー（ＭＢＥ；ＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａｘｙ）法、有機金属エピタキシー（ＭＯＶＰＥ；ＭｅｔａｌＯｒｇａｎｉｃＶａｐｏｒＰｈａｓｅＥｐｉｔａｘｙ）法、ハイドライド気相成長（ＨＶＰＥ；ＨｙｄｒｉｄｅＶａｐｏｒＰｈａｓｅＥｐｉｔａｘｙ）、パルスレーザデポジション（ＰＬＤ；ＰｕｌｓｅｄＬａｓｅｒｄｅｐｏｓｉｔｉｏｎ）法等が用いられる。

以下に、光半導体層２を成長させるための有機金属化学気相成長（ＭＯＣＶＤ）法による光半導体層２の具体例を示す。なお、このとき、導電性基板１を５〜１０ｒｐｍで常に回転させる。

まず、ｎ型半導体層２ｃを成長させる。基板２の温度を９５０〜１１５０℃とし、ｎ型半導体層２ｃとして窒化ガリウム（ＧａＮ）を数μｍ程度（例えば１〜５μｍ）の厚さで形成し、ｎ型半導体層２ｃを作製すればよい。この際、Ｓｉをドープする。

また、発光層２ｂは、その温度を７００℃程度とし、厚さ５〜５０ｎｍ程度の窒化インジウムガリウム（Ｉｎ_０．０１Ｇａ_０．９９Ｎ）から成る障壁層と、厚さ１〜２０ｎｍ程度の窒化インジウムガリウム（Ｉｎ_０．１１Ｇａ_０．８９Ｎ）から成る井戸層とを繰り返し積層して形成すればよい。

また、ｐ型半導体層２ａは、第１のｐ型クラッド層、第２のｐ型クラッド層、ｐ型コンタクト層からなる。第１のｐ型クラッド層は、基板１の温度を７００℃程度とし、多重量子井戸層の障壁層上に、窒化アルミニウムガリウム（Ａｌ_０．１５Ｇａ_０．８５Ｎ）層を、１０〜１００ｎｍ程度の厚さで形成する。また、第２のｐ型クラッド層は、基板１の温度を８２０℃程度とし、第１のｐ型クラッド層上に、窒化アルミニウムガリウム（Ａｌ_０．２Ｇａ_０．８Ｎ）層を５０〜３００ｎｍ程度の厚さで形成する。また、ｐ型コンタクト層は、基板１の温度を８２０〜１０５０℃程度とし、第２のｐ型クラッド層上に、窒化ガリウム（ＧａＮ）層を、５〜５０ｎｍ程度の厚さで形成する。この際、ｐ型不純物元素としては、マグネシウム（Ｍｇ），亜鉛（Ｚｎ）等が添加される。

導電性基板１上に光半導体層２を成長させる場合、以上の方法により作製することができる。

光半導体層２と導電性基板１との間に応力が発生する場合、光半導体層２と導電性基板１との間にはその応力を緩和させるためにバッファ層が設けられることが好ましい。バッファ層は、例えば、窒化ガリウム、窒化アルミニウムなどの材料から構成される。バッファ層の厚みは０．０１〜０．２μｍ程度である。バッファ層は、光半導体層２を形成する前に、４００℃から７００℃程度の温度で窒化ガリウム、窒化アルミニウムなどを成長することにより形成される。

（導電層３）
導電層３は、一方電極としてはたらく導電性基板１に対して他方電極として用いられる。導電層３は、光半導体層２上に設けられる。導電層３の厚みはそれぞれ０．０１〜０．５μｍである。

導電層３としては、たとえば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、インジウム（Ｉｎ）、錫（Ｓｎ）、モリブデン（Ｍｏ）、銀（Ａｇ）、金（Ａｕ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、バナジウム（Ｖ）、白金（Ｐｔ）、鉛（Ｐｂ）、ベリリウム（Ｂｅ）、酸化錫（ＳｎＯ_２）、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化インジウム錫（ＩＴＯ）、金−シリコン（Ａｕ−Ｓｉ）合金、金−ゲルマニウム（Ａｕ−Ｇｅ）合金、金−亜鉛（Ａｕ−Ｚｎ）合金、金−ベリリウム（Ａｕ−Ｂｅ）合金などを好適に用いることができる。また、導電層３は、上記材質の中から選択した層を複数層積層したものとしても構わない。

また、発光素子において導電層３側が光取り出し側になる場合、導電層３は透明導電層であることが好ましい。この場合、導電層３としては、例えば、ＩＴＯなどが挙げられる。

導電層３は、真空蒸着法、スパッタリング法などの方法により作製される。

（実装基板８）
図３および図４に示す実装基板８としては、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ_２Ｏ_３）などを材質としたセラミックス基板等が挙げられる。

実装基板の厚みは、０．５〜２ｍｍ程度である。

図３および図４に示す電気配線７ａおよび７ｂとしては、導電層３とともに熱をかけることにより接合できるものであればよく、例えば、金（Ａｕ）と錫（Ｓｎ）の合金半田等が挙げられる。

図５をもとにして発光素子４の製造工程の一例を説明する。

導電性基板１上に光半導体層２を形成する。そして、光半導体層２の上に導電層３を形成したのち、次のエッチング工程後に残したい箇所の導電層３を覆うようにマスク層９を形成する（図５（ａ））。なお、マスク層９はレジスト層または金属層などから構成される。

次に、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）法等のドライエッチング法、エッチング液を用いたウェットエッチング法等を用いて導電層３をエッチングする（図５（ｂ））。

次に、導電層３を覆うように再度マスク層９を形成する（図５（ｃ））
次に、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）法等のドライエッチング法、エッチング液を用いたウェットエッチング法等を用いて、光半導体層２の表面から導電性基板１の内部の途中までエッチングを行うことによって凹部１０ａを形成し、マスク層９を除去する。その後、光半導体層２と反対側の導電性基板１の裏面上にレジスト層または金属層などから構成されるマスク層９を形成する（図５（ｄ））。

ＲＩＥ法等のドライエッチング法、エッチング液を用いたウェットエッチング法等を用いて、導電性基板１裏面から導電性基板１内部の途中までエッチングを行うことにより、導電性基板１を裏面側から穿孔して凹部１０ｂを形成するとともにマスク層９を除去する（図５（ｅ））。

なお、エッチングにより得られた、裏面側に開口する凹部１０ｂの底面は、導電性基板１の厚み方向において、表面側に開口する凹部１０ａの底面よりも、光半導体層２側に近づくように設ける。凹部の底面の位置調整は、エッチング時間などを調節して行なうことができる。裏面側に開口する凹部１０ｂの底面が、表面側に開口する凹部１０ａの底面よりも光半導体層２側に近づくように設けることにより、得られた導電性基板１の第１の接続部１ａである段差と第２の接続部１ｂである段差とを重ね合わせることができるようになる。

図５（ｅ）に示す破線部の箇所をダイシングして個々の発光素子に分割する（図５（ｆ））。

なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。

（ａ）は本発明の発光素子の１つの実施形態を示す断面図である。また、（ｂ）は導電性基板１の一例を示す平面図である。図１の発光素子を複数個接続した発光素子アレイの一例を示す断面図である。本発明の発光素子アレイの一例を示す平面図である。本発明の発光素子アレイの一例を示す平面図である。（ａ）〜（ｆ）は、本発明の発光素子の製造方法の一例を工程ごとに示す断面図である。

符号の説明

１：導電性基板
１ａ：第１の接続部
１ｂ：第２の接続部
１ｃ：第３の接続部
１ｄ：第４の接続部
２：光半導体層
２ａ：発光層
２ｂ：ｐ型半導体層
２ｃ：ｎ型半導体層
３：導電層
４：発光素子
５ａ：バンプ
５ｂ：電極パッド
６：ボンディングワイヤ
７ａ：ｎ側電気配線
７ｂ：ｐ側電気配線
８：実装基板
９：マスク層
１０ａ，１０ｂ：凹部

Claims

一方電極としてはたらく導電性基板と、
前記導電性基板上に設けられた光半導体層と、
前記光半導体層上に、前記導電性基板との間に前記光半導体層を挟むように設けられ、他方電極としてはたらく導電層と、
を具備する発光素子であって、
前記導電性基板は平面視時において、前記導電性基板の平面視時の外周に沿って設けられた第１の接続部と第２の接続部を有し、前記第１の接続部は平面視時において前記光半導体層から突出し、前記第２の接続部は前記導電性基板が有する主面のうち前記光半導体層が設けられた主面と反対側の主面側に位置する発光素子。
前記発光素子を複数個隣接させて接続するときの発光素子を第１の発光素子および第２の発光素子とした場合、前記第１の発光素子の前記第１の接続部と前記第２の発光素子の前記第２の接続部とが平面視にて互いに重複して前記導電性基板同士を電気的に接続できる請求項１記載の発光素子。
平面視における前記導電性基板の外周形状が多角形であり、
前記導電性基板は、前記第１の接続部が設けられた前記多角形の第１の辺と、前記第２の接続部が設けられ、前記第１の辺と対向する第２の辺と、有する請求項１または２記載の発光素子。
前記導電性基板は、
前記第１の辺と垂直な第３の辺と、前記第３の辺と対向する第４の辺と、を有し、
前記第３の辺に設けられ、前記発光素子の平面視時において、前記光半導体層から突出する第３の接続部と、
前記第４の辺に設けられ、前記導電性基板が有する主面のうち前記光半導体層が設けられた主面と反対側の主面側に位置する第４の接続部と、
を具備する請求項１乃至３のいずれか記載の発光素子。
前記発光素子を複数個隣接させて接続するときの発光素子を第３の発光素子および第４の発光素子とした場合、前記第３の発光素子の前記第３の接続部と前記第４の発光素子の前記第４の接続部とが平面視にて互いに重複して前記導電性基板と電気的に接続できる請求項４記載の発光素子。
前記第１の接続部または前記第２の接続部が、前記導電性基板の主面間の位置に設けられた段差部である請求項１乃至５のいずれか記載の発光素子。
請求項１乃至６のいずれか記載の複数の発光素子から構成される発光素子アレイであって、
前記複数の発光素子は、前記第１の発光素子の前記第１の接続部と、前記第２の前記第２の接続部と、が電気的に接続される発光素子アレイ。
前記複数の発光素子をフリップチップ実装するための電気配線が設けられた実装基板をさらに具備する請求項７記載の発光素子アレイ。