JP2009049267A - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2009049267A
JP2009049267A JP2007215597A JP2007215597A JP2009049267A JP 2009049267 A JP2009049267 A JP 2009049267A JP 2007215597 A JP2007215597 A JP 2007215597A JP 2007215597 A JP2007215597 A JP 2007215597A JP 2009049267 A JP2009049267 A JP 2009049267A
Authority
JP
Japan
Prior art keywords
metal film
layer
light emitting
semiconductor layer
side electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007215597A
Other languages
English (en)
Inventor
Hiroshi Katsuno
弘 勝野
Yasuo Oba
康夫 大場
Katsura Kaneko
桂 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007215597A priority Critical patent/JP2009049267A/ja
Priority to US12/195,580 priority patent/US7902565B2/en
Publication of JP2009049267A publication Critical patent/JP2009049267A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

【課題】発光層で生じた光を高効率に反射させ外部に取り出すことができる半導体発光素子及びその製造方法を提供する。
【解決手段】第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、を有する積層体と、前記積層体の第１の主面上に設けられ前記第１の半導体層に接続された第１の電極と、前記積層体の前記第１の主面上に設けられ前記第２の半導体層に接続された第２の電極と、を備え、前記第１の電極は、前記第１の半導体層の上に設けられた第１の金属膜を含む第１の領域と、前記第１の半導体層の上に設けられ前記発光層から放出される光に対する反射率が前記第１の金属膜よりも高く且つ前記第１の半導体層に対するコンタクト抵抗が前記第１の金属膜よりも高い第２の金属膜を含む第２の領域と、を有することを特徴とする半導体発光素子が提供される。
【選択図】図１

Description

本発明は、半導体発光素子及びその製造方法に関し、特に、発光層で生じた光を電極で反射させる半導体発光素子及びその製造方法に関する。
半導体発光素子の中で生じた光は、素子の外に直接取り出されるものもあれば、反射膜や、半導体層と基板界面、基板と外気の界面などの半導体発光素子内部で反射されることを繰り返すことで、素子表面や基板表面、または素子の側面から外に取り出されるものもある。一部の光は反射効率の低いｎ側電極などに吸収され、光取り出し効率を下げる要因となっている。一方で、ボールボンディング等によるワイヤボンディングや、フリップチップのためのバンプの形成、ｎ側電極のコンタクト抵抗による電圧降下の低減等の電極設計上の制約から、ｎ側電極の面積はある程度広くする必要がある。
一方、基板上に高品質な窒化物半導体を形成することにより、結晶欠陥が少ない窒化物半導体からなる半導体素子を提供する技術が開示されている（特許文献１）。結晶欠陥の多い層があると、発光層から放出された光が吸収されて損失が生ずるが、特許文献１に開示されたような技術を用いることにより、発光層から放出される光に対する素子内部での吸収を抑制できる。
特開２０００−３１５８８号公報
本発明は、発光層で生じた光を高効率に反射させ外部に取り出すことができる半導体発光素子およびその製造方法を提供する。
本発明の一態様によれば、第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、を有する積層体と、前記積層体の第１の主面上に設けられ前記第１の半導体層に接続された第１の電極と、前記積層体の前記第１の主面上に設けられ前記第２の半導体層に接続された第２の電極と、を備え、前記第１の電極は、前記第１の半導体層の上に設けられた第１の金属膜を含む第１の領域と、前記第１の半導体層の上に設けられ前記発光層から放出される光に対する反射率が前記第１の金属膜よりも高く且つ前記第１の半導体層に対するコンタクト抵抗が前記第１の金属膜よりも高い第２の金属膜を含む第２の領域と、を有することを特徴とする半導体発光素子が提供される。
また、本発明の他の一態様によれば、基板の上に、第１の半導体層、発光層及び第２の半導体層を積層する工程と、前記第２の半導体層と前記発光層の一部を除去して前記第１の半導体層を露出させる工程と、前記露出した前記第１の半導体層の第１の領域に、第１の金属膜を形成する工程と、前記露出した前記第１の半導体層の前記第１の領域に隣接する第２の領域と、前記第２の半導体層の上と、に前記発光層から放出される光に対する反射率が前記第１の金属膜よりも高く前記第１の半導体層に対するコンタクト抵抗が前記第１の金属膜よりも高い第２の金属膜を形成する工程と、を備えたことを特徴とする半導体発光素子の製造方法が提供される。
本発明によれば、発光層で生じた光を高効率に反射させ外部に取り出すことができる半導体発光素子およびその製造方法が提供される。
以下、図面を参照しつつ本発明の実施形態について説明する。
図１（ａ）は、本発明の第１実施例に係る半導体発光素子の構造を示す模式断面図であり、図１（ｂ）は、その模式平面図である。
図１（ａ）に示すように、サファイア基板１０の上にｎ型半導体層（第１の半導体層）１、発光層３及びｐ型半導体層（第２の半導体層）２がこの順に積層された積層体が形成されている。そして、この積層体の同一の主面上に、ｐ側電極（第２の電極）４とｎ側電極（第１の電極）７とが設けられている。すなわち、ｐ型半導体層２上には高効率反射膜となる第１金属膜（第３の金属膜）５と必ずしも高効率反射特性を必要としない金属からなる第２金属膜６とを有するｐ側電極４が設けられている。そして、ｐ型半導体層２の一部はエッチングにより除去され、露出したｎ型半導体層１の上には、高効率反射膜となる第４金属膜（第２の金属膜）７１とオーミックコンタクト領域となる第５金属膜（第１の金属膜）７２とを有するｎ側電極７が設けられている。
本実施形態によれば、ｎ側電極７に高効率反射膜となる第４金属膜７１を設けることにより、発光層３から放出された光を高い効率で反射し、素子の外側に取り出すことができる。つまり、半導体発光素子の光取り出し効率を向上させることができる。一方、オーミックコンタクト領域となる第５金属膜７２は、ｎ型半導体層１とのコンタクト抵抗を低減し、素子抵抗を下げて電流を通電させる役割を有する。
このようにすれば、ｎ型半導体層１との間でオーミックコンタクトを確保し、さらに高い反射率により光の取り出し効率を向上しつつ、ワイヤボンディングやバンプなどの形成に必要な面積を有するｎ側電極７が得られる。
ここで、ｐ側電極４とｎ側電極７との間で流れる電流は、両者のうちのもっとも近い部分において流れる傾向がある。そこで、図１に表した構造の場合、第４金属膜７１よりも第５金属膜７２をｐ側電極４により近づけることにより、オーミックコンタクト領域となる第５金属膜７２の面積が小さくても、ｐ側電極４との間で電流をより確実に流すことができる。
図１（ｂ）に表した具体例おいては、ｎ側電極７は、四角形状の半導体発光素子の一角を占めるが、ｎ側電極７の形状はこれに限定されることはない。
次に、基板１０の上に形成される半導体層の積層構造の具体例について説明する。
本実施例に係る半導体発光素子１００は、サファイア基板１０の上に形成された窒化物半導体から構成される。即ち、例えば、有機金属気相成長法を用いて、表面がサファイアｃ面からなる基板１０の上に、高炭素濃度の第１ＡｌＮバッファ層(炭素濃度３×１０18ｃｍ-3〜５×１０20ｃｍ-3）を３ｎｍ〜２０ｎｍ、高純度第２ＡｌＮバッファ層(炭素濃度１×１０16ｃｍ-3〜３×１０18ｃｍ-3)を２μｍ、ノンドープＧａＮバッファー層を３μｍ、Ｓｉドープｎ型ＧａＮコンタクト層(Ｓｉ濃度１×１０18ｃｍ-3〜５×１０18ｃｍ-3)を４μｍ、Ｓｉドープｎ型Ａｌ０．１０Ｇａ０．９０Ｎクラッド層（Ｓｉ濃度１×１０１８ｃｍ−３）を０．０２μｍ、Ｓｉドープｎ型Ａｌ０．１１Ｇａ０．８９Ｎバリア層（Ｓｉ濃度１．１〜１．５×１０１９ｃｍ−３）とＧａＩｎＮ発光層（波長３８０ｎｍ）とが交互に３周期積層されてなる多重量子井戸構造の発光層を０．０７５μｍ、多重量子井戸の最終Ａｌ０．１１Ｇａ０．８９Ｎバリア層（Ｓｉ濃度１．１〜１．５×１０１９ｃｍ−３）を０．０１μｍ、Ｓｉドープｎ型Ａｌ０．１１Ｇａ０．８９Ｎ層（Ｓｉ濃度０．８〜１．０×１０１９ｃｍ−３）を０．０１μｍ、ノンドープＡｌ０．１１Ｇａ０．８９Ｎスペーサ層を０．０２μｍ、Ｍｇドープｐ型Ａｌ０．２８Ｇａ０．７２Ｎクラッド層(Ｍｇ濃度１×１０１９ｃｍ−３)を０．０２μｍ、Ｍｇドープｐ型ＧａＮコンタクト層(Ｍｇ濃度１×１０１９ｃｍ−３)を０．１μｍ、高濃度Ｍｇドープｐ型ＧａＮコンタクト層(Ｍｇ濃度２×１０２０ｃｍ−３)を０．０２μｍの厚みで、それぞれ順次積層した構造を採用することができる。
Ｍｇドープｐ型ＧａＮコンタクト層のＭｇ濃度は、１×１０２０ｃｍ−３台と高めに設定することで、ｐ側電極とのオーミック性が向上する。ただし、半導体発光ダイオードの場合、半導体レーザダイオードとは異なり、前記コンタクト層と発光層との距離が近いため、Ｍｇ拡散による特性の劣化が懸念される。そこで、ｐ側電極と前記コンタクト層の接触面積が広く、動作時の電流密度が低いことを利用して、電気特性を大きく損ねることなく前記Ｍｇ濃度を１×１０１９ｃｍ−３台に抑えることで、Ｍｇの拡散を防ぐことができ、発光特性を改善させることができる。
高炭素濃度の第１ＡｌＮバッファ層は基板との結晶型の差異を緩和する働きをし、特に螺旋転位を低減する。また、高純度第２ＡｌＮバッファ層は、表面が原子レベルで平坦化する。そのため、この上に成長するノンドープＧａＮバッファ層の欠陥が低減されるが、そのためには膜厚は、１μｍよりも厚いことが好ましい。また、歪みによるそり防止のためには、厚みが４μｍ以下であることが望ましい。高純度第２ＡｌＮバッファ層はＡｌＮに限定されず、ＡｌxＧａ１−ｘＮ(０．８≦ｘ≦１）でも良くウェハのそりを補償することができる。
ノンドープＧａＮバッファ層は、高純度第２ＡｌＮバッファ層上で３次元島状成長をすることにより欠陥低減の役割を果たす。成長表面が平坦化するには、ノンドープＧａＮバッファ層の平均膜厚は２μｍ以上であることが必要である。再現性とそり低減の観点からノンドープＧａＮバッファ層の総膜厚は、４〜１０μｍが適切である。
これらのバッファ層を採用することで、従来の低温成長ＡｌＮバッファ層と比較して欠陥を約１／１０に低減することができた。この技術によって、ｎ型ＧａＮコンタクト層への高濃度Ｓｉドーピングや、紫外帯域発光でありながらも高効率な半導体発光素子を作ることができる。また、バッファ層における結晶欠陥を低減することにより、バッファ層での光の吸収も抑制できる。そして、本実施形態によれば、ｎ側電極７に第４金属膜７１を設けることにより、発光層３から放出された光を高い効率で反射し、素子の外部に取り出すことができる。
次に、半導体層上の電極の形成について説明する。
図２、図３は、図１に示す半導体発光素子の製造工程の一部を示す、工程断面図である。
まず、図２（ａ）に示したように、ｐ型半導体層２の一部の領域において、ｎ型コンタクト層が表面に露出するまで、マスクを用いてドライエッチングによってｐ型半導体層２と発光層３を取り除く。その後、露出したｎ型半導体層１を含む半導体層全体に、熱ＣＶＤ装置を用いて図に示していないＳｉＯ２膜を４００ｎｍ積層する。
次に、図２（ｂ）に示すように、オーミック特性を有するｎ側電極領域、すなわち、第５金属膜７２の形成を行う。パターニングされたリフトオフ用レジストを半導体層上に形成し、露出したｎ型コンタクト層上のＳｉＯ２膜の一部をフッ化アンモン処理で取り除く。ＳｉＯ２膜が取り除かれた領域に、真空蒸着装置を用いてオーミックコンタクト領域となる、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる第５金属膜７２を５００ｎｍの膜厚で形成し、５５０℃の窒素雰囲気でシンター処理を行う。
次に、図２（ｃ）に示すように、ｐ側電極４を形成するため、パターニングされたリフトオフ用レジストを半導体層上に形成し、ｐ型コンタクト層上のＳｉＯ２膜の一部をフッ化アンモン処理で取り除く。ＳｉＯ２膜が取り除かれた領域に、真空蒸着装置を用いて第１金属膜５として、例えば、Ａｇを２００ｎｍの膜厚で形成し、リフトオフ後に３５０℃の窒素雰囲気でシンター処理を行う。
続いて、図３（ａ）に示すように、高効率反射特性を有するｎ側電極領域を形成する。オーミック特性を有するｎ側電極領域である第５金属膜７２の、ｐ側電極４とは反対側のｎコンタクト層上の領域が開口されたリフトオフ用レジストを形成する。ここで、パターンの位置合わせ精度を考慮して、ｐ側電極４に対向する側のオーミック特性を有するｎ側電極である第５金属膜７２上の一部が開口してもよい。逆に、オーミック特性を有するｎ側電極上に高効率反射特性を有するｎ側電極が乗り上げないよう、両電極がパターンの位置合わせ精度を考慮した分わずかに離れるように設計してもよい。また、オーミック特性を有するｎ側電極上の一部又は全体を覆うように、高効率反射特性を有するｎ側電極が形成されるように設計してもよい。
真空蒸着装置を用いて、例えば、Ａｌ（厚み０．２〜０．５μｍ程度）／Ｎｉ（厚み１０〜５０ｎｍ程度）／Ａｕ（厚み０．０５〜１μｍ程度）を形成し、その後リフトオフして、高効率反射膜となる第４金属膜７１が形成される。Ａｌは、高効率反射膜として機能する。Ａｕは、高効率反射膜が素子作製工程中に自然酸化や薬品処理などによって劣化しないように保護する役割を果たしている。ＡｌとＡｕの密着性改善や合金化防止のため、間にＮｉを挟んでいる。
さらに、図３（ｂ）に示すように、パターニングされたリフトオフ用レジストを半導体層上に形成し、Ａｇが形成された領域に、第２金属膜６として、例えば、Ｐｔ／Ａｕを５００ｎｍの膜厚で形成し、ｐ側電極４を形成する。
最後に、図３（ｃ）に示すように、同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、高効率反射特性を有するｎ側電極７の第４金属膜７１全体とオーミック特性を有するｎ側電極７の第５金属膜７２の一部を覆うように、例えば、Ｔｉ／Ｐｔ／Ａｕを５００ｎｍで形成し、パッド７５を形成する。
次いで、劈開若しくはダイヤモンドブレード等により切断し個別のＬＥＤ素子とする。
ｎ側電極７を構成するオーミック特性を有する第５金属膜７２の領域が広いほど、オーミックコンタクト領域が増えるため動作電圧は減少する傾向にあるが、動作時の電流経路はｐ側電極４に対向した領域のｎ側電極、すなわち第５金属膜７２に集中する傾向にあるため、ある程度広くすると減少率が飽和する。ｎ側電極７を構成するオーミック特性を有する第５金属膜７２の領域が狭いほど、高効率反射特性を有するｎ側電極、すなわち第４金属膜７１の領域を広く設計できるため、光取り出し効率の向上が見込まれる。また、高効率反射特性を有する第４金属膜７１の領域が広いほど、半導体発光素子内で反射されている光を吸収させることなく外に取り出す確率が上がるため、光取り出し効率の向上が見込まれる。これらを考慮して、オーミック特性を有するｎ側電極の第５金属膜７２と高効率反射特性を有するｎ側電極の第４金属膜７１の面積比、形状は適宜決めることができる。
図４及び図５は、本発明の半導体発光素子の表面形状の他の具体例を表すを模式平面図である。
図４に表した具体例においては、ｎ側電極７は、ｐ側電極４に取り囲まれ、４方に延出した部分を有する。このようなｎ側電極７のうちで、４方に延出した部分と、ｐ側電極４に対向する部分を、オーミックコンタクト領域となる第５金属膜７２により形成する。また、ｎ側電極７の中央部は、高反射率の第４金属膜７１により形成する。このようにすれば、ｐ側電極４と対向した部分においてオーミックコンタクトを確保し、電流を効率よく素子の全体に亘って均一に流すとともに、ｎ側電極７の中央部において、ワイヤボンディングやバンプのための領域を確保し、この部分において高い反射率で光を反射させることができる。
また、図５に表した具体例においては、ｎ側電極７のうちのワイヤボンディングやバンプのための領域は素子の隅部に設けられている。そして、ｎ側電極７は、ｐ側電極４の中に割り込むようにして４方に延出した部分を有する。このようなｎ側電極７のうちで、ｐ側電極４の中で延出した部分を第５金属膜７２により形成し、ワイヤボンディングやバンプのための隅の部分は、第４金属膜７１により形成する。このようにすれば、素子の全体に亘り電流を効率よく均一に流すことができるとともに、発光層から放出された光を第４金属膜において高い反射率で反射させ取り出すことができる。
図１、図４、図５に示すように、半導体発光素子の外部からｐ側電極４へ注入され、半導体層を通ってｎ側電極７まで流れてきた電流を、半導体発光素子の外部へ取り出すためのｎ側電極領域は、半導体発光素子と外部端子との接触のためにワイヤボンディングやバンプを形成する関係上、広く設計せざるを得ない。ただし、その領域全体でオーミック特性を有する必要はなく、その大半の領域は高効率反射特性を有するｎ側電極でもよい。図５に表した具体例のように、この領域以外でオーミック特性を有するｎ側電極領域を確保できるようであれば、半導体発光素子の外部へ取り出すための領域すべてを高効率反射膜に変えることもできる。
なお、ｎ側電極７においてボンディングに必要なパッドの大きさは、例えば、１５０μｍ程度である。
本発明の半導体発光素子は、少なくとも、ｎ型の半導体層とｐ型の半導体層、およびそれらに挟まれた発光層を含む半導体層からなり、半導体層の材料は、特に限定されるものではないが、例えば、ＡｌxＧａ1-x-yＩｎyＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≧１）等の窒化ガリウム系化合物半導体が用いられる。これらの半導体層の形成方法は、特に限定されるものではないが、例えば、有機金属気相成長法、分子線エピタキシャル成長法等の公知の技術を用いることができる。
基板材料は特に限定されるものではないが、サファイア、ＳｉＣ、ＧａＮ、ＧａＡｓ、Ｓｉなどの一般的な基板を用いることができる。基板は最終的に取り除いてもよい。
誘電体膜の材料は、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、ニオブ（Ｎｂ）などの酸化物、窒化物又は酸窒化物などを用いることができる。さらに、誘電体膜は２層以上から構成されてもよい。積層する誘電体膜の総膜厚は、絶縁性確保のために５０ｎｍ以上、誘電体膜のクラック抑制のために１０００ｎｍ以下とすることが好ましい。
図６は、ｐ側電極４とｎ側電極７の構成を例示する模式断面図である。
ｐ側電極は、少なくとも銀、アルミニウム、またはそのいずれかの合金を含む第１金属膜５と、少なくとも銀、アルミニウム、またはそのいずれかの合金を含まない金属からなる第２金属膜６から構成される場合（図６（ａ））と、ニッケル、酸化インジウムスズ、酸化亜鉛の少なくとも１つを含む第１透明電極５１と、少なくとも銀、アルミニウム、又はそのいずれかの合金を含む第１金属膜５と、少なくとも銀、アルミニウム、またはそのいずれかの合金を含まない金属からなる第２金属膜６から構成される場合（図６（ｂ））とがある。第１金属膜５の材料は、銀やアルミニウム単層でもよいし、銀やアルミニウム以外の金属を含む合金層であってもよい。
通常の金属単層膜の可視光帯域に対する反射効率は、４００ｎｍ以下の紫外域では波長が短くなるほど低下する傾向にあるが、銀とアルミニウムは３７０ｎｍ以上４００ｎｍ以下の紫外帯域の光に対しても高い反射効率特性を有する。そのため、紫外発光の半導体発光素子で、且つ第1金属膜５が銀またはアルミニウム合金の場合、半導体界面側の第１金属膜５は銀またはアルミニウムの成分比が大きいほうが望ましい。第１金属膜５の膜厚は、光に対する反射効率を確保するため、１００ｎｍ以上であることが好ましい。
第１金属膜５は、発光層からの光を高効率に反射する役割をしているため、面積はできるだけ広いほうがよい。第１金属膜５に銀またはアルミニウムを採用した際、第１金属膜５とｎ側電極７の距離は離れるほど、銀またはアルミニウムのマイグレーションによる絶縁不良、耐圧不良のリスクが減少する。また、第１金属膜５とｎ側電極７の距離は狭まるほど、反射膜として機能する第１金属膜５の面積が実質的に増加し、光の取り出し効率が向上する。第１金属膜５からｎ側電極の第５金属膜７２への電流経路を考えた際、第１金属膜５と第５金属膜７２の距離が最も短い領域に電流が集中する傾向にあるため、電界集中を緩和させるには、第１金属膜５と第５金属膜７２が対向する領域のうち、上記距離の最も短い領域が５０％以上１００％以下であることが好ましい。また、平面視した際、第１金属膜５と第５金属膜７２が対向する領域の長さは長ければ長いほど、第１金属膜５と第５金属膜７２への電流経路が増えるため、電界集中が緩和され、第１金属膜５の劣化が抑えられる。これらの効果を考慮して、第１金属膜５の面積と形状、第１金属膜５と第５金属膜７２の距離は自由に決めることができる。
第１透明電極５１は、ニッケル、酸化インジウムスズ、酸化亜鉛の少なくとも１つを含み、ｐ型コンタクト層と第１金属膜５と電気的に接触している。ここで、「透明電極」とは、透過させる発光波長よりも大きなバンドギャップを持つ物質からなる電極か、透過させる発光波長における吸収係数の逆数よりも膜厚を十分薄くした金属膜からなる電極を意味するものとする。発光層３からの光を透過させて、第１金属膜５で反射させる役割をしているため、第１金属膜５と実質的に同じ形状であることが好ましい。第１透明電極０５の膜厚は、特に限定されるものではなく、例えば１ｎｍから５００ｎｍの間で選ぶことができる。
第２金属膜６は、銀とアルミニウムを含まない金属から構成されており、第１金属膜５と電気的に接触している。第２金属膜６の材料は、特に限定されるものではなく、金属の単層膜や多層膜、金属の合金層、導電性酸化物膜の単層膜や多層膜、これらの組み合わせであってもよい。第２金属膜６の膜厚は、特に限定されるものではなく、例えば１００ｎｍから１０００ｎｍの間で選ぶことができる。第２金属膜６は、第１金属膜５の一部または全体を被覆している。特に、ｎ側電極７に対向する側の第１金属膜５は、銀またはアルミニウムのマイグレーションによる絶縁不良や耐圧低下を防ぐために、全域に渡って被覆されていることが好ましい。
ｎ側電極７は、高効率反射特性を有する領域とオーミック特性を有する領域から構成される。高効率反射特性を有する領域は、少なくとも銀、アルミニウム、又はそのいずれかの合金を含む第４金属膜７１で構成される場合（図６（ｃ））と、ニッケル、酸化インジウムスズ、酸化亜鉛の少なくとも１つを含む第２透明電極７１１と、少なくとも銀、アルミニウム、またはそのいずれかの合金を含む第４金属膜７１で構成される場合（図６（ｄ））とがある。
第４金属膜７１の材料は、銀やアルミニウム単層でもよいし、銀やアルミニウム以外の金属を含む合金層であってもよい。通常の金属単層膜の可視光帯域に対する反射効率は、波長が短くなるほど低下する傾向にあるが、銀とアルミニウムは３７０ｎｍ以上４００ｎｍ以下の紫外帯域の光に対しても高い反射効率特性を有する。そのため、紫外発光の半導体発光素子で、且つ第４金属膜７１が銀またはアルミニウム合金の場合、半導体界面側の第４金属膜７１は銀またはアルミニウムの成分比が大きいほうが望ましい。第４金属膜７１の膜厚は、光に対する反射効率を確保するため、１００ｎｍ以上であることが好ましい。
第２透明電極７１１は、ニッケル、酸化インジウムスズ、酸化亜鉛の少なくとも１つを含み、ｎ型コンタクト層と第４金属膜７１と電気的に接触している。半導体発光素子内で反射された発光層３からの光を透過させて、第４金属膜７１で反射させる役割をしているため、第４金属膜７１と実質的に同じ形状であることが好ましい。第２透明電極７１１の膜厚は、特に限定されるものではなく、例えば１ｎｍから５００ｎｍの間で選ぶことができる。
オーミック特性を有する領域に形成される第５金属膜７２の材料は、特に限定されるものではなく、ｎ型半導体のオーミック電極として用いられる導電性の単層膜または多層膜で構成される。第５金属膜７２の膜厚は、特に限定されるものではなく、５ｎｍから１０００ｎｍの間で選ぶことができる。
第４金属膜は、半導体発光素子内で反射された発光層３からの光を高効率に反射する役割をしているため、面積はできるだけ広いほうがよい。通電時に電流が比較的集中する領域であるｐ側電極４の第１金属膜５に対向したｎ側電極７の一部をコンタクト抵抗の低い第５金属膜で形成することによって、必ずしもコンタクト抵抗が低くない高効率反射膜をｎ側電極７に形成することによる電気特性への影響を最小限に抑えることができる。平面視した際、第１金属膜５と第５金属膜７２が対向する領域の長さは長ければ長いほど、第１金属膜５から第５金属膜７２への電流経路が増えるため、電界集中が緩和され、第１金属膜５の劣化が抑えられる。これらの効果を考慮して、第４金属膜７１と第５金属膜７２の面積と形状、ｎ側電極７全体の面積と形状を自由に決めることができる。
ｎ側電極７のパッドは、第４金属膜７１を外気から遮断するため、第４金属膜７１全体を覆っているほうが好ましい。また、少なくとも一部で第５金属膜７２と電気的に接触している。パッドの膜厚は、特に限定されるものではなく、例えば１００ｎｍから５０００ｎｍの間で選ぶことができる。パッド７５を形成することで、ボンディングやバンプ形成に必要な電極面積が得られるほか、第４金属膜７１の自然酸化を防ぎ、素子寿命を改善することができる。
本実施形態の半導体発光素子によれば、ｎ側電極７の一部を高効率反射膜で構成することによって、ｎ側電極７の一部においても半導体発光素子内部で反射を繰り返している光を高効率に反射させることができ、光取り出し効率を向上させることができる。通電時に電流が比較的集中する領域であるｐ側電極４に対向したｎ側電極７の一部をコンタクト抵抗の低い電極構造で形成することによって、ｎ側電極７に高効率反射膜を形成することによる電気特性への影響を最小限に抑えることができる。
さらに、単結晶ＡｌＮバッファ上の結晶を用いれば、ｎ型ＧａＮコンタクト層に高濃度Ｓｉドーピングが可能となり、ｎ側電極７のオーミックコンタクト領域となる第５金属膜７２とのコンタクト抵抗を大幅に減らすことができ、第５金属膜７２における電流広がりが抑制され、ｐ側電極に近い領域に電流がより集中するため、ｎ側電極７のオーミックコンタクト面積を減らし、高効率反射膜面積を増やした設計が可能となる上に結晶欠陥低減により通常は効率が低下する４００ｎｍより短波長域でも高い発光効率が実現できる。
また、サファイア基板上での結晶型の差異を緩和するために、非晶質または多結晶のＡｌＮ層を設けた場合には、バッファ層自体が光の吸収体となるため、発光素子としての光の取りだし効率が低下してしまう。
これに対して、サファイア基板１０上に、高炭素濃度単結晶ＡｌＮバッファ層、高純度単結晶ＡｌＮバッファ層を介して、ｐ型の第１の半導体層１、発光層３およびｎ型の第２の半導体層が形成されることにより、バッファ層は光の吸収体とはなりにくく、結晶欠陥も大幅に減らせることから、結晶内における吸収体を大幅に減らすことができる。この場合、発光した光は結晶内で何度も反射を繰り返すことが可能となり、横方向への光の取りだし効率を上げるとともに、ｎ側電極７の高効率反射領域へ効率よく光を反射させることが可能となる。これらの効果により、発光強度の向上、高いスループット、低コストを実現することができる。
図７は、比較例に係る半導体発光素子の構造を示す模式断面図である。
図１と同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。ｎ側電極７は、単一の金属層で構成されている。ｐ側電極４を形成するため、パターニングされたリフトオフ用レジストを半導体層上に形成し、ｐ型コンタクト層上のＳｉＯ２膜をフッ化アンモン処理で取り除く。ＳｉＯ２膜が取り除かれた領域に、真空蒸着装置を用いて第１金属膜５となるＡｇを２００ｎｍの膜厚で形成し、リフトオフ後に３５０℃の窒素雰囲気でシンター処理を行う。
同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、ｎ型コンタクト層上のＳｉＯ２膜をフッ化アンモン処理で取り除き、ｎ側電極７となるＴｉ／Ｐｔ／Ａｕを５００ｎｍの膜厚で形成する。同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、第１金属膜５のＡｇが形成された領域を被覆するように、第２金属膜６のＰｔ／Ａｕを５００ｎｍの膜厚で形成する。
この比較例の場合、ｎ側電極７の全面がオーミックコンタクトを得る金属により形成されている。しかしこのような金属を用いた場合、ｎ側電極７の反射率は必ずしも十分に高くない。またさらに、オーミックコンタクト領域においては、ｎ側電極７とｎ型半導体層１との間で反応（合金化）が生じやすく、これも光の反射率を低下させる要因となる。このため、発光層３から放出された光の取り出し効率の点では改善の余地がある。
これに対して、本実施形態によれば、ｎ側電極の一部を高反射率の第４金属膜７１で形成することより、光の取り出し効率を向上させることができる。
図８は、本発明の第２実施例に係る半導体発光素子の構造を示す模式断面図である。
図１と同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。本実施例は、ｐ側電極４と高効率反射特性のｎ側電極７とを同時に形成するもので、その構造は、図１と同様である。
図９及び図１０は、図８に示す半導体発光素子の製造工程の一部を示す、工程断面図である。
まず、図９（ａ）に示したように、ｐ型半導体層２の一部の領域において、ｎ型コンタクト層が表面に露出するまで、マスクを用いてドライエッチングによってｐ型半導体層２と発光層３を取り除く。
次に、図９（ｂ）に示すように、オーミック特性を有するｎ側電極領域の第５金属膜７２を形成するため、パターニングされたリフトオフ用レジストを半導体層上に形成し、ｎ型コンタクト層上のＳｉＯ２膜の一部をフッ化アンモン処理で取り除き、例えば、Ｔｉ／Ａｌ／Ａｕからなる第５金属膜７２を５００ｎｍの膜厚で形成し、５５０℃の窒素雰囲気でシンター処理を行う。
続いて、ｐ側電極４と高効率反射特性を有するｎ側電極領域を同時に形成する。オーミック特性を有するｎ側電極領域である第５金属膜７２に対し、ｐコンタクト層とは反対側のｎコンタクト層上の領域とｐ型コンタクト層の一部が開口されたリフトオフ用レジストを形成する。ここで、パターンの位置合わせ精度を考慮して、ｐコンタクト層に対向する側のオーミック特性を有するｎ側電極上の一部が開口してもよい。逆に、オーミック特性を有するｎ側電極上に高効率反射特性を有するｎ側電極が乗り上げないよう、両電極がパターンの位置合わせ精度を考慮した分わずかに離れるように設計してもよい。また、オーミック特性を有するｎ側電極上の一部又は全体を覆うように、高効率反射特性を有するｎ側電極が形成されるように設計してもよい。
図９（ｃ）に示すように、ＳｉＯ２膜が取り除かれた領域に、真空蒸着装置を用いて、例えば、Ａｇからなる第１金属膜５および第４金属膜７１を２００ｎｍの膜厚で同時にし、３５０℃の窒素雰囲気でシンター処理を行う。
さらに、図１０（ａ）に示すように、同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、第１金属膜のＡｇが形成された領域に、例えば、Ｐｔ／Ａｕを５００ｎｍの膜厚で形成し、ｐ側電極を形成する。
最後に、図１０（ｂ）に示すように、同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、高効率反射特性を有する第４金属膜７１とオーミック特性を有する第５金属膜７２の一部を覆うように、例えば、Ｔｉ／Ｐｔ／Ａｕを５００ｎｍで形成し、パッド７５を形成する。
ｐ側電極とｎ側電極の高効率反射膜を同時形成することにより、工程数を減らすことができ、高いスループット、低コストを実現することができる。
図１１は、本発明の第３実施例に係る半導体発光素子の構造を示す模式断面図である。
図１と同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。本実施例は、ｐ側電極４に透明電極５１を形成し、第１金属膜５と高効率反射特性の第４金属膜７１を同時に形成するもので、構造的にはｐ側電極４の構成に透明電極５１が付加されている点が、図１と異なる。
図１２及び図１３は、図１１に示す半導体発光素子の製造工程の一部を示す、工程断面図である。
まず、図１２（ａ）に示したように、ｐ型半導体層２の一部の領域において、ｎ型コンタクト層が表面に露出するまで、マスクを用いてドライエッチングによってｐ型半導体層２と発光層３を取り除く。
次に、図１２（ｂ）に示すように、オーミック特性を有するｎ側電極領域の第５金属膜７２を形成するため、パターニングされたリフトオフ用レジストを半導体層上に形成し、ｎ型コンタクト層上のＳｉＯ２膜の一部をフッ化アンモン処理で取り除き、例えば、Ｔｉ／Ａｌ／Ａｕからなる第５金属膜７２を５００ｎｍの膜厚で形成し、５５０℃の窒素雰囲気でシンター処理を行う。
図１２（ｃ）に示すように、ｐ側電極４の透明電極５１を形成するため、パターニングされたリフトオフ用レジストを半導体層上に形成し、ｐ型コンタクト層上のＳｉＯ２膜の一部をフッ化アンモン処理で取り除く。ＳｉＯ２膜が取り除かれた領域に、真空蒸着装置を用いて、例えば、酸化インジウムスズ（ＩＴＯ）を１００ｎｍの膜厚で形成する。
ｐ側電極４とｎ側電極７の高効率反射領域を同時に形成するため、 オーミック特性を有するｎ側電極領域である第５金属膜７２に対し、ｐコンタクト層上の透明電極５１とは反対側のｎコンタクト層上の領域と透明電極５１上が開口されたリフトオフ用レジストを形成する。ここで、パターンの位置合わせ精度を考慮して、ｐコンタクト層に対向する側のオーミック特性を有するｎ側電極上の一部が開口してもよい。逆に、オーミック特性を有するｎ側電極上に高効率反射特性を有するｎ側電極が乗り上げないよう、両電極がパターンの位置合わせ精度を考慮した分わずかに離れるように設計してもよい。また、オーミック特性を有するｎ側電極上の一部又は全体を覆うように、高効率反射特性を有するｎ側電極が形成されるように設計してもよい。
図１３（ａ）に示すように、フッ化アンモン処理によってＳｉＯ２膜が取り除かれた領域に、真空蒸着装置を用いて第１金属膜５及び第４金属膜７１として、例えば、Ａｌ／Ｎｉ／Ａｕを３００ｎｍの膜厚で形成する。
最後に、図１３（ｂ）に示すように、同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、第１金属膜５とｎ側電極７の高効率反射領域全体とオーミック特性を有するｎ側電極７の一部を覆うように、例えば、Ｔｉ／Ｐｔ／Ａｕを５００ｎｍの膜厚で形成し、ｐ側電極４とｎ側電極７のパッド７５を形成する。
ｐ側電極４とｎ側電極７の高効率反射膜や、ｐ側電極４の第２金属膜６とｎ側電極７のパッド７５を同時形成することにより、工程数を減らすことができ、高いスループット、低コストを実現することができる。
図１４は、本発明の第４実施例に係る半導体発光素子の構造を示す模式断面図である。
図１と同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。本実施例は、ｐ側電極４とｎ側電極７の高効率反射膜の同時成膜、ｐ側電極４の第２金属膜６とｎ側電極７の第５金属膜及びパッド７５を同時成膜するものである。
図１５は、図１４に示す半導体発光素子の製造工程の一部を示す、工程断面図である。
まず、図１５（ａ）に示すように、ｐ型半導体層２の一部の領域において、ｎ型コンタクト層が表面に露出するまで、マスクを用いてドライエッチングによってｐ型半導体層２と発光層３を取り除く。
次に、図１５（ｂ）に示すように、ｐ側電極４とｎ側電極７の高効率反射領域を同時に形成するため、ｎ型コンタクト層とｐ型コンタクト層の一部が開口されたリフトオフ用レジストを形成し、フッ化アンモン処理によってＳｉＯ２膜が取り除かれた領域に真空蒸着装置を用いて第１金属膜５及び第４金属膜７１として、例えば、Ａｇを２００ｎｍの膜厚で同時に形成し、３５０℃の窒素雰囲気でシンター処理を行う。
さらに、図１５（ｃ）に示すように、ｐ側電極４の第２金属膜６と、オーミック特性を有するｎ側電極７の第５金属膜７２兼ｎ側電極７のパッド７５を同時に形成するため、高効率反射特性を有するｎ側電極領域である第４金属膜７１に対し、ｐ型コンタクト層と対向する側のｎ型コンタクト層上の領域、第４金属膜７１全体及び第１金属膜５上が開口されたリフトオフ用レジストを形成する。フッ化アンモン処理によってＳｉＯ２膜が取り除かれた領域に、真空蒸着装置を用いて第２電極６と第５金属膜７２兼パッド７５として、例えば、Ｔｉ／Ｐｔ／Ａｕを５００ｎｍの膜厚で形成する。
ｐ側電極４とｎ側電極７の高効率反射膜や、ｐ側電極４の第２金属膜６とｎ側電極７の第５金属膜７２兼パッド７５を同時形成することにより、工程数を減らすことができ、高いスループット、低コストを実現することができる。
図１６は、本発明の第５実施例に係る半導体発光素子の構造を示す模式断面図である。
図１と同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。図１に示す半導体発光素子１００において、Ｐｔ／Ａｕが形成された領域の一部または全部を被覆するように、Ａｕを２０００ｎｍの膜厚で形成し、パッド４５を形成する。これによって、ボンダビリティが向上するほか、半導体発光素子の放熱性の改善も期待できる。また、このパッドを金バンプとして使用することもできるし、Ａｕの代わりにＡｕＳｎバンプを形成することもできる。ｎ側電極７上に同時に形成することもできる。
また、ワイヤボンディングのボンダビリティ向上、ボールボンダによる金バンプ形成時のダイシェア強度向上、フリップチップマウント等のためにｐ側電極４にパッド４５を別途設けた場合、パッド４５の膜厚は、特に限定されるものではなく、例えば１００ｎｍから５０００ｎｍの間で選ぶことができる。
図１７は、本発明の第６実施例に係る半導体発光素子の構造を示す模式断面図である。図１と同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。図１と異なる点は、第１金属膜５と第２金属膜６の間に第３金属膜９を追加した点である。
第１金属膜５と第２金属膜６の間には、第２金属膜６が第１金属膜５へ拡散または反応するのを防ぐ目的で、銀と反応しない、または銀に積極的に拡散しない、第１金属膜５と第２金属膜６と電気的に接触している第３金属膜９を設けてもよい。第３金属膜９の材料としては、拡散防止層として使用可能な高融点金属、例えば、バナジウム（Ｖ）、クロム（Ｃｒ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、タンタル（Ｔａ）、タングステン（Ｗ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）などの単層膜または積層膜が挙げられる。
さらに、好ましくは、多少第１金属膜５に拡散しても問題がないように、仕事関数が高く、ｐ−ＧａＮコンタクト層とオーミック性が得られやすい金属として、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ロジウム（Ｒｈ）、タングステン（Ｗ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）が挙げられる。第３金属膜９の膜厚は、単層膜の場合は膜状態を保てる５ｎｍから２００ｎｍの範囲であることが好ましい。積層膜の場合は、特に限定されるものではなく、例えば、１０ｎｍから１００００ｎｍの間で選ぶことができる。
図１８は、本発明の半導体発光素子を用いた半導体発光装置の断面模式図である。
本発明の半導体発光装置は、第１実施例における図１の半導体発光素子１００に蛍光体を組み合わせた白色ＬＥＤである。
即ち、図１８に示すようにセラミック等からなる容器２２の内面に反射膜２３が設けられており、反射膜２３は容器２２の内側面と底面に分離して設けられている。反射膜２３は、例えばアルミニウム等からなるものである。このうち容器２２の底部に設けられた反射膜２３の上に、図１に示した半導体発光素子１００がサブマウント２４を介して設置されている。半導体発光素子１００にはボールボンダによって金バンプ２５が形成され、サブマウント２４に固定されている。金バンプ２５を用いずに、直接サブマウント２４へ固定してもよい。
これら第１実施例における半導体発光素子１００、サブマウント２４、反射膜２３の固定には、接着剤による接着や半田等を用いることが可能である。サブマウント２４の半導体発光素子側の表面には、半導体発光素子１００のｐ側電極４とｎ側電極７が絶縁されるようにパターニングされた電極が形成されており、それぞれ容器２２側に設けられた図示しない電極に対してボンディングワイヤ２６により接続されている。この接続は、内側面の反射膜２３と底面の反射膜２３との間の部分において行われている。また、半導体発光素子１００やボンディングワイヤ２６を覆うように赤色蛍光体を含む第１蛍光体層２１１が形成されており、この蛍光体層の上には青色、緑色或いは黄色の蛍光体を含む第２蛍光体層２１２が形成されている。この蛍光体層上にはシリコン樹脂からなる蓋部２７が設けられている。
第１蛍光体層２１１は、樹脂及びこの樹脂中に分散された赤色蛍光体を含む。赤色蛍光体としては、例えばＹ2Ｏ3、ＹＶＯ4、Ｙ2（Ｐ,Ｖ）Ｏ4等を母材として用いることができ、これに３価のＥｕ（Ｅｕ3+）を付活物質として含ませる。即ち、Ｙ2Ｏ3:Ｅｕ3+、ＹＶＯ4:Ｅｕ3+等を赤色蛍光体として用いることができる。Ｅｕ3+の濃度はモル濃度で１％〜１０％である。赤色蛍光体の母材としてはＹ2Ｏ3、ＹＶＯ4の他にＬａＯＳやＹ2（Ｐ, Ｖ）Ｏ4等を用いることができる。Ｅｕ3+の他にＭｎ4+等を利用することも可能である。特に、ＹＶＯ4母体に３価のＥｕとともに少量のＢｉを添加することにより３８０ｎｍの吸収が増大するので、さらに発光効率を高くすることができる。また、樹脂としては、シリコン樹脂等を用いることができる。
また、第２蛍光体層２１２は、樹脂及びこの樹脂中に分散された青色、緑色或いは黄色の蛍光体を含む。青色蛍光体と緑色蛍光体を組み合わせて用いてもよいし、青色蛍光体と黄色蛍光体を組み合わせたり、青色蛍光体、緑色蛍光体、及び黄色蛍光体を組み合わせて用いてもよい。青色蛍光体としては、例えば（Ｓｒ, Ｃａ）10（ＰＯ4）6Ｃｌ2:Ｅｕ2+やＢａＭｇ2Ａｌ16Ｏ27:Ｅｕ2+等を用いることができる。緑色蛍光体としては、例えば３価のＴｂを発光中心とするＹ2ＳｉＯ5:Ｃｅ3+, Ｔｂ3+を用いることができる。ＣｅイオンからＴｂイオンへエネルギーが伝達されることにより励起効率が向上する。また、緑色蛍光体としてＳｒ4Ａｌ14Ｏ25:Ｅｕ2+等を用いることができる。黄色蛍光体としては、例えばＹ3Ａｌ5:Ｃｅ3+等を用いることができる。また、樹脂として、シリコン樹脂等を用いることができる。特に、３価のＴｂは視感度が最大となる５５０ｎｍ付近に鋭い発光を示すので、３価のＥｕの鋭い赤色発光と組み合わせると発光効率が著しく向上する。
本実施例の半導体発光装置によれば、第１実施例にかかる半導体発光素子１００から発生した３８０ｎｍの紫外光は、半導体発光素子１００の基板側に放出され、反射膜２３における反射をも利用することにより、各蛍光体層に含まれる上記蛍光体を効率よく励起することができる。例えば、第１蛍光体層２１１に含まれる３価のＥｕ等を発光中心とする上記蛍光体は、６２０ｎｍ付近の波長分布の狭い光に変換され、赤色可視光を効率よく得ることが可能である。また、第２蛍光体層２１２に含まれる青色、緑色、黄色の蛍光体が効率よく励起され、青色、緑色、黄色の可視光を効率よく得ることができる。これらの混色として白色光やその他様々な色の光を高効率でかつ演色性よく得ることが可能である
次に、本実施例にかかる半導体発光装置の製造方法について説明する。図１８の半導体発光素子１００を作製する工程は、例えば第１実施例の工程と同様である。
まず、容器２２の内面に反射膜２３となる金属膜を、例えばスパッタリング法により形成し、この金属膜をパターニングして容器２２の内側面と底面にそれぞれ反射膜２３を残す。次に、第１実施例で作製された半導体発光素子１００にボールボンダによって金バンプ２５を形成し、ｐ側電極４用とｎ側電極７用にパターニングされた電極を持つサブマウント２４上に固定し、このサブマウント２４を容器２２の底面の反射膜２３上に設置して固定する。これらの固定には接着剤による接着や半田等を用いることが可能である。また、ボールボンダによる金バンプ２５を用いずに半導体発光素子１００をサブマウント２４上に直接固定することもできる。
次に、サブマウント２４上の図示しないｎ側電極及びｐ側電極をそれぞれ容器２２側に設けられた図示しない電極に対してボンディングワイヤ２６により接続する。さらに、第１実施例で作製した半導体発光素子１００やボンディングワイヤ２６を覆うように赤色蛍光体を含む第１蛍光体層２１１を形成し、この第１蛍光体層２１１上に青色、緑色或いは黄色の蛍光体を含む第２蛍光体層２１２を形成する。蛍光体層のそれぞれの形成方法は、各蛍光体を樹脂原料混合液に分散させたものを滴下し、さらに熱処理を行うことにより熱重合させて樹脂を硬化させる。なお、各蛍光体を含有する樹脂原料混合液を滴下してしばらく放置した後に硬化させることにより、各蛍光体の微粒子が沈降し、第１、第２蛍光体層２１１、２１２の下層に各蛍光体の微粒子を偏在させることができ、各蛍光体の発光効率を適宜制御することが可能である。その後、蛍光体層上に蓋部２７を設け、本実施例にかかる白色ＬＥＤが作製される。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらに限定されるものではない。半導体発光素子を構成する、半導体多層膜、金属膜、誘電体膜など各要素の形状、サイズ、材質、配置関係などに関して、また結晶成長プロセスに関して当業者が各種の変更を加えたものであっても、本発明の要旨を有する限りにおいて本発明の範囲に包含される。また、上記具体例に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、具体例に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる具体例にわたる構成要素を適宜組み合わせてもよい。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ，ｙ及びｚをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。
本発明の第１実施例に係る半導体発光素子の構造を示す模式断面図および模式平面図である。 図１に示す半導体発光素子の製造工程の一部を示す、工程断面図である。 図１に示す半導体発光素子の製造工程の一部を示す、工程断面図である。 本発明の半導体発光素子の表面形状を説明するための模式平面図である。 本発明の半導体発光素子の別の表面形状を説明するための模式平面図である。 ｐ側電極とｎ側電極の構成を示す模式断面図である。 比較例に係る半導体発光素子の構造を示す模式断面図および模式辺メンズである。 本発明の第２実施例に係る半導体発光素子の構造を示す模式断面図である。 本発明の第２実施例に係る半導体発光素子の製造工程の一部を示す、工程断面図である。 本発明の第２実施例に係る半導体発光素子の製造工程の一部を示す、工程断面図である。 本発明の第３実施例に係る半導体発光素子の構造を示す模式断面図である。 本発明の第３実施例に係る半導体発光素子の製造工程の一部を示す、工程断面図である。 本発明の第３実施例に係る半導体発光素子の製造工程の一部を示す、工程断面図である。 本発明の第４実施例に係る半導体発光素子の構造を示す模式断面図である。 本発明の第４実施例に係る半導体発光素子の製造工程の一部を示す、工程断面図である。 第５実施例に係る半導体発光素子の構造を示す模式断面図である。 本発明の第６実施例に係る半導体発光素子の構造を示す模式断面図である。 本発明に係る半導体発光素子を用いた半導体発光装置の構造を示す模式断面図である。
符号の説明
１ ｎ型半導体層、２ ｐ型半導体層、３ 発光層、４ ｐ側電極、５ 第１金属膜、５１ 第１透明電極、６ 第２金属膜、７ ｎ側電極、７１ 第４金属膜、７２ 第５金属膜、７１１ 第２透明電極、４５、７５ パッド、９ 第３金属膜、１０ 基板、２１ 蛍光体層、２２ 容器、２３ 反射膜、２４ サブマウント、２５ 金バンプ、２６ ボンディングワイヤ、２７ 蓋部

Claims (8)

  1. 第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層と、を有する積層体と、
    前記積層体の第１の主面上に設けられ前記第１の半導体層に接続された第１の電極と、
    前記積層体の前記第１の主面上に設けられ前記第２の半導体層に接続された第２の電極と、
    を備え、
    前記第１の電極は、
    前記第１の半導体層の上に設けられた第１の金属膜を含む第１の領域と、
    前記第１の半導体層の上に設けられ前記発光層から放出される光に対する反射率が前記第１の金属膜よりも高く且つ前記第１の半導体層に対するコンタクト抵抗が前記第１の金属膜よりも高い第２の金属膜を含む第２の領域と、
    を有することを特徴とする半導体発光素子。
  2. 前記第１の電極のうちで、前記第２の電極と対向する部分が前記第１の領域とされたことを特徴とする請求項１記載の半導体発光素子。
  3. 前記第２の電極は、前記第２の半導体層に接触し前記第２の金属膜と同一の金属からなる第３の金属膜を有することを特徴とする請求項１または２に記載の半導体発光素子。
  4. 前記第１の半導体層と前記第２の金属膜との間に設けられた透明導電膜をさらに備えたことを特徴とする請求項１〜３のいずれか１つに記載の半導体発光素子。
  5. 前記積層体は、前記第１の主面に対向する第２の主面の側にサファイアからなる基板を有することを特徴とする請求項１〜４のいずれか１つに記載の半導体発光素子。
  6. 前記第１の半導体層と前記発光層と前記第２の半導体層は、単結晶の窒化アルミニウム層を介して前記基板の上に形成されていることを特徴とする請求項５記載の半導体発光素子。
  7. 前記窒化アルミニウム層の前記基板の側には、炭素の濃度が相対的に高い部分が設けられていることを特徴とする請求項６記載の半導体発光素子。
  8. 基板の上に、第１の半導体層、発光層及び第２の半導体層を積層する工程と、
    前記第２の半導体層と前記発光層の一部を除去して前記第１の半導体層を露出させる工程と、
    前記露出した前記第１の半導体層の第１の領域に、第１の金属膜を形成する工程と、
    前記露出した前記第１の半導体層の前記第１の領域に隣接する第２の領域と、前記第２の半導体層の上と、に前記発光層から放出される光に対する反射率が前記第１の金属膜よりも高く前記第１の半導体層に対するコンタクト抵抗が前記第１の金属膜よりも高い第２の金属膜を形成する工程と、
    を備えたことを特徴とする半導体発光素子の製造方法。
JP2007215597A 2007-08-22 2007-08-22 半導体発光素子及びその製造方法 Pending JP2009049267A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007215597A JP2009049267A (ja) 2007-08-22 2007-08-22 半導体発光素子及びその製造方法
US12/195,580 US7902565B2 (en) 2007-08-22 2008-08-21 Semiconductor light emitting device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007215597A JP2009049267A (ja) 2007-08-22 2007-08-22 半導体発光素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009049267A true JP2009049267A (ja) 2009-03-05

Family

ID=40406005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007215597A Pending JP2009049267A (ja) 2007-08-22 2007-08-22 半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (1) US7902565B2 (ja)
JP (1) JP2009049267A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287680A (ja) * 2009-06-10 2010-12-24 Mitsubishi Chemicals Corp 発光装置
WO2012005252A1 (ja) * 2010-07-09 2012-01-12 昭和電工株式会社 半導体発光素子およびランプ、電子機器、機械装置
JP2012089754A (ja) * 2010-10-21 2012-05-10 Uv Craftory Co Ltd 窒化物半導体紫外線発光素子
WO2012127660A1 (ja) * 2011-03-23 2012-09-27 創光科学株式会社 窒化物半導体紫外線発光素子
WO2012144046A1 (ja) * 2011-04-21 2012-10-26 創光科学株式会社 窒化物半導体紫外線発光素子
JP2013506976A (ja) * 2009-09-30 2013-02-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス部品
KR101373765B1 (ko) * 2011-12-21 2014-03-13 주식회사 세미콘라이트 반도체 발광소자
US8674392B2 (en) 2010-02-26 2014-03-18 Sharp Kabushiki Kaisha Light-emitting device
JP5450625B2 (ja) * 2009-07-02 2014-03-26 シャープ株式会社 発光装置
JP2014063862A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置及びその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305790B2 (ja) * 2008-08-28 2013-10-02 株式会社東芝 半導体発光素子
CN101752477A (zh) * 2008-11-28 2010-06-23 清华大学 发光二极管
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
US8076682B2 (en) * 2009-07-21 2011-12-13 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
JP5139519B2 (ja) * 2009-09-01 2013-02-06 株式会社東芝 半導体発光素子及び半導体発光装置
CN103238223B (zh) * 2010-12-08 2017-03-01 日亚化学工业株式会社 氮化物系半导体发光元件
TWI453968B (zh) * 2011-05-20 2014-09-21 Huga Optotech Inc 半導體發光結構
KR20180074198A (ko) * 2016-12-23 2018-07-03 서울바이오시스 주식회사 반도체 발광 소자
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
US10804494B2 (en) 2017-11-10 2020-10-13 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device, display panel and manufacturing method thereof
CN107994128B (zh) * 2017-11-10 2020-01-03 武汉华星光电半导体显示技术有限公司 显示装置、显示面板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031588A (ja) * 1998-07-08 2000-01-28 Toshiba Corp 半導体素子
JP2003110140A (ja) * 2001-09-28 2003-04-11 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2004179347A (ja) * 2002-11-26 2004-06-24 Matsushita Electric Works Ltd 半導体発光素子
JP2006041403A (ja) * 2004-07-29 2006-02-09 Nichia Chem Ind Ltd 半導体発光素子

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2270199B (en) * 1992-08-25 1995-05-10 Mitsubishi Cable Ind Ltd Semiconductor light emitting element
KR0160684B1 (ko) * 1995-03-23 1999-02-01 김광호 표면광 레이저
JP3794876B2 (ja) * 1998-09-09 2006-07-12 松下電器産業株式会社 半導体装置の製造方法
JP2000252230A (ja) * 1998-12-28 2000-09-14 Sanyo Electric Co Ltd 半導体素子およびその製造方法
US6693352B1 (en) * 2000-06-05 2004-02-17 Emitronix Inc. Contact structure for group III-V semiconductor devices and method of producing the same
JP3866540B2 (ja) 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
TW518771B (en) * 2001-09-13 2003-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
TW513820B (en) * 2001-12-26 2002-12-11 United Epitaxy Co Ltd Light emitting diode and its manufacturing method
TW578318B (en) * 2002-12-31 2004-03-01 United Epitaxy Co Ltd Light emitting diode and method of making the same
KR100576849B1 (ko) * 2003-09-19 2006-05-10 삼성전기주식회사 발광소자 및 그 제조방법
US20050156183A1 (en) * 2003-10-06 2005-07-21 Tzong-Liang Tsai Light-emitting device having reflecting layer formed under electrode
JP2005116794A (ja) 2003-10-08 2005-04-28 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
KR100647278B1 (ko) * 2003-10-27 2006-11-17 삼성전자주식회사 ＩＩＩ - Ｖ 족 ＧａＮ 계 화합물 반도체 및 이에적용되는 ｐ-형 전극
KR100799857B1 (ko) 2003-10-27 2008-01-31 삼성전기주식회사 전극 구조체 및 이를 구비하는 반도체 발광 소자
KR100586948B1 (ko) * 2004-01-19 2006-06-07 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
TWI308397B (en) * 2004-06-28 2009-04-01 Epistar Corp Flip-chip light emitting diode and fabricating method thereof
TWM266551U (en) * 2004-11-23 2005-06-01 Super Nova Optoelectronics Cor GaN LED
JP4653671B2 (ja) 2005-03-14 2011-03-16 株式会社東芝 発光装置
US7476912B2 (en) * 2006-04-24 2009-01-13 Formosa Epitaxy Incorporation Multi-directional light scattering LED and manufacturing method thereof
TWI344709B (en) * 2007-06-14 2011-07-01 Epistar Corp Light emitting device
JP5305790B2 (ja) * 2008-08-28 2013-10-02 株式会社東芝 半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031588A (ja) * 1998-07-08 2000-01-28 Toshiba Corp 半導体素子
JP2003110140A (ja) * 2001-09-28 2003-04-11 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2004179347A (ja) * 2002-11-26 2004-06-24 Matsushita Electric Works Ltd 半導体発光素子
JP2006041403A (ja) * 2004-07-29 2006-02-09 Nichia Chem Ind Ltd 半導体発光素子

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287680A (ja) * 2009-06-10 2010-12-24 Mitsubishi Chemicals Corp 発光装置
US8928005B2 (en) 2009-07-02 2015-01-06 Sharp Kabushiki Kaisha Light-emitting device
JP5450625B2 (ja) * 2009-07-02 2014-03-26 シャープ株式会社 発光装置
US8853732B2 (en) 2009-09-30 2014-10-07 Osram Opto Semiconductors Gmbh Optoelectronic component
JP2013506976A (ja) * 2009-09-30 2013-02-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス部品
US8674392B2 (en) 2010-02-26 2014-03-18 Sharp Kabushiki Kaisha Light-emitting device
US8835966B2 (en) 2010-07-09 2014-09-16 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element, lamp, electronic device and machine
WO2012005252A1 (ja) * 2010-07-09 2012-01-12 昭和電工株式会社 半導体発光素子およびランプ、電子機器、機械装置
JP2012089754A (ja) * 2010-10-21 2012-05-10 Uv Craftory Co Ltd 窒化物半導体紫外線発光素子
WO2012127660A1 (ja) * 2011-03-23 2012-09-27 創光科学株式会社 窒化物半導体紫外線発光素子
JP5715686B2 (ja) * 2011-03-23 2015-05-13 創光科学株式会社 窒化物半導体紫外線発光素子
JPWO2012144046A1 (ja) * 2011-04-21 2014-07-28 創光科学株式会社 窒化物半導体紫外線発光素子
WO2012144046A1 (ja) * 2011-04-21 2012-10-26 創光科学株式会社 窒化物半導体紫外線発光素子
KR101373765B1 (ko) * 2011-12-21 2014-03-13 주식회사 세미콘라이트 반도체 발광소자
JP2014063862A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20090057707A1 (en) 2009-03-05
US7902565B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
JP5325506B2 (ja) 半導体発光素子及びその製造方法
JP5305790B2 (ja) 半導体発光素子
JP5139519B2 (ja) 半導体発光素子及び半導体発光装置
JP5139005B2 (ja) 半導体発光素子及び半導体発光装置
JP2009049267A (ja) 半導体発光素子及びその製造方法
JP5191837B2 (ja) 半導体発光素子及び半導体発光装置
JP5334601B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP4940363B1 (ja) 半導体発光素子及び半導体発光装置
JP4572597B2 (ja) 窒化物半導体素子
JP5514283B2 (ja) 半導体発光素子及び半導体発光装置
JP5608762B2 (ja) 半導体発光素子
JP5581427B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5851001B2 (ja) 半導体発光素子
JP5319820B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5886899B2 (ja) 半導体発光素子及び半導体発光装置
JP5563031B2 (ja) 半導体発光素子及び半導体発光装置
JP5372220B2 (ja) 半導体発光素子及び半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120229

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130221