JP4940363B1 - 半導体発光素子及び半導体発光装置 - Google Patents

半導体発光素子及び半導体発光装置 Download PDF

Info

Publication number
JP4940363B1
JP4940363B1 JP2011042596A JP2011042596A JP4940363B1 JP 4940363 B1 JP4940363 B1 JP 4940363B1 JP 2011042596 A JP2011042596 A JP 2011042596A JP 2011042596 A JP2011042596 A JP 2011042596A JP 4940363 B1 JP4940363 B1 JP 4940363B1
Authority
JP
Japan
Prior art keywords
layer
metal layer
light emitting
semiconductor
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011042596A
Other languages
English (en)
Other versions
JP2012182211A (ja
Inventor
弘 勝野
康夫 大場
真嗣 山田
光弘 櫛部
桂 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011042596A priority Critical patent/JP4940363B1/ja
Priority to US13/204,021 priority patent/US8921886B2/en
Application granted granted Critical
Publication of JP4940363B1 publication Critical patent/JP4940363B1/ja
Publication of JP2012182211A publication Critical patent/JP2012182211A/ja
Priority to US14/547,226 priority patent/US9373753B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】高輝度、高効率、高信頼性を達成する半導体発光素子を提供する。
【解決手段】実施形態に係る半導体発光素子は、積層構造体と、電極と、を備える。積層構造体は、窒化物系半導体からなる第1導電形の第1半導体層と、窒化物系半導体からなる第2導電形の第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有する。電極は、第1金属層、第2金属層及び第3金属層を有する。第1金属層は、第2半導体層の発光層とは反対側に設けられ、銀または銀合金を含む。第2金属層は、第1金属層の第2半導体層とは反対側に設けられ、金、白金、パラジウム、ロジウム、イリジウム、ルテニウム、オスミウムの少なくともいずれかの元素を含む。第3金属層は、第2金属層の第1金属層とは反対側に設けられる。第3金属層の第1半導体層から第2半導体層に向かう方向に沿った厚さは、第2金属層の前記方向に沿った厚さ以上である。
【選択図】図1

Description

本発明は、半導体発光素子、半導体発光装置及び半導体発光素子の製造方法に関する。
LED(Light Emitting Diode)などの半導体発光素子の光取り出し効率を向上させるために、反射率が高い材料を電極に用いることが望まれる。銀または銀合金は、400nm以下の短波長発光光に対しても高い反射特性を示し、オーミック特性やコンタクト抵抗などの電気特性が良好である。一方、銀または銀合金は、マイグレーションや化学反応が生じ易く、さらに、密着性が低い。このような銀または銀合金を電極に用いた半導体発光素子において、さらなる高反射率、高電気特性、高安定性、及び、高密着性のためには、改良の余地がある。
特開2009−49266号公報
本発明は、高輝度、高効率、高信頼性を高度に同時に満足する半導体発光素子、半導体発光装置及び半導体発光素子の製造方法を提供する。
実施形態に係る半導体発光素子は、積層構造体と、電極と、を備える。
積層構造体は、窒化物系半導体からなる第1導電形の第1半導体層と、窒化物系半導体からなる第2導電形の第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有する。
電極は、第1金属層、第2金属層第3金属層及び第4金属層を有する。
第1金属層は、第2半導体層の発光層とは反対側に設けられ、銀または銀合金を含む。
第2金属層は、第1金属層の第2半導体層とは反対側に設けられロジウムである。
第3金属層は、第2金属層の第1金属層とは反対側に設けられたニッケルである。第3金属層の第1半導体層から第2半導体層に向かう方向に沿った厚さは、第2金属層の前記方向に沿った厚さ以上である。
第4金属層は、第3金属層の第2半導体層とは反対側に設けられる。
第2金属層の前記方向に沿った厚さは50ナノメートル未満である。
第3金属層の第4金属層に対する拡散係数は、第2金属層の第4金属層に対する拡散係数よりも小さい。
他の実施形態に係る半導体発光装置は、上記の半導体発光素子と、この半導体発光素子から放出された光を吸収し、この光とは異なる波長の光を放出する蛍光体と、を備える。
他の実施形態に係る半導体発光素子の製造方法は、窒化物系半導体からなる第1導電形の第1半導体層と、窒化物系半導体からなる第2導電形の第2半導体層と、第1半導体層と第2半導体層との間に設けられた発光層と、を有する積層構造体と、第2半導体層の発光層とは反対側に設けられた電極と、を有する半導体発光素子の製造方法であって、第2半導体層の発光層とは反対側の面の上に銀または銀合金を含む第1金属層を形成し、第1金属層の上に、白金、パラジウム、ロジウム、イリジウム、ルテニウム、オスミウムの少なくともいずれかの元素を含む第2金属層を形成し、第2金属層の上に、第1半導体層から第2半導体層に向かう方向に沿った厚さが、第2金属層の前記方向に沿った厚さ以上である第3金属層を形成する工程と、第2半導体層、第1金属層、第2金属層及び第3金属層を、酸素を含有する雰囲気においてシンター処理する工程と、を備える。
本発明によれば、高輝度、高効率、高信頼性を高度に同時に満足する半導体発光素子及びその製造方法が提供される。
半導体発光素子を示す模式図である。 半導体発光素子の特性を示すグラフ図である。 半導体発光素子を示す模式的断面図である。 半導体発光素子を示す模式的断面図である。 半導体発光素子の製造方法を示す模式的断面図である。 半導体発光素子を示す模式的断面図である。 半導体発光素子の製造方法を示すフローチャートである。 半導体発光素子の製造方法を示すフローチャートである。 半導体発光素子の製造方法を示すフローチャートである。 半導体発光装置を示す模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施の形態)
図1は、本発明の第1の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、同図(b)は模式的平面図であり、同図(a)は同図(b)のA−A’線断面図である。
図1に表したように、本実施形態に係る半導体発光素子110は、積層構造体10sと、電極ELと、を備える。
積層構造体10sは、窒化物系半導体からなる第1導電形の第1半導体層10と、窒化物系半導体からなる第2導電形の第2半導体層20と、第1半導体層10と第2半導体層20との間に設けられた発光層30と、を有する。
第1導電形は、例えばn形である。第2導電形は、例えばp形である。ただし、第1導電形がp形で、第2導電形がn形でも良い。以下では、第1導電形がn形で、第2導電形がp形である場合として説明する。
電極ELは、第1金属層51と、第2金属層52と、第3金属層53と、を有する。
第1金属層51は、第2半導体層20の発光層30とは反対側に設けられ、銀(Ag)または銀合金を含む。
第2金属層52は、第1金属層51の第2半導体層20とは反対側に設けられ、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、イリジウム(Ir)、ルテニウム(Ru)、オスミウム(Os)の少なくともいずれかの元素を含む。ここで、本願明細書において、上記の「白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、イリジウム(Ir)、ルテニウム(Ru)、オスミウム(Os)の少なくともいずれかの元素」を、単に「白金属金属元素」ということにする。
第3金属層53は、第2金属層52の第1金属層51とは反対側に設けられる。ここで、第1半導体層10から第2半導体層20に向かう方向をZ軸方向ということにする。第3金属層53のZ軸方向に沿った厚さt3は、第2金属層52のZ軸方向に沿った厚さt2以上である。
第1金属層51と第2金属層52とは互いに接触している。第1金属層51は、第2半導体層20に接触している。第2金属層52と第3金属層53とは互いに接触している。
第1金属層51は、例えばAg層であり、その厚さは例えば180nm(ナノメートル)である。第2金属層52は、例えばRh層(ロジウム層)であり、その厚さは例えば10nmである。第3金属層53は、例えばNi層(ニッケル層)であり、その厚さは例えば50nmである。
そして、上記のAg層、Pt層及びNi層は、例えば、連続して形成され、例えば酸素と窒素とを8対2の比率で混合したガス雰囲気において、380℃で1分間のシンター処理(熱処理)することで形成される。
第1金属層51と第2半導体層20との界面を含む領域における、白金属金属元素の含有率は、第1金属層51のうちの上記界面から離れた領域における前記白金属金属元素の含有率よりも高い。
このような構成により、銀または銀合金を含む第1金属層51の反射性を高く維持し、オーミック特性やコンタクト抵抗などの電気特性が良好で、銀のマイグレーションや化学反応を抑制し安定性が高く、密着性を向上できる。これにより、高輝度、高効率、高信頼性を高度に同時に満足する半導体発光素子が提供される。
発明者は、第2半導体層20の上に、電極ELとして、銀または銀合金を含む第1金属層51を設け、その上に、白金属金属元素を含む第2金属層52を設け、さらにその上に、第3金属層53を設けた構造において、各種の条件のシンター処理を行う実験の結果、第3金属層53のZ軸方向に沿った厚さを第2金属層52のZ軸方向に沿った厚さ以上にすることで、良好な特性が発揮されることを見出した。
本発明は、上記の新たに見出された知見に基づいてなされたものである。上記の実験結果については詳しく後述する。
以下では、半導体発光素子110の構成の具体例、及び、その製造方法の例について説明する。
図1に例示したように、第1半導体層10に接して第1電極40が設けられ、第2半導体層20に接して第2電極50が設けられる。
そして、本具体例では、第2電極50が、上記の第1金属層51と、上記の第2金属層52と、上記の第3金属層53と、を有する。すなわち、第2電極50が、上記の電極ELとなる。
第2半導体層20は、後述する複数の層を有することができ、複数の層のうちの発光層30とは反対側に配置される層(後述のコンタクト層)が、第2電極50(具体的には第1金属層51)と接している。
本具体例では、積層構造体10sの第1主面10aの側の第2半導体層20及び発光層30の一部が、例えばエッチングにより除去された領域において、第1半導体層10が露出され、その領域の第1半導体層10の上に、第1電極40が設けられる。そして、第1主面10aの第2半導体層20の上に第2電極50が設けられる。
さらに、本具体例では、第1半導体層10の発光層30とは反対の側に基板5が設けられる。すなわち、例えば、サファイアからなる基板5の上に、例えば単結晶AlNからなるバッファ層(図示しない)を設け、その上に、第1半導体層10、発光層30及び第2半導体層20がこの順に積層され、積層構造体10sが形成される。
例えば、第1半導体層10、発光層30、及び、第2半導体層20のそれぞれに含まれる層として、窒化物系半導体を用いることができる。
具体的には、第1半導体層10、発光層30及び第2半導体層20には、例えば、Al1−x−yInN(x≧0、y≧0、x+y≦1)等の窒化ガリウム系化合物半導体が用いられる。第1半導体層10、発光層30、及び、第2半導体層20の形成方法は、任意であり、例えば、有機金属気相成長法及び分子線エピタキシャル成長法等の方法を用いることができる。
以下、積層構造体10sの形成方法の例について説明する。
まず、基板5の上に、バッファ層として、高炭素濃度のAlNによる第1バッファ層(例えば、炭素濃度が3×1018cm−3〜5×1020cm−3で、厚さが3nm〜20nm)、高純度のAlNによる第2バッファ層(例えば、炭素濃度が1×1016cm−3〜3×1018cm−3で、厚さが2μm(マイクロメートル))、及び、ノンドープのGaNによる第3バッファ層(例えば厚さが3μm)が、この順で順次形成される。上記の第1バッファ層、及び、第2バッファ層は、単結晶の窒化アルミニウム層である。
その上に、第1半導体層10として、Siドープによるn形のGaN層(例えば、Si濃度が1×1018cm−3〜5×1018cm−3で、厚さが4μm)、Siドープによるn形のGaNであるコンタクト層(例えば、Si濃度が5×1018cm3〜1×1020cm−3で、厚さが0.2μm)、及び、Siドープによるn形のAl0.10Ga0.90Nであるクラッド層(例えば、Si濃度が1×1018cm−3で、厚さが0.02μm)が、この順番で順次形成される。
その上に、発光層30として、Siドープによるn形のAl0.11Ga0.89Nであるバリア層と、GaInNである井戸層と、が交互に3周期積層され、さらに、多重量子井戸の最終のAl0.11Ga0.89Nであるバリア層がさらに積層される。バリア層においては、例えばSi濃度が1.1×1019cm−3〜1.5×1019cm−3とされる。バリア層の厚さは、例えば0.075μmである。この後、Siドープによるn形のAl0.11Ga0.89N層(例えば、Si濃度が0.8×1019cm−3〜1.0×1019cm−3で、厚さがを0.01μm)を形成する。なお、発光層30における発光光の波長は、例えば370nm以上、480nm以下である。さらに具体的には、例えば370nm以上、400nm以下である。
さらに、第2半導体層20として、ノンドープのAl0.11Ga0.89Nであるスペーサ層(例えば厚さが0.02μm)、Mgドープによるp形のAl0.28Ga0.72Nであるクラッド層(例えば、Mg濃度が1×1019cm−3で、厚さが0.02μm)、Mgドープによるp形のGaNであるコンタクト層(例えば、Mg濃度が1×1019cm−3で、厚さが0.1μm)、及び、高濃度のMgドープによるp形のGaNであるコンタクト層(例えば、Mg濃度が5×1019cm−3〜9×1019cm−3で厚さが0.02μm)が、この順で順次形成される。
なお、上記の組成、組成比、不純物の種類、不純物濃度及び厚さは一例であり、種々の変形が可能である。
なお、p形のGaNであるコンタクト層のMg濃度を約1×1020cm−3と高めに設定することで、第2電極50とのオーミック特性を向上させることができる。ただし、半導体発光ダイオードの場合、半導体レーザダイオードとは異なり、p形のコンタクト層と発光層30との距離が近いため、Mg拡散による特性の劣化が懸念される。そこで、第2電極50とp形のコンタクト層との接触面積が広く、動作時の電流密度が低いことを利用して、電気特性を大きく損ねることなくp形のコンタクト層のMg濃度を1×1019cm−3に抑えることで、Mgの拡散を防ぐことができ、発光特性を改善させることができる。
また、第2電極50として、上記の第1金属層51及び第2金属層52を用いることで、p形のコンタクト層のMg濃度を1×1019cm−3に抑えても良好なオーミック特性を得ることが可能となる。
第1バッファ層は、基板5との結晶型の差異を緩和する働きをし、特に螺旋転位を低減する。
第2バッファ層は、その表面が原子レベルで平坦化する。これにより、この上に成長するノンドープのGaNである第3バッファ層の結晶欠陥が低減される。そのためには、第2バッファ層の膜厚は、1μmよりも厚いことが好ましい。また、歪みによるそり防止のためには、第2バッファ層の厚みが4μm以下であることが好ましい。第2バッファ層に用いられる材料は、AlNに限定されず、AlxGa1−xN(0.8≦x≦1)でも良く、これにより、ウェーハのそりを補償することができる。
第3バッファ層は、第2バッファ層上で3次元島状成長をすることにより、結晶欠陥低減の役割を果たす。第3バッファ層の平均膜厚が2μm以上になると、第3バッファ層の成長表面が平坦化される。再現性とそり低減の観点から、第3バッファ層の厚さは、4μm〜10μmが適切である。
これらの第3バッファ層を採用することで、低温成長のAlNによるバッファ層と比較して結晶欠陥を約1/10に低減することができる。この技術によって、n形のGaNであるコンタクト層(例えば、上記のn形のGaNであるコンタクト層)への高濃度Siドーピングや、紫外帯域発光でありながらも高効率な半導体発光素子を作ることができる。また、バッファ層における結晶欠陥を低減することにより、バッファ層での光の吸収も抑制できる。
サファイアからなる基板5と、その上に形成される積層構造体10sと、の間の結晶型の差異を緩和するために、バッファ層として、非晶質または多結晶の窒化アルミニウム層を設けた場合には、バッファ層自体が光の吸収体となるため、発光素子としての光の取り出し効率が低下してしまう。これに対して、サファイアからなる基板5上に、単結晶窒化アルミニウム層である上記の第1バッファ層及び第2バッファ層を介して、積層構造体10sが形成されることにより、結晶欠陥を大幅に減らして、結晶内における吸収体を大幅に減らすことができる。
このように、半導体発光素子110は、発光層30の第2半導体層20とは反対側(第1主面10aに対向する第2主面10bの側)に設けられ、サファイアからなる基板5をさらに有することができる。そして、発光層30及び第2半導体層20(積層構造体10s)は、単結晶の窒化アルミニウム層(例えば、上記の第1バッファ層及び第2バッファ層)を介して、上記の基板5の上に形成されることが好ましい。なお、基板5、及び、上記のバッファ層の少なくとも一部は、取り除かれても良い。
また、上記の窒化アルミニウム層は、基板5の側に設けられ、基板5とは反対の側よりも炭素の濃度が相対的に高い部分を有することが好ましい。すなわち、基板5の側に上記の第1バッファ層が設けられ、基板5とは反対の側に上記第2バッファ層が設けられることが好ましい。
次に、上記の積層構造体10sへの第1電極40及び第2電極50の形成の例について説明する。
まず、積層構造体10sの第1主面10aの一部の領域において、n形コンタクト層(例えば上記のn形のコンタクト層)が表面に露出するように、例えばマスクを用いたドライエッチングによって、第2半導体層20及び発光層30の一部を除去する。
次に、パターニングされたリフトオフ用レジストを、露出したn形コンタクト層上に形成し、真空蒸着装置を用いて、例えば、Ti/Al/Ni/Au積層膜を形成し、第1電極40を形成する。Ti/Al/Ni/Au積層膜の厚さは、例えば300nmとされる。そして、650℃の窒素雰囲気でシンター処理を行う。
次に、第2電極50を形成するために、パターニングされたリフトオフ用レジストをp形コンタクト層(例えば上記のp形のコンタクト層)の上に形成する。そして、真空蒸着装置を用いて、例えば、第1金属層51となるAg層を180nmの厚さで形成し、引き続き、第2金属層52となるRh層を10nmの厚さで形成する。さらに、第2金属層52の上に、第3金属層53となるNi層を50nmの厚さで形成する。そして、上記のリフトオフ用レジストをリフトオフした後に、酸素と窒素とを8対2の比率で混合したガス雰囲気において380℃で1分間のシンター処理を行う。
なお、Ag層を形成する前のp形コンタクト層上にわずかな水分やイオン化合物が付着していると、Ag層のマイグレーションやグレイン化が促進され、最適な条件からずれるので、第1金属層51となるAg層を形成する前に、p形コンタクト層の表面を十分乾燥させる。
そして、第1電極40と第2電極50とを覆うように、例えば、Ti/Pt/Au積層膜を、厚さ500nmで形成する。
次いで、劈開またはダイヤモンドブレード等により積層構造体10sを切断し、個別の素子とし、半導体発光素子110が得られる。
上記のように、第2電極50は、第2半導体層20上に、第1金属層51となる厚さが180nmのAg層と、第2金属層52となる厚さが10nmのRh層と、第3金属層53となる厚さが50nmのNi層と、が連続して形成され、酸素と窒素とを8対2の比率で混合したガス雰囲気において、380℃で1分間のシンター処理することで形成される。
このようにして形成された第2電極50は、良好な密着性を有し、さらに、オーミック特性が良好で、コンタクト抵抗が低く、良好な電気特性を有する。
そして、第2電極50は、シンター温度が例えば380℃程度の比較的低温で形成できることから、第1金属層51のAg層におけるグレイン成長を抑制することができる。これにより、シンター処理前のAg層とほぼ同じ程度の良好な反射特性を示す。
このように、反射率、電気特性、密着性を高度に同時に満足する第2電極50を得ることができ、高輝度、高効率、高信頼性を高度に同時に満足する半導体発光素子が提供できる。
以下、第2電極50の成膜条件を変えたときの各種の特性の変化に関する実験結果について説明する。
図2は、半導体発光素子の特性を例示するグラフ図である。
すなわち、同図は、第2電極50の成膜条件を変えて半導体発光素子を作製し、各条件での光出力を測定した結果を表している。横軸はサンプル番号であり、縦軸は光出力(相対値)である。
第1サンプルSPL1は、第1金属層51としてAgを厚さ180nmで形成し、第2金属層52としてRhを厚さ2nmで形成した。第3金属層53は形成されていない。
第2サンプルSPL2は、第1金属層51としてAgを厚さ180nmで形成し、第2金属層52としてRhを厚さ10nmで形成した。第3金属層53は形成されていない。
第3サンプルSPL3は、第1金属層51としてAgを厚さ180nmで形成し、第2金属層52としてRhを厚さ50nmで形成した。第3金属層53は形成されていない。
第4サンプルSPL4は、第1金属層51としてAgを厚さ180nmで形成し、第2金属層52としてRhを厚さ10nmで形成し、第3金属層53としてNiを厚さ50nmで形成した。
いずれのサンプルでも、金属層を連続形成し、酸素と窒素を8対2で混合したガス雰囲気中で380℃、1分間の熱処理をすることで、第2電極50を形成した。
第1〜第4の各サンプルSPL1〜SPL4について、それぞれ4つの半導体発光素子を作製し、光出力を測定した。
各サンプルSPL1、SPL2及びSPL4の半導体発光素子の動作電圧はほぼ同じであった。ただし、第3サンプルSPL3は、作製途中で第2電極50が剥がれてしまい、光出力を評価できなかった。
図2に表したように、第1金属層51の以外の金属層の膜厚が厚くなるほど、光出力は増加することが分かる。
実施形態のような半導体発光素子の光出力を決める重要な要素の1つとして、第2電極50の反射率が挙げられる。近紫外から青色まで高反射特性を持つ金属としてAgが挙げられるが、Agは十分な密着性や耐環境性を得るが困難であり、マイグレーションによるグレイン間への空隙形成やグレインサイズの増大によって反射特性の低下を招くことが数多くの実験によって明らかとなった。これらの特性に加えて、第2半導体層20との電気接触特性を改善するため、Agの上への保護膜形成やシンター処理を行うが、処理条件によっては、保護膜の拡散によるAgの電子状態の変化やAgのマイグレーションによって、反射特性がさらに劣化する。この反射特性の劣化をいかに抑えるかが重要となる。
第1金属層51(Ag)の上に形成した第2金属層52(Rh)は、Agのグレインバウンダリ(粒界)などを通ることでAgとp形のGaNであるコンタクト層との界面に拡散し、密着性、オーミック性及びコンタクト抵抗などのコンタクト特性を向上させている。また、Rhは、Agとの界面でわずかな固溶体を作ることでAgと強固に密着し、Agのマイグレーションを抑える効果がある。これにより、Agである第1金属層51の反射率低下を抑えることができ、半導体発光素子の光出力が向上したと考えられる。
ここで、第2金属層52(Rh)の膜厚を厚くするほどマイグレーションを抑える効果は増加するが、Rh自体の内部応力が大きく、Agの剥がれを発生させる原因になる。つまり、熱処理をしていないAgでは密着性が悪いことから、Rhを厚く形成し過ぎるとAgである第1金属層51がRhの内部応力(引っ張り応力)を受けて、p形のコンタクト層との界面から剥がれてしまう。この実験では、第3サンプルSPL3のように、Rhを50nmまで厚膜化すると、Agである第1金属層51の剥がれが認められた。
第4サンプルSPL4では、Rhと比較して内部応力の小さいNiである第3金属層53を用いている。また、第3金属層53の膜厚を、第2金属層52の膜厚以上にしている。これにより、Agのマイグレーションを抑制し、光出力の最大化を達成することができた。
Niは、Agと固溶体を作らないため、Agの上に直接形成することによるマイグレーション抑制効果は大きくない。一方、RhとNiとの密着性は良好である。したがって、Rhの膜厚を、Rhの内部応力によってAgの剥がれが発生しない程度に薄く形成する。Rhを薄くすると、シンター処理の際のAgのマイグレーションを十分に抑制することができない。そこで、Rhと密着性の良いNiをRh以上の厚さで形成した状態でシンター処理することにより、結果としてAgのマイグレーションを効果的に抑えることができる。
このように、第1金属層51、第2金属層52及び第3金属層53を積層した状態でシンター処理することにより、Agのマイグレーションを抑え、Agのグレイン成長を抑制して、第2電極50の高反射特性を維持することで光取り出し効率を向上させることができる。
また、400nm以下の近紫外域を光を発生する半導体発光素子では、積層構造体10sの結晶品質が特性に敏感に影響する。このため、Agのマイグレーションによる結晶へのダメージは無視できない。
すなわち、第1金属層51に用いられるAgは、マイグレーションや酸化、硫化反応などの化学反応を起こしやすいという性質がある。また、Agは、シンター処理をしないと十分な密着性を発揮できない。また、シンター処理をしても、条件によっては十分な密着性を得られないこともある。
そこで、密着性を改善させるために、半導体層とAgとの間に透明電極や吸収係数の逆数よりも十分薄い接着層を挟む構造を試した。しかしながら、反射特性がAgの単層の場合よりも低下することが分かった。特に400nm以下の短波長発光光にとってはその影響が顕著になる。
また、Agは、500℃以上の高温でシンター処理をすると、密着性は改善されるものの、半導体発光素子の輝度の低下を招く。発明者は、数多くの実験結果から、Agのグレインサイズ(平均粒径)が大きくなると反射特性が低下することを見出した。つまり、熱処理でAgのマイグレーションが促進され、グレインサイズが大きくなることによって、反射特性の低下を招いたと考えられる。
また、Agの電極を形成した後にそれを覆うような金属層を形成する場合、その工程途中でAgがマイグレーションや化学反応を起こして特性を劣化させる恐れがある。このため、金属層を形成する工程の条件や処理時間などに制約が生じる。その結果、必ずしも最適な工程を選ぶことができず、半導体発光素子の特性を最大化することができないという問題や、コストの増加という問題が懸念される。また、Agの表面を保護する目的でAgを形成した後に連続成膜した保護膜を同時にシンター処理する場合も、低温シンター処理では密着性の問題が発生し、高温シンター処理では反射特性の問題が発生することが分かった。
発明者は、高い反射率を持つ銀または銀合金を含む第1金属層51に第2金属層52及び第3金属膜53を積層した電極について、光出力特性と電気特性との両立を達成できる条件を見出した。
すなわち、発明者は、数多くの実験による経験則から、Agのグレインサイズが大きくなるとAgの反射特性の低下を招くことを見出した。反射特性低下の影響は、400nm以下の近紫外領域で特に顕著に現れる。第2電極50として、Ag単層(Agによる第1金属層51のみ)では、380℃以下の熱処理でもグレインサイズが熱処理前よりも5倍以上大きくなる。これに対し、第2電極50として、Ag層(第1金属層51)の表面をPt、Pd、Rhなどの白金属金属元素を含む金属(第2金属層52)で覆うことで400℃以上の比較的高温でも熱処理前とほぼ同じグレインサイズを維持できることが分かった。
例えば、第2金属層52としてPtを用いた場合、470℃までグレインサイズはほとんど変化せず、560℃ではシンター処理前と比較して6倍以上に大きくなった。第2金属層52がPdの場合も似たような傾向を示し、380℃まではシンター処理前の2.5倍程度だったグレインサイズが、460℃以降は6倍以上に大きくなった。グレインサイズ増大による反射特性の低下を防ぐため、グレインサイズが急激に増大しない条件を採用することが好ましい。すなわち、シンター処理後のAgのグレインサイズは、シンター処理前のAgのグレインサイズと同程度(1倍)以上、3倍以下であることが好ましい。
先に説明したように、Agのグレインサイズの増大及びマイグレーションによる第2電極50の反射特性の劣化は、光出力を決める重要な要素の1つである。このように、第2金属層52は、第1金属層51に含まれるAgのマイグレーションを抑制し、Agのグレインの成長を抑制し、さらに、Ag層を保護する。これらの効果により、半導体発光素子の高輝度化高効率化、長寿命化を図ると同時に、工程への制約がなくなることから、特性の最大化やコスト削減が可能となる。
本実施形態に係る半導体発光素子において、基板5に用いる材料は任意であり、基板5には、例えば、サファイア、SiC、GaN、GaAs、Siなどの材料を用いることができる。
第1金属層51は、少なくとも、Ag、または、Agを含む合金を含む。
Ag及びAl以外の金属の単層膜の可視光帯域に対する反射率は、400nm以下の紫外域では波長が短くなるほど低下する傾向にあるが、Agは370nm以上400nm以下の紫外帯域の光に対しても高い反射特性を有する。そのため、紫外発光の半導体発光素子で、第1金属層51がAg合金の場合、第1金属層51の界面25の側の領域におけるAgの成分比が高い方が好ましい。第1金属層51の厚さは、光に対する反射率を確保するため、100nm以上であることが好ましい。
AgとPtは固溶関係にあり、シンター処理によってAgとの界面付近におけるPtがその界面付近の数nm以下の領域のAgと混ざることにより、Agのマイグレーションを抑えることができると考えている。特にPdはAgと全固溶体であるため、第2金属層52としてPdを用いることで、Agのマイグレーションをより有効に抑えることができる。Agを含む第1金属層51と、Pt、Pd及びRh等の白金属金属元素を含む第2金属層52と、の組み合わせを第2電極50に採用することで、高電流注入時においても高い信頼性を得ることができる。
第2金属層52は、Agと固溶体を作り易い金属であればよく、Agのマイグレーションやグレイン成長を抑制する役割を果たしている。特に、第1金属層51とp形のGaNであるコンタクト層との界面にごくわずか拡散することでコンタクト特性を向上させる白金族金属(例えば、Pt、Pd、Rh、Ru、Os、Ir)であるほうが好ましい。
第3金属層53は、第2金属層52よりも内部応力が小さければよい。また、第1金属層51とp形のGaNであるコンタクト層との界面に第3金属層53の金属元素が拡散してもいいように、第3金属層53の仕事関数は大きいほうが好ましい。例えば、第3金属層53の仕事関数は、Al及びTiの仕事関数よりも高い。
また、第3金属層53のAgに対する拡散係数は、第2金属52のAgに対する拡散係数よりも小さいほうが好ましい。これにより、第3金属層53の金属元素が第1金属層51(Ag)に拡散しにくくなる。
第3金属層53に用いられる材料としては、例えば、バナジウム(V)、クロム(Cr)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、ニオブ(Nb)、モリブデン(Mo)、ルテニウム(Ru)、ロジウム(Rh)、タンタル(Ta)、タングステン(W)、レニウム(Re)、イリジウム(Ir)、白金(Pt)などの高融点金属を含む単層膜または積層膜が挙げられる。
(第2の実施の形態)
図3は、本発明の第2の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
すなわち、同図は、本実施形態に係る半導体発光素子120の構成を例示しており、図1(b)のA−A’線断面に相当する断面図である。
図3に表したように、半導体発光素子120においては、第1半導体層10及び第2半導体層20の第1主面10aの側の面の、第1電極40及び第2電極50の周縁領域に、誘電体膜60が設けられている。さらに、第1電極40の上に第1パッド層45が設けられている。そして、第2電極50の上には第2パッド層55が設けられている。
このような構成を有する半導体発光素子120は、例えば以下のようにして作製される。
半導体発光素子110と同様にして積層構造体10sを形成した後、積層構造体10sの第1主面10aの一部の領域において、n形コンタクト層(例えば上記のn形のコンタクト層)が表面に露出するように、第2半導体層20及び発光層30の一部を除去する。
次に、積層構造体10sの第1主面10aに、熱CVD装置を用いて誘電体膜60となるSiO膜を、400nmの厚さで形成する。
次に、第1電極40を形成するために、パターニングされたリフトオフ用レジストをn形コンタクト層の上に形成し、露出したn形コンタクト層上の上記のSiO膜の一部をフッ化アンモン処理で取り除く。SiO膜が取り除かれた領域に、真空蒸着装置を用いて、例えば、Ti/Al/Ni/Au積層膜を、例えば300nmの厚さで形成し、リフトオフ後に、650℃の窒素雰囲気でシンター処理を行う。
次に、第2電極50を形成するために、第1電極40と同様に、パターニングされたリフトオフ用レジストをp形のコンタクト層(例えば上記のp形のGaNのコンタクト層)の上に形成し、フッ化アンモン処理でp形のコンタクト層を露出させる。その際、第2電極50と、誘電体膜60となるSiO膜と、の間に、p形のコンタクト層が露出するように、フッ化アンモンの処理時間を調整する。具体的な例として、エッチングレートが400nm/分の場合、第2電極50を形成する領域のSiO膜を取り除くための時間と、上記領域に近接するp形のコンタクト層を1μmの幅で露出させるオーバーエッチングの時間と、の合計は、3分程度となる。
SiO膜が取り除かれた領域に、真空蒸着装置を用いて、例えば、Ag層を180nmの厚さで形成し、その形成と連続して、Rh層を10nmの厚さで形成し、引き続き、Ni層を50nmの厚さで形成する。そして、リフトオフ後に、酸素と窒素とを8対2の比率で混合したガス雰囲気において、380℃で、1分間のシンター処理を行う。
次に、第1パッド層45及び第2パッド層55として、それぞれ第1電極40及び第2電極50を覆いつつ、誘電体膜60の一部を覆うように、リフトオフ法で、例えば、Ti/Pt/Au積層膜を1000nmの厚さで形成する。なお、明細書において、第3金属層53の上に形成される第2パッド層55の金属(例えば、上記Ti)を第4金属層54ということにする。
なお、上記のように、オーミックメタルである第2電極50(第1金属層51、第2金属層52及び第3金属層53)と、第1電極40と、を形成する前に、誘電体膜60を積層構造体10sに形成することで、これらの電極形成工程において、電極と積層構造体10sとの界面に付着するコンタミネーションを大幅に抑制できるため、信頼性や歩留まり、電気特性、光学特性を向上させることができる。
また、誘電体膜60を形成した後に第2電極50の酸素シンター処理を行うことで、熱CVD装置で成膜したSiO膜の酸素欠損を補填することができる。
誘電体膜60として、熱CVDではなく、スパッタ法などによる酸素欠損の少ない良好な膜を採用すると、誘電体膜60の残留応力によって半導体発光素子の特性が劣化する場合がある。特に、積層構造体10sの結晶の品質が悪い場合はこの現象が顕著となる。従って、酸素欠損が多く、品質の多少劣る熱CVD膜を形成して、その後から、酸素欠損を補填する方法の方が、半導体発光素子の特性が良好になり易い。
第2電極50が第2パッド層55によって覆われることで、第2電極50が外気から隔離されるため、第2電極50が水分やイオン不純物に晒されに難くなり、第2電極50のマイグレーションや酸化、硫化反応を抑えることができる。
また、第2電極50と第1電極40とが互いに対向する側の第2電極50の端部に近接した領域に第2パッド層55が形成され、この領域に電流経路が形成されるため、第2電極50への電流集中が緩和される。それ同時に、第2電極50と第1電極40とが互いに対向する領域の誘電体膜60(または誘電体積層膜)の端部付近に、第2半導体層20と第2パッド層55で挟まれた誘電体膜60の領域が形成されるため、誘電体膜60(または誘電体積層膜)を挟んで第2半導体層20と第2パッド層55との間に弱い電界が印加される。その結果、第2電極50から誘電体膜60(または誘電体積層膜)にかけて電界が徐々に弱くなる構造を作ることができるため、この領域における電界集中を緩和することができる。
さらに、半導体発光素子120の製造工程においては、新たな特別な工夫の必要はなく、従来と同じ工程、工程数で形成できる。
これにより、半導体発光素子120においては、リーク電流低減、絶縁特性向上、耐圧特性向上、発光強度の向上、寿命の増大、高いスループット、低コストを実現することができる。
パッド(第1パッド層45及び第2パッド層55)が誘電体膜60(または誘電体積層膜)を被覆する長さが長い場合は、誘電体膜60(または誘電体積層膜)を介した電界の緩和構造を得る上で有利であるが、第2電極50と第1電極40とがショートする危険性は高くなる。一方、短い場合は、第2電極50と第1電極40がショートする危険性は低くなる。
半導体発光素子120において、第3金属層53の第4金属層に対する拡散係数は、第2金属層52の第4金属層に対する拡散係数よりも小さいことが好ましい。例えば、NiはRhと比較してTiに対する拡散係数が小さい。これにより、第3金属層53を、第4金属層と第1金属層51との間の障壁金属として機能させることができる。すなわち、第3金属層53によって、第2パッド層55の第1層であるTi(第4金属層54)が、Ag(第1金属層51)へ拡散することを抑制することができる。
また、第4金属層54の第1金属層51に対する拡散係数は、第2金属層52の第1金属層51に対する拡散係数よりも小さいほうが好ましい。これにより、第4金属層54が第1金属層51に拡散しないようにすることができる。
(第3の実施の形態)
図4は、第3の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
すなわち、同図は、半導体発光素子130の積層構造体10sの積層方向で半導体発光素子130を切断したときの断面図である。
図4に表したように、本実施形態に係る半導体発光素子130においては、第2電極50が、積層構造体10sの第1主面10aの側に設けられ、第1電極40が第1主面10aに対向する第2主面10bの側に設けられている。そして、この場合には、例えばサファイアからなる基板5の上に、積層構造体10sの結晶成長を行った後に、基板5が除去されている。
そして、第1電極40が設けられていない領域の、積層構造体10sの第2主面10bには、凹凸部PPが設けられている。この凹凸部PPにより、発光層30からの発光光を反射させ、光取り出し効率を高めることができる。
このような構成を有する半導体発光素子130は、例えば以下のようにして製造できる。
図5は、第3の実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。
まず、図5(a)に表したように、第1及び第2の実施形態と同様にして、基板5の上に、第1半導体層10、発光層30及び第2半導体層20の結晶成長を行い、積層構造体10sを形成する。
このとき、図5(a)に例示したように、基板5の上にバッファ層5bを設け、その上に、積層構造体10sを形成する。具体的には、バッファ層5bとして、サファイアからなる基板5の上に、上記の、AlNである第1バッファ層5b1、AlNである第2バッファ層5b2、及び、ノンドープGaNである第3バッファ層5b3を形成する。
この後、上記と同様に、積層構造体10sの第1主面10a(第2半導体層20の側)のp形コンタクト層(例えば上記のp形のGaNであるコンタクト層)の上に、パターニングされたリフトオフ用レジストを形成し、第1金属層51となるAg層(厚さ180nm)と、第2金属層52となるRh層(厚さ10nm)と、第3金属層53となるNi層(厚さ50nm)と、を連続して形成し、リフトオフ後に、酸素と窒素とを8対2の比率で混合したガス雰囲気において、380℃で1分間のシンター処理を行う。これにより、第2電極50が形成される。
そして、第2電極50を覆うように、例えば、第2パッド層55となるTi/Pt/Au積層膜を、例えば500nmの厚さで形成する。
その後、図5(b)に表したように、対向パッド層6pとして、例えばTi/Pt/Au積層膜が例えば500nmの厚さで設けられたシリコンからなる支持基材6と、上記の積層構造体10sとを対向させて設置する。このとき、第2パッド層55のTi/Pt/Au積層膜のAu層と、対向パッド層6pのTi/Pt/Au積層膜のAu層と、が互いに対向するように設置される。そして、積層構造体10sと支持基材6とを、加熱しつつ圧着して、第2パッド層55と対向パッド層6pとを接着する。
そして、サファイアからなる基板5の側から、例えばYVOの固体レーザの三倍高調波(355nm)または四倍高調波(266nm)のレーザ光LLを照射する。レーザ光LLは、GaNバッファ層(例えば、上記のノンドープGaNバッファ層5b3)のGaNの禁制帯幅に基づく禁制帯幅波長よりも短い波長を有する。すなわち、レーザ光LLは、GaNの禁制帯幅よりも高いエネルギーを有する。
このレーザ光LLは、GaNバッファ層(第3バッファ層5b3)のうち、単結晶AlNバッファ層(この例では第2バッファ層5b2)の側の領域において効率的に吸収される。これにより、GaNバッファ層のうち単結晶AlNバッファ層の側のGaNは、発熱により分解する。
そして、塩酸処理などによって、分解されたGaNを除去し、サファイアからなる基板5を積層構造体10sから剥離して分離する。
さらに、基板5が剥離された積層構造体10sの第2主面10bの側のGaNバッファ層(第3バッファ層5b3)を、研磨、ドライエッチング、ウェットエッチングなどの方法で除去し、第1半導体層10のn形コンタクト層(例えば上記のn形のGaNであるコンタクト層)を露出させる。
この後、n形のコンタクト層の表面にリフトオフ法などで、例えばTi/Pt/Au積層膜を例えば500nmの厚さで形成し、パターニングして、第1電極40を形成する。その後、第1電極40が形成されていないn形のコンタクト層(第1半導体層10)の表面を、アルカリエッチング等により加工して凹凸部PPを形成する。
次いで、劈開またはダイヤモンドブレード等により、積層構造体10sを切断し、個別の素子とし、半導体発光素子130が作製される。
このように、半導体発光素子130においては、半導体発光素子の積層構造体10sを支持基材6に接着し、結晶成長を行った基板5を剥離し、剥離面を処理した後に第1電極40が形成される。
基板5上の積層構造体10sと、支持基材6と、を接着させる構成においては、電極(特に第2電極50)の積層構造体10sの側の面は、発光光に対する反射特性が高い必要があり、密着性も十分高い必要がある。このとき、本発明の実施形態に係る構造を用いれば、密着性と反射特性と電気特性とを高度に同時に満足させることができるため、高輝度で高信頼性の半導体発光素子が実現できる。
基板5上の積層構造体10sと、支持基材6と、を接着させるとき、及び、レーザ光でGaN層を分解して基板5を剥離するときに、積層構造体10sの結晶に結晶欠陥29が過度に生じ易い。この結晶欠陥29は、例えば、支持基材6、サファイア及びGaNの相互の熱膨張係数の差、局所的に加熱されることによる熱の集中、並びに、GaNが分解することにより発生する生成物などが原因と考えられる。
このように、第2電極50を形成する際のシンター処理の後に、結晶欠陥29やダメージが過度に生じると、そこから第2電極50の第1金属層51に含まれるAgが積層構造体10sへ向かって過度に拡散し、結晶内部でのリークや結晶欠陥の加速度的な著しい増加を招く。
上記の具体例によれば、バッファ層5bとして、単結晶AlNバッファ層(この例では第1バッファ層5b1及び第2バッファ層5b2)を用いることで高品質な半導体層を形成することができるため、結晶に対するダメージが大幅に軽減される。また、GaN層をレーザ光で分解する際、高熱伝導特性を有する単結晶AlNバッファ層がGaNに近接して配置されているため、熱が拡散し易く、局所的な加熱による熱ダメージを抑制できる。
基板5上の積層構造体10sと、支持基材6と、を接着させる方法として、AuSnなどの半田を用いることもできる。半田は、数μmの厚膜を形成するのが一般的で、厚いほど反射電極(この例では第2電極50)に印加される歪みは大きくなる。その際も、反射電極の密着性が高い本実施形態の構成の採用により、半田の使用においても良好な特性が得られる。
(第4の実施の形態)
図6は、第4の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
すなわち、同図は、半導体発光素子140の積層構造体10sの積層方向で半導体発光素子140を切断したときの断面図である。
図6に表したように、半導体発光素子140においては、第2半導体層20のp形コンタクト層28(例えば上記のp形のGaNであるコンタクト層)が、低電気特性部28cを有している。この低電気特性部28cは、p形コンタクト層28のうちの第1電極40に対向する部分28bの、第2電極50の側の面(第1主面10aの側の面)に選択的に設けられている。
この低電気特性部28cは、例えば、p形コンタクト層28の第1主面10aの側の表面に、選択的にアッシング処理が施された部分である。p形コンタクト層28のうちの第1電極40に対向しない部分28aにおいては、アッシング処理が施されていない。
低電気特性部28cとそれ以外の部分28aとでは、表面の状態が異なる。これにより、低電気特性部28cにおいては、例えばアッシング処理が行われることで、それ以外の部分28aと比較して、コンタクト抵抗Rcが上昇し、オーミック特性が劣化する。
このように、半導体発光素子140は、積層構造体10s及び電極EL(この例では第2電極50)の他に、第1半導体層10の発光層30とは反対の側に設けられた第1電極40(対向電極CEL)をさらに備える。
そして、第2半導体層20(この場合は、特にp形コンタクト層28)は、第2半導体層20の第2電極50(電極EL)の側において、第1電極40(対向電極CEL)に対向する領域(部分28b)に設けられ、第1電極40(対向電極CEL)とは対向しない領域(部分28a)よりも、第2半導体層20と第2電極50(電極EL)との間におけるコンタクト抵抗が高い、及び、オーミック特性が低い、の少なくともいずれかである低電気特性部28cを有する。
このような構成を有する半導体発光素子140は、例えば、以下のようにして作製できる。
積層構造体10sに第2電極50を形成する前に、第2半導体層20の第1主面10aにおいて、第1電極40が形成される領域に対向する領域(部分28b)を露出するようなパターン形状のレジストを形成する。その後、レジストから露出した第2半導体層20の面に、例えば酸素アッシャ処理を行う。そして、このレジストを除去し、これ以降は、既に説明した手法を用いて、半導体発光素子140が形成される。
低電気特性部28cにおいては、アッシャ処理が施されたことにより、例えばコンタクト抵抗Rcが上昇し、非オーミック特性を示すため、電流が流れ難くなる。このため、第1電極40に対向する領域の発光層30において、電流が流れ難くなる。これにより、第1電極40直下の発光層30に電流が注入されにくくなり、発光層30における発光光が第1電極40に吸収されることが抑制でき、効率が向上する。
上記で説明したシンター処理条件によれば、非常に良好なオーミック特性と低いコンタクト抵抗Rcとを実現することができるので、例えばアッシング処理が施される低電気特性部28cによる電流の通電領域の制御と、上記のシンター処理と、を組み合わせて実施することにより、低電気特性部28cにおいては実質的に電流が流れない構成を実現でき、特に好ましい。
なお、第2半導体層20(特にp形コンタクト層28)のうちの第1電極40に対向する領域(部分28b)の第2電極50の側の表面に、例えば選択的にアッシング処理を行って形成する低電気特性部28cを設け、電流の通電領域を制御す方法は、上記の第1金属層51と第2金属層52との組み合わせにおいて、特定の条件のシンター処理を施す構成とは独立して実施することができる。これにより、効率が向上できる。
低電気特性部28cの作製方法はアッシング処理でも良いし、RIE(Reactive Ion Etching)処理でも良い。塩素雰囲気でのICP(Inductively Coupled Plasma)−RIEを用いれば、発光層30へのダメージを抑えることができる。なお、上記においては、第2電極50(電極EL)が、Agを含有する第1金属層51と、白金属金属元素を含有する第2金属層52と、第3金属層53と、を有している構成であるが、第1電極40(対向電極CEL)が、Agを含有する第1金属層と、白金属金属元素を含有する第2金属層と、第3金属層53と、を有しており、上記の各条件を満たしていても良い。
また、第1電極40と第2電極50とのそれぞれが、上記の構成を有していても良い。
(第5の実施の形態)
第5の実施形態は、窒化物系半導体からなる第1導電形の第1半導体層10と、窒化物系半導体からなる第2導電形の第2半導体層20と、第1半導体層10と第2半導体層20との間に設けられた発光層30と、を有する積層構造体10sと、第2半導体層20の発光層30とは反対側に設けられた電極EL(例えば第2電極50)と、を有する半導体発光素子の製造方法である。
図7は、第5の実施形態に係る半導体発光素子の製造方法を例示するフローチャートである。
図7に表したように、本実施形態に係る半導体発光素子の製造方法は、第2半導体層20の発光層30とは反対側の面(第1主面10a)の上に、銀または銀合金を含む第1金属層51を形成し、第1金属層51の上に、金、白金、パラジウム、ロジウム、イリジウム、ルテニウム、オスミウムの少なくともいずれかの元素を含む第2金属層52を形成し、第2金属層52のZ軸方向に沿った厚さ以上の厚さを有する第3金属層53を形成する工程(ステップS120)と、第2半導体層20、第1金属層51及び第2金属層52を、酸素を含有する雰囲気においてシンター処理する工程(ステップS130)と、を備える。
そして、シンター処理する工程(ステップS130)における温度は、シンター処理を実施した後の第1金属層51に含まれる銀の平均粒径(グレインサイズ)が、シンター処理を施す前の平均粒径の1倍以上、3倍以下である温度である。
例えば、第2金属層52がPtを含む場合は、シンター処理温度は、560℃未満が好ましく、特に470℃以下が好ましい。また、第2金属層52がPdを含む場合は、シンター処理温度は、470℃未満であることが好ましく、特に380℃以下が好ましい。また、第2金属層52がRhを含む場合は、シンター処理温度は、560℃未満が好ましく、特に、470℃以下が好ましい。
これにより、電極EL(第2電極50)のコンタクト抵抗Rcを低減し、反射率を向上し、密着性を向上できる。
このとき、シンター処理における雰囲気の酸素濃度は、20%以上であることが好ましい。これにより、コンタクト抵抗Rcが低減でき、良好なオーミック特性が得られる。
そして、発光層30の発光光のピーク波長は370nm以上、400nm以下のときに、特に高い効果を発揮することができる。すなわち、この波長範囲においては、Ag以外の金属では、反射率が著しく低下するが、Agの反射率は高く、Agを第1金属層51に用いることの効果が高く発揮される。
そして、第1金属層51は、銀を含む単層膜とすることができる。また、第2金属層52は、白金、パラジウム、及び、白金とパラジウムとを含む合金の少なくともいずれかを含むことができる。
この製造方法によれば、第1金属層51、第2金属層52及び第3金属層53を積層した状態でシンター処理するため、内部応力の大きな第2金属層52を薄く形成した場合でも、第2金属層52の厚さ以上の厚さで形成した第3金属層53によってシンター処理の際のAgのマイグレーションを抑制することができるようになる。また、内部応力の大きな第2金属層52を薄く形成できるため、第2金属層52の内部応力による第1金属層51の剥がれを抑制でき、製造歩留まりの高い半導体発光素子を提供できる。
図8は、第5の実施形態に係る別の半導体発光素子の製造方法を例示するフローチャートである。
図8に表したように、本実施形態に係る半導体発光素子の製造方法においては、以下の工程をさらに備える。
サファイアからなる基板5の上に、単結晶AlGa1−xN(0.8≦x≦1)を含み、高濃度で炭素を含む高炭素濃度部バッファ層(例えば、上記の第1バッファ層5b1)を形成する(ステップS101)。
そして、高炭素濃度部バッファ層の上に、単結晶AlGa1−yN(0.8≦y≦1)を含み、炭素濃度が上記の高炭素濃度部バッファ層よりも低い低炭素濃度バッファ層(例えば、上記の第2バッファ層5b2)を形成する(ステップS102)。
そして、低炭素濃度バッファ層の上に、第1半導体層10を形成する(ステップS111)。
そして、第1半導体層10の上に発光層30を形成する(ステップS112)。
そして、発光層30の上に第2半導体層20を形成する(ステップS113)する。
上記のようなバッファ層を用いることで、結晶性が優れた第1半導体層10、発光層30及び第2半導体層20を形成することができる。
そして、既に説明したように、高炭素濃度部バッファ層の炭素濃度は、3×1018cm−3以上、5×1020cm−3以下が好ましく、厚さは、3ナノメートル以上、20ナノメートル以下が好ましい。
図9は、本発明の第5の実施形態に係る別の半導体発光素子の製造方法を例示するフローチャートである。
図9に表したように、第5の実施形態に係る別の半導体発光素子の製造方法は、以下の工程をさらに備える。
低炭素濃度バッファ層と第1半導体層10(第1半導体層10)との間にGaNを含むGaNバッファ層(上記の第3バッファ層5b3)を形成する(ステップS103)。
シンター処理(ステップS130)の後に、電極EL(第2電極50)を支持基材6に対向させて、電極ELを支持基材6に対して固定する(ステップS140)。
そして、基板5の側から、GaNバッファ層に、GaNの禁制帯幅に基づく禁制帯幅波長よりも短い波長を有するレーザ光LLを照射して、GaNバッファ層の基板5の側の部分の少なくとも一部を変質させて、基板5をGaNバッファ層から分離する(ステップS150)。
すなわち、図5(b)に関して説明した処理を行う。本実施形態の製造方法によれば、第2電極50の反射特性が高く、密着性も良好なので、支持基材6を設ける構成を有する高輝度で高信頼性の半導体発光素子が製造できる。
(第6の実施の形態)
図10は、第6の実施の形態に係る半導体発光装置の構成を例示する模式的断面図である。
本具体例では、第1の実施形態に係る半導体発光素子110が用いられているが、半導体発光装置には上記の実施形態に係る任意の半導体発光素子を用いることができる。
半導体発光装置500は、半導体発光素子110と、蛍光体と、を組み合わせた白色LEDである。すなわち、本実施形態に係る半導体発光装置500は、半導体発光素子110と、半導体発光素子110から放出された光を吸収し、前記光とは異なる波長の光を放出する蛍光体と、を備える。
図10に表したように、本実施形態に係る半導体発光装置500では、セラミック等からなる容器72の内面に反射膜73が設けられており、反射膜73は容器72の内側面と底面に分離して設けられている。反射膜73は、例えばアルミニウム等からなるものである。このうち容器72の底部に設けられた反射膜73の上に、半導体発光素子110がサブマウント74を介して設置されている。
半導体発光素子110は、第1電極40が設けられた主面15a側を上に向け、例えば、低温半田を用いて、サブマウント74に導電性基板60の裏面が固定されている。これら半導体発光素子110、サブマウント74及び反射膜73の固定には、接着剤による接着を用いることも可能である。
サブマウント74の半導体発光素子側の表面には、半導体発光素子110の導電性基板60がマウントされる電極が形成されており、容器72側に設けられた図示しない電極に対してボンディングワイヤ76により接続されている。一方、第1電極40もボンディングワイヤ76により、容器72側に設けられた図示しない電極に接続されている。これらの接続は、内側面の反射膜73と、底面の反射膜73と、の間の部分において行われている。
また、半導体発光素子110やボンディングワイヤ76を覆うように赤色蛍光体を含む第1蛍光体層81が設けられており、この第1蛍光体層81の上には青色、緑色或いは黄色の蛍光体を含む第2蛍光体層82が形成されている。この蛍光体層の上にはシリコン樹脂からなる蓋部77が設けられている。
第1蛍光体層81は、樹脂及びこの樹脂中に分散された赤色蛍光体を含む。
赤色蛍光体としては、例えばY、YVO、Y(P,V)Oを母材として用いることができ、これに3価のEu(Eu3+)を付活物質として含ませる。すなわち、Y:Eu3+、YVO:Eu3+等を赤色蛍光体として用いることができる。Eu3+の濃度は、モル濃度で1%〜10%とすることができる。
赤色蛍光体の母材としては、Y、YVOの他に、LaOSやY(P, V)O等を用いることができる。また、Eu3+の他にMn4+等を利用することもできる。特に、YVO母体に、3価のEuと共に少量のBiを添加することにより、380nmの吸収が増大するので、さらに発光効率を高くすることができる。また、樹脂としては、例えば、シリコーン樹脂を用いることができる。
また、第2蛍光体層82は、樹脂、並びに、この樹脂中に分散された青色、緑色及び黄色の少なくともいずれかの蛍光体、を含む。例えば、青色蛍光体と緑色蛍光体を組み合わせた蛍光体を用いても良く、また、青色蛍光体と黄色蛍光体とを組み合わせた蛍光体を用いても良く、青色蛍光体、緑色蛍光体及び黄色蛍光体を組み合わせた蛍光体を用いても良い。
青色蛍光体としては、例えば(Sr,Ca)10(POCl:Eu2+やBaMgAl1627:Eu2+を用いることができる。
緑色蛍光体としては、例えば3価のTbを発光中心とするYSiO:Ce3+,Tb3+を用いることができる。この場合、CeイオンからTbイオンへエネルギーが伝達されることにより励起効率が向上する。緑色蛍光体としては、例えば、SrAl1425:Eu2+を用いることができる。
黄色蛍光体としては、例えばYAl:Ce3+を用いることができる。
また、樹脂として、例えば、シリコーン樹脂を用いることができる。特に、3価のTbは、視感度が最大となる550nm付近に鋭い発光を示すので、3価のEuの鋭い赤色発光と組み合わせると発光効率が著しく向上する。
本実施形態に係る半導体発光装置500によれば、半導体発光素子110から発生した例えば波長380nmの紫外光は、半導体発光素子110の上方および側方に放出される。さらに、反射膜73で反射した紫外光によって、各蛍光体層に含まれる上記蛍光体は効率良く励起される。例えば、第1蛍光体層81に含まれる3価のEuを発光中心とする上記蛍光体は、620nm付近の波長分布の狭い光に変換される。これにより、赤色可視光を効率良く得ることが可能である。
また、第2蛍光体層82に含まれる青色、緑色、黄色の蛍光体が励起されることによって、青色、緑色、黄色の可視光を効率良く得ることができる。さらに、これらの混色として、白色光やその他様々な色の光を、高効率でかつ演色性良く得ることが可能である。
半導体発光装置500によれば、高効率で所望を色の光を得ることができる。
なお、本明細書において「窒化物系半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x,y及びzをそれぞれの範囲内で変化させた全ての組成の窒化物系半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むものや、導電形などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物系半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子を構成する、発光層、窒化物系半導体、第1金属層、第2金属層、第3金属層、第1半導体層、第2半導体層、第1電極、第2電極、第1パッド層、第2パッド層、各種のバッファ層、基板、誘電体膜など各要素の形状、サイズ、材質、配置関係などに関して、また結晶成長プロセスなどの製造方法に関して当業者が各種の変更を加えたものであっても、本発明の要旨を有する限りにおいて本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
5…基板、 5b…バッファ層、 5b1…第1バッファ層、 5b2…第2バッファ層、 5b3…第3バッファ層、 6…支持基材、 6p…対向パッド層、 10…第1半導体層、 10a…第1主面、 10b…第2主面、 10s…積層構造体、 20…第2半導体層、 28…p形コンタクト層、 28a、28b…部分、 28c…低電気特性部、 30…発光層、 40…第1電極、 45…第1パッド層、 50…第2電極、 51…第1金属層、 52…第2金属層、 53…第3金属層、 55…第2パッド層、 60…誘電体膜、 110、111、120、130、140…半導体発光素子、500…半導体発光装置、 CEL…対向電極、 EL…電極、 LL…レーザ光、 PP…凹凸部

Claims (10)

  1. 窒化物系半導体からなる第1導電形の第1半導体層と、窒化物系半導体からなる第2導電形の第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有する積層構造体と、
    前記第2半導体層の前記発光層とは反対側に設けられ、銀または銀合金を含む第1金属層と、前記第1金属層の前記第2半導体層とは反対側に設けられ、ロジウムからなる第2金属層と、前記第2金属層の前記第1金属層とは反対側に設けられ、前記第1半導体層から前記第2半導体層に向かう方向に沿った厚さが、前記第2金属層の前記方向に沿った厚さ以上であるニッケルからなる第3金属層と、前記第3金属層の前記第2半導体層とは反対側に設けられた第4金属層と、を有する電極と、
    を備え
    前記第2金属層の前記方向に沿った厚さは50ナノメートル未満であり、
    前記第3金属層の前記第4金属層に対する拡散係数は、前記第2金属層の前記第4金属層に対する拡散係数よりも小さいことを特徴とする半導体発光素子。
  2. 前記第3金属層は、前記第2金属層の内部応力よりも小さい内部応力を有する請求項1記載の半導体発光素子。
  3. 前記第3金属層の仕事関数は、アルミニウム及びチタンの仕事関数よりも高いことを特徴とする請求項1または2に記載の半導体発光素子。
  4. 前記第3金属層の銀に対する拡散係数は、前記第2金属層の銀に対する拡散係数よりも小さいことを特徴とする請求項1〜3のいずれか1つに記載の半導体発光素子。
  5. 前記第1金属層は、銀を含む単層膜であることを特徴とする請求項1〜4のいずれか1つに記載の半導体発光素子。
  6. 前記第1金属層と前記第2金属層との界面を含む領域における前記第2金属層に含まれる元素の含有率は、前記第1金属層のうち前記界面から離れた領域における前記元素の含有率よりも高いことを特徴とする請求項1〜5のいずれか1つに記載の半導体発光素子。
  7. 前記発光層の発光光のピーク波長は、370ナノメートル以上、400ナノメートル以下であることを特徴とする請求項1〜6のいずれか1つに記載の半導体発光素子。
  8. 前記第3金属層の前記半導体とは反対側に設けられた支持基板をさらに備えたことを特徴とする請求項1〜7のいずれか1つに記載の半導体発光素子。
  9. 前記第2金属層の前記方向に沿った厚さは10ナノメートル以下であることを特徴とする請求項1〜8のいずれか1つに記載の半導体発光素子。
  10. 請求項1〜9のいずれか1つに記載の半導体発光素子と、
    前記半導体発光素子から放出された光を吸収し、前記光とは異なる波長の光を放出する蛍光体と、
    を備えたことを特徴とする半導体発光装置。
JP2011042596A 2011-02-28 2011-02-28 半導体発光素子及び半導体発光装置 Expired - Fee Related JP4940363B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011042596A JP4940363B1 (ja) 2011-02-28 2011-02-28 半導体発光素子及び半導体発光装置
US13/204,021 US8921886B2 (en) 2011-02-28 2011-08-05 Semiconductor light emitting device, semiconductor light emitting apparatus, and method for manufacturing semiconductor light emitting device
US14/547,226 US9373753B2 (en) 2011-02-28 2014-11-19 Method for manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011042596A JP4940363B1 (ja) 2011-02-28 2011-02-28 半導体発光素子及び半導体発光装置

Publications (2)

Publication Number Publication Date
JP4940363B1 true JP4940363B1 (ja) 2012-05-30
JP2012182211A JP2012182211A (ja) 2012-09-20

Family

ID=46395336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011042596A Expired - Fee Related JP4940363B1 (ja) 2011-02-28 2011-02-28 半導体発光素子及び半導体発光装置

Country Status (2)

Country Link
US (2) US8921886B2 (ja)
JP (1) JP4940363B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063862A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置及びその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
AT513747B1 (de) 2013-02-28 2014-07-15 Mikroelektronik Ges Mit Beschränkter Haftung Ab Bestückungsverfahren für Schaltungsträger und Schaltungsträger
JP6183235B2 (ja) * 2014-01-31 2017-08-23 日亜化学工業株式会社 窒化物半導体発光素子
EP2953176A1 (de) * 2014-06-02 2015-12-09 Swarovski Energy GmbH Beleuchtungsvorrichtung
TWI548123B (zh) * 2014-12-03 2016-09-01 隆達電子股份有限公司 發光二極體結構
JP6424738B2 (ja) * 2015-05-26 2018-11-21 日亜化学工業株式会社 発光装置および発光装置の製造方法
US20190140065A1 (en) * 2016-03-30 2019-05-09 Stanley Electric Co., Ltd. n-Type Electrode, Method for Manufacturing n-Type Electrode, and n-Type Laminated Structure wherein n-Type Electrode is Provided on n-Type Group III Nitride Single Crystal Layer
TWI703726B (zh) * 2016-09-19 2020-09-01 新世紀光電股份有限公司 含氮半導體元件
CN109087982B (zh) * 2017-06-14 2021-04-30 光宝光电(常州)有限公司 紫外线发光二极管封装结构及其制造方法
US10593672B2 (en) 2018-01-08 2020-03-17 International Business Machines Corporation Method and structure of forming strained channels for CMOS device fabrication
TWI660523B (zh) * 2018-07-31 2019-05-21 國立中興大學 磊晶層的修復方法及使用該方法修復的光電元件
JP6793863B2 (ja) * 2019-01-22 2020-12-02 Dowaエレクトロニクス株式会社 深紫外発光素子用の反射電極の製造方法、深紫外発光素子の製造方法および深紫外発光素子
WO2020153308A1 (ja) * 2019-01-22 2020-07-30 Dowaエレクトロニクス株式会社 深紫外発光素子用の反射電極の製造方法、深紫外発光素子の製造方法および深紫外発光素子
JP6995227B1 (ja) 2021-01-07 2022-01-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2024065293A1 (zh) * 2022-09-28 2024-04-04 泉州三安半导体科技有限公司 一种发光二极管及发光装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220171A (ja) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
JP2003168823A (ja) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP2007042952A (ja) * 2005-08-04 2007-02-15 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP2007110056A (ja) * 2005-09-13 2007-04-26 Showa Denko Kk 窒化物系半導体発光素子及びその製造方法
JP2008103674A (ja) * 2006-10-18 2008-05-01 Samsung Electro Mech Co Ltd 多層反射膜電極及びそれを備えた化合物半導体発光素子
JP2010171142A (ja) * 2009-01-21 2010-08-05 Toshiba Corp 半導体発光素子及び半導体発光装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353591A (ja) * 1999-04-07 2000-12-19 Tdk Corp 複合基板、これを用いた薄膜発光素子、およびその製造方法
US6326294B1 (en) * 2000-04-27 2001-12-04 Kwangju Institute Of Science And Technology Method of fabricating an ohmic metal electrode for use in nitride compound semiconductor devices
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
JP3866540B2 (ja) 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
JP4123828B2 (ja) * 2002-05-27 2008-07-23 豊田合成株式会社 半導体発光素子
WO2004005216A1 (ja) * 2002-07-09 2004-01-15 Kenichiro Miyahara 薄膜形成用基板、薄膜基板、光導波路、発光素子、及び発光素子搭載用基板
KR100571818B1 (ko) 2003-10-08 2006-04-17 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2007184411A (ja) * 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP5139005B2 (ja) 2007-08-22 2013-02-06 株式会社東芝 半導体発光素子及び半導体発光装置
EP2239743B1 (en) * 2008-01-17 2020-03-11 Nichia Corporation Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for manufacturing light-emitting device
JP5191837B2 (ja) * 2008-08-28 2013-05-08 株式会社東芝 半導体発光素子及び半導体発光装置
JP5426124B2 (ja) * 2008-08-28 2014-02-26 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
JP5325506B2 (ja) * 2008-09-03 2013-10-23 株式会社東芝 半導体発光素子及びその製造方法
JP5191843B2 (ja) 2008-09-09 2013-05-08 株式会社東芝 半導体発光素子及びウェーハ
JP5258707B2 (ja) * 2009-08-26 2013-08-07 株式会社東芝 半導体発光素子
CN102484185B (zh) * 2009-09-07 2015-01-21 首尔伟傲世有限公司 半导体发光二极管及其制造方法
WO2011071100A1 (ja) * 2009-12-11 2011-06-16 昭和電工株式会社 半導体発光素子、半導体発光素子を用いた発光装置および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220171A (ja) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
JP2003168823A (ja) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP2007042952A (ja) * 2005-08-04 2007-02-15 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP2007110056A (ja) * 2005-09-13 2007-04-26 Showa Denko Kk 窒化物系半導体発光素子及びその製造方法
JP2008103674A (ja) * 2006-10-18 2008-05-01 Samsung Electro Mech Co Ltd 多層反射膜電極及びそれを備えた化合物半導体発光素子
JP2010171142A (ja) * 2009-01-21 2010-08-05 Toshiba Corp 半導体発光素子及び半導体発光装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063862A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置及びその製造方法
US9172017B2 (en) 2012-09-20 2015-10-27 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US9331235B2 (en) 2012-09-20 2016-05-03 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US8921886B2 (en) 2014-12-30
JP2012182211A (ja) 2012-09-20
US20150072459A1 (en) 2015-03-12
US20120217531A1 (en) 2012-08-30
US9373753B2 (en) 2016-06-21

Similar Documents

Publication Publication Date Title
JP4940363B1 (ja) 半導体発光素子及び半導体発光装置
JP5191837B2 (ja) 半導体発光素子及び半導体発光装置
JP5325506B2 (ja) 半導体発光素子及びその製造方法
JP5139519B2 (ja) 半導体発光素子及び半導体発光装置
JP5305790B2 (ja) 半導体発光素子
JP5258707B2 (ja) 半導体発光素子
JP5334601B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5052636B2 (ja) 半導体発光素子
JP5047013B2 (ja) 半導体発光素子及びその製造方法
JP2009049267A (ja) 半導体発光素子及びその製造方法
JP5514283B2 (ja) 半導体発光素子及び半導体発光装置
JP5608762B2 (ja) 半導体発光素子
JP5581427B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5319820B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5851001B2 (ja) 半導体発光素子
JP5774650B2 (ja) 半導体発光素子
JP5535250B2 (ja) 半導体発光素子の製造方法
JP5395916B2 (ja) 半導体発光素子
JP5563031B2 (ja) 半導体発光素子及び半導体発光装置
JP5372220B2 (ja) 半導体発光素子及び半導体発光装置
JP2014160880A (ja) 半導体発光素子及び半導体発光装置
JP5368609B2 (ja) 半導体発光素子の製造方法
JP2013243405A (ja) 半導体発光素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees