JP2014160880A - 半導体発光素子及び半導体発光装置 - Google Patents

半導体発光素子及び半導体発光装置 Download PDF

Info

Publication number
JP2014160880A
JP2014160880A JP2014119677A JP2014119677A JP2014160880A JP 2014160880 A JP2014160880 A JP 2014160880A JP 2014119677 A JP2014119677 A JP 2014119677A JP 2014119677 A JP2014119677 A JP 2014119677A JP 2014160880 A JP2014160880 A JP 2014160880A
Authority
JP
Japan
Prior art keywords
film
metal film
semiconductor layer
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014119677A
Other languages
English (en)
Other versions
JP5886899B2 (ja
Inventor
Hiroshi Katsuno
弘 勝野
Yasuo Oba
康夫 大場
Katsura Kaneko
桂 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014119677A priority Critical patent/JP5886899B2/ja
Publication of JP2014160880A publication Critical patent/JP2014160880A/ja
Application granted granted Critical
Publication of JP5886899B2 publication Critical patent/JP5886899B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】高輝度で、かつ劣化を抑制し、信頼性の向上を図ることができる半導体発光素子及び半導体発光装置を提供する。
【解決手段】第1、第2の半導体層と、その間に設けられた発光層と、第1の半導体層上に設けられた第1の電極と、第2の半導体層上において第2の半導体層に接し銀または銀合金の少なくともいずれかを含む第1の金属膜と、第2の半導体層上において第2の半導体層に接し第1の金属膜から離間した誘電体膜と、第2の半導体層上において誘電体膜と第1の金属膜との間に露出した第2の半導体層に接し、誘電体膜上において誘電体膜に接し、第2の半導体層との間のコンタクト抵抗が、第1の金属膜と第2の半導体層との間のコンタクト抵抗よりも高い金属からなる第2の金属膜と、を備え、発光層、第1、第2半導体層の側面がテーパ状であり、誘電体膜は前記側面を覆う半導体発光素子が提供される。
【選択図】図1

Description

本発明は、半導体発光素子に関し、特に、銀を含む金属膜を有する半導体発光素子及びこの半導体発光素子を有する半導体発光装置に関する。
基板などの半導体層の上に発光層を設けた半導体発光素子において、発光層から放出された光を半導体層の側から取り出す構造がある。例えば、フリップチップ型の半導体発光素子は、素子の発光層側をヒートシンク側に接触させ、基板側から光を取りだすことにより、高い光取り出し効率と高い放熱性とを両立することが可能である。一方、半導体発光素子の電極として、銀または銀合金が用いられる場合がある。銀は、発光層から放出された光を高効率で反射するため、高輝度の半導体発光素子を実現することができる。
しかし、銀は、マイグレーションや酸化、硫化反応などを起こしやすいという性質があり、発光強度及び寿命の低下、耐圧低下、絶縁不良を招くことがある。マイグレーションは、外気や誘電体膜、素子加工工程中の処理液などに含まれる水分やイオン不純物への暴露や、通電時の電界集中などによって加速される。
これに対して、銀電極を保護するため、銀以外の金属や保護膜で被覆してマイグレーションを防止し、劣化を抑制する提案がなされている。(例えば、特許文献1、2参照)
特開2006−245231号公報 特開2003−168823号公報
本発明は、高輝度で、かつ劣化を抑制し、信頼性の向上を図ることができる半導体発光素子及び半導体発光装置を提供する。
本発明の一態様によれば、第1の半導体層と、第2の半導体層と、前記第1の半導体層と第2の半導体層との間に設けられた発光層と、前記第1の半導体層の上に設けられた第1の電極と、前記第2の半導体層の上において前記第2の半導体層に接し銀または銀合金の少なくともいずれかを含む第1の金属膜と、前記第2の半導体層の上において前記第2の半導体層に接し前記第1の金属膜から離間した誘電体膜と、前記第2の半導体層上において前記誘電体膜と前記第1の金属膜との間に露出した前記第2の半導体層に接し、前記誘電体膜の上において前記誘電体膜に接し、前記第2の半導体層との間のコンタクト抵抗が、前記第1の金属膜と前記第2の半導体層との間のコンタクト抵抗よりも高い金属からなる第2の金属膜と、を備え、前記発光層、前記第1半導体層及び前記第2半導体層の側面がテーパ状であり、前記誘電体膜は、前記発光層、前記第1半導体層及び前記第2半導体層の前記テーパ状の側面を覆うことを特徴とする半導体発光素子が提供される。
また、本発明の他の一態様によれば、上記の半導体発光素子と、前記半導体発光素子から放出された光を吸収し、異なる波長の光を放出する蛍光体と、を備えたことを特徴とする半導体発光装置が提供される。
本発明によれば、高輝度で、かつ劣化を抑制し、信頼性の向上を図ることができる半導体発光素子及び半導体発光装置が提供される。
本発明の第1実施例に係る半導体発光素子の構造を示す模式断面図および模式平面図である。 比較例に係る半導体発光素子の構造を示す模式断面図および模式平面図である。 作製後と作製から2週間経過した後の逆方向バイアス電流の測定結果を表すグラフ図である。 第1実施例に係る半導体発光素子の通電加速劣化試験を表すグラフ図である。 比較例に係る半導体発光素子の通電加速劣化試験を表すグラフ図である。 第2実施例に係る半導体発光素子の構造を示す模式断面図である。 第3実施例に係る半導体発光素子の構造を示す模式断面図である。 第4実施例に係る半導体発光素子の構造を示す模式断面図である。 第5実施例に係る半導体発光素子の構造を示す模式断面図である。 第6実施例に係る半導体発光素子の構造を示す模式断面図である。 第7実施例に係る半導体発光素子の構造を示す模式断面図である。 第8実施例に係る半導体発光素子の構造を示す模式断面図である。 本発明の半導体発光素子における、電極パターンの変形例を示す平面図および模式断面図である。 本発明の半導体発光素子を用いた半導体発光装置の断面模式図である。
以下、図面を参照しつつ本発明の実施形態について説明する。
図1(a)は、本発明の第1実施例に係る半導体発光素子の構造を示す模式断面図であり、図1(b)は、その模式平面図である。
図1(a)に表したように、サファイア基板10の上に、n型半導体層(第1の半導体層)1、発光層3及びp型半導体層(第2の半導体層)2が、この順に積層されている。p型半導体層2上には、銀または銀合金を含む第1金属膜(第1の金属膜)5と、銀を含まない金属からなる第2金属膜(第2の金属膜)6と、を有するp側電極(第2の電極)4が設けられている。そして、p型半導体層2の一部はエッチングにより除去され、露出したn型半導体層1上には、n側電極7が設けられている。また、n側電極7と第1金属膜5及びその近傍を除いて半導体層は、誘電体膜8で覆われている。第1金属膜5と誘電体膜8の間にはp型半導体層2が露出した領域があり、第2金属膜6はこの露出領域でp型半導体層2と接すると共に、第1金属膜5及び第1金属膜5に対向する側の誘電体膜8の一部を覆っている。
なお、図1(b)に表した具体例おいては、n側電極7は半導体発光素子の一角を占めているが、n側電極7の形状や位置はこれに限定されることはない。
次に、半導体層の積層構造の具体例について説明する。
本実施例に係る半導体発光素子は、サファイア基板上に形成された窒化物半導体から構成される。即ち、例えば、有機金属気相成長法を用いて、表面がサファイアc面からなる基板10の上に、高炭素濃度の第1AlNバッファ層(炭素濃度3×1018cm-3〜5×1020cm-3)を3nm〜20nm、高純度第2AlNバッファ層(炭素濃度1×1016cm-3〜3×1018cm-3)を2μm、ノンドープGaNバッファー層を3μm、Siドープn型GaNコンタクト層(Si濃度1×1018cm-3〜5×1018cm-3)を4μm、Siドープn型Al0.10Ga0.90Nクラッド層(Si濃度1×1018cm−3)を0.02μm、Siドープn型Al0.11Ga0.89Nバリア層(Si濃度1.1〜1.5×1019cm−3)とGaInN発光層(波長380nm)とが交互に3周期積層されてなる多重量子井戸構造の発光層を0.075μm、多重量子井戸の最終Al0.11Ga0.89Nバリア層(Si濃度1.1〜1.5×1019cm−3)を0.01μm、Siドープn型Al0.11Ga0.89N層(Si濃度0.8〜1.0×1019cm−3)を0.01μm、ノンドープAl0.11Ga0.89Nスペーサ層を0.02μm、Mgドープp型Al0.28Ga0.72Nクラッド層(Mg濃度1×1019cm−3)を0.02μm、Mgドープp型GaNコンタクト層(Mg濃度1×1019cm−3)を0.1μm、高濃度Mgドープp型GaNコンタクト層(Mg濃度2×1020cm−3を0.02μmの厚みで、それぞれ順次積層した構造を採用することができる。
この具体例の場合、Siドープn型GaNコンタクト層がn型半導体層1に対応し、Mgドープp型GaNコンタクト層がp型半導体層2に対応する。
ここで、Mgドープp型GaNコンタクト層のMg濃度は、1×1020cm−3台と高めに設定することで、p側電極とのオーミック性が向上する。ただし、半導体発光ダイオードの場合、半導体レーザダイオードとは異なり、コンタクト層と発光層との距離が近いため、Mg拡散による特性の劣化が懸念される。そこで、p側電極とコンタクト層の接触面積が広く、動作時の電流密度が低いことを利用して、電気特性を大きく損ねることなくMg濃度を1×1019cm−3台に抑えることで、Mgの拡散を防ぐことができ、発光特性を改善させることができる。
高炭素濃度の第1AlNバッファ層は基板との結晶型の差異を緩和する働きをし、特に螺旋転位を低減する。また、高純度第2AlNバッファ層は、表面が原子レベルで平坦化する。そのため、この上に成長するノンドープGaNバッファ層の欠陥が低減されるが、そのためには膜厚は、1μmよりも厚いことが好ましい。また、歪みによるそり防止のためには、厚みが4μm以下であることが望ましい。高純度第2AlNバッファ層はAlNに限定されず、AlxGa1−xN(0.8≦x≦1)でも良くウェハのそりを補償することができる。
ノンドープGaNバッファ層は、高純度第2AlNバッファ層上で3次元島状成長をすることにより欠陥低減の役割を果たす。成長表面が平坦化するには、ノンドープGaNバッファ層の平均膜厚は2μm以上であることが必要である。再現性とそり低減の観点からノンドープGaNバッファ層の総膜厚は、4〜10μmが適切である。
これらのバッファ層を採用することで、従来の低温成長AlNバッファ層と比較して欠陥を約1/10に低減することができた。この技術によって、紫外帯域発光でありながらも高効率な半導体発光素子を作ることができる。
次に、半導体層上の電極の形成について説明する。
図1(a)に示したとおり、p型半導体層2の一部の領域において、n型コンタクト層が表面に露出するまで、マスクを用いてドライエッチングによってp型半導体層2と発光層3を取り除く。その後、露出したn型半導体層1を含む半導体層全体に、熱CVD装置を用いて誘電体膜8として、例えばSiO膜を400nm積層する。
p電極4を形成するため、まず、レジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、p型コンタクト層上のSiO2膜をフッ化アンモン処理で取り除く。その際、後述する第1金属膜5のAgと誘電体膜8のSiO2膜の間に、p型コンタクト層が露出するよう、フッ化アンモンの処理時間を調整する。具体的な例として、エッチングレート400nm/minの場合、Agを形成する領域のSiO2膜を取り除くための時間と、上記領域のすぐ脇に位置するp型コンタクト層2を1μm幅で露出させるオーバーエッチングの時間の合計は、3分半程度となる。SiO2膜が取り除かれた領域に、真空蒸着装置を用いて第1金属膜5のAgを200nmの膜厚で形成し、350℃の窒素雰囲気で1分間シンター処理を行う。
同じくレジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、Agが形成された領域全体と、Agのすぐ横にある表面に露出されたp型コンタクト層の領域全体と、SiO2膜の一部を被覆するように、第2金属膜6として、例えばPt/Auを500nmの膜厚で形成し、p電極4を形成する。
n側電極7を形成するために、レジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、露出したn型コンタクト層上のSiO膜をフッ化アンモン処理で取り除く。SiO膜が取り除かれた領域に、例えばTi/Pt/Auからなるn側電極7を500nmの膜厚で形成する。
次いで、劈開若しくはダイヤモンドブレード等により切断し個別の半導体発光素子とする。
各層に用いられる材料は、上述の具体例に限定されることはない。半導体層の材料は、例えば、AlGa1−x−yInN(x≧0、y≧0、x+y≧1)等の窒化物半導体を用いることができる。また、これらの半導体層の形成方法は、特に限定されることはなく、例えば、有機金属気相成長法、分子線エピタクシ法などの結晶成長技術を用いることができる。
基板10の材料も特に限定されることはなく、サファイア、SiC、GaN、GaAs、Si等の一般的な基板材料を用いることができる。最終的には基板を取り除くことも可能である。
誘電体膜8の材料には、Si、Al、Zr、Ti、Nb等の酸化物、窒化物又は酸窒化物を用いることができる。さらに、誘電体膜8は2層以上から構成されていてもよい。積層する誘電体膜の総膜厚は、絶縁性確保の観点からは50nm以上が好ましく、また、誘電体膜のクラック発生を抑制する観点からは1000nm以下とすることが望ましい。誘電体膜8と第1金属膜5とが接触せずに離れているため、第1金属膜5への影響を考慮せずに、製造コスト、製造工程、半導体発光素子の特性などに対して最適な誘電体膜の種類や成膜方法を自由に選択することができる。
n側電極7の材料も、特に限定されることはなく、n型半導体のオーミック電極として用いられる導電性の単層膜または多層膜を用いることができる。
p側電極4は、少なくとも銀または銀合金を含む第1金属膜5と、銀を含まない金属からなる第2金属膜6とにより構成される。第1金属膜5の材料は、銀単層でも銀以外の金属を含む合金層であってもよい。第1金属膜5は、発光層3からの光を高効率に反射する役割を有している。そして、通常の金属単層膜の可視光帯域に対する反射効率は、波長が短くなるほど低下する傾向にあるが、銀は、370nm以上400nm以下の紫外帯域の光に対しても高い反射率を有する。そのため、紫外発光の半導体発光素子で、且つ第1金属膜5が銀合金の場合、半導体層との界面付近の第1金属膜5は銀の成分比が大きい方が望ましい。また、第1金属膜5の膜厚は、光に対する反射効率を確保するため、100nm以上であることが好ましく、面積はできるだけ広い方が好ましい。
第1金属膜5とn側電極7との距離が離れるほど、銀のマイグレーションによる絶縁不良、耐圧不良のリスクが減少する。逆に、第1金属膜5とn側電極7との距離が狭まるほど、金属反射膜として機能する第1金属膜5の面積が実質的に増加し、光の取り出し効率が向上する。第1金属膜5からn側電極7への電流経路を考えた際、第1金属膜5とn側電極7との距離が最も短い場所に電流が集中するため、これらの間の距離は場所によらず一定であることが好ましい。また、平面視で、第1金属膜5とn側電極7が対向する領域の長さは長ければ長いほど、第1金属膜5からn側電極7への電流経路が増えるため、電界集中は緩和される。これらの効果を考慮して、露出されたn型コンタクト層の面積や形状、第1金属膜5の面積と形状、n側電極7の面積と形状、第1金属膜5と誘電体膜8の距離、第1金属膜5とn側電極7の距離を適宜決定することができる。
第2金属膜6は、銀を含まない金属から構成されており、第1金属膜5と電気的に接触している。第2金属膜6の材料は、特に限定されるものではなく、金属の単層膜や多層膜、金属の合金層、導電性酸化物膜の単層膜や多層膜、これらの組み合わせであってもよい。第2金属膜6の膜厚は、特に限定されるものではなく、例えば100nmから1000nmの間で選ぶことができる。
第2金属膜6とp型半導体層2の最上層となるp型コンタクト層の間の電気特性は、第1金属膜5とp型コンタクト層の間よりもコンタクト抵抗が大きいほうが好ましい。これによって、第1金属膜5直下に位置する発光層3に効率よく電流を注入することができ、第1金属膜5直下から発光した光を高効率に基板側へ反射させることができるため、光取り出し効率を向上させることができる。
第2金属膜6は、第1金属膜5と、第1金属膜5と誘電体膜8との間に露出したp型コンタクト層と、誘電体膜8の一部を被覆している。特に、n側電極7に対向する側の誘電体膜8は全域に渡って被覆していることが好ましい。第2金属膜6が誘電体膜8上を被膜する長さは、製造工程上のパターン合わせ精度、反射膜として機能する第1金属膜5の面積確保、第2金属膜6とp型半導体層2との間にかかる電界の強さを考慮して、0.1μmから、誘電体膜8の端から0.1μm手前までの距離の間が好ましい。製造コストを考慮して、安価で位置合わせ精度の悪い等倍露光であるコンタクト露光装置を使用する場合は、上記範囲は1μmから、誘電体膜8の端から1μm手前までの距離の間がより好ましい。さらに、歩留り向上を考慮する場合は、上記範囲は3μmから、誘電体膜8の端から3μm手前までの距離の間がより好ましい。
図2は、比較例に係る半導体発光素子の構造を示す模式断面図である。
以下、比較例に係る半導体発光素子の構造と製造方法について説明する。図1に示す半導体発光素子と同様の構成要素には同一の符号を付して詳細な説明を省略する。
第2金属膜6は、第1金属膜5上のみに設けられ、第1金属膜5と誘電体膜8の間の露出したp型コンタクト層領域及び誘電体膜8を被覆していない。
p側電極4を形成するため、レジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、p型コンタクト層上のSiO膜をフッ化アンモン処理で取り除く。SiO膜が取り除かれた領域に、真空蒸着装置を用いてAgを200nmの膜厚で形成する。同じくレジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、Agが形成された領域の一部を被覆するように、Pt/Auを500nmの膜厚で形成し、Agの端部が露出されたp側電極4が形成される。
n側電極の形成は、図1に関して前述したものと同様の方法で行うことができる。
図3は、半導体発光素子を5Vで動作させたときの逆方向バイアス電流の測定時期依存性を表すグラフ図である。
ここで、試料(1)は比較例に係る半導体発光素子を表し、試料(2)は本実施例に係る半導体発光素子を表す。横軸は測定時期を表し、「作製後」とは、半導体発光素子を作製した後すぐに評価した場合で、「2週間後」とは、クリーンルーム等ではない通常の雰囲気に2週間放置した後に評価した場合である。本実施例によれば、2週間経過しても逆方向バイアス電流はほとんど変化しない。しかし、比較例によれば、2週間経過後には逆方向バイアス電流が大幅に増加し、半導体発光素子が劣化していることが分かる。
次に、本実施例及び比較例における通電加速劣化試験について説明する。
図4及び図5は、それぞれ本実施例と比較例における50mA通電に制御(ACC:Automatic Current Control)された半導体発光素子の放射束の変化率を表したグラフ図である。いずれも、周囲温度T=25℃、サンプル数を8個とした。時間経過と共に、50mA注入時の放射束は徐々に減少する。本実施例の場合、1000時間経過時の単位時間当たりの放射束減少率 (mW/h)は、10%よりも少ない。比較例においては、単位時間当たりの放射束減少率が大きく、600時間経過後で20%から45%に達している。すなわち、比較例における単位時間当たりの放射束減少率は、本実施例の約3乃至5倍である。
比較例では、電極配置の関係から、n側電極7に近い側のp側電極04端付近に電界集中が発生しやすく、且つ銀が外気に晒されている領域があるため、電気通電や長期間放置によって銀のマイグレーションや酸化、硫化反応が加速されやすいことが考えられる。それに加えて、本実施例のような高効率な紫外発光素子の場合、銀電極は高い光密度で高いエネルギーの波長に晒されることとなり、銀のマイグレーションや酸化、硫化反応が加速されやすい環境であると考えられる。これらの結果として、比較例では、図3や図5で得られたような発光強度および寿命の低下、耐圧低下を招くと考えられる。
本実施例によれば、銀または銀合金からなる第1金属膜5が第2金属膜6で覆われることで、外気や誘電体膜8から隔離されるため、水分やイオン不純物に晒されにくくなり、銀のマイグレーションや酸化、硫化反応を抑えることができる。また、n側電極7に対向する側の第1金属膜5端部のすぐ横に第2金属膜6が形成され、第1金属膜5のすぐ横に電流経路ができるため、第1金属膜5への電流集中が緩和される。同時に、第1金属膜5端部に対向する誘電体膜8端部付近に、p型半導体層2と第2金属膜6で挟まれた領域ができるため、誘電体膜8を挟んでp型半導体層2と第2金属膜6との間に弱い電界がかかる。その結果、第1金属膜5から誘電体膜8にかけて、電界が徐々に弱くなる構造を作ることができるため、この領域における電界集中を緩和することができる。さらに、製造工程に特別な工夫は必要なく、従来と同じ工程、工程数で形成できる。これらの効果により、半導体発光素子のリーク電流低減、絶縁特性向上、耐圧特性向上、発光強度の向上、寿命の増大、高いスループット、低コストを実現することができる。
第2金属膜6が誘電体膜8を被覆する長さが大きい場合は、誘電体膜8を介した電界の緩和構造を得る上で有利であるが、n側電極7とショートする危険が高くなる。一方、短い場合は、n側電極7とショートする危険はない。
図6は、本発明の第2実施例に係る半導体発光素子の構造を示す模式断面図である。
図1に関して前述したものと同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。
本実施例においては、発光層3を挟む半導体層断面がテーパを有し、それに伴い、誘電体層8がテーパ部分を斜めに被覆している。第2金属膜6は、誘電体層8の第1金属膜5側端部までを被覆している。テーパを設けることにより、段差による膜切れを抑制することが可能となる。窒化物半導体層とサファイア基板の屈折率差は大きく、発光した光の一部はその界面で反射されて半導体層に戻される。この反射された光は第1金属膜5と前記界面の間で反射を繰り返し、半導体層内に閉じ込められる。これに対して、本実施例のようにテーパを設けることにより、光の反射角を変えることができるため、光を基板側へ取り出せる確率を上げることができ、光取り出し効率が改善される。
図7は、本発明の第3実施例に係る半導体発光素子の構造を示す模式断面図である。
図1に関して前述したものと同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。
発光層3を含む半導体層にテーパを設けた場合、第2金属膜6が誘電体膜8を被覆する範囲を広くすることが可能である。第2金属膜6は、誘電体膜8のn側電極7側端部までを被覆している。
この構造により電界緩和に効果があるが、他に、第2金属膜6の斜め領域による光の反射効果が期待できる。
光の取りだし効率は、本来点光源が良く、その観点からはp側電極4は狭い方が良いが、反射の観点からは広い方が望ましい。p型半導体層2とオーミック接触が得られる場所とは別に、反射できる場所があることが望ましく、第2金属膜6のテーパ領域は高効率反射に寄与できる。
図8は、本発明の第4実施例に係る半導体発光素子の構造を示す模式断面図である。図1に関して前述したものと同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。
本実施例においては、第2金属膜6に覆われる領域の誘電体膜8の膜厚が、第2金属膜6に覆われない領域の誘電体膜8の膜厚よりも薄い点が第1の実施例と異なる。
本実施例における半導体層上の電極の形成について説明する。
p側電極4を形成するため、レジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、p型コンタクト層上のSiO膜をフッ化アンモン処理で取り除く。その際、後述するAgとSiO膜の間に、p型コンタクト層が露出するよう、フッ化アンモンの処理時間を調整する。SiO膜が取り除かれた領域に、真空蒸着装置を用いて第1金属膜5となるAgを200nmの膜厚で形成し、350℃の窒素雰囲気で1分間シンター処理を行う。
同じくレジストリフトオフ用のパターニングされたレジストを、Agが形成された領域全体と、Agのすぐ横にある表面に露出されたp型コンタクト層の領域全体と、この露出領域に接する誘電体膜8の端部を除く残りの領域とに形成する。金属膜蒸着の前処理として、フッ化アンモン処理を行い、誘電体膜8の端部をエッチングする。その際、レジストから露出されたSiO膜からなる誘電体膜8の端部がなくならないよう、フッ化アンモンの処理時間を調整する。具体的には、エッチングレート400nm/minの場合、1分以内となる。これにより、400nmのSiOが削られその端部が約200nmの厚さとなる。その後、Pt/Auを500nmの膜厚で形成して第2金属膜6とし、p側電極4を形成する。最後に、第1実施例と同様の方法でn側電極7を形成する。
本実施例では、第2金属膜6とp型コンタクト層とで挟まれる誘電体膜8の膜厚を調整することで、誘電体膜8にかかる電界の強さを調整することができる。その結果として、半導体発光素子の動作電流、形状、サイズ、配置関係に合わせて、第1金属膜05の周辺にかかる電界分布を調整することができる。
次に、本発明の第5実施例について説明する。
図9は、本発明の第5実施例に係る半導体発光素子の構造を示す模式断面図である。
図1における半導体発光素子100に、Pt/Auが形成された領域、すなわち第2金属膜6の一部または全部を被覆するように、Auを2000nmの膜厚で形成し、パッド45を形成する。これによって、ボンダビリティが向上するほか、半導体発光素子の放熱性の改善も期待できる。また、このパッド45を金バンプとして使用することもできるし、Auの代わりにAuSnバンプを形成することもできる。n側電極7の上に形成するパッド上に同時に形成することもできる。
また、ワイヤボンディングのボンダビリティ向上、ボールボンダによる金バンプ形成時のダイシェア強度向上、フリップチップマウント等のためにパッド45を別途設けた場合、パッド45の膜厚は、特に限定されるものではなく、例えば100nmから5000nmの間で選ぶことができる。
次に、本発明の第6実施例について説明する。
図10は、第6実施例に係る半導体発光素子の模式断面図である。
図1に関して前述したものと同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。本実施例が図1に表したものと異なる点は、第1金属膜5と第2金属膜6との間に第3金属膜9を追加した点である。
第1金属膜5と第2金属膜6との間には、第2金属膜6が第1金属膜5へ拡散または反応するのを防ぐ目的で、銀と反応しない、または銀に積極的に拡散しない、第1金属膜5と第2金属膜6と電気的に接触している第3金属膜9を設けてもよい。第3金属膜9の材料としては、拡散防止層として使用可能な高融点金属、例えば、バナジウム(V)、クロム(Cr)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、ニオブ(Nb)、モリブデン(Mo)、ルテニウム(Ru)、ロジウム(Rh)、タンタル(Ta)、タングステン(W)、レニウム(Re)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)などの単層膜または積層膜が挙げられる。
さらに、好ましくは、多少第1金属膜5に拡散しても問題がないように仕事関数が高く、p−GaNコンタクト層とオーミック性が得られやすい金属として、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、ロジウム(Rh)、タングステン(W)、レニウム(Re)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)が挙げられる。第3金属膜9の膜厚は、単層膜の場合は膜状態を保てる5nmから200nmの範囲であることが好ましい。積層膜の場合は、特に限定されるものではなく、例えば、10nmから10000nmの間で選ぶことができる。
p側電極4を形成するため、レジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、p型コンタクト層上のSiO膜をフッ化アンモン処理で取り除く。その際、AgとSiO膜の間に、p型コンタクト層が露出するよう、フッ化アンモンの処理時間を調整する。SiO膜が取り除かれた領域に、真空蒸着装置を用いて第1金属膜5となるAgを200nmの膜厚で形成し、350℃の窒素雰囲気で1分間シンター処理を行う。同じくレジストリフトオフ用のパターニングされたレジストを、Agが形成された領域全体、すなわち第1金属膜5と、Agのすぐ横にある表面に露出されたp型コンタクト層の領域全体と、この露出領域に接するSiOからなる誘電体膜8の端部を除く残りの領域とに形成する。
その後、第3金属膜9として、例えばW/Pt積層膜を6層分だけ積層する。(W/Pt)×6層全体の厚さは、900nmとし、p側電極04を形成する。
また、本実施例に係る半導体発光素子を、さらにサブマウントに固定する際、300℃以上の比較的高温な熱処理が必要となるAuSn半田などを用いても、W/Pt積層膜がバリア層として機能するため、第2金属膜6が第1金属膜5のAgに拡散することがない。線膨張係数の異なる高融点金属を薄い膜厚で積層することで、歪みを緩和しつつ、拡散防止層として厚い膜厚を確保することができる。
図11は、本発明の第7実施例に係る半導体発光素子の模式断面図である。
図1に関して前述した実施例と異なる点は、図1における半導体発光素子100の第1金属膜5をAgからAg/Ptに変更した点である。
図1に関して前述したものと同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。
p側電極04を形成するため、レジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、p型コンタクト層上のSiO膜をフッ化アンモン処理で取り除く。SiO膜が取り除かれた領域に、真空蒸着装置を用いて第1金属膜A51のAgと第1金属膜B52のPtからなる積層膜を200nmの膜厚で形成し、350℃の窒素雰囲気で1分間シンター処理を行う。同じくレジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、Ag/Ptが形成された領域全体と、Agのすぐ横にある表面に露出されたp型コンタクト層の領域全体と、SiO膜の一部を被覆するように、Pt/Auを500nmの膜厚で形成し、p側電極4を形成する。
第1金属膜5をAg/Pt積層膜で形成し、その後シンター処理を行うことで、p−GaNコンタクト層とAgの界面にごくわずかなPtを拡散させることができる。これにより、Agの密着性が向上するほか、Ag特有の高効率反射特性を損なうことなく、コンタクト抵抗を下げることができるため、p側電極4に要求される高効率反射特性と低動作電圧特性を高度に両立させることができる。具体的には、実施例1の場合と比較して、光出力はほぼ同じ値を示しつつ、20mA時の動作電圧を0.3V減少させることができた。
図12は、本発明の第8実施例に係る半導体発光素子の模式断面図である。
図1、図11に関して前述した実施例と異なる点は、拡散防止層として第4金属膜95を、p側電極4、第3金属膜9と別に形成する点である。
図1、図11に関して前述したものと同様の構成要素に関しては、同一の符号を付して詳細な説明を省略する。
p側電極04を形成するため、レジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、p型コンタクト層上のSiO膜をフッ化アンモン処理で取り除く。SiO膜が取り除かれた領域に、真空蒸着装置を用いて第1金属膜5としてAg/Ptを200nmの膜厚で形成し、350℃の窒素雰囲気で1分間シンター処理を行う。同じくレジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、Ag/Pt上のAg/Ptの端から5μm程度狭い領域を被覆するように、第4金属膜95としてPt/Auを500nmの膜厚で形成する。同じくレジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、Pt/Au全体と、Ag/Pt全体と、Agのすぐ横にある表面に露出されたp型コンタクト層の領域全体と、SiO膜の一部を被覆するように、第2金属膜6としてTi/Pt/Auを500nmの膜厚で形成し、p側電極4を形成する。最後のTi/Pt/Auを形成する際、Ti/Pt/Au構造のn側電極7を同時に形成しても良い。
本実施例にかかる半導体発光素子をサブマウントに固定する際、300℃以上の比較的高温な熱処理が必要となるAuSn半田などを用いても、第4金属膜95のPt/Auがバリア層として機能するため、第2金属膜6がp−GaNコンタクト層とAgの界面に拡散することがない。Ag/Ptの端の領域にTiが直接接触し、若干拡散することで、その領域のコンタクト抵抗が若干大きくなる。これにより、オーミック領域から外側に向かって電流密度が低くなる構造を作ることができるため、Ag/Ptの端における電流集中を緩和させることができ、半導体発光素子の信頼性を向上させることができる。
図13は、本発明の半導体発光素子における、電極パターンの変形例を示す平面図およびAA’に沿う模式断面図である。
半導体発光素子100の外部からp側電極4へ注入され、半導体層を通ってn側電極7まで流れてきた電流を、半導体素子の外部へ取り出すためのn側電極領域は、半導体発光素子と外部端子との接触の関係上、広く設計することが望ましい。ただし、その配置や形状は特定の形に限定されることはなく、高発光効率が得られるよう自由に設計することが可能である。
本変形例においては、p側電極4とn側電極7とが、くし型に入れ込んだ構造となっている。
図14は、本発明の半導体発光素子を用いた半導体発光装置の断面模式図である。
本発明の半導体発光装置は、第1の実施例における図1の半導体発光素子100に蛍光体を組み合わせた白色LEDである。
即ち、図14に示すようにセラミック等からなる容器22の内面に反射膜23が設けられており、反射膜23は容器22の内側面と底面に分離して設けられている。反射膜23は、例えばアルミニウム等からなるものである。このうち容器22の底部に設けられた反射膜23の上に、図1に示した半導体発光素子がサブマウント24を介して設置されている。半導体発光素子にはボールボンダによって金バンプ25が形成され、サブマウント24に固定されている。金バンプ25を用いずに、直接サブマウント24へ固定してもよい。
これら第1実施例における半導体発光素子100、サブマウント24、反射膜23の固定には、接着剤による接着や半田等を用いることが可能である。サブマウント24の半導体発光素子側の表面には、半導体発光素子のp側電極4とn側電極7が絶縁されるようにパターニングされた電極が形成されており、それぞれ容器22側に設けられた図示しない電極に対してボンディングワイヤ26により接続されている。この接続は、内側面の反射膜23と底面の反射膜23との間の部分において行われている。また、半導体発光素子やボンディングワイヤ26を覆うように赤色蛍光体を含む第1蛍光体層211が形成されており、この蛍光体層の上には青色、緑色或いは黄色の蛍光体を含む第2蛍光体層212が形成されている。この蛍光体層上にはシリコン樹脂からなる蓋部27が設けられている。
第1蛍光体層211は、樹脂及びこの樹脂中に分散された赤色蛍光体を含む。赤色蛍光体としては、例えばY23、YVO4、Y2(P,V)O4等を母材として用いることができ、これに3価のEu(Eu3+)を付活物質として含ませる。即ち、Y23:Eu3+、YVO4:Eu3+等を赤色蛍光体として用いることができる。Eu3+の濃度はモル濃度で1%〜10%である。赤色蛍光体の母材としてはY23、YVO4の他にLaOSやY2(P, V)O4等を用いることができる。Eu3+の他にMn4+等を利用することも可能である。特に、YVO4母体に3価のEuとともに少量のBiを添加することにより380nmの吸収が増大するので、さらに発光効率を高くすることができる。また、樹脂としては、シリコン樹脂等を用いることができる。
また、第2蛍光体層212は、樹脂及びこの樹脂中に分散された青色、緑色或いは黄色の蛍光体を含む。青色蛍光体と緑色蛍光体を組み合わせて用いてもよいし、青色蛍光体と黄色蛍光体を組み合わせたり、青色蛍光体、緑色蛍光体、及び黄色蛍光体を組み合わせて用いてもよい。青色蛍光体としては、例えば(Sr, Ca)10(PO46Cl2:Eu2+やBaMg2Al1627:Eu2+等を用いることができる。緑色蛍光体としては、例えば3価のTbを発光中心とするY2SiO5:Ce3+, Tb3+を用いることができる。CeイオンからTbイオンへエネルギーが伝達されることにより励起効率が向上する。また、緑色蛍光体としてSr4Al1425:Eu2+等を用いることができる。黄色蛍光体としては、例えばY3Al5:Ce3+等を用いることができる。また、樹脂として、シリコン樹脂等を用いることができる。特に、3価のTbは視感度が最大となる550nm付近に鋭い発光を示すので、3価のEuの鋭い赤色発光と組み合わせると発光効率が著しく向上する。
本実施例の半導体発光装置によれば、第1実施例にかかる半導体発光素子100から発生した380nmの紫外光は、半導体発光素子100の基板側に放出され、反射膜23における反射をも利用することにより、各蛍光体層に含まれる上記蛍光体を効率よく励起することができる。例えば、第1蛍光体層211に含まれる3価のEu等を発光中心とする上記蛍光体は、620nm付近の波長分布の狭い光に変換され、赤色可視光を効率よく得ることが可能である。また、第2蛍光体層212に含まれる青色、緑色、黄色の蛍光体が効率よく励起され、青色、緑色、黄色の可視光を効率よく得ることができる。これらの混色として白色光やその他様々な色の光を高効率でかつ演色性よく得ることが可能である
次に、本実施例にかかる半導体発光装置の製造方法について説明する。
図14の半導体発光素子100を作製する工程は、第1実施例の工程と同様である。まず、容器22の内面に反射膜23となる金属膜を、例えばスパッタリング法により形成し、この金属膜をパターニングして容器22の内側面と底面にそれぞれ反射膜23を残す。次に、第1実施例で作製された半導体発光素子100にボールボンダによって金バンプ25を形成し、p側電極4用とn側電極7用にパターニングされた電極を持つサブマウント24上に固定し、このサブマウント24を容器22の底面の反射膜23上に設置して固定する。これらの固定には接着剤による接着や半田等を用いることが可能である。また、ボールボンダによる金バンプ25を用いずに半導体発光素子100をサブマウント24上に直接固定することもできる。
次に、サブマウント24上の図示しないn側電極及びp側電極をそれぞれ容器22側に設けられた図示しない電極に対してボンディングワイヤ26により接続する。さらに、第1実施例で作製した半導体発光素子100やボンディングワイヤ26を覆うように赤色蛍光体を含む第1蛍光体層211を形成し、この第1蛍光体層211上に青色、緑色或いは黄色の蛍光体を含む第2蛍光体層212を形成する。蛍光体層のそれぞれの形成方法は、各蛍光体を樹脂原料混合液に分散させたものを滴下し、さらに熱処理を行うことにより熱重合させて樹脂を硬化させる。なお、各蛍光体を含有する樹脂原料混合液を滴下してしばらく放置した後に硬化させることにより、各蛍光体の微粒子が沈降し、第1、第2蛍光体層211、212の下層に各蛍光体の微粒子を偏在させることができ、各蛍光体の発光効率を適宜制御することが可能である。その後、蛍光体層上に蓋部27を設け、本実施例にかかる白色LEDが作製される。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらに限定されるものではない。半導体発光素子を構成する、半導体多層膜、金属膜、誘電体膜など各要素の形状、サイズ、材質、配置関係などに関して、また結晶成長プロセスに関して当業者が各種の変更を加えたものであっても、本発明の要旨を有する限りにおいて本発明の範囲に包含される。
また、各具体例に開示されている構成要素を技術的に可能な範囲で組み合わせたものも本発明の範囲に包含される。また、各具体例に示される全構成要素から幾つかの構成要素を削除してもよい。また、異なる具体例にわたる構成要素を適宜組み合わせてもよい。
なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x,y及びzをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。
1 n型半導体層、 2 p型半導体層、 3 発光層、 4 p側電極、 5 第1金属膜、 6 第2金属膜、 7 n側電極、 8 誘電体膜、 9 第3金属膜、 10 基板、 21 蛍光体層、 22 容器、 23 反射膜、 24 サブマウント、 25 金バンプ、 26 ボンディングワイヤ、 27 蓋部 100 半導体発光素子
本実施例の半導体発光装置によれば、第1実施例にかかる半導体発光素子100から発生した380nmの紫外光は、半導体発光素子100の基板側に放出され、反射膜23における反射をも利用することにより、各蛍光体層に含まれる上記蛍光体を効率よく励起することができる。例えば、第1蛍光体層211に含まれる3価のEu等を発光中心とする上記蛍光体は、620nm付近の波長分布の狭い光に変換され、赤色可視光を効率よく得ることが可能である。また、第2蛍光体層212に含まれる青色、緑色、黄色の蛍光体が効率よく励起され、青色、緑色、黄色の可視光を効率よく得ることができる。これらの混色として白色光やその他様々な色の光を高効率でかつ演色性よく得ることが可能である
次に、本実施例にかかる半導体発光装置の製造方法について説明する。
図14の半導体発光素子100を作製する工程は、第1実施例の工程と同様である。まず、容器22の内面に反射膜23となる金属膜を、例えばスパッタリング法により形成し、この金属膜をパターニングして容器22の内側面と底面にそれぞれ反射膜23を残す。次に、第1実施例で作製された半導体発光素子100にボールボンダによって金バンプ25を形成し、p側電極4用とn側電極7用にパターニングされた電極を持つサブマウント24上に固定し、このサブマウント24を容器22の底面の反射膜23上に設置して固定する。これらの固定には接着剤による接着や半田等を用いることが可能である。また、ボールボンダによる金バンプ25を用いずに半導体発光素子100をサブマウント24上に直接固定することもできる。

Claims (12)

  1. 第1の半導体層と、
    第2の半導体層と、
    前記第1の半導体層と第2の半導体層との間に設けられた発光層と、
    前記第1の半導体層の上に設けられた第1の電極と、
    前記第2の半導体層の上において前記第2の半導体層に接し銀または銀合金の少なくともいずれかを含む第1の金属膜と、
    前記第2の半導体層の上において前記第2の半導体層に接し前記第1の金属膜から離間した誘電体膜と、
    前記第1の金属膜の上において前記第1の金属膜に接し、前記第2の半導体層上において前記誘電体膜と前記第1の金属膜との間に露出した前記第2の半導体層に接し、前記誘電体膜の上において前記誘電体膜に接し、前記第2の半導体層との間のコンタクト抵抗が、前記第1の金属膜と前記第2の半導体層との間のコンタクト抵抗よりも高い金属からなる第2の金属膜と、
    を備え、
    前記発光層、前記第1半導体層及び前記第2半導体層の側面がテーパ状であり、
    前記誘電体膜は、前記発光層、前記第1半導体層及び前記第2半導体層の前記テーパ状の側面を覆うことを特徴とする半導体発光素子。
  2. 前記第2の金属膜は、銀のマイグレーションを抑える膜であることを特徴とする請求項1記載の半導体発光素子。
  3. 前記第2の金属膜は白金を含むことを特徴とする請求項1または2に記載の半導体発光素子。
  4. 前記第2の金属膜は、前記誘電体膜の前記第1の電極側の端部までを被覆することを特徴とする請求項1〜3のいずれか1つに記載の半導体発光素子。
  5. 前記誘電体膜は、Si、Al、Zr、Ti及びNbの少なくともいずれかの酸化物、Si、Al、Zr、Ti及びNbの少なくともいずれかの窒化物、並びに、Si、Al、Zr、Ti及びNbの少なくともいずれかの酸窒化物の少なくともいずれかを含むことを特徴とする請求項1〜4のいずれか1つに記載の半導体発光素子。
  6. 前記第1の金属膜のうちで前記第2の金属膜と接する部分は、前記第1の金属膜の前記第1の電極の側の部分を含む請求項1〜5のいずれか1つに記載の半導体発光素子。
  7. 前記第2の金属膜は、前記テーパ状の側面を覆う前記誘電体膜の上に延在することを特徴とする請求項1〜6のいずれか1つに記載の半導体発光素子。
  8. 前記第2の金属膜で被覆された領域の前記誘電体膜の膜厚は、前記第2の半導体層の上において前記第2の金属膜で被覆されていない領域の前記誘電体膜の膜厚よりも薄いことを特徴とする請求項1〜7のいずれか1つに記載の半導体発光素子。
  9. 前記第1の金属膜と前記第2の金属膜との間に設けられた第3の金属膜をさらに備えたことを特徴とする請求項1〜8のいずれか1つに記載の半導体発光素子。
  10. 前記第1の金属膜の前記第1の電極の側の一部を除く前記第1の金属膜の上に設けられた第4の金属膜をさらに備え、
    前記第1の金属膜は、前記第2の半導体層の上に設けられたAg膜を含み、
    前記第4の金属膜は、前記第1の金属膜の上に設けられたPt膜を含み、
    前記第2の金属膜は、前記誘電体膜と前記第1の金属膜との間に露出した前記第2の半導体層の表面と、前記第1の金属膜と、前記誘電体膜と、の上に設けられたTi膜を含む請求項1〜9のいずれか1つに記載の半導体発光素子。
  11. 前記第1の金属膜は、前記第1の金属膜の前記Ag膜の上に設けられたPt膜をさらに含み、
    前記第4の金属膜は、前記第4の金属膜の前記Pt膜の上に設けられたAu膜をさらに含み、
    前記第2の金属膜は、前記第2の金属膜の前記Ti膜の上に設けられたPt膜と、前記第2の金属膜のPt膜の上に設けられたAu膜と、をさらに含む請求項10記載の半導体発光素子。
  12. 請求項1〜11のいずれか1つに記載の半導体発光素子と、
    前記半導体発光素子から放出された光を吸収し、異なる波長の光を放出する蛍光体と、
    を備えたことを特徴とする半導体発光装置。
JP2014119677A 2014-06-10 2014-06-10 半導体発光素子及び半導体発光装置 Active JP5886899B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014119677A JP5886899B2 (ja) 2014-06-10 2014-06-10 半導体発光素子及び半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014119677A JP5886899B2 (ja) 2014-06-10 2014-06-10 半導体発光素子及び半導体発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012184944A Division JP5563031B2 (ja) 2012-08-24 2012-08-24 半導体発光素子及び半導体発光装置

Publications (2)

Publication Number Publication Date
JP2014160880A true JP2014160880A (ja) 2014-09-04
JP5886899B2 JP5886899B2 (ja) 2016-03-16

Family

ID=51612305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014119677A Active JP5886899B2 (ja) 2014-06-10 2014-06-10 半導体発光素子及び半導体発光装置

Country Status (1)

Country Link
JP (1) JP5886899B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016194370A1 (ja) * 2015-06-01 2016-12-08 東芝ホクト電子株式会社 発光モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223163A (ja) * 1985-07-23 1987-01-31 Matsushita Electric Ind Co Ltd ハイブリツド光ic装置
JP2002353437A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 電極形成方法
WO2006043422A1 (ja) * 2004-10-19 2006-04-27 Nichia Corporation 半導体素子
JP2006245232A (ja) * 2005-03-02 2006-09-14 Nichia Chem Ind Ltd 半導体発光素子
WO2006112167A1 (ja) * 2005-04-01 2006-10-26 Sharp Kabushiki Kaisha p型窒化物半導体の製造方法及びその方法を用いて作製された半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223163A (ja) * 1985-07-23 1987-01-31 Matsushita Electric Ind Co Ltd ハイブリツド光ic装置
JP2002353437A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 電極形成方法
WO2006043422A1 (ja) * 2004-10-19 2006-04-27 Nichia Corporation 半導体素子
JP2006245232A (ja) * 2005-03-02 2006-09-14 Nichia Chem Ind Ltd 半導体発光素子
WO2006112167A1 (ja) * 2005-04-01 2006-10-26 Sharp Kabushiki Kaisha p型窒化物半導体の製造方法及びその方法を用いて作製された半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016194370A1 (ja) * 2015-06-01 2016-12-08 東芝ホクト電子株式会社 発光モジュール
JPWO2016194370A1 (ja) * 2015-06-01 2018-03-22 東芝ホクト電子株式会社 発光モジュール
US10492300B2 (en) 2015-06-01 2019-11-26 Toshiba Hokuto Electronics Corporation Light-emitting module
JP7029053B2 (ja) 2015-06-01 2022-03-04 日亜化学工業株式会社 発光モジュール

Also Published As

Publication number Publication date
JP5886899B2 (ja) 2016-03-16

Similar Documents

Publication Publication Date Title
JP5139005B2 (ja) 半導体発光素子及び半導体発光装置
JP5305790B2 (ja) 半導体発光素子
JP5325506B2 (ja) 半導体発光素子及びその製造方法
JP5139519B2 (ja) 半導体発光素子及び半導体発光装置
JP5191837B2 (ja) 半導体発光素子及び半導体発光装置
JP5426124B2 (ja) 半導体発光装置の製造方法及び半導体発光装置
JP5334601B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
US7902565B2 (en) Semiconductor light emitting device and method for manufacturing same
JP4940363B1 (ja) 半導体発光素子及び半導体発光装置
JP5514283B2 (ja) 半導体発光素子及び半導体発光装置
JP5608762B2 (ja) 半導体発光素子
JP5581427B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5851001B2 (ja) 半導体発光素子
JP5319820B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5886899B2 (ja) 半導体発光素子及び半導体発光装置
JP5563031B2 (ja) 半導体発光素子及び半導体発光装置
JP5372220B2 (ja) 半導体発光素子及び半導体発光装置
JP5433798B2 (ja) 半導体発光素子及び半導体発光装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160212

R151 Written notification of patent or utility model registration

Ref document number: 5886899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250