JP5319820B2 - 半導体発光ダイオード素子及び半導体発光装置 - Google Patents

半導体発光ダイオード素子及び半導体発光装置 Download PDF

Info

Publication number
JP5319820B2
JP5319820B2 JP2012103742A JP2012103742A JP5319820B2 JP 5319820 B2 JP5319820 B2 JP 5319820B2 JP 2012103742 A JP2012103742 A JP 2012103742A JP 2012103742 A JP2012103742 A JP 2012103742A JP 5319820 B2 JP5319820 B2 JP 5319820B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
electrode
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012103742A
Other languages
English (en)
Other versions
JP2012142639A (ja
Inventor
弘 勝野
康夫 大場
桂 金子
光弘 櫛部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012103742A priority Critical patent/JP5319820B2/ja
Publication of JP2012142639A publication Critical patent/JP2012142639A/ja
Application granted granted Critical
Publication of JP5319820B2 publication Critical patent/JP5319820B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、半導体発光ダイオード素子及び半導体発光装置に関する。
LED(Light Emitting Diode)などの半導体発光素子において、高い放熱性と高い光取り出し効率が期待される構造として、ウェーハの発光層側をヒートシンク側に接触させ、発光した光を直接または反射膜で反射させて基板側から取り出すフリップチップ型の半導体発光素子が開発されている。
フリップチップ型の半導体発光素子においては、高効率反射膜の形成技術が必須であり、発光層で生じた光、特に紫外帯域の光を高効率に反射させ、かつ、p型窒化物半導体層とオーミック接触が取れやすい銀が、高輝度の発光素子を実現するp側電極候補として注目されている。
一般に、フリップチップ型半導体発光素子内で発光した光を外に取り出す場合、半導体発光素子内における発光領域は中心部に近いほど光取り出し効率が良い。また、サファイア基板または窒化ガリウム基板上に作製した半導体発光素子を正方形または長方形に素子化する場合、2辺または4辺全てが劈開面ではないため、ブレーキングによって素子化されることにより素子端面形状の再現性が悪くなるため、発光領域は素子端面の影響を受けないように中心部に近いほど光出力の再現性が良くなる。
一方、半導体発光素子内で反射された発光光を外に効率良く取り出すためには、電極形成面の反射領域を広く設計する方が有利である。しかしながら従来の構造では、p側電極が反射領域を兼ねているため、上記条件はトレードオフとなっている。
特許文献1には、コンタクト層の上に、細分化されたオーミック電極を設けその間に反射層を形成する構造により、電気特性と反射特性を両立しようと試みている。この方法においても、電極の平面形状が充分検討されておらず、光取り出し効率や、光出力の再現性の点で改良の余地がある。
特開2005−116794号公報
本発明は、光取り出し効率が高く、光出力の再現性が高い半導体発光ダイオード素子及び半導体発光装置を提供する。
本発明の一態様によれば、第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有し、前記第2半導体層と前記発光層とが選択的に除去されて前記第2半導体層の側の第1主面に前記第1半導体層の一部が露出した積層構造体と、前記積層構造体の前記第1主面上に設けられ、前記第1半導体層に接続された第1電極と、前記積層構造体の前記第1主面上に設けられ、前記第2半導体層に接続され、前記発光層から発光する光に対して反射性を有する第2電極と、前記第2電極の一部と前記第2半導体層との間に設けられ、前記光に対して透光性を有する絶縁層であって、前記第2半導体層と前記反射電極とのオーミック接触領域を制限して電流を狭窄する絶縁層と、を備え、前記第1主面は矩形であり、前記第1電極は前記矩形の1つのコーナー部に配置され、前記第2電極は、前記矩形の残余の領域において前記第1電極と対向するように配置され、前記第2電極と前記絶縁層とが重なる領域における前記第2電極の外側の縁端から前記絶縁層の内側の縁端までの距離は、前記第1主面上において前記第1電極と前記第2電極とが対向する部分よりも、前記第1主面上において前記第1電極と前記第2電極とが対向する前記部分以外の部分において長く、前記第2半導体層と前記絶縁層とが重なる幅は、前記第1主面の周辺部よりも中心部において短いことを特徴とする半導体発光ダイオード素子が提供される。
本発明の別の一態様によれば、第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有し、前記第2半導体層と前記発光層とが選択的に除去されて前記第2半導体層の側の第1主面に前記第1半導体層の一部が露出した積層構造体と、前記積層構造体の前記第1主面上に設けられ、前記第1半導体層に接続された第1電極と、前記積層構造体の前記第1主面上に設けられ、前記第2半導体層に接続され、前記発光層から発光する光に対して反射性を有する第2電極と、前記第2電極の一部と前記第2半導体層との間に設けられ、前記光に対して透光性を有する絶縁層であって、前記第2半導体層と前記反射電極とのオーミック接触領域を制限して電流を狭窄する絶縁層と、を備え、前記第2電極は、前記第1主面の中央部の少なくとも一部を除いた領域に設けられ、前記第1電極は、前記第2電極を取り囲みつつ、前記第2電極が設けられていない前記中央部の少なくとも一部に設けられ、前記第2電極と前記絶縁層とが重なる領域における前記第2電極の外側の縁端から前記絶縁層の内側の縁端までの距離は、前記第1主面の周辺部よりも前記中央部において短く、前記第2半導体層と前記絶縁層とが重なる幅は、前記周辺部よりも前記中央部において短いことを特徴とする半導体発光ダイオード素子が提供される。
本発明の別の一態様によれば、上記のいずれか1つに記載の半導体発光ダイオード素子と、前記半導体発光ダイオード素子から放出された光を吸収し、前記光とは異なる波長の光を放出する蛍光体と、を備えたことを特徴とする半導体発光装置が提供される。
本発明によれば、光取り出し効率が高く、光出力の再現性が高い半導体発光ダイオード素子及び半導体発光装置が提供される。
本発明の第1の実施形態に係る半導体発光素子の構成を例示する模式図である。 本発明の第1の実施形態に係る半導体発光素子の特性を例示する模式図である。 第1の比較例の半導体発光素子の構成を例示する模式図である。 第2の比較例の半導体発光素子の構成を例示する模式図である。 本発明の第2の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 本発明の第3の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 本発明の第4の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 本発明の第5の実施形態に係る半導体発光素子の構成を例示する模式図である。 本発明の第6の実施形態に係る半導体発光素子の構成を例示する模式図である。 本発明の第7の実施形態に係る半導体発光素子の構成を例示する模式図である。 本発明の第7の実施形態に係る別の半導体発光素子の構成を例示する模式的平面図である。 本発明の第8の実施形態に係る半導体発光装置の構成を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施の形態)
図1は、本発明の第1の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、同図(b)は平面図であり、同図(a)は同図(b)のA−A’線断面図である。
図1に表したように、本発明の第1の実施形態に係る半導体発光素子101は、n型半導体層(第1半導体層)1と、p型半導体層(第2半導体層)2と、n型半導体層1とp型半導体層2との間に設けられた発光層3と、を有する積層構造体1sを有する。積層構造体1sは、p型半導体層2と発光層3とが選択的に除去されて、p型半導体層2の側の第1主面1aにn型半導体層1の一部が露出した構造を有している。
半導体発光素子101は、さらに、積層構造体1sのp型半導体層2の側の第1主面1a上に設けられn型半導体層1に接続されたn側電極(第1電極)7と、積層構造体1sの第1主面1a上に設けられp型半導体層2に接続され、発光層3から発光する光に倒して反射性を有するp側電極(第2電極)4と、p側電極4の一部とp型半導体層2との間に設けられ、発光層3から発光する光に対して透光性を有する絶縁層11と、を備える。
そして、p側電極4と絶縁層11とが重なる領域におけるp側電極2の外側の縁端から絶縁層11の内側の縁端までの距離は、第1主面1aの周辺部よりも中心部において短い。
本具体例においては、半導体発光素子101の平面形状は略矩形である。
そして、半導体発光素子101の周辺部においては、p側電極4と絶縁層11とが重なる領域におけるp側電極2の外側の縁端から絶縁層11の内側の縁端までの距離は、矩形の対角線上の幅aの他、矩形の縦方向における幅a1及び矩形の横方向における幅a2を含むことができる。
一方、半導体発光素子101の中心部は、半導体発光素子101の矩形の外周部から離れた、p側電極4とn側電極7とが対向する部分である。すなわち、半導体発光素子101の中心部においては、p側電極4と絶縁層11とが重なる領域におけるp側電極2の外側の縁端から絶縁層11の内側の縁端までの距離は、幅bである。
そして、周辺部における幅a、幅a1及び幅a2よりも、中心部における幅bは、狭い。
絶縁層11は、p側電極4と積層構造体1sとの間に流れる電流を狭窄する。そして、周辺部における幅a、幅a1及び幅a2よりも、中心部における幅bを狭くすることで、p側電極4と積層構造体1sとの間に流れる電流の経路をできるだけ半導体発光素子101の中心部に配置することができる。すなわち、絶縁層11は、p側電極4と積層構造体1sとの間に流れる電流を狭窄し、絶縁層11によって狭窄された幅は、第1主面1aの周辺部よりも中心部において小さい。
一方、発光層3から出射した発光光は、その光に対して透光性のある絶縁層11を透過し、p側電極4で効率良く反射し、再び積層構造体1sの側に進行し、第1主面1aと反対の側の第2主面1bから出射する。すなわち、第1主面1aの側のp側電極4の部分においては、p側電極4の全面で発光光を反射しつつ、電流経路は半導体発光素子101の中心部に局在化される。これにより、p側電極4は、できるだけ広い面積で発光光を反射しつつ、効率が高い素子の中心部のみに電流を通電することができる。すなわち、絶縁層11が設けられていないp側電極4の部分に電流を狭窄して発光領域を中心部に配置しつつ、反射領域の全体の面積を拡大する。
本実施形態に係る半導体発光素子101のように、フリップチップ型の半導体発光素子内で発光した光を外に取り出す場合、半導体発光素子内における発光領域は中心部に近いほど光取り出し効率が良い。
また、例えば、サファイア基板または窒化ガリウム基板上に作製した半導体発光素子を正方形または長方形に素子化する場合、2辺または4辺全てが劈開面ではないため、ブレーキングによって素子化されることにより素子端面形状の再現性が悪くなる。
本実施形態に係る半導体発光素子101においては、絶縁層11が設けられていないp側電極4の部分に電流を狭窄して発光領域を中心部に配置することで、光取り出し効率が向上する。そして、発光領域が半導体発光素子101の中心部にできるだけ近づけることができるので、素子端面の影響を抑制でき、光出力の再現性が向上する。
一方、p側電極4の全面で発光光を反射するので、反射領域は広い。
これにより、本実施形態に係る半導体発光素子101によれば、半導体光取り出し効率が高く、光出力の再現性が高い半導体発光素子が提供できる。
なお、本具体例の場合は、半導体発光素子101の1つのコーナー部にn側電極7が設けられている構造であり、この場合、n側電極7とp側電極4とが対向する部分は素子の中央部に配置される。従って、このような構造の場合には、p側電極4と絶縁層11とが重なる領域におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、n側電極7とp側電極4とが対向する部分で短く設定されている。すなわち、p側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、n側電極7とp側電極4とが対向する部分よりも、その他の部分において長い。
半導体発光素子101において、p側電極4は、銀または銀合金を含むことができる。これにより、p側電極4は、p型半導体層2に対するオーミック接続特性が良好となり、p型半導体層2に対する接触抵抗も低くすることができる。
n側電極7には任意の導電材料を用いることができ、また、Ti/Al/Ni/Auのように導電性の積層膜を用いることができる。また、n側電極7に銀または銀合金を含む単層膜または積層膜を用いることによって、さらに反射領域を広げることができ、光出力を向上させることができる。
絶縁層11には、発光層3からの発光光に対して透光性を有する任意の絶縁層を用いることができる。
本実施形態に係る半導体発光素子101は、例えば、サファイアからなる基板10の上に形成された窒化物半導体から構成される。
すなわち、例えば、有機金属気相成長法を用いて、表面がサファイアc面からなる基板10の上に、高炭素濃度の第1AlNバッファ層(炭素濃度3×1018cm−3〜5×1020cm−3)を3nm〜20nm、高純度第2AlNバッファ層(炭素濃度1×1016cm−3〜3×1018cm−3)を2μm、ノンドープGaNバッファ層を3μm、Siドープn型GaNコンタクト層(Si濃度1×1018cm−3〜5×1019cm−3)を4μm、Siドープn型Al0.10Ga0.90Nクラッド層(Si濃度1×1018cm−3)を0.02μm、Siドープn型Al0.11Ga0.89Nバリア層(Si濃度1.1〜2.0×1019cm−3)とGaInN発光層(波長380nm)とが交互に3周期積層されてなる多重量子井戸構造の発光層を0.075μm、多重量子井戸の第1最終Al0.11Ga0.89Nバリア層(Si濃度1.1〜2.0×1019cm−3)を0.01μm、多重量子井戸の第2最終Siドープn型Al0.11Ga0.89Nバリア層(Si濃度0.8〜1.0×1019cm−3)を0.01μm、ノンドープAl0.11Ga0.89Nスペーサ層を0.02μm、Mgドープp型Al0.28Ga0.72Nクラッド層(Mg濃度1×1019cm−3)を0.02μm、Mgドープp型GaNコンタクト層(Mg濃度1×1019cm−3)を0.1μm、高濃度Mgドープp型GaNコンタクト層(Mg濃度2×1020cm−3)を0.02μmの厚みで、それぞれ順次積層した構造を採用することができる。
なお、本具体例の場合、n型半導体層1は、上記のSiドープn型GaNコンタクト層を含み、p型半導体層2は、上記のMgドープp型GaNコンタクト層を含む。
また、本具体例では、積層構造体1sは、第1主面1aに対向する第2主面1bの側にサファイアからなる基板10を有している。ただし、本発明はこれに限らず、上記のように例えばサファイアからなる基板10の上に上記の積層構造を作製した後に、基板10を取り除いても良い。
次に、半導体層上の電極の形成について説明する。
図1に表したように、これらの半導体層の一部の領域において、n型コンタクト層が表面に露出するまで、マスクを用いたドライエッチングによって、p型半導体層2及び発光層3を取り除く。露出したn型半導体層1を含む半導体層全体に、熱CVD(Chemical Vapor Deposition)装置を用いて、絶縁層11となるSiO膜を400nmの厚さで形成する。
n側電極7を形成するために、レジストリフトオフ用のパターニングされたレジストを半導体層(n型半導体層1及びp型半導体層2)の上に形成し、露出したn型コンタクト層上のSiO膜をフッ化アンモン処理で取り除く。SiO膜が取り除かれた領域に、例えばTi/Al/Ni/Auからなるn側電極7となる導電膜を500nmの膜厚で形成し、550℃の窒素雰囲気でシンター処理を行う。
p側電極4を形成するため、まず、レジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、p型コンタクト層上のSiO膜をフッ化アンモン処理で取り除く。その後、SiO膜が取り除かれた領域よりも広い領域が開口するようなレジストリフトオフ用のレジストを半導体層上に形成し、例えば真空蒸着装置を用いて、p側電極4となるAg膜を200nmの膜厚で形成し、350℃の窒素雰囲気で1分間シンター処理を行う。
次いで、裏面研磨を行い、劈開若しくはダイアモンドブレード等により切断し、幅400μm、厚さ100μmの個別のLED素子が作製され、本実施形態に係る半導体発光素子101が作製される。
図2は、本発明の第1の実施形態に係る半導体発光素子の特性を例示する模式図である。
すなわち、同図は、半導体発光素子の素子幅と電流注入領域幅との比と、光取り出し効率の関係を光線追跡によりシミュレーションした結果を例示している。
そして、同図(a)は、光線追跡シミュレーションに使用した半導体発光素子の構成を例示する模式的断面図である。同図(b)は、シミュレーション結果を例示しており、横軸は、半導体発光素子の素子幅W1に対する電流注入領域幅Wxとの比R(すなわち、Wx/W1)を表し、縦軸は光取り出し効率Eを表している。ここで、電流注入領域は、p側電極4が積層構造体1sと直接接している領域であり、すなわち、絶縁層11が設けられていないp側電極4の領域である。なお、同図(a)では、半導体層は、発光層3を含む半導体層3aとして省略されて描かれている。
図2(a)に表したように、本シミュレーションでは半導体発光素子101の構造が左右対称であることから、上記の素子幅W1と電流注入領域幅Wxとは、それぞれ実際の幅の1/2とされている。また、基板10にはサファイアが用いられ、電流注入領域となるp側電極4にはAg膜が用いられているとされた。
なお、本光線追跡シミュレーションでは、半導体発光素子の素子幅W1は400μmで、厚さD1は100μmとされている。そして、電流注入領域幅Wxを変えて半導体発光素子の光取り出し効率をシミュレーションした。
この時、電流注入領域幅Wxの中心は、常に半導体発光素子の中心にあるものとし、そして電流注入領域の直下にある半導体層3aの発光層から発光するとした。
また、反射されずに半導体発光素子の外側へ取り出された光のみを、光取り出し効率として換算している。
図2(b)に表したように、素子幅W1に対する電流注入領域幅Wxの比Rが小さくなるほど、すなわち、p側電極4が半導体層と直接している幅が素子幅W1に対して相対的に小さくなるほど、光取り出し効率が増加する。反射を考慮した場合も同様な傾向が見られる。
ここで、素子幅W1と厚さD1とのアスペクト比が4である2次元の半導体発光素子のモデルにおいて、基板10の表面では全反射され、基板10の側面では透過するような角度を持つ発光光の光線経路を考える。
半導体発光素子の中心で発光した光は、発光層から基板表面へ向かい、基板表面で全反射された後、ほとんど吸収されることなく基板側面に到達する。
それに対して、半導体発光素子の側面付近で発光した光の場合、すぐ近くの基板側面へ入射する成分はほとんど吸収されることなく基板側面に到達するが、逆方向へ行く成分は基板表面や電極形成面で反射を繰り返した後、基板側面に到達する。後者の場合、全反射と比較して反射率の低い反射電極で反射されたり、吸収体となる欠陥を持つ半導体層内を何度も通過したりすることにより光出力が減衰するため、前者と比較して光取り出し効率は低くなる。さらに、一般的に金属の反射率が低くなる紫外光の場合は、より顕著に差が現れる。
以上のように、発光領域が素子の中心部に近い方が、すなわち、素子の中心付近で発光する方が、光取り出し効率は高くなる。
ただし、p側電極4とp型コンタクト層(p型半導体層2)とが接触する面積を減らすと、p型コンタクト層とのコンタクト抵抗が高くなり、動作電圧が上昇する。
これらの効果を考えて、p側電極4とp型コンタクト層とが接触する面の面積と、素子内における配置と、を適切に決めることで、光取り出し効率を向上し、光出力の再現性を高めることができる。すなわち、p側電極4の一部とp型コンタクト層との間に設けられる絶縁層11の平面形状を、適切に決めることで、光取り出し効率を向上し、光出力の再現性を高めることができる。
例えば、図1に例示した本具体例の半導体発光素子101において、p側電極4とp型半導体層2とが接触する面の形状(すなわち、絶縁層11の平面形状)を設計する場合、半導体発光素子101の中心部(すなわち、p側電極4とn側電極7とが対向する領域)では、露光精度などのプロセス条件や絶縁層11の設計を考慮して、p型半導体層2の縁端のなるべく近くまでp側電極4が形成されている方が良い。
そして、半導体発光素子101の周辺部では、すなわち、n側電極7と対向していない3つの辺では、上記トレードオフを考慮して、p側電極4は、p型コンタクト層の端からある程度離れた領域まで形成されている方が良い。
すなわち、p型コンタクト層(すなわち、p型半導体層2)と接触し、電流経路を狭窄する絶縁層11の幅は、周辺部よりも中心部の方が狭いことが望ましい。
このように、p側電極4と絶縁層11とが重なる領域におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離を、第1主面1aの周辺部(幅a、幅a1、幅a2)よりも中心部(幅b)において短く設定することで、積層構造体1sに対して電流を通電する領域を半導体発光素子101の中心部に配置することができる。
そして、中心部において絶縁層11がp型半導体層2と接触している領域の幅bを、半導体発光素子101の周辺部において絶縁層11がp型半導体層2と接触している領域の幅a(幅a1及び幅a2も含め)よりも狭くすることで、絶縁層11によって電流を狭窄し、半導体発光素子101の中心部に電流を集中して、半導体発光素子101内における発光領域を中心部に配置できる。
これにより、発光領域を効率の高い素子の中心部に配置しつつ、反射領域を拡大することができる。
この時、例えば、n型コンタクト層を表面に露出させるためのドライエッチングによって、発光層3を挟んだ段差付近の半導体層はダメージを受けている可能性がある。ダメージを受けた発光層に電流を注入しても、高い効率は望めないばかりか、素子の信頼性にも影響を与える。
本実施形態に係る半導体発光素子101においては、一部を除いて、発光層3を挟んだ段差付近から電流注入領域(p側電極4とp型半導体層2とが接触する領域)を遠ざけることができるため、ダメージを受けていない発光層3に効率良く電流を注入することができ、光出力及び信頼性を向上させることができる。
半導体発光ダイオードの特性を表す効率の1つに、半導体発光ダイオードの発光層に注入する電子数に対して、半導体発光ダイオード外部に放射される光子数を割合で示した外部量子効率があり、LEDチップの内部量子効率と光取り出し効率の積で表される。本実施形態は、この光取り出し効率を高める技術である。
動作電流が20mA程度で使用される400μm四方の半導体発光ダイオードにおける外部量子効率の電流依存性は、青色発光の半導体発光ダイオードの場合は、通常10mA程度の低電流値で最大値を示し、それよりも高い電流値では電流値の増大と伴に急速に減少していく。それに対して、400nm以下の紫外発光の半導体発光ダイオードの場合は、動作電流値以上の領域に外部量子効率の最大値があり、その後の減少も緩やかである。
本実施形態のように、p側電極4とp型半導体層2とが接触する領域の面積を減らすと、外部量子効率の最大値を示す電流は低下する。この時、青色発光素子の場合はこの影響が甚大であり、本実施形態の構造で改善した光取り出し効率以上に外部量子効率が減少すると考えられる。ところが、紫外発光素子の場合は、むしろ外部量子効率が高まる結果となり、本実施形態における光取り出し効率改善と合わせて、外部量子効率は大幅に改善される。
このように、本実施形態に係る半導体発光素子101によれば、光取り出し効率が高く、光出力の再現性が高い半導体発光素子が提供される。
(第1の比較例)
図3は、第1の比較例の半導体発光素子の構成を例示する模式図である。
すなわち、同図(b)は平面図であり、同図(a)は同図(b)のA−A’線断面図である。
図3に表したように、比較例の半導体発光素子90においては、p側電極4とp型コンタクト層(p型半導体層2)との間に絶縁層11が設けられておらず、p側電極4は、p型コンタクト層の上になるべく広い領域で形成されている。
なお、このような構成の比較例の半導体発光素子90は、以下のようにして作製される。
n側電極7を形成するため、パターニングされたリフトオフ用レジストを半導体層上に形成し、n型コンタクト層上のSiO膜をフッ化アンモン処理で取り除き、SiO膜が取り除かれた領域に、n側電極7となるTi/Al/Ni/Au膜を500nmの膜厚で形成し、550℃の窒素雰囲気でシンター処理を行う。
p側電極4を形成するため、パターニングされたリフトオフ用レジストを半導体層上に形成し、p型コンタクト層上のSiO膜をフッ化アンモン処理で取り除く。SiO膜が取り除かれた領域に、真空蒸着装置を用いてp側電極4となるとしてAgを200nmの膜厚で形成し、リフトオフ後に350℃の窒素雰囲気で1分間シンター処理を行う。
この比較例の場合、反射領域の確保と光取り出し効率や光出力の再現性に最適な発光領域とのトレードオフが生じている。このため、光出力特性に対して必ずしも最適な電極設計とはならず、光取り出し効率が低く、また、光出力の再現性が悪い。すなわち、p側電極4が反射領域であると同時にp型コンタクト層に対するオーミック接続領域であるので、反射領域を拡大することと、素子の中央部に電流を狭窄して発光効率を向上することと、がトレードオフとなり、最適な電極設計とはなっていない。
このため、光取り出し効率が低く、また、光出力の再現性が低い。
(第2の比較例)
図4は、第2の比較例の半導体発光素子の構成を例示する模式図である。
すなわち、同図(b)は平面図であり、同図(a)は同図(b)のA−A’線断面図である。
図4に表したように、第2の比較例の半導体発光素子91においては、本実施形態に係る半導体発光素子101と同様に、p側電極4の一部とp型コンタクト層(p型半導体層2)との間に絶縁層11が設けられている。ただし、第2の比較例の半導体発光素子91の場合は、p側電極4と絶縁層11とが重なる領域におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、半導体発光素子91の周辺部と中心部とで同じである。
すなわち、第2の比較例の半導体発光素子91の場合は、半導体発光素子91の周辺部におけるp側電極2の外側の縁端から絶縁層11の内側の縁端までの距離、すなわち、同図に示した対角線上の幅aと、半導体発光素子91の中心部におけるp側電極2の外側の縁端から絶縁層11の内側の縁端までの距離、すなわち、同図に示した幅bと、が同じである。なお、この場合は、同図に例示した幅a1及び幅a2よりも幅bは大きくなっている。
このため、第2の比較例の半導体発光素子91においては、p側電極4とp型半導体層2とが接触する領域が、半導体発光素子91の素子の中心部の最適部分に配置されない。すなわち、本実施形態に係る半導体発光素子101よりもp側電極4とp型半導体層2とが接触する領域が、素子の外側にずれて配置されている。このため、発光領域が素子の中心部からずれ、光取り出し効率が低く、また、光出力の再現性が低い。
これに対し、既に説明したように、本実施形態に係る半導体発光素子101においては、p側電極4と絶縁層11とが重なる領域におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離を、半導体発光素子101の周辺部よりも中心部の方が短く設定することで、すなわち、絶縁層11がp型半導体層2と接触している領域の幅を、半導体発光素子101の周辺部よりも中心部の方が狭くすることで、p側電極4とp型半導体層2とが接触する領域を素子のできるだけ中心部に配置することができる。これにより、p側電極4と積層構造体1sとの間に流れる電流を狭窄して、素子の中心部に電流を集中し、発光領域を中心部に配置しつつ、反射領域の全体の面積を拡大することができる。これにより、光取り出し効率が高く、光出力の再現性が高い半導体発光素子が提供される。
なお、本実施形態に係る半導体発光素子101において、Mgドープp型GaNコンタクト層のMg濃度を、1×1020cm−3台と高めに設定することで、p側電極4とのオーミック接続性が向上する。ただし、半導体発光ダイオードの場合、半導体レーザダイオードとは異なり、前記コンタクト層と発光層3との距離が短いため、Mg拡散による特性の劣化が懸念される。そこで、p側電極4と前記コンタクト層の接触面積が広く、動作時の電流密度が低いことを利用して、電気特性を大きく損ねることなく前記Mg濃度を1×1019cm−3台に抑えることで、Mgの拡散を防ぐことができ、発光特性を改善させることができる。
高炭素濃度の第1AlNバッファ層は基板との結晶型の差異を緩和する働きをし、特に螺旋転位を低減する。
また、高純度第2AlNバッファ層は、表面が原子レベルで平坦化する。そのため、この上に成長するノンドープGaNバッファ層の欠陥が低減されるが、そのためには高純度第2AlNバッファ層の膜厚は、1μmよりも厚いことが好ましい。また、歪みによるそり防止のためには、高純度第2AlNバッファ層の厚みは4μm以下であることが望ましい。高純度第2AlNバッファ層は、AlNに限定されず、AlGa1−xN(0.8≦x≦1)でも良く、ウェーハのそりを補償することができる。
ノンドープGaNバッファ層は、高純度第2AlNバッファ層上で3次元島状成長をすることにより欠陥低減の役割を果たす。成長表面が平坦化するには、ノンドープGaNバッファ層の平均膜厚は、2μm以上であることが必要である。再現性とそり低減の観点からノンドープGaNバッファ層の総膜厚は、4〜10μmが適切である。
これらのバッファ層を採用することで、従来の低温成長AlNバッファ層と比較して欠陥を約1/10に低減することができる。この技術によって、n型GaNコンタクト層への高濃度Siドーピングや、紫外帯域発光でありながらも高効率な半導体発光素子を作ることができる。また、単結晶バッファ層における結晶欠陥を低減することにより、単結晶バッファ層での光の吸収も抑制できる。
多重量子井戸のバリア層に高濃度Siドーピングすることで発光層の発光効率は改善されるが、バリア層の結晶品質が劣化する。この結晶品質の劣化によって、欠陥に敏感なホールは発光層にたどり着く前に不活性化され、発光層に対するホールの注入効率が低下し、結果として半導体発光素子としての発光効率が低下する。また、Siが限界までドーピングされたバリア層は、Mgが拡散してくると急速に劣化し、Mgの拡散をさらに促す。
動作中にp型半導体層2から注入された最終バリア層中のホール濃度は、発光層側よりもp型半導体層2の側の方が高濃度であるため、ホールの注入効率を高めるにはp型半導体層2の側の品質向上が鍵となる。
本具体例のように、多重量子井戸の最終バリア層を、量子井戸中のバリア層と同じく高濃度Siドーピングされた第1最終バリア層と、第1最終バリア層よりも低濃度Siドーピングされた第2最終バリア層の2層構造とし、井戸層側を高濃度に設定し、p型半導体層2の側を低濃度にすることで、ホールの注入効率を保ちつつ、発光層3の発光効率を改善させることができ、結果として半導体発光素子の発光効率を向上させることができる。
さらに、前記のバッファ層を用いることで、高品質GaNをサファイア基板上に形成可能であり、通常異常成長のため採用困難な高い成長温度と高い5族/3族比での結晶成長が可能となる。このため点欠陥の発生が抑制され、バリア層に対してより高いSiドーピングが可能となるため、半導体発光素子の発光効率をより向上させることができる。
本実施形態に係る半導体発光素子101は、少なくとも、n型の半導体層とp型の半導体層、及びそれらに挟まれた発光層を含む半導体層からなり、半導体層の材料は、特に限定されるものではないが、例えば、AlGa1−x−yInN(x≧0、y≧0、x+y≦1)等の窒化ガリウム系化合物半導体が用いられる。これらの半導体層の形成方法は、特に限定されるものではないが、例えば、有機金属気相成長法、分子線エピタキシャル成長法等の技術を用いることができる。
また、本実施形態に係る半導体発光素子101において、基板10に用いられる材料は、特に限定されるものではないが、サファイア、SiC、GaN、GaAs、Siなどの一般的な基板を用いることができる。また、基板10は、最終的に取り除かれても良い。
なお、サファイア基板を用いた半導体発光素子の場合、基板と半導体層の屈折率差が大きいため、発光した光の大部分はその界面で反射されて、半導体層内部に閉じ込められ易い。一般的なサファイア基板上の窒化物半導体層の場合、半導体層内に数多く存在する欠陥や、アモルファス状または多結晶となっている低温成長バッファ層などが吸収体となり、半導体層内部で反射を繰り返すことなく吸収されてしまうため、高効率反射領域を増やす効果は比較的限定される。
これに対し、本実施形態に係る半導体発光素子101においては、単結晶AlNバッファ層を用いることで、バッファ層で吸収が起きにくくなるだけでなく、半導体層内の欠陥が劇的に減少し、半導体層内で光吸収が起きる要因を極力減らすことができ、発光した光は半導体層内で何度も反射を繰り返すため、高効率反射領域を増やす効果はより高い。
絶縁層11には、シリコン(Si)、アルミニウム(Al)、ジルコニウム(Zr)、チタン(Ti)、ニオブ(Nb)などの酸化物、窒化物または酸窒化物などを用いることができる。絶縁層11の厚さは、50nm以上1000nm以下が望ましい。すなわち、50nmよりも薄い場合は絶縁性が低下し、1000nmよりも厚くなると絶縁層11にクラックが発生することがある。さらに、絶縁層11は、複数の層から構成されても良い。積層構造とすることで、クラック発生を抑制しつつ、1000nmよりも厚い絶縁層11を形成することが可能となる。
p側電極4は、p型コンタクト層(p型半導体層2)の側に対向する側は少なくとも銀または銀合金を含む金属膜で構成される。この金属膜の材料は、銀単層でも良いし、銀以外の金属を含む合金層であっても良い。通常の金属単層膜の可視光帯域に対する反射効率は、400nm以下の紫外域では波長が短くなるほど低下する傾向にあるが、銀は370nm以上400nm以下の紫外帯域の光に対しても高い反射効率特性を有する。そのため、紫外発光の半導体発光素子で、かつ金属膜が銀合金の場合、p型コンタクト層に対向する側の金属膜は銀の成分比が大きい方が望ましい。
また、p側電極4の膜厚は、光に対する反射効率を確保するため、100nm以上であることが好ましい。
なお、ワイヤボンディングのボンダビリティ向上、ボールボンダによる金バンプ形成時のダイシェア強度向上、フリップチップマウント等のために、p側電極4にパッドを別途設けても良い。パッドの膜厚は、特に限定されるものではなく、例えば100nmから1000nmの間で選ぶことができる。
一方、n側電極7の材料は、特に限定されるものではなく、n型半導体層1のオーミック電極として用いられる導電性の単層膜または多層膜で構成される。形成方法も特に限定されるものではなく、例えば電子ビーム蒸着法にて多層構造を形成後にシンター処理を行っても良い。シンター処理をする場合は、ボンダビリティ向上のため、n側電極7にパッドを別途設けることが好ましい。
なお、n側電極7に対向するp側電極4の領域において絶縁層11が設けられることで、この領域の絶縁層11に電界が印加されることになる。これにより、n側電極7に対向した領域のp側電極の部分に印加される電界集中を緩和させることができ、より特性が安定化し、また、より信頼性の高い半導体発光素子を提供することができる。
また、図1に例示した具体例では、絶縁層11は、p型半導体層2の上面の一部に設けられる他に、p型半導体層2及び発光層3の側面を覆うように設けられている。これにより、絶縁層11によって、p型半導体層2及び発光層3の側面を保護することができ、信頼性をより向上させる。
また、絶縁層11は、p型半導体層2の上面の一部、並びに、p型半導体層2及び発光層3の側面に設けられる他に、n型半導体層1の上にさらに設けられている。これにより、p型半導体層2及び発光層3の側面をより確実に保護し、また、積層構造体1sの周辺部分をも保護することができ、より信頼性が向上する。
なお、本実施形態に係る半導体発光素子101は、各種の変形が可能である。
(第1の変形例)
半導体発光素子101においては、p側電極4として厚さ200nmのAg膜が用いられていたが、第1の変形例では、p側電極4として、厚さ200nmのAg/Ptからなる積層膜が用いられる。
p側電極4を、Ag/Pt積層膜で形成し、その後シンター処理を行うことで、p型GaNコンタクト層とAgとの界面に、ごくわずかなPtを拡散させることができる。これにより、Agの密着性が向上する他、Ag特有の高効率反射特性を損なうことなく、コンタクト抵抗を下げることができるため、p側電極4に要求される高効率反射特性と低動作電圧特性とを高度に両立させることができる。
具体的には、p側電極4にAg単層膜を採用した場合と比較して、Ag/Pt積層膜を採用した場合には、光出力はほぼ同じ値を示しつつ、20mA時の動作電圧を0.3V減少させることができた。
AgとPtとは固溶関係にあるため、PtがAgと混ざることにより、Agのマイグレーションを抑えることができる。その結果、高電流注入時においても高い信頼性を得ることができる。
また、オーミック接触特性が良好であることが望ましいp側電極4の反射率が低い場合には、発光した光がp側電極4自身で吸収されてしまうことを防ぐため、p側電極4とは別に反射電極を設ける方法が考えられるが、工程が増えたり、構造が複雑になったりすることによる新たな問題を生む可能性がある。p側電極4がオーミック接触特性と高効率反射特性とを高度に両立させている場合は、工程数を抑えつつ、単純な構造を採用することができるため、コストを抑えられ、高い信頼性が得られる。
(第2の変形例)
また、本実施形態に係る半導体発光素子101の第2の変形例では、素子化工程においてレーザスクライバ装置を用いて、素子化される。
レーザスクライバ装置は簡便でスループットが高く、再現性の良い素子化方法であり、量産性の向上が見込めるが、素子端面に形成されるレーザスクライブ痕が発光光に対して吸収領域となるため、素子端面における光吸収が無視できなくなり、光取り出し効率が低下する。
本実施形態に係る半導体発光素子の変形例では、p側電極4とp型半導体層2とが接触する領域、すなわち発光領域を、素子の端から遠ざけることで、素子端面の影響を受けにくくなる。
このように、本実施形態に係る半導体発光素子と、レーザスクライバ装置を用いた素子化方法とを組み合わせることで、量産性を向上させつつ、素子端面における光吸収のロスを最小化することができ、さらに光取り出し効率を向上させることができる。
(第3の変形例)
また、本実施形態に係る半導体発光素子101の第3の変形例では、n側電極7として、厚さ200nmのAg/Pt膜が採用される。
第3の変形例の半導体発光素子の電極は以下のようにして作製される。
まず、レジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、p型コンタクト層上のSiO膜と、n型コンタクト層上のSiO膜と、をフッ化アンモン処理で取り除く。その後、前記n型コンタクト層上のSiO膜が取り除かれた領域と、前記p型コンタクト層上のSiO膜が取り除かれた領域よりも広い領域と、が開口するようなレジストリフトオフ用のレジストを半導体層上に形成し、真空蒸着装置を用いてAg/Ptを200nmの膜厚で形成し、リフトオフ後に650℃の窒素雰囲気で1分間シンター処理を行う。
単結晶AlNバッファ上の結晶を用いれば、n型GaNコンタクト層に高濃度Siドーピングが可能となり、n側電極7とのコンタクト抵抗を大幅に減らすことができるため、従来はオーミック特性が悪く、コンタクト抵抗が高かった高効率反射膜である銀(Ag/Pt)を、n側電極7として採用することが可能となる。
n側電極7を高効率反射膜で構成することにより、電極を形成した積層構造体1sの第1主面1aの大半を反射構造にすることができ、半導体層内で反射を繰り返している発光光のほとんどを、基板側へ反射させることができるため、光取り出し効率のさらなる向上が見込まれる。
n側電極7における光吸収を考慮して、発光領域(オーミック領域)とn側電極7とを遠ざける場合がある。この時、n側電極7を高効率反射構造とすることで、n側電極7における光吸収の影響を考慮する必要がなくなり、発光領域(すなわち、p側電極4とp型半導体層2とが接触する領域)とn側電極7とを近づけることができる。これらの効果により、本実施形態に係る半導体発光素子の構造における光取り出し効率向上の効果を、最大限に発揮することができる。
(第2の実施の形態)
図5は、本発明の第2の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図5に表したように、本発明の第2の実施形態に係る半導体発光素子102は、p側電極4を覆うように設けられ、導電性を有する保護層5(第1導電層)をさらに備える。なお、保護層5は、p側電極4と電気的に接触している。それ以外は、第1の実施形態に係る半導体発光素子101と同等とすることができるので説明を省略する。
なお、この場合も、p側電極4と絶縁層11とが重なる領域においてp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、半導体発光素子の周辺部(例えば幅a)よりも中心部(例えば幅b)の方が短い。
また、p側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、n側電極7とp側電極4とが対向する部分(例えば幅b)よりも、n側電極7とp側電極4とが対向する部分以外の部分、すなわち、例えば、半導体発光素子102の周辺部(例えば幅a)、の方が長い。
そして、絶縁層11がp型半導体層2と接触している領域の幅は、半導体発光素子102の周辺部よりも中心部の方が狭い。
本実施形態に係る半導体発光素子102においては、p側電極4を保護層5で覆うことにより、p側電極4に用いられる例えば銀が、大気に暴露されること防止することができ、p側電極4の劣化を抑制することができる。
保護層5は、p側電極4の全てを覆うように設けられることが望ましい。これにより、より信頼性が向上する。
保護層5は、p型半導体層2とは直接接触せず、例えば、保護層5とp型半導体層2との間には、p側電極4及び絶縁層11の少なくともいずれかが配置される。
この保護層5は、p側電極4を形成した後に、例えば、レジストリフトオフ用のパターニングされたレジストを形成し、p側電極4の全体を覆うように、保護層5となる、例えばPt/Au膜を厚さ500nmで形成し、レジストを剥離することによって形成することができる。
上記の保護層5には、銀を含まない金属を用いることができる。
保護層5に用いる材料は、特に限定されるものではなく、金属の単層膜や多層膜、金属の合金層、導電性酸化物膜の単層膜や多層膜、これらの組み合わせであっても良い。
保護層5の膜厚は、特に限定されるものではなく、例えば100nmから1000nmの間で選ぶことができる。
このように、本実施形態に係る半導体発光素子102によれば、光取り出し効率が高く、光出力の再現性が高く、さらに、高信頼性の半導体発光素子を提供することができる。
(第3の実施の形態)
図6は、本発明の第3の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図6に表したように、本発明の第3の実施形態に係る半導体発光素子103は、p側電極4と保護層5との間に設けられ、導電性を有する拡散防止層6(第2導電層)をさらに備える。それ以外は、第2の実施形態に係る半導体発光素子102と同等とすることができるので説明を省略する。
拡散防止層6は、少なくともp側電極4の主面と保護層5との間に設けられるが、さらに、p側電極4の側面と保護層5との間に設けても良い。これにより拡散防止の効果がより向上する。ただし、保護層5に含まれる材料のp側電極4への拡散は、p側電極4の主面に対して発生することが多いので、図6に例示した具体例のように、拡散防止層6は、p側電極4の主面と保護層5との間に設けるだけでも良い。
拡散防止層6には、例えば、保護層5に含まれる材料がp側電極4に拡散することを抑制する材料を用いることができる。ただし、本発明はこれに限らず、拡散防止層6は、保護層5に含まれる材料がp側電極4に拡散すること、p側電極4に含まれる材料が保護層5に拡散すること、及び、保護層5に含まれる材料とp側電極4に含まれる材料とが反応すること、の少なくともいずれかを防ぐ機能を有する。
拡散防止層6は、銀と反応しない、または銀に積極的に拡散しない材料を用いることができる。なお、拡散防止層6は、p側電極4及び保護層5と電気的に接触している。
拡散防止層6の材料としては、拡散防止層として使用可能な高融点金属、例えば、バナジウム(V)、クロム(Cr)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、ニオブ(Nb)、モリブデン(Mo)、ルテニウム(Ru)、ロジウム(Rh)、タンタル(Ta)、タングステン(W)、レニウム(Re)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)などの単層膜または積層膜が挙げられる。
さらに好ましくは、p側電極4に多少拡散しても問題がないように仕事関数が高く、p型コンタクト層とオーミック接続特性が得られ易い金属として、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、ロジウム(Rh)、タングステン(W)、レニウム(Re)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)が挙げられる。
拡散防止層6の膜厚は、単層膜の場合は膜状態を保てる5nmから200nmの範囲であることが好ましい。積層膜の場合は、特に限定されるものではなく、例えば、10nmから10000nmの間で選ぶことができる。
このような構成を有する本実施形態に係る半導体発光素子103は、以下のようにして作製することができる。
すなわち、p側電極4を形成した後に、レジストリフトオフ用のパターニングされたレジストを形成し、その後、拡散防止層6として、例えばW/Pt積層膜を6層分だけ積層する。(W/Pt)を6層積層した全体の厚さは、例えば900nmとされる。
そして、同じく、レジストリフトオフ用のパターニングされたレジストを形成し、保護層5となる、例えばPt/Auを1000nmの膜厚で形成する。
本実施形態に係る半導体発光素子103においては、さらにサブマウントに固定する際、300℃以上の比較的高温な熱処理が必要となるAuSnハンダなどを用いても、拡散防止層6であるW/Pt積層膜がバリア層として機能するため、例えば保護層5の材料がp側電極4のAgに拡散することがない。
このように、線膨張係数の異なる高融点金属を薄い膜厚で積層することで、歪みを緩和しつつ、拡散防止層6として厚い膜厚を確保することができる。
なお、p側電極4を形成した後に、密着性を上げるために、p側電極4のシンター温度以下の温度で、保護層5及び拡散防止層6に対して熱処理をすることもできる。
このように、本実施形態に係る半導体発光素子103によれば、光取り出し効率が高く、光出力の再現性が高く、さらに、高信頼性で製造コストの低い半導体発光素子を提供することができる。
(第4の実施の形態)
図7は、本発明の第4の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図7に表したように、本発明の第4の実施形態に係る半導体発光素子104においては、絶縁層11におけるp側電極4とp型半導体層2との間に挟まれた部分の厚さは、絶縁層11におけるそれ以外の部分よりも薄い。それ例外は、第2の実施形態に係る半導体発光素子102と同等とすることができるので説明を省略する。
このような構成を有する本実施形態に係る半導体発光素子104は、以下のようにして作製することができる。
p側電極4を形成するため、まず、レジストリフトオフ用のパターニングされたレジストを半導体層上に形成し、p型コンタクト層上のSiO膜をフッ化アンモン処理でエッチングする。その際、p型コンタクト層が露出しないように、フッ化アンモンの処理時間を調整する。具体的には、エッチングレート400nm/minの場合、1分以内、例えば40秒処理となる。その後、SiO膜がエッチングされた領域よりも広い領域が開口するようなレジストリフトオフ用のレジストを半導体層上に形成し、p型コンタクト層上のSiO膜をフッ化アンモン処理でエッチングする。その際、前記エッチングで処理した領域のp型コンタクト層は露出させ、前記エッチングで処理していない領域のSiO膜直下のp型コンタクト層は露出させないように、フッ化アンモンの処理時間を調整する。具体的には、エッチングレート400nm/minの場合、1分以内、例えば40秒処理となる。なお、上記のSiO膜が絶縁層11となる。
そして、真空蒸着装置を用いてp側電極4となるAgを200nmの膜厚で形成し、350℃の窒素雰囲気で1分間シンター処理を行う。
本具体例では、p側電極4とp型コンタクト層とで挟まれる絶縁層11の部分の膜厚を調整することで、絶縁層11にかかる電界の強さを調整することができる。その結果として、半導体発光素子104の動作電流、形状、サイズ、配置関係に合わせて、p側電極4の周辺にかかる電界分布を調整することができる。
さらに、p側電極4とp型コンタクト層とで挟まれる絶縁層11の部分の膜厚を薄くすることで、p側電極4で反射される発光光が絶縁層11で吸収される割合を減らすことができる。その結果として、半導体発光素子104の内部における吸収を減らすことができ、光取り出し効率が改善される。
また、上記の構成により、p側電極4を形成する直前までp型コンタクト層の表面をSiO膜で保護できるため、p型コンタクト層に対するレジストや現像液による汚染を防ぐことができる。
なお、本具体例では、第2の実施形態に係る半導体発光素子102において、p側電極4とp型半導体層2との間に挟まれた絶縁層11の厚さが、それ以外の部分の絶縁層11の厚さよりも薄いが、このような構造を、第1及び第3の実施形態に係る半導体発光素子101及び103において実施しても良い。
このように、本実施形態に係る半導体発光素子104によれば、光取り出し効率がさらに高く、光出力の再現性が高く、さらに、半導体層の汚染等を抑制し安定して製造できる半導体発光素子を提供することができる。
(第5の実施の形態)
図8は、本発明の第5の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、同図(b)は平面図であり、同図(a)は同図(b)のA−A’線断面図である。
図8に表したように、本発明の第5の実施形態に係る半導体発光素子105においては、n側電極7がp側電極4を取り囲むように設けられている。例えば、半導体発光素子105の素子の大きさは1000μm四方であり、素子の厚さは100μmである。
なお、半導体発光素子105においても、p側電極4と絶縁層11とが重なる領域においてp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、半導体発光素子の周辺部よりも中心部の方が短い。
すなわち、半導体発光素子105においては、n側電極7がp側電極4を取り囲むように設けられ、そしてn側電極7は、半導体発光素子105のコーナー部で他の配線との接続を容易とするために、コーナー部では、辺部に比べて幅が広くなっている。そして、n側電極7がコーナー部で面積が大きくなったことに伴い、p側電極4の外側の縁端は、半導体発光素子105の辺部よりも、コーナー部において、半導体発光素子105の中心部側に位置している。
このような構成を有する半導体発光素子105においては、周辺部におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、辺部における幅aであり、中心部におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、コーナー部における幅bである。そして、幅bは、幅aよりも狭くなっている。
本実施形態に係る半導体発光素子105によれば、光取り出し効率の高い電流注入構造を実現しつつ、n側電極7に必要な最小限の領域を除いた領域に、p側電極4とp型半導体層2とが接触する領域を最適に配置することで、反射領域を最大限広げることができる。
なお、半導体発光素子105において、発光層3挟む半導体層断面がテーパを有し、絶縁層11がテーパ部分を斜めに被覆するように構成することもできる。
本実施形態に係る半導体発光素子105のように、素子の幅と厚さの比が大きい場合、素子内でより多く多重反射を繰り返すことになるため、テーパを設けて光の反射角を変えることによって、光取り出し効率が改善される効果はより高くなる。
(第6の実施の形態)
図9は、本発明の第6の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、同図(b)は平面図であり、同図(a)は同図(b)のA−A’線断面図である。
図9に表したように、本発明の第6の実施形態に係る半導体発光素子106においては、n側電極7がp側電極4を取り囲むように設けられ、n側電極7はさらに、半導体発光素子106の中央部にも設けられている。本具体例では、素子の周辺部においては、p側電極4とp型半導体層2との間に絶縁層11が設けられているが、中央部においては、絶縁層11はp型半導体層2の上にのみ設けられており、p側電極4と絶縁層11とが重なる領域がない。それ以外は、第5の実施形態に係る半導体発光素子105と同様なので説明を省略する。
このように、n側電極7を、素子の周辺部の他に中央部にも形成することで、p側電極4とn側電極7との間の距離を実効的に全体的に短くすることができるため、電気特性が改善される他、電気特性に大きな影響を与えずにn型コンタクト層を薄く設計することができ、結晶成長時間やコストを改善することができる。また、高電流注入時におけるp側電極4の電流集中の緩和やそれによるp側電極4の発光領域の拡大により、光出力や信頼性を改善することができる。
そして、素子の中央部において、絶縁層11がp側電極4と重ならず、p型半導体層2の上にのみ設けられているので、n側電極7に対向したp側電極4を、露光精度などのプロセス条件が許す限り、p型半導体層2の縁端まで形成することができる。これにより、素子の中心付近領域での発光領域が増えることによって光出力特性が改善でき、また、オーミック面積が増えることによって電気特性が改善できる。
なお、半導体発光素子106においても、p側電極4と絶縁層11とが重なる領域におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、半導体発光素子106の周辺部よりも中心部の方が短い。
すなわち、半導体発光素子106においても、n側電極7がp側電極4を取り囲むように設けられ、そしてn側電極7は、コーナー部では、辺部に比べて幅が広くなっている。そして、p側電極4の外側の縁端は、半導体発光素子106の辺部よりも、コーナー部において、半導体発光素子106の中心部側に位置している。
そして、例えば、周辺部におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、辺部における幅aであり、中心部におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、コーナー部における幅bである。そして、幅bは、幅aよりも狭くなっている。
(第7の実施の形態)
図10は、本発明の第7の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、同図(b)は平面図であり、同図(a)は同図(b)のA−A’線断面図である。
図10に表したように、本発明の第7の実施形態に係る半導体発光素子107においては、n側電極7がp側電極4を取り囲むように設けられ、さらに、n側電極7が半導体発光素子107の中央部にも設けられている。そして、半導体発光素子107の周辺部及び中央部において、絶縁層11がp側電極4の一部とp型半導体層2との間に設けられている。これ以外は、半導体発光素子106と同様なので説明を省略する。
半導体発光素子107においても、p側電極4と絶縁層11とが重なる領域におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、半導体発光素子107の周辺部よりも中心部の方が短い。
すなわち、半導体発光素子107においても、n側電極7がp側電極4を取り囲むように設けられ、そしてn側電極7は、コーナー部では、辺部に比べて幅が広くなっている。そして、p側電極4の縁端は、半導体発光素子107の辺部よりも、コーナー部において、半導体発光素子107の中心部側に位置している。
そして、例えば、周辺部におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、辺部における幅aであり、中心部におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、コーナー部における幅bである。そして、幅bは、幅aよりも狭くなっている。
さらに、素子の中心付近における発光領域が広いと、光取り出し効率が高くなる。このため、p側電極4とp型半導体層2とが接触する面積を増やすために、素子の中央部に形成された絶縁層11とp側電極4とが重なる幅cは、素子の外周の辺における絶縁層11とp側電極4とが重なる幅a(p側電極4の外側の縁端と絶縁層11の内側の縁端との距離)よりも狭い方が好ましい。
なお、本具体例では、中央部に設けられたn側電極7とp側電極4とが対向する部分における幅cは、中心部の幅bよりも小さいが、幅cは、少なくとも周辺部の幅aよりも小さければ良い。
これにより、光取り出し効率の高い電流注入構造を実現しつつ、n側電極7に必要な最小限の領域を除いた領域に、p側電極4とp型半導体層2とが接触する領域を最適に配置することで、反射領域を最大限広げることができる。
本実施形態に係る半導体発光素子106においても、第5の実施形態で説明したように、発光層3を挟む半導体層断面をテーパ形状に加工し、絶縁層11がテーパ部分を斜めに被覆するように構成することもできる。
本実施形態に係る半導体発光素子106のように、素子の幅と厚さのアスペクト比が大きい場合、半導体層内で反射される発光光の反射回数も多くなり、反射角度を変えるテーパ部分の効果は大きくなるため、素子の中央部にp側電極4とp型半導体層2とが接触する領域を配置し、テーパを形成することにより、光取り出し効率は大きく向上する。
図11は、本発明の第7の実施形態に係る別の半導体発光素子の構成を例示する模式的平面図である。
図11に表したように、本発明の第7の実施形態に係る別の半導体発光素子108においては、n側電極7がp側電極4を取り囲むように設けられ、さらに、n側電極7が半導体発光素子108の中央部における2箇所に入りこむように設けられている。そして、半導体発光素子108の周辺部及び中央部において、絶縁層11がp側電極4の一部とp型半導体層2との間に設けられている。
すなわち、p側電極4は、第1主面1aの中央部の一部を除いた領域に設けられており、n側電極7は、p側電極4を取り囲みつつ、p側電極4が設けられていない中央部に設けられている。そして、この場合も、p側電極4と絶縁層11とが重なる領域におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、半導体発光素子108の周辺部よりも中心部の方が短い。
すなわち、周辺部におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離(例えば辺部における幅a)は、中心部におけるp側電極4の外側の縁端から絶縁層11の内側の縁端までの距離(例えばコーナー部における幅b)よりも長い。
さらに、素子の中央部に形成された絶縁層11とp側電極4とが重なる幅cは、素子の外周の辺における絶縁層11とp側電極4とが重なる幅aよりも狭い。
このように、p側電極4は、第1主面1aの中央部の少なくとも一部を除いた領域に設けられ、n側電極7は、p側電極を取り囲みつつ、p側電極4が設けられていない前記中央部に設けられ、その場合において、p側電極4の外側の縁端から絶縁層11の内側の縁端までの距離は、第1主面1aの周辺部よりも、中央部の方が短く設定される。
ここで、中央部とは、図9及び図10に例示した「十字状」の構造のように、半導体発光素子を半導体層の積層方向に対して平行な方向からみたときの平面形状における中央の部分でも良く、また、図11に例示したように、半導体発光素子の平面形状の周辺部に対して相対的に中央の部分でも良い。すなわち、図11に例示した半導体発光素子108の場合には、p側電極4は厳密な中央の部分ではなく、周辺部と比べて相対的に中央の部分の一部を除いて設けられている。そして、p側電極4が除いて設けられた部分にn側電極7が設けられている。このように、p側電極7、n側電極4及び絶縁層11の形状及び配置は、種々の変形が可能である。
(第8の実施の形態)
図12は、本発明の第8の実施形態に係る半導体発光装置の構成を例示する模式的断面図である。
図12に表したように、本発明の第8の実施形態に係る半導体発光装置201は、上記の実施形態に係る半導体発光素子101〜108及びそれらの変形例のいずれかと、蛍光体と、を組み合わせた白色LEDである。すなわち、本実施形態に係る半導体発光装置201は、上記のいずれかの半導体発光素子と、前記半導体発光素子から放出された光を吸収し、前記光とは異なる波長の光を放出する蛍光体と、を備える。
なお、以下では、上記の半導体発光素子101と、蛍光体と、を組み合わせた場合として説明する。
図12に表したように、本実施形態に係る半導体発光装置201においては、セラミック等からなる容器22の内面に反射膜23が設けられており、反射膜23は容器22の内側面と底面に分離して設けられている。反射膜23は、例えばアルミニウム等からなるものである。このうち容器22の底部に設けられた反射膜23の上に、半導体発光素子101がサブマウント24を介して設置されている。
半導体発光素子101には、例えばボールボンダによって金バンプ25が形成され、サブマウント24に固定されている。なお、金バンプを用いずに、直接サブマウントへ固定しても良い。
これら半導体発光素子101、サブマウント24及び反射膜23の固定には、接着剤による接着やハンダ等を用いることが可能である。
サブマウント24の半導体発光素子側の表面には、半導体発光素子101のp側電極4とn側電極7とが絶縁されるようにパターニングされた電極が形成されており、それぞれ容器22側に設けられた図示しない電極に対してボンディングワイヤ26により接続されている。この接続は、内側面の反射膜23と、底面の反射膜23と、の間の部分において行われている。
また、半導体発光素子101やボンディングワイヤ26を覆うように赤色蛍光体を含む第1蛍光体層211が設けられており、この第1蛍光体層211の上には青色、緑色或いは黄色の蛍光体を含む第2蛍光体層212が形成されている。この蛍光体層の上にはシリコン樹脂からなる蓋部27が設けられている。
第1蛍光体層211は、樹脂及びこの樹脂中に分散された赤色蛍光体を含む。
赤色蛍光体としては、例えばY23、YVO4、Y2(P,V)O4等を母材として用いることができ、これに3価のEu(Eu3+)を付活物質として含ませる。すなわち、Y23:Eu3+、YVO4:Eu3+等を赤色蛍光体として用いることができる。Eu3+の濃度は、モル濃度で1%〜10%とすることができる。赤色蛍光体の母材としては、Y23、YVO4の他に、LaOSやY2(P, V)O4等を用いることができる。また、Eu3+の他にMn4+等を利用することもできる。特に、YVO4母体に、3価のEuと共に少量のBiを添加することにより、380nmの吸収が増大するので、さらに発光効率を高くすることができる。また、樹脂としては、例えば、シリコン樹脂等を用いることができる。
また、第2蛍光体層212は、樹脂、並びに、この樹脂中に分散された青色、緑色及び黄色の少なくともいずれかの蛍光体、を含む。例えば、青色蛍光体と緑色蛍光体を組み合わせた蛍光体を用いても良く、また、青色蛍光体と黄色蛍光体とを組み合わせた蛍光体を用いても良く、青色蛍光体、緑色蛍光体及び黄色蛍光体を組み合わせた蛍光体を用いても良い。
青色蛍光体としては、例えば(Sr,Ca)10(PO46Cl2:Eu2+やBaMg2Al1627:Eu2+等を用いることができる。
緑色蛍光体としては、例えば3価のTbを発光中心とするY2SiO5:Ce3+,Tb3+を用いることができる。この場合、CeイオンからTbイオンへエネルギーが伝達されることにより励起効率が向上する。緑色蛍光体としては、例えば、Sr4Al1425:Eu2+等を用いることができる。
黄色蛍光体としては、例えばY3Al5:Ce3+等を用いることができる。
また、樹脂として、例えば、シリコン樹脂等を用いることができる。
特に、3価のTbは、視感度が最大となる550nm付近に鋭い発光を示すので、3価のEuの鋭い赤色発光と組み合わせると発光効率が著しく向上する。
本実施形態に係る半導体発光装置201によれば、半導体発光素子101から発生した380nmの紫外光は、半導体発光素子101の基板10側に放出され、反射膜23における反射をも利用することにより、各蛍光体層に含まれる上記蛍光体を効率良く励起することができる。
例えば、第1蛍光体層211に含まれる3価のEu等を発光中心とする上記蛍光体は、620nm付近の波長分布の狭い光に変換され、赤色可視光を効率良く得ることが可能である。
また、第2蛍光体層212に含まれる青色、緑色、黄色の蛍光体が、効率良く励起され、青色、緑色、黄色の可視光を効率良く得ることができる。
これらの混色として、白色光やその他様々な色の光を、高効率でかつ演色性良く得ることが可能である。
次に、本実施形態に係る半導体発光装置201の製造方法について説明する。
なお、半導体発光素子101を作製する工程は、既に説明した方法を用いることができるので、以下では、半導体発光素子101が出来上がった後の工程について説明する。
まず、容器22の内面に反射膜23となる金属膜を、例えばスパッタリング法により形成し、この金属膜をパターニングして容器22の内側面と底面にそれぞれ反射膜23を残す。
次に、半導体発光素子101にボールボンダによって金バンプ25を形成し、p側電極4用とn側電極7用にパターニングされた電極を持つサブマウント24の上に固定し、このサブマウント24を容器22の底面の反射膜23上に設置して固定する。これらの固定には接着剤による接着やハンダ等を用いることが可能である。また、ボールボンダによる金バンプ25を用いずに半導体発光素子101をサブマウント24上に直接固定することもできる。
次に、サブマウント24上の図示しないn側電極及びp側電極をそれぞれ容器22側に設けられた図示しない電極に対してボンディングワイヤ26により接続する。
さらに、半導体発光素子101やボンディングワイヤ26を覆うように赤色蛍光体を含む第1蛍光体層211を形成し、この第1蛍光体層211上に青色、緑色或いは黄色の蛍光体を含む第2蛍光体層212を形成する。
蛍光体層のそれぞれの形成方法は、各蛍光体を樹脂原料混合液に分散させたものを滴下し、さらに熱処理を行うことにより熱重合させて樹脂を硬化させる。なお、各蛍光体を含有する樹脂原料混合液を滴下してしばらく放置した後に硬化させることにより、各蛍光体の微粒子が沈降し、第1、第2蛍光体層211、212の下層に各蛍光体の微粒子を偏在させることができ、各蛍光体の発光効率を適宜制御することが可能である。その後、蛍光体層上に蓋部27を設け、本実施形態に係る半導体発光装置201、すなわち、白色LEDが作製される。
なお、既に説明したように、本実施形態に係る半導体発光装置201において、上記の実施形態に係る半導体発光素子101〜108及びそれらの変形例のいずれかを用いることができる。
なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x,y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子を構成する半導体層、導電層、絶縁層、半導体多層膜、金属膜及び誘電体膜など各要素の形状、サイズ、材質、配置関係などに関して、また製造方法に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子及び半導体発光装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及び半導体発光装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
1 n型半導体層(第1半導体層)
1a 第1主面
1b 第2主面
1s 積層構造体
2 p型半導体層(第2半導体層)
3 発光層
3a 半導体層
4 p側電極(第2電極)
5 保護層(第1導電層)
6 拡散防止層(第2導電層)
7 n側電極(第1電極)
10 基板
11 絶縁層
22 容器
23 反射膜
24 サブマウント
25 金バンプ
26 ボンディングワイヤ
27 蓋部
90、91、101〜108 半導体発光素子
201 半導体発光装置
211、212 蛍光体層

Claims (11)

  1. 第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有し、前記第2半導体層と前記発光層とが選択的に除去されて前記第2半導体層の側の第1主面に前記第1半導体層の一部が露出した積層構造体と、
    前記積層構造体の前記第1主面上に設けられ、前記第1半導体層に接続された第1電極と、
    前記積層構造体の前記第1主面上に設けられ、前記第2半導体層に接続され、前記発光層から発光する光に対して反射性を有する第2電極と、
    前記第2電極の一部と前記第2半導体層との間に設けられ、前記光に対して透光性を有する絶縁層であって、前記第2半導体層と前記反射電極とのオーミック接触領域を制限して電流を狭窄する絶縁層と、
    を備え、
    前記第1主面は矩形であり、前記第1電極は前記矩形の1つのコーナー部に配置され、前記第2電極は、前記矩形の残余の領域において前記第1電極と対向するように配置され、
    前記第2電極と前記絶縁層とが重なる領域における前記第2電極の外側の縁端から前記絶縁層の内側の縁端までの距離は、前記第1主面上において前記第1電極と前記第2電極とが対向する部分よりも、前記第1主面上において前記第1電極と前記第2電極とが対向する前記部分以外の部分において長く、
    前記第2半導体層と前記絶縁層とが重なる幅は、前記第1主面の周辺部よりも中心部において短いことを特徴とする半導体発光ダイオード素子。
  2. 第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有し、前記第2半導体層と前記発光層とが選択的に除去されて前記第2半導体層の側の第1主面に前記第1半導体層の一部が露出した積層構造体と、
    前記積層構造体の前記第1主面上に設けられ、前記第1半導体層に接続された第1電極と、
    前記積層構造体の前記第1主面上に設けられ、前記第2半導体層に接続され、前記発光層から発光する光に対して反射性を有する第2電極と、
    前記第2電極の一部と前記第2半導体層との間に設けられ、前記光に対して透光性を有する絶縁層であって、前記第2半導体層と前記反射電極とのオーミック接触領域を制限して電流を狭窄する絶縁層と、
    を備え、
    前記第2電極は、前記第1主面の中央部の少なくとも一部を除いた領域に設けられ、
    前記第1電極は、前記第2電極を取り囲みつつ、前記第2電極が設けられていない前記中央部の少なくとも一部に設けられ、
    前記第2電極と前記絶縁層とが重なる領域における前記第2電極の外側の縁端から前記絶縁層の内側の縁端までの距離は、前記第1主面の周辺部よりも前記中央部において短く、
    前記第2半導体層と前記絶縁層とが重なる幅は、前記周辺部よりも前記中央部において短いことを特徴とする半導体発光ダイオード素子。
  3. 前記絶縁層は、前記第2半導体層及び前記発光層の側面、並びに、前記第1半導体層の前記第1主面、の少なくともいずれかにさらに設けられることを特徴とする請求項1または2に記載の半導体発光ダイオード素子。
  4. 前記絶縁層における前記第2電極と前記第2半導体層との間に挟まれた部分の厚さは、前記絶縁層におけるそれ以外の部分よりも薄いことを特徴とする請求項1〜3のいずれか1つに記載の半導体発光ダイオード素子。
  5. 前記第2電極は、銀及び銀合金の少なくともいずれかを含むことを特徴とする請求項1〜4のいずれか1つに記載の半導体発光ダイオード素子。
  6. 前記第2電極を覆うように設けられ、導電性を有する第1導電層をさらに備えたことを特徴とする請求項1〜5のいずれか1つに記載の半導体発光ダイオード素子。
  7. 前記第1導電層は、前記第2電極の全てを覆うことを特徴とする請求項6記載の半導体発光ダイオード素子。
  8. 前記第1導電層は、前記第2半導体層と直接接触していないことを特徴とする請求項6または7に記載の半導体発光ダイオード素子。
  9. 前記第1導電層は、銀を含まないことを特徴とする請求項6〜8のいすれか1つに記載の半導体発光ダイオード素子。
  10. 前記第1導電層と前記第2電極との間に設けられ、前記第1導電層に含まれる材料が前記第2電極に拡散することを抑制する第2導電層をさらに備えたことを特徴とする請求項6〜9のいずれか1つに記載の半導体発光ダイオード素子。
  11. 請求項1〜10のいずれか1つに記載の半導体発光ダイオード素子と、
    前記半導体発光ダイオード素子から放出された光を吸収し、前記光とは異なる波長の光を放出する蛍光体と、
    を備えたことを特徴とする半導体発光装置。
JP2012103742A 2012-04-27 2012-04-27 半導体発光ダイオード素子及び半導体発光装置 Expired - Fee Related JP5319820B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012103742A JP5319820B2 (ja) 2012-04-27 2012-04-27 半導体発光ダイオード素子及び半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012103742A JP5319820B2 (ja) 2012-04-27 2012-04-27 半導体発光ダイオード素子及び半導体発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009011274A Division JP5334601B2 (ja) 2009-01-21 2009-01-21 半導体発光ダイオード素子及び半導体発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013144078A Division JP5581427B2 (ja) 2013-07-10 2013-07-10 半導体発光ダイオード素子及び半導体発光装置

Publications (2)

Publication Number Publication Date
JP2012142639A JP2012142639A (ja) 2012-07-26
JP5319820B2 true JP5319820B2 (ja) 2013-10-16

Family

ID=46678518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012103742A Expired - Fee Related JP5319820B2 (ja) 2012-04-27 2012-04-27 半導体発光ダイオード素子及び半導体発光装置

Country Status (1)

Country Link
JP (1) JP5319820B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112313A (ja) * 2015-12-18 2017-06-22 旭化成株式会社 紫外光発光装置、紫外光発光装置の製造方法
CN109155351A (zh) * 2016-03-08 2019-01-04 阿尔发得株式会社 半导体发光装置
JP7233859B2 (ja) * 2017-06-20 2023-03-07 旭化成エレクトロニクス株式会社 赤外線発光ダイオード

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3447527B2 (ja) * 1996-09-09 2003-09-16 株式会社東芝 半導体発光素子およびその製造方法
JP2003168823A (ja) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP4122785B2 (ja) * 2002-01-30 2008-07-23 日亜化学工業株式会社 発光素子
JP4385590B2 (ja) * 2002-11-26 2009-12-16 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
JP5008263B2 (ja) * 2005-03-02 2012-08-22 日亜化学工業株式会社 半導体発光素子
JP5008262B2 (ja) * 2005-03-02 2012-08-22 日亜化学工業株式会社 半導体発光素子
JP5191837B2 (ja) * 2008-08-28 2013-05-08 株式会社東芝 半導体発光素子及び半導体発光装置

Also Published As

Publication number Publication date
JP2012142639A (ja) 2012-07-26

Similar Documents

Publication Publication Date Title
JP5334601B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5191837B2 (ja) 半導体発光素子及び半導体発光装置
JP5139519B2 (ja) 半導体発光素子及び半導体発光装置
JP5305790B2 (ja) 半導体発光素子
JP5325506B2 (ja) 半導体発光素子及びその製造方法
JP5139005B2 (ja) 半導体発光素子及び半導体発光装置
JP5052636B2 (ja) 半導体発光素子
JP5426124B2 (ja) 半導体発光装置の製造方法及び半導体発光装置
US7902565B2 (en) Semiconductor light emitting device and method for manufacturing same
JP4940363B1 (ja) 半導体発光素子及び半導体発光装置
JP5174067B2 (ja) 半導体発光素子
JP5514283B2 (ja) 半導体発光素子及び半導体発光装置
JP5581427B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5608762B2 (ja) 半導体発光素子
JP5319820B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5851001B2 (ja) 半導体発光素子
JP5372220B2 (ja) 半導体発光素子及び半導体発光装置
JP5886899B2 (ja) 半導体発光素子及び半導体発光装置
JP5563031B2 (ja) 半導体発光素子及び半導体発光装置
JP5433798B2 (ja) 半導体発光素子及び半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120501

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130711

R151 Written notification of patent or utility model registration

Ref document number: 5319820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees