JP5008263B2 - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP5008263B2 JP5008263B2 JP2005057875A JP2005057875A JP5008263B2 JP 5008263 B2 JP5008263 B2 JP 5008263B2 JP 2005057875 A JP2005057875 A JP 2005057875A JP 2005057875 A JP2005057875 A JP 2005057875A JP 5008263 B2 JP5008263 B2 JP 5008263B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- layer
- electrode
- film
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
しかし、p側の電極材料として銀を用いた場合には、外部等との接続のために銀電極表面の一部を露出させることが必要であり、これが一因となってマイグレーションが発生、促進され、発光強度及び寿命の低下等を招くという問題があった。
また、銀電極と銀を含まない電極材料との間にSiO2膜を配置するため、貫通孔により電気的な接続を確保しているとはいえ、両者の接触抵抗が上昇するという問題を招く。さらに、SiO2膜による物理的な遮断によって、銀を含まない電極材料への銀のマイグレーションが抑えられるとしても、窒化物半導体層への銀のマイグレーションを有効に防止するまでには至っておらず、依然として銀のマイグレーションに起因する発光強度の低下、発光素子の寿命の低下を抑制することができないのが現状である。
第1導電型半導体層と、第2導電型半導体層とを有し、
前記第1導電型半導体層に接続された第1電極と、前記第2導電型半導体層に接続された第2電極とを備え、
前記第1電極と第2電極とは前記第1導電型半導体層の同一面側に配置されて構成される半導体素子であって、
前記第2電極は、少なくとも、銀又は銀合金からなる膜と、該膜上に配置された銀と実質的に反応しない金属膜との積層膜からなる第1金属膜と、銀とは異なる金属からなる第2金属膜とを有し、
該第2金属膜は、前記第1金属膜上で該第1金属膜と接続され、前記第1金属膜から露出された第2導電型半導体層上の少なくとも一部の領域において絶縁膜を介して配置されており、かつ該絶縁膜の第1金属膜側面側の膜厚よりも、第1金属膜端部から第2金属膜端部までの距離が長くなるように、第1金属膜の外方に延設されてなり、
前記第1金属膜は、前記第2導電型半導体層との界面において結晶粒を有することを特徴とする。
また、第2領域において、第2金属膜が、(1)絶縁膜の第1金属膜側面側の膜厚よりも第1金属膜端部からの第2金属膜端部までの距離が短くなるように形成されていてもよいし、(2)第1金属膜端部よりも前記第2金属膜の端部が内方に配置されていてもよい。
また、絶縁膜は窒化物、特に、窒化シリコンまたは窒化酸化シリコンからなる群から選択される少なくとも1種であってもよい。
さらに、第1金属膜は、少なくとも、銀又は銀合金からなる膜と、該膜上に配置された銀と実質的に反応しない金属膜との積層膜により形成されていてもよい。
また、第1導電型半導体層がn型半導体層であり、第2導電型半導体層がp型半導体層であってもよい。
さらに、絶縁膜として特定の窒化物を用いることにより、通常の製造プロセスを行うのみで、簡便に絶縁膜を形成することができることに加えて、銀電極のAgのマイグレーションに作用する水分又は湿気を回避して、上記効果をより顕著に実現することができる。
ここで、第1導電型とは、p型又はn型を指し、第2導電型とは、第1導電型とは異なる導電型、つまりn型又はp型を示す。好ましくは、第1導電型半導体層がn型を示し、第2導電型半導体層がp型を示す。
基板としては、例えば、サファイア、スピネル、SiC、GaN、GaAs等の公知の絶縁性基板及び導電性基板を用いることができる。なかでも、サファイア基板が好ましい。
絶縁性基板は、最終的に取り除いてもよいし、取り除かなくてもよい。絶縁性基板を取り除く場合、p電極及びn電極は、同一面側に形成されていてもよいし、異なる面に形成されていてもよい。絶縁性基板を取り除かない場合、通常、p電極およびn電極はいずれも半導体層上の同一面側に形成されることになる。
(1)GaNよりなるバッファ層(膜厚:200Å)、Siドープn型GaNよりなるn側コンタクト層(4μm)、アンドープIn0.2Ga0.8Nよりなる単一量子井戸構造の発光層(30Å)、Mgドープp型Al0.1Ga0.9Nよりなるp型クラッド層(0.2μm)、Mgドープp型GaNよりなるp側コンタクト層(0.5μm)。
第1電極は、その材料及び膜厚は限定されるものではなく、通常、電極として用いることができる導電性材料の単層膜又は積層膜により形成することができる。なお、第1電極は、第2導電型半導体層との距離を離して配置されていることが好ましい。それらの距離は、得ようとする半導体発光素子の大きさ、第1電極及び第2電極の材料、大きさ及び配置等によって適宜調整することができる。第1電極と第2導電型半導体層との最短距離は、例えば、5μm程度以上、10〜20μm程度が挙げられる。
第2電極は、第2導電型半導体層上に直接接触しており、オーミック接続されていることが好ましい。ここでオーミック接続とは、当該分野で通常用いられている意味であり、例えば、その電流−電圧特性が直線又は略直線となる接続を指す。また、デバイス動作時の接合部での電圧降下及び電力損失が無視できるほど小さいことを意味する。
第1金属膜は、第2導電型半導体層にオーミック接続されて効率的な電流の投入を図るとともに、発光層からの光を効率よく反射させることを意図するものであるため、後述する、第2導電型半導体層及び第2金属膜との関係を満たす限り、第2導電型半導体層上の略全面に、広い面積で形成されることが好ましい。
銀合金としては、銀と、Pt、Co、Au、Pd、Ti、Mn、V、Cr、Zr、Rh、Cu、Al、Mg、Bi、Sn、Ir、Ga、Nd及びReからなる群から選択される1種又は2種以上の電極材料との合金が挙げられる。なお、Niは銀とは合金化されにくいが、銀膜中にNi元素を含むものであってもよい。
最下層以外の膜は、銀又は銀合金であってもよいし、銀又は銀合金を含まない電極材料により形成されていてもよい。また、最下層以外の膜は、これら電極材料及びNiを含む群から選択される1種又は2種以上の金属又は合金の単層膜又は2層以上の積層膜、銀と実質的に反応しない金属膜等であることが好ましい。
第2金属膜の形状は、特に限定されず、後述する第1金属膜との関係を満たす限り、どのような形状であってもよい。例えば、第2金属膜は、第1金属膜の少なくとも一部を被覆していることが好ましい。第2金属膜は、第1金属膜を完全に又は略完全に被覆していてもよいし、通常のパッド電極等のように、第1金属膜の表面及び/又は側面の一部上に形成されていてもよい。ここで、完全に又は略完全に被覆するとは、第1金属膜の上面のすべて及び側面の全面が実質的に被覆されていることを意味する。また、第1金属膜を完全又は略完全に被覆する第2金属膜を、いわゆるカバー電極として形成し、さらにこの上にパッド電極等を形成してもよい。また、第2金属膜上に、絶縁膜、第2金属膜の一部及びn側電極の一部を覆うように形成された第2の絶縁膜を有していてもよい。さらに、第2の絶縁膜とパッド電極との両方を形成する場合、第2の絶縁膜を形成した後にパッド電極を形成してもよいし、パッド電極を形成した後に第2の絶縁膜を形成してもよい。つまり、パッド電極の一部が第2の絶縁膜を介して第2の金属膜と接していてもよいし、パッド電極の全面が第2の金属膜に接していてもよい。
なお、この場合、絶縁膜は、少なくとも第1電極に対向する第1領域において、好ましくは、第2電極の全外周において、少なくとも第1金属膜外周(第1金属膜の側面側)、好ましくは第1金属膜外周から第1金属膜上の一部を被覆するように形成されている。また、絶縁膜は、半導体層の側面全面、第1電極上の一部の領域を除く第1導電型半導体層の露出面にわたって形成されていることが好ましい。
例えば、Pt単層膜、Au(上)/Pt(下)の2層構造膜、Pt(上)/Au(中)/Pt(下)の3層構造膜等が好ましい。
さらに、凸部は、半導体積層構造の出射端面とほぼ垂直をなす方向において、2以上、好ましくは3以上、少なくとも部分的に重複して配置されていることが好ましい。これにより、発光層からの光が、高確率で凸部に作用させることとなるので、上記効果をより容易に得ることができる。
支持基板は、少なくとも発光素子の電極に対向する面に配線が施され、任意に保護素子等が形成されていてもよく、フリップチップ実装された発光素子を固定・支持する。支持基板は、発光素子と熱膨張係数がほぼ等しい材料、例えば、窒化物半導体発光素子に対して窒化アルミニウムが好ましい。これにより、支持基板と発光素子との間に発生する熱応力の影響を緩和することができる。また、静電保護素子等の機能を付加することができ、安価であるシリコンを用いてもよい。配線のパターンは、特に限定されるものではないが、例えば、正負一対の配線パターンが絶縁分離されて互いに一方を包囲するように形成されることが好ましい。
支持基板をリード電極に接続する際には、発光素子に対向する面からリード電極に対向する面にかけて導電部材により配線が施されていてもよい。
色ムラを減少させるためには、各蛍光体の平均粒径及び形状は同程度であることが好ましい。蛍光体の粒径は、例えば、特開2004−207688号に記載の体積基準粒度分布曲線により測定することができる。
(i)希土類アルミン酸塩、
(ii)窒化物又は酸窒化物、
(iii)アルカリ土類ケイ酸塩、アルカリ土類窒化ケイ素、
(iv)アルカリ土類金属ハロゲンアパタイト、
(v)アルカリ土類金属ホウ酸ハロゲン、
(vi)アルカリ土類金属アルミン酸塩、
(vii)硫化物、
(viii)アルカリ土類チオガレート、
(ix)ゲルマン酸塩、
(x)希土類ケイ酸塩、
(xi)Eu等のランタノイド系元素で主に賦活された有機及び有機錯体等の種々の蛍光物質が挙げられる。これらの蛍光物質は公知のもののいずれをも用いることができる。
LxJyN((2/3)x+(4/3)y):R
LxJyOzN((2/3)x+(4/3)y-(2/3)z):R
LxJyQtOzN((2/3)x+(4/3)y+t-(2/3)z):R
(Lは、Be、Mg、Ca、Sr、Ba、Znからなる群から選ばれる少なくとも1種の第II族元素である。Jは、C、Si、Ge、Sn、Ti、Zr、Hfからなる群から選ばれる少なくとも1種の第IV族元素である。Qは、B、Al、Ga、Inからなる群から選ばれる少なくとも1種の第III族元素である。Rは、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Lu、Sc、Yb、Tmからなる群から選ばれる少なくとも1種の希土類元素であり、L、J及びRは、上記と同義である。x、y、zは、0.5≦x≦3、1.1.5<y≦8、0<t<0.5、0<z≦3である。)
が挙げられる。
(2−x−y)SrO・x(Ba,Ca)O・(1−a−b−c−d)SiO2・aP2O5bAl2O3cB2O3dGeO2:yEu2+
(式中、0<x<1.6、0.005<y<0.5、0<a、b、c、d<0.5である。)
(2−x−y)BaO・x(Sr,Ca)O・(1−a−b−c−d)SiO2・aP2O5bAl2O3cB2O3dGeO2:yEu2+
(式中、0.01<x<1.6、0.005<y<0.5、0<a、b、c、d<0.5である。)
等が挙げられる。
アルカリ土類金属アルミン酸塩蛍光物質としては、ユウロピウムおよび/またはマンガンで賦活されたが好ましく、例えば、ユーロピウム賦活ストロンチウムアルミネート(SAE)、バリウムマグネシウムアルミネート(BAM)、あるいは、SrAl2O4:RE、Sr4Al14O25:RE、CaAl2O4:RE、BaMg2Al16O27:RE、BaMgAl10O17:RE、CaAl2O4:Eu、BaMgAl10O17:Eu,Mn(REは、Eu及び/又はMnである。)等が挙げられる。
Me(3−x−y)MgSi2O3:xEu,yMn
(式中、0.005<x<0.5、0.005<y<0.5、Meは、Baおよび/またはSrおよび/またはCaを示す。)
が挙げられ、具体的には、M2Si5N8:Eu、MSi7N10:Eu、M1.8Si5O0.2N8:Eu、M0.9Si7O0.1N10:Eu
(Mは、Sr、Ca、Ba、Mg、Znから選ばれる少なくとも1種以上である。)等が挙げられる。
(vii)アルカリ土類チオガレートとしては、MGa2S4:Eu(Mは、上記と同義である。)等が挙げられる。
希土類ケイ酸塩としては、Y2SiO5:Ce、Y2SiO5:Tb等が挙げられる。
有機及び有機錯体としては、特に限定されず、いずれの公知のものを用いてもよい。例えば、Mg6As2O11:Mn等が挙げれる。好ましくはEu等のランタノイド系元素で主に賦活されたものであるが、任意に、Euに代えて又は加えて、上述した希土類元素ならびにCu、Ag、Au、Cr、Co、Ni、Ti及びMnからなる群から選択される少なくとも1種を用いてもよい。
以下に、本発明の半導体発光素子を図面に基づいて詳細に説明する。
この実施例の半導体発光素子を図1に示す。
<半導体層の形成>
2インチφのサファイア基板2の上に、MOVPE反応装置を用い、Al0.1Ga0.9Nよりなるバッファ層を100Å、ノンドープGaN層を1.5μm、n型半導体層3として、SiドープGaNよりなるn側コンタクト層を2.165μm、GaN層(40Å)とInGaN層(20Å)とを交互に10回積層させた超格子のn型クラッド層を640Å、GaN層(250Å)とInGaN層(30Å)とを交互に3〜6回積層させた多重量子井戸構造の発光層4、p型半導体層5として、MgドープAl0.1Ga0.9N層(40Å)とMgドープInGaN層(20Å)とを交互に10回積層させた超格子のp型クラッド層を0.2μm、MgドープGaNよりなるp側コンタクト層を0.5μmの膜厚でこの順に成長させ、ウェハを作製した。
得られたウェハを反応容器内で、窒素雰囲気中、600℃にてアニールし、p型クラッド層及びp側コンタクト層をさらに低抵抗化した。
アニール後、ウェハを反応容器から取り出し、最上層のp側コンタクト層の表面に所定の形状のマスクを形成し、エッチング装置でマスクの上からエッチングし、n側コンタクト層の一部を露出させた。
マスクを除去した後、スパッタ装置にウェハを設置し、Agターゲットをスパッタ装置内に設置した。スパッタ装置によって、スパッタガスとしてアルゴンガスを用い、ウェハのp側コンタクト層のほぼ全面に、Ag膜を1000Åの膜厚で形成した。
得られたAg膜を、レジストを用いて所定の形状にパターニングした。
続いて、露出したn側コンタクト層上に、W/Pt/Auからなるn電極9を7000Åの膜厚で形成した。
絶縁膜、n電極9及びp電極の上に、レジストにより所定のパターンを有するマスクを形成し、第2の金属膜のPt上に、W層、Pt層およびAu層をこの順に積層し、リフトオフ法により、ボンディング用のパッド電極(図示せず)を総膜厚7000Åで形成した。
得られたウェハを所定の箇所で分割することにより、半導体発光素子1を得た。
この半導体発光素子では、温度85℃、湿度85%の雰囲気中、If=20mAの条件で通電したところ、リーク電流が断続的に発生し、この素子の寿命は、1000時間以下であった。
また、その断面におけるSEM観察ではAgがn側コンタクト層側に析出されていることが確認された。
この実施例の半導体発光素子は、実施例1における第1金属膜である銀電極に代えて、Pt(上)/Ni(中)/Ag(下)の積層膜を1000Å/1000Å/1000Åで形成した以外、実施例1の半導体発光素子と同様の構成の半導体発光素子を得た。Ni膜、Pt膜は、Ag膜の上に、NiターゲットおよびPtターゲットを用いて、Ag膜を被覆して第1金属膜6とした。
さらに、通電する前後において、Ag膜は、p側コンタクト層との界面付近において、10〜100nm程度の結晶粒が観察され、オーミック特性も変化なく、良好であった。
加えて、Ag膜の上面が、Agと反応しないNiで覆われているため、AgとNiとの合金化を回避することができ、窒化物半導体層の直上にAgを高密度で配置することができるために、反射効率が良好であり、一層、光の取り出し効率が向上した。
この実施例の半導体発光素子は、第2金属膜上にパッド電極を形成せずに、第2金属膜をパッド電極をも兼ねた電極として形成した以外、実施例2と同様の半導体発光素子を得た。
得られた半導体発光素子では、実施例1と同様の条件で通電したところ、実施例2の半導体発光素子とほぼ同様の結果が得られた。
この実施例の半導体発光素子は、実施例2における絶縁膜10をSiNに代えてSiONとした以外、実施例1と実質的に同様の構成の半導体発光素子を得た。
得られた半導体発光素子は、動作環境にもよるが、例えば、湿度が比較的低い場合においては、実施例2と同様に、オーミック性が良好で、マイグレーションが発生せず、反射効率が高く、高品質で信頼性の高い半導体発光素子を得ることができた。
この実施例の半導体発光素子22は、図4(a)及び(b)に示したように、実施例1と同様に、サファイア基板11の上に、バッファ層12、ノンドープGaN層13、n側コンタクト層14、n型クラッド層15、多重量子井戸構造の活性層16、p型クラッド層17、p側コンタクト層18がこの順に積層されて構成され、p側コンタクト層18上に、ほぼ全面に、Ag膜22が形成されており、さらにその上に、第2金属膜21としてPt(上)/Ni(下)膜が積層されてp電極が形成されている。また、露出領域上には、n電極19が形成されている。
この凸部20の大きさは、その付け根付近で20μm2程度であり、この凸部の総数は800個程度、1つの発光素子における凸部20の占有面積は約16%である。
このような凸部を形成したことにより、凸部が形成されていない素子に比較して、Φvは約10%程度向上することがわかった。
この実施例では、図5に示したように、実施例1に示した半導体発光素子1を、実装基体201に、フリップチップ実装することにより発光装置を形成した。
この発光装置は、リード203が固定された実装基体201を含むパッケージ212の凹部202に、接着層204を介してサブマウント基板205に載置されたLEDチップ1が実装されて構成されている。凹部202の側面は反射部206として機能し、実装基体201は放熱部として機能し、外部放熱器(図示せず)に接続されている。また、実装基体201には、凹部202の外部にテラス部207が形成されており、ここに、保護素子(図示せず)が実装されている。実装基体201の凹部202の上方には、光取り出し部208として開口部が形成されており、この開口部に、透光性の封止部材209が埋設されて封止されている。
このような構成により、p電極のAg膜により高効率で光を反射させることができ、半導体発光素子の基板側からの光の取り出し効率を一層向上させることができる。
この実施例では、図6に示したように、実施例1に示した半導体発光素子1を、サブマウント部材160を介してステム120の凹部120a内に、フリップチップ実装することにより発光装置を形成した。
ステムの凹部120a内には、蛍光体150を含む封止部材131が埋設されており、さらにその上に、封止部材141が封止部材131及びステム120の一部を被覆している。
このような構成により、p電極のAg膜により高効率で光を反射させることができ、半導体発光素子の基板側からの光の取り出し効率を一層向上させることができる。
この実施例の半導体発光素子30は、図7(a)に示したように、エッチングにより、n型半導体層は、nパッド電極が形成される端部31から発光素子の中央方向に向かって細くなった括れ部32を有し、互いに対向する一対の括れ部32を結ぶように延伸部33を有した形状で、露出している。また、延伸部33を挟む領域に、p型半導体層が形成されている。
これらの構成以外は、実施例2と実質的に同様の積層構造を有する。
支持基板42に配置される正(+)極側の導体配線40、外部電極(図示せず)の正極側に接続される領域から、一方の発光素子のpパッド電極に対向する位置を経由して他方の発光素子のpパッド電極に対向する位置まで延伸している。同様に、支持基板42に配置される負(−)極側の導体配線41は、一方の発光素子及び他方の発光素子の一方のnパッド電極に対向する領域から、外部電極(図示せず)の負極側に接続される領域、および他方の発光素子の他方のnパッド電極に対向する領域を経由して、一方の発光素子の他方のnパッド電極に対向する領域まで延伸している。また、支持基板42に垂直な方向から見て、負極側の導体配線41の外縁は、正極側の導体配線40の方向に凸な多数の円弧状の形状を有し、一方、正極側の導体配線40の外縁部は、負極側の凸状の外縁に対応するような凹形状を有している。なお、発光素子30のpパッド電極36に対向する領域の面積は、nパッド電極37に対向する領域の面積より大きく、pパッド電極36がnパッド電極37の数よりも多く設定されている。
バンプによるボンディングは、発光素子の正負両電極が、バンプの直上にてそれぞれ対向するように、発光素子を、樹脂層の上面に載せて接触させ、発光素子の基板側から加圧しながら超音波を当てることにより、バンプを介して発光素子の正負両電極と導体配線とを接合する。このとき、シリコーン樹脂は、柔らかく弾力性に富むため、圧力によって収縮し、LEDチップの電極面の隙間にもよく入り込む。また、貫通孔内のバンプ数は、ダイボンドにより押し縮められたシリコーン樹脂の弾性力よりも発光素子の電極と、導体配線との接合力のほうが十分大きくなるように、ダイボンド前に予め調節しておく。このようにすると、発光素子が、シリコーン樹脂の弾性力によって支持基板とは逆の方向へ押し戻されることがなく、発光素子の電極と導体配線との接合の強度が一定に保たれ、発光素子の電極と導体配線との導通が断たれることはないため、信頼性の高い発光装置とすることができる。
このような構成とすることにより、熱が籠もりやすい発光素子において、内側の熱を、載置されるバンプの数が相対的に多く、広い導体配線にて放熱させることができ、発光素子の放熱性が向上し、高輝度発光が可能かつ信頼性の高い発光装置とすることができる。
この実施例における発光装置は、フィラーとして酸化アルミニウムを含むシリコーン樹脂を用い、バンプの高さ以上までスキージングし、スクリーン印刷を行って、樹脂層を形成する以外、実質的に実施例7と同様である。
これにより、より放熱効果を高めた、光取り出し効率の高い発光装置を得ることができる。
この実施例の発光装置45は、図9に示したように、フリップチップ実装された発光素子30と発光素子30との間に生じた間隙に、透光性の樹脂層39aが埋め込まれており、さらに、それらの発光素子30の光出射面側および樹脂層39aの上面に、面一に、発光素子30からの光の少なくとも一部を吸収し異なる波長を有する光を発する蛍光体を含有する波長変換部材47が形成されている以外、実質的に実施例7の発光装置と同様である。
なお、蛍光体は、波長変換部材47中のみならず、樹脂層39、39aの双方に含有されていてもよいし、樹脂層39、39aのいずれか一方又は双方にのみ含有されていてもよい。
このように、樹脂層39aが発光素子の少なくとも側面を被覆することにより、波長変換部材47が、その形成工程において発光素子30の側面側に入り込むことを防ぐことができる。
この実施例では、図10に示したように、LEDチップ200を、実装基体201に、フェイスアップ実装することにより発光装置を形成する。
この発光装置は、リード203と絶縁分離された実装基体201を含むパッケージ212の凹部202に、LEDチップ200が接着層204を介して固定されている。この凹部202は、その側面が反射部206として機能し、開口方向に向かって広くなる形状(テーパー形状)である。このような形状により、LEDチップ200から出た光が凹部202の側面に反射してパッケージ正面に向かうため、光取り出し効率を向上させることができる。実装基体201は、例えば、ガラスエポキシ樹脂又はセラミック等によって形成されている。また、接着層204は、例えば、エポキシ樹脂等の熱硬化性樹脂である。実装基体201は放熱部として機能し、外部放熱器(図示せず)に接続されている。このように、実装基体201とリード203とを分離するとともに、放熱を確保することができる構成により、熱設計に優れた発光装置を得ることができる。
さらに、LEDチップ200の電極は、それぞれワイヤ210によってリード203と電気的に接続され、パッケージ外部におよんでいる。
なお、ワイヤ210は、特に限定されるものではないが、例えば、金、銅、白金、アルミニウム等の金属及びそれらの合金を用い、10〜70μm程度の直径である。
なお、この実施例及び上述のいずれの実施例においても、金属製の基体に凹部を設けて、発光素子を実装し、基体と絶縁分離されたリードに電気的に接続させて気密封止したもの、COBのように金属基板上の凹部に直接LEDチップを実装してもよい。また、1つの実装基体に又は1つの凹部内に、複数の素子を集積実装したもの、発光素子を実装した基体を複数設けたもの等であってもよい。
2、11 サファイア基板
3 n型半導体層
4 発光層
5 p型半導体層
6 第1金属膜
7、21、34 第2金属膜
8 絶縁膜
9、19、35 n電極
12 バッファ層
13 ノンドープGaN層
14 n側コンタクト層
15 n型クラッド層
16 活性層
17 p型クラッド層
18 p側コンタクト層
20 凸部
22 Ag膜
32 括れ部
33 延伸部
36、37 パッド電極
38 pパッド電極
39、39a 樹脂層
40、41 導体配線
42 支持基板
43、45 発光装置
44 バンプ電極
47 波長変換部材
120 ステム
120a 凹部
121 第1のリード
122 第2のリード
131、141 封止部材
150 蛍光体
160 サブマウント部材
161、162 電極
201 実装基体
202 凹部
203 リード
204 接着層
205 サブマウント基板
206 反射部
207 テラス部
208 光取り出し部
209 封止部材
210 ワイヤ
211 内表面
212 パッケージ
a 第1領域
b 第2電領域
A、B 第1金属膜端部から第2金属膜端部までの距離
Claims (6)
- 第1導電型半導体層と、第2導電型半導体層とを有し、
前記第1導電型半導体層に接続された第1電極と、前記第2導電型半導体層に接続された第2電極とを備え、
前記第1電極と第2電極とは前記第1導電型半導体層の同一面側に配置されて構成される半導体素子であって、
第2電極は、前記第1電極に対向する第1領域と、該第1領域以外の領域である第2領域とを有し、
前記第2電極は、少なくとも、銀又は銀合金からなる膜と、該膜上に配置された銀と実質的に反応しない金属膜との積層膜からなる第1金属膜と、銀とは異なる金属からなる第2金属膜とを有し、
該第2金属膜は、前記第1金属膜上で該第1金属膜と接続され、前記第1金属膜から露出された第2導電型半導体層上の少なくとも一部の領域において絶縁膜を介して配置され、かつ
前記第2金属膜は、前記第1領域において、前記絶縁膜の第1金属膜側面側の膜厚よりも、第1金属膜端部から第2金属膜端部までの距離が長くなるように、第1金属膜の外方に延設され、前記第2領域において、前記第1金属膜端部よりも内方に前記第2金属膜端部が配置され、
前記第1金属膜は、前記第2導電型半導体層との界面において結晶粒を有することを特徴とする半導体素子。 - 第1導電型半導体層および第2導電型半導体層は窒化物半導体層である請求項1に記載の半導体素子。
- 絶縁膜は、窒化物からなる請求項1又は2に記載の半導体素子。
- 絶縁膜は、窒化シリコンまたは窒化酸化シリコンからなる群から選択される少なくとも1種である請求項1〜3のいずれか1つに記載の半導体素子。
- 前記銀と実質的に反応しない金属膜は、ニッケル(Ni)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、チタン(Ti)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、クロム(Cr)及びタングステン(W)からなる群から選択される少なくとも1種である請求項1〜4のいずれか1つに記載の半導体素子。
- 第1導電型半導体層がn型半導体層であり、第2導電型半導体層がp型半導体層である請求項1〜5のいずれか1つに記載の半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005057875A JP5008263B2 (ja) | 2005-03-02 | 2005-03-02 | 半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005057875A JP5008263B2 (ja) | 2005-03-02 | 2005-03-02 | 半導体発光素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245232A JP2006245232A (ja) | 2006-09-14 |
JP5008263B2 true JP5008263B2 (ja) | 2012-08-22 |
Family
ID=37051344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005057875A Active JP5008263B2 (ja) | 2005-03-02 | 2005-03-02 | 半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5008263B2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007103690A (ja) * | 2005-10-05 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 半導体発光装置及びその製造方法 |
JP2008130595A (ja) * | 2006-11-16 | 2008-06-05 | Sharp Corp | 窒化物半導体レーザ素子 |
JP2008192782A (ja) | 2007-02-05 | 2008-08-21 | Toyota Central R&D Labs Inc | 電極及びそれを有するiii族窒化物系化合物半導体発光素子 |
EP1983571B1 (en) * | 2007-04-18 | 2019-01-02 | Nichia Corporation | Light emission device |
JP5139005B2 (ja) * | 2007-08-22 | 2013-02-06 | 株式会社東芝 | 半導体発光素子及び半導体発光装置 |
KR101457204B1 (ko) * | 2008-02-01 | 2014-11-03 | 서울바이오시스 주식회사 | 발광 다이오드 및 그 제조방법 |
JP5047013B2 (ja) | 2008-03-12 | 2012-10-10 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
JP5305790B2 (ja) * | 2008-08-28 | 2013-10-02 | 株式会社東芝 | 半導体発光素子 |
KR101533817B1 (ko) * | 2008-12-31 | 2015-07-09 | 서울바이오시스 주식회사 | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 |
JP5334601B2 (ja) * | 2009-01-21 | 2013-11-06 | 株式会社東芝 | 半導体発光ダイオード素子及び半導体発光装置 |
TWI429107B (zh) | 2009-05-14 | 2014-03-01 | Toyoda Gosei Kk | 半導體發光元件、其製造方法、燈、照明裝置、電子機器及機械裝置 |
US9480125B2 (en) * | 2009-05-15 | 2016-10-25 | Achrolux Inc | Light-emitting structure and a method for fabricating the same |
JP2011119519A (ja) | 2009-12-04 | 2011-06-16 | Showa Denko Kk | 半導体発光素子及び半導体発光装置 |
JP2010272894A (ja) * | 2010-08-27 | 2010-12-02 | Toshiba Lighting & Technology Corp | 発光装置 |
JP5777879B2 (ja) | 2010-12-27 | 2015-09-09 | ローム株式会社 | 発光素子、発光素子ユニットおよび発光素子パッケージ |
JP2013004834A (ja) * | 2011-06-20 | 2013-01-07 | Rohm Co Ltd | Ledモジュール |
JP5629669B2 (ja) * | 2011-10-11 | 2014-11-26 | 株式会社東芝 | 半導体発光素子の製造方法 |
JP5319820B2 (ja) * | 2012-04-27 | 2013-10-16 | 株式会社東芝 | 半導体発光ダイオード素子及び半導体発光装置 |
JP6086738B2 (ja) * | 2013-01-21 | 2017-03-01 | シチズン時計株式会社 | Led装置 |
KR102086365B1 (ko) * | 2013-04-19 | 2020-03-09 | 삼성전자주식회사 | 반도체 발광소자 |
JP5886899B2 (ja) * | 2014-06-10 | 2016-03-16 | 株式会社東芝 | 半導体発光素子及び半導体発光装置 |
KR102407827B1 (ko) * | 2015-01-27 | 2022-06-13 | 서울바이오시스 주식회사 | 발광 소자 |
WO2017154975A1 (ja) * | 2016-03-08 | 2017-09-14 | 株式会社 東芝 | 半導体発光装置 |
TWI790984B (zh) * | 2017-01-26 | 2023-01-21 | 晶元光電股份有限公司 | 發光元件 |
JP2021197473A (ja) * | 2020-06-16 | 2021-12-27 | 株式会社村田製作所 | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4118370B2 (ja) * | 1997-12-15 | 2008-07-16 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 反射p電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置 |
JP4118371B2 (ja) * | 1997-12-15 | 2008-07-16 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 電極に銀を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置 |
JPH11220171A (ja) * | 1998-02-02 | 1999-08-10 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体素子 |
JP2001217461A (ja) * | 2000-02-04 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 複合発光素子 |
JP2003168823A (ja) * | 2001-09-18 | 2003-06-13 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子 |
JP2003243705A (ja) * | 2002-02-07 | 2003-08-29 | Lumileds Lighting Us Llc | 発光半導体の方法及び装置 |
-
2005
- 2005-03-02 JP JP2005057875A patent/JP5008263B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006245232A (ja) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5008263B2 (ja) | 半導体発光素子 | |
JP5008262B2 (ja) | 半導体発光素子 | |
JP4951865B2 (ja) | 半導体発光素子 | |
JP4973189B2 (ja) | 半導体素子 | |
JP4765632B2 (ja) | 半導体発光素子 | |
JP5186800B2 (ja) | 窒化物半導体発光素子、これを備える発光装置及び窒化物半導体発光素子の製造方法 | |
JP4882792B2 (ja) | 半導体発光素子 | |
JP5634003B2 (ja) | 発光装置 | |
JP5333226B2 (ja) | 発光素子及びそれを用いた発光装置 | |
JP4622253B2 (ja) | 発光デバイス及びその製造方法 | |
JP5040355B2 (ja) | 半導体発光素子及びこれを備えた発光装置 | |
US7902565B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
JP4053926B2 (ja) | 窒化物半導体発光素子とそれを用いた発光装置 | |
JP4773755B2 (ja) | チップ型半導体発光素子 | |
WO2007102534A1 (ja) | チップ型半導体発光素子 | |
US9373767B2 (en) | Light emitting device with light reflecting member having protrusion over bonding ball of wire | |
JP4069936B2 (ja) | 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置 | |
JP2007189097A (ja) | 半導体発光素子 | |
JP2008135789A (ja) | 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置 | |
JP2005019646A (ja) | 半導体発光素子及びそれを用いた発光装置 | |
JP2007300134A (ja) | 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置 | |
KR102671113B1 (ko) | 형광체 조성물, 이를 포함하는 발광 소자 패키지 및 조명 장치 | |
KR20150137767A (ko) | 산질화물계 형광체를 포함하는 발광 소자 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110614 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110620 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120529 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5008263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |