JP2021197473A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021197473A
JP2021197473A JP2020103785A JP2020103785A JP2021197473A JP 2021197473 A JP2021197473 A JP 2021197473A JP 2020103785 A JP2020103785 A JP 2020103785A JP 2020103785 A JP2020103785 A JP 2020103785A JP 2021197473 A JP2021197473 A JP 2021197473A
Authority
JP
Japan
Prior art keywords
opening
layer
interlayer insulating
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020103785A
Other languages
English (en)
Inventor
真理 佐治
Mari Saji
雅博 柴田
Masahiro Shibata
敦 黒川
Atsushi Kurokawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020103785A priority Critical patent/JP2021197473A/ja
Priority to US17/345,581 priority patent/US11652016B2/en
Priority to CN202110666803.0A priority patent/CN113809036B/zh
Publication of JP2021197473A publication Critical patent/JP2021197473A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】放熱性を高めることが可能な半導体装置を提供する。【解決手段】基板上のトランジスタ及びその動作電極の上に複数の層間絶縁膜と複数の導体膜とが交互に積層されている。１層目の層間絶縁膜の開口が第１方向に長い形状を持ち、平面視において動作電極に包含されている。１層目の導体膜が、１層目の層間絶縁膜の開口を通って動作電極に接続されている。２層目の層間絶縁膜の開口が、平面視において１層目の導体膜に包含されている。２層目の導体膜は、２層目の層間絶縁膜の開口を通って１層目の導体膜に接続されている。１層目の層間絶縁膜の開口から、２層目の層間絶縁膜の開口の側面までの、第１方向に直交する第２方向の距離を第１方向に沿って平均した値が、１層目の層間絶縁膜の開口の上側開口面から、２層目の層間絶縁膜の開口の下側開口面までの高さ方向の距離以上である。【選択図】図２

Description

本発明は、半導体装置に関する。
主に無線通信機器で使用される電力増幅器（パワーアンプ）では、出力の向上、小型化等が求められている。パワーアンプを構成する増幅素子に、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ）等のトランジスタが用いられる。パワーアンプの出力を向上させるために、放熱性の向上が強く要求されている。
下記の特許文献１に、熱応力を抑制することができる半導体装置が開示されている。特許文献１に記載された半導体装置においては、基板上にＨＢＴが形成されており、ＨＢＴのエミッタ電極に、エミッタ配線及びエミッタ再配線層を介してバンプが接続されている。エミッタ配線及びエミッタ再配線層が伝熱経路となり、ＨＢＴで発生した熱が、エミッタ電極から伝熱経路を通ってバンプに伝導される。
特開２０１９−１４９４８５号公報
パワーアンプの出力の向上に伴い、放熱性をより高めることが望まれる。本発明の目的は、放熱性を高めることが可能な半導体装置を提供することである。
本発明の一観点によると、
基板と、
前記基板の上に設けられたトランジスタと、
前記トランジスタの上に配置され、前記トランジスタに動作電流を流す動作電極と、
前記トランジスタ及び前記動作電極の上に交互に積層された複数の層間絶縁膜と複数の導体膜と
を備え、
前記複数の層間絶縁膜の各々に開口が設けられており、
前記基板側から見て１層目の層間絶縁膜の開口は、第１方向に長い形状を持ち、平面視において前記動作電極に包含されており、
１層目の導体膜は、平面視において１層目の層間絶縁膜の開口を包含しており、１層目の層間絶縁膜の開口を通って前記動作電極に接続されており、
２層目の層間絶縁膜の開口は、平面視において１層目の導体膜に包含されており、１層目の層間絶縁膜の開口から、前記第１方向と直交する第２方向を見て、２層目の層間絶縁膜の開口の側面が１層目の層間絶縁膜の開口の側面より遠い位置に配置されており、
２層目の導体膜は、平面視において２層目の層間絶縁膜の開口を包含しており、２層目の層間絶縁膜の開口を通って１層目の導体膜に接続されており、
１層目の層間絶縁膜の開口から、２層目の層間絶縁膜の開口の側面までの、前記第１方向に直交する第２方向の距離を前記第１方向に沿って平均した値が、１層目の層間絶縁膜の開口の上側開口面から、２層目の層間絶縁膜の開口の下側開口面までの高さ方向の距離以上である半導体装置が提供される。
動作電極から１層目の導体膜を通って２層目の導体膜に熱が伝導される。１層目の層間絶縁膜の開口及び２層目の層間絶縁膜の開口を上述のように配置することにより、動作電極から１層目の導体膜を通って２層目の導体膜まで効率的に熱を伝導させることができる。これにより、トランジスタからの放熱性を高めることができる。
図１は、第１実施例による半導体装置の概略平面図である。 図２は、図１の一点鎖線２−２における断面図である。 図３は、第１実施例の一変形例による半導体装置の複数の開口を示す平面図である。 図４は、第１実施例の他の変形例による半導体装置の複数の開口を示す平面図である。 図５は、第１実施例のさらに他の変形例による半導体装置の複数の開口を示す平面図である。 図６は、第２実施例による半導体装置の断面図である。 図７は、第３実施例による半導体装置の概略平面図である。 図８は、第４実施例による半導体装置の概略平面図である。 図９は、図８の一点鎖線９−９における断面図である。 図１０は、第５実施例による半導体装置の概略断面図である。
［第１実施例］
図１及び図２を参照して、第１実施例による半導体装置について説明する。
図１は、第１実施例による半導体装置の概略平面図である。基板の上に、複数のトランジスタ３０が配置されている。基板の表面をｘｙ面とし、基板の法線方向をｚ方向とするｘｙｚ直交座標系を定義する。複数のトランジスタ３０は、ｘ方向に並んで配置されている。複数のトランジスタ３０の各々は、コレクタ、ベース、及びエミッタを含むヘテロ接合バイポーラトランジスタ（ＨＢＴ）である。
平面視において複数のトランジスタ３０を包含するように、１層目の導体膜（エミッタ配線４１Ｅ）が配置されている。図１において１層目のエミッタ配線４１Ｅに、右上がりのハッチングを付している。１層目のエミッタ配線４１Ｅは、その下の層間絶縁膜に設けられた開口６２Ａを通って、トランジスタ３０のエミッタに接続されている。開口６２Ａはトランジスタ３０ごとに設けられており、開口６２Ａの各々は、ｙ方向に長い形状を有する。例えば、開口６２Ａの各々の平面視における形状は、ｙ方向に長い長方形、角丸長方形、またはレーストラック形状である。いずれの場合も、開口６２Ａの各々の縁は、ｙ方向に平行な２つの部分と、この２つの部分の端部同士をｘ方向に接続する部分とを含む。
さらに、平面視において１層目のエミッタ配線４１Ｅを包含するように、２層目の導体膜（エミッタ配線４２Ｅ）が配置されている。図１において、２層目のエミッタ配線４２Ｅに、エミッタ配線４１Ｅよりも淡い右下がりのハッチングを付している。２層目のエミッタ配線４２Ｅは、その下に配置されている層間絶縁膜に設けられた開口６３Ａを通って１層目のエミッタ配線４１Ｅに接続されている。平面視において、開口６３Ａはｘ方向に長い形状を有し、１つの開口６３Ａが複数の開口６２Ａを包含している。例えば、開口６３Ａの平面視における形状は、ｘ方向に長い長方形または角丸長方形である。いずれの場合も、開口６３Ａの縁は、ｘ方向に平行な２つの部分とｙ方向に平行な２つの部分とを含んでいる。
複数の開口６２Ａのうち両端に位置する開口６２Ａから、開口６３Ａの縁（側面）までのｘ方向の距離をＭｘと表記する。複数の開口６２Ａの各々から、開口６３Ａの縁（側面）までのｙ方向の距離をＭｙと表記する。
さらに、２層目のエミッタ配線４２Ｅを包含するように、バンプ４５が配置されている。２層目のエミッタ配線４２Ｅとバンプ４５との間に保護膜が配置されており、保護膜に開口６５Ａが設けられている。バンプ４５は、開口６５Ａを通って２層目のエミッタ配線４２Ｅに接続されている。開口６５Ａは、平面視において２層目のエミッタ配線４２Ｅに包含されており、開口６３Ａを包含している。
図２は、図１の一点鎖線２−２における断面図である。半絶縁性のＧａＡｓからなる基板２０の上にＧａＡｓからなるサブコレクタ層２１が配置されている。サブコレクタ層２１は、ｎ型ＧａＡｓ等からなる素子形成領域２１ａと、絶縁化された素子分離領域２１ｂとに区分されている。
素子形成領域２１ａの上に、複数のトランジスタ３０が配置されている。図２では、１つのトランジスタ３０のみを示している。複数のトランジスタ３０の各々は、ベースメサ部３０ＢＭと、その上面の一部の領域の上に配置されたエミッタメサ部３０ＥＭとを含む。エミッタメサ部３０ＥＭは、平面視においてｙ方向に長い形状を有する。ベースメサ部３０ＢＭは、基板２０側から順番に積層されたコレクタ層３０Ｃ、ベース層３０Ｂ、及びエミッタ層３０Ｅを含む。例えば、コレクタ層３０Ｃはｎ型ＧａＡｓで形成され、ベース層３０Ｂはｐ型ＧａＡｓで形成され、エミッタ層３０Ｅはｎ型ＩｎＧａＰで形成される。エミッタメサ部３０ＥＭは、例えば高濃度のｎ型ＧａＡｓからなる層と、その上に配置された高濃度のｎ型ＩｎＧａＡｓからなる層とで構成される。
エミッタメサ部３０ＥＭの上に、エミッタ電極３５Ｅが配置されている。エミッタ電極３５Ｅはエミッタメサ部３０ＥＭを介してエミッタ層３０Ｅに接続されている。エミッタ電極３５Ｅも、エミッタメサ部３０ＥＭと同様に、平面視においてｙ方向に長い形状を有する。エミッタ電極３５Ｅは、例えばＴｉで形成される。
ベースメサ部３０ＢＭの上面のうち、エミッタメサ部３０ＥＭが配置されていない領域に、ベース電極３５Ｂが配置されている。図２に示した断面において、ベース電極３５Ｂはエミッタメサ部３０ＥＭをｘ軸方向に挟む位置に配置されており、エミッタ層３０Ｅを貫通する合金化領域を介してベース層３０Ｂに接続されている。ベース電極３５Ｂは、例えば下から順番に積層されたＴｉ膜、Ｐｔ膜、及びＡｕ膜の３層で構成される。
素子形成領域２１ａの上面のうちベースメサ部３０ＢＭが配置されていない領域に、コレクタ電極３５Ｃが配置されている。コレクタ電極３５Ｃは、素子形成領域２１ａを介してコレクタ層３０Ｃに接続されている。コレクタ電極３５Ｃは、例えば下から順番に積層されたＡｕＧｅ膜、Ｎｉ膜、及びＡｕ膜の３層で構成される。
コレクタ層３０Ｃ、ベース層３０Ｂ、及びエミッタ層３０Ｅのうち、平面視においてエミッタメサ部３０ＥＭと重なる領域に、実質的に動作電流が流れる。実質的に動作電流が流れる領域を動作領域３１という。図２において、動作領域３１を破線で示している。エミッタ電極３５Ｅを、動作電極という。動作電極は、トランジスタ３０の半導体領域よりも熱伝導率の高い導電材料、例えば金属で形成される。トランジスタ３０を動作させると、主として動作領域３１で発熱が生じる。
サブコレクタ層２１、トランジスタ３０、コレクタ電極３５Ｃ、ベース電極３５Ｂ、及びエミッタ電極３５Ｅを覆うように、層間絶縁膜６１が配置されている。層間絶縁膜６１は、例えばＳｉＯ、ＳｉＮ等の無機絶縁材料で形成される。層間絶縁膜６１の上に１層目のコレクタ配線４１Ｃが配置されている。コレクタ配線４１Ｃは、層間絶縁膜６１に設けられた開口を通ってコレクタ電極３５Ｃに接続されている。コレクタ配線４１Ｃは、例えばＴｉ膜と、その上のＡｕ膜との２層で構成される。
層間絶縁膜６１及びコレクタ配線４１Ｃを覆うように、層間絶縁膜６２が配置されている。層間絶縁膜６２は、その下の層間絶縁膜６１と同様に、ＳｉＯ、ＳｉＮ等の無機絶縁材料で形成される。層間絶縁膜６１、６２の２層に、開口６２Ａが設けられている。開口６２Ａは、平面視においてエミッタ電極３５Ｅに包含されており、ｙ方向に長い形状を有する。開口６２Ａの中、及び層間絶縁膜６２の上に、１層目のエミッタ配線４１Ｅが配置されている。１層目のエミッタ配線４１Ｅは、開口６２Ａを通ってエミッタ電極３５Ｅに接続されている。エミッタ配線４１Ｅは、例えばＴｉ膜と、その上のＡｕ膜との２層で構成される。１層目のエミッタ配線４１Ｅは、平面視において１層目のコレクタ配線４１Ｃと重なっているが、重なり箇所において両者は、層間絶縁膜６２によって相互に絶縁されている。
エミッタ電極３５Ｅ及びベース電極３５Ｂと１層目のエミッタ配線４１Ｅとの重なり箇所においては、層間絶縁膜６１、６２の２層をまとめて１層目の層間絶縁膜と考えてもよい。
１層目のエミッタ配線４１Ｅの上に、層間絶縁膜６３が配置されている。層間絶縁膜６３は、ＳｉＯ、ＳｉＮ等の無機絶縁材料からなる無機絶縁膜と、その上のポリイミド、ベンゾシクロブテン等の有機絶縁材料からなる有機絶縁膜との２層で構成される。なお、１層目のエミッタ配線４１Ｅの下の層間絶縁膜６２を、無機絶縁膜と有機絶縁膜との２層で構造してもよい。
層間絶縁膜６３に開口６３Ａが設けられている。開口６３Ａは、平面視において１層目のエミッタ配線４１Ｅに包含される。開口６３Ａの中、及び層間絶縁膜６３の上に２層目の導体膜であるエミッタ配線４２Ｅが配置されている。２層目のエミッタ配線４２Ｅは、例えばＴｉ膜と、その上のＡｕ膜との２層で構成される。Ａｕ膜に代えてＣｕ膜やＡｌ膜を用いてもよい。２層目のエミッタ配線４２Ｅは、開口６３Ａを通って１層目のエミッタ配線４１Ｅに接続されている。
２層目のエミッタ配線４２Ｅの上に、保護膜６５が配置されている。保護膜６５に、開口６５Ａが設けられている。開口６５Ａは、平面視において２層目のエミッタ配線４２Ｅに包含されている。保護膜６５は、無機絶縁膜と有機絶縁膜との２層で構成される。開口６５Ａの中、及び保護膜６５の上に、バンプ４５が配置されている。バンプ４５は、アンダーバンプメタル層４５ａ、その上の導体ピラー４５ｂ、及び最も上のハンダ層４５ｃの３層で構成される。
バンプ４５は、開口６５Ａを通って２層目のエミッタ配線４２Ｅに接続されている。アンダーバンプメタル層４５ａには、例えばＴｉ、ＴｉＷ等の高融点金属が用いられる。導体ピラー４５ｂには例えば銅（Ｃｕ）が用いられる。ハンダ層４５ｃには、錫（Ｓｎ）、ＳｎＡｇ等のＳｎを含むハンダが用いられる。なお、ハンダ層４５ｃのハンダ材料が導体ピラー４５ｂに熱拡散することを防止するために、導体ピラー４５ｂとハンダ層４５ｃとの間に拡散防止層を配置してもよい。拡散防止層として、Ｎｉ、Ｔｉ、Ｗ、ＴｉＷ等を用いることができる。
バンプ４５とモジュール基板（実装基板）のランドとが接続されることにより、半導体装置がモジュール基板に電気的かつ機械的に接続される。トランジスタ３０の動作時には、サブコレクタ層２１の素子形成領域２１ａからエミッタ電極３５Ｅに向かって動作電流が流れる。このため、トランジスタ３０を信号増幅用のパワートランジスタとして使用する場合、主として動作領域３１が発熱源となる。動作領域３１で発生した熱は、エミッタ電極３５Ｅ、１層目のエミッタ配線４１Ｅ、２層目のエミッタ配線４２Ｅ、バンプ４５からなる放熱経路を通って、モジュール基板に伝導される。
次に、良好な放熱特性を確保するための開口６２Ａと開口６３Ａとの好ましい位置関係について説明する。動作領域３１で発生した熱は、エミッタ電極３５Ｅ、開口６２Ａ内のエミッタ配線４１Ｅ、層間絶縁膜６２の上のエミッタ配線４１Ｅ、開口６３Ａ内のエミッタ配線４２Ｅ、層間絶縁膜６３の上のエミッタ配線４２Ｅを通ってバンプ４５まで伝導される。１層目のエミッタ配線４１Ｅは、エミッタ電極３５Ｅから２層目のエミッタ配線４２Ｅに熱を伝導させるヒートスプレッダとして機能する。
開口６２Ａ内のエミッタ配線４１Ｅを高さ方向（ｚ軸の正の向き）に伝導された熱は、開口６２Ａの上側の開口面を通過した後、基板２０の面内方向に広がりながら、高さ方向に伝導される。放熱効果を高めるために、高さ方向に対し少なくともて４５°傾斜した方向までヒートスプレッダが広がっていることが好ましい。すなわち、ｙ方向に対して垂直な断面において、開口６２Ａの側面の上端Ｐ１から開口６３Ａの側面の下端Ｐ２に向かうベクトルＨと、ｚ軸正方向とのなす角度θが４５°以上であることが好ましい。
開口６２Ａから開口６３Ａの側面までのｘ方向の距離が、図１の距離Ｍｘに相当する。開口６２Ａの上側開口面から、開口６３Ａの下側開口面までのｚ方向（高さ方向）の距離をＭｚと表記する。開口６２Ａの上側開口面のｚ方向の位置は、層間絶縁膜６２のうち開口６２Ａに隣接した部分の上面の位置に等しい。開口６３Ａの下側開口面のｚ方向の位置は、層間絶縁膜６３のうち開口６３Ａに隣接した部分の下面の位置に等しい。角度θを４５°以上にすることは、横方向の距離Ｍｘを高さ方向の距離Ｍｚ以上にすることと等価である。第１実施例では、ｘ方向の距離Ｍｘが高さ方向の距離Ｍｚ以上になるように、開口６２Ａ、６３Ａが配置されている。
次に、複数の開口６２Ａの各々から、開口６３Ａの側面までのｙ方向の距離Ｍｙ（図１）と、高さ方向の距離Ｍｚとの関係について説明する。ｙ方向の距離Ｍｙは、複数の開口６２Ａの間で同一である。ｙ方向の距離Ｍｙが高さ方向の距離Ｍｚ以上になるように、開口６２Ａ、６３Ａが配置されている。
開口６２Ａ及び開口６３Ａの側面がｘｙ面に対して傾斜している場合には、ｘ方向の距離Ｍｘが最も短くなる箇所を、距離Ｍｘを測定する基準点として採用する。ｙ方向の距離Ｍｙについても同様である。
次に、第１実施例の優れた効果について説明する。第１実施例では、ヒートスプレッダとして機能する部分の横方向の距離Ｍｘ、Ｍｙが高さ方向の距離Ｍｚより長いため、動作領域３１で発生した熱を効率的に伝導させることができる。なお、開口６２Ａが、平面視においてｙ方向に長い形状を有するため、動作領域３１で発生した熱が高さ方向に伝導される際に、ｘ方向に広がる伝熱量がｙ方向に広がる伝熱量より大きい。このため、ｙ方向の距離Ｍｙを高さ方向の距離Ｍｚ以上にするよりも、ｘ方向の距離Ｍｘを高さ方向の距離Ｍｚより長くすることの方がより大きな効果が得られる。
さらに、開口６５Ａが、平面視において開口６３Ａを包含しているため、１層目のエミッタ配線４１Ｅから２層目のエミッタ配線４２Ｅを介してバンプ４５に至るまでの伝熱経路の開口部分の断面積が、熱流の上流から下流に向かって徐々に大きくなっている。このため、動作領域３１で発生し１層目のエミッタ配線４１Ｅまで伝導された熱を、バンプ４５までの効率的に伝導させることができる。
次に、図３、図４、図５を参照して第１実施例の変型例について説明する。
図３は、第１実施例の一変形例による半導体装置の複数の開口６２Ａ及び開口６３Ａを示す平面図である。第１実施例では、開口６３Ａの縁のうちｙ方向に平行な直線部分及びｘ方向に平行な直線部分を、それぞれｘ方向の距離Ｍｘ及びｙ方向の距離Ｍｙを測定する基準としている。これに対して本変形例では、平面視において開口６３Ａの縁が、長方形の各辺を外側に膨らませた形状を有する。
このため、ｘ方向に並ぶ複数の開口６２Ａのうち両端に配置されている開口６２Ａから、開口６３Ａの縁までのｘ方向の距離が一定ではない。この場合、開口６２Ａから、開口６３Ａの側面までのｘ方向の距離をｙ方向に沿って平均した値を、距離Ｍｘとして採用すればよい。また、ｙ方向の距離Ｍｙも、複数の開口６２Ａの間で同一ではない。この場合、複数の開口６２Ａの各々から開口６３Ａの縁（側面）までのｙ方向の距離を、複数の開口６２Ａに亘って平均した値を、距離Ｍｙとして採用すればよい。
図４は、第１実施例の他の変形例による半導体装置の複数の開口６２Ａ及び開口６３Ａを示す平面図である。第１実施例では、複数の開口６２Ａの端部のｙ方向の位置が、複数の開口６２Ａの間で一致している。これに対して本変形例では、複数の開口６２Ａの端部のｙ方向の位置が、複数の開口６２Ａの間でばらついている。この場合も、図３に示した変形例と同様に、複数の開口６２Ａの各々から開口６３Ａの縁（側面）までのｙ方向の距離を、複数の開口６２Ａに亘って平均した値を、距離Ｍｙとして採用すればよい。
図５は、第１実施例のさらに他の変形例による半導体装置の複数の開口６２Ａ及び開口６３Ａを示す平面図である。第１実施例では、複数の開口６２Ａが一列に配置されているが、本変形例では、複数の開口６２Ａがｘ方向に２列に並んで配置されている。一方の列の開口６２Ａの位置と、他方の列の開口６２Ａの位置とが、ｘ方向にずれている。すなわち、一方の列の端に配置された開口６２Ａから開口６３Ａの縁までのｘ方向の距離Ｍｘ１と、他方の列の端に配置された開口６２Ａから開口６３Ａの縁までのｘ方向の距離Ｍｘ２とが異なっている。この場合、距離Ｍｘ１と距離Ｍｘ２とのうち短い方を距離Ｍｘとして採用すればよい。
次に、第１実施例のさらに他の変形例について説明する。
２層目のエミッタ配線４２Ｅを、バンプの位置の自由度を高める為の再配線層の配線としてもよい。また、第１実施例では、トランジスタ３０としてＨＢＴを用いているが、その他に、ホモ接合型バイポーラトランジスタ、電界効果トランジスタ等を用いてもよい。
第１実施例では、平面視において開口６３Ａ（図１）がその下の開口６２Ａを包含しているが、開口６２Ａの一部分が開口６３Ａの外側に広がっていてもよい。ただし、図２に示した断面においては、開口６３Ａの側面が開口６２Ａの側面より外側に位置する。言い換えると、層間絶縁膜６１、６２の開口６２Ａからｘ方向を見て、層間絶縁膜６３の開口６３Ａの側面が層間絶縁膜６１、６２の開口６２Ａの側面より遠い位置に配置されている。この構成により、動作領域３１からバンプ４５に伝導する熱をｘ方向に拡散させることができる。
［第２実施例］
次に、図６を参照して第２実施例による半導体装置について説明する。以下、第１実施例（図１、図２）による半導体装置と共通の構成については説明を省略する。
図６は、第２実施例による半導体装置の断面図である。第１実施例では、エミッタ電極３５Ｅとバンプ４５との間に、１層目のエミッタ配線４１Ｅ及び２層目のエミッタ配線４２Ｅを構成する２層の導体膜が配置されている。これに対して第２実施例では、２層目のエミッタ配線４２Ｅとバンプ４５との間に、さらに層間絶縁膜６４及び３層目のエミッタ配線４３Ｅが配置されている。３層目のエミッタ配線４３Ｅは、層間絶縁膜６４に設けられた開口６４Ａを通って２層目のエミッタ配線４２Ｅに接続されている。平面視において、開口６４Ａは開口６３Ａを包含している。
開口６３Ａから開口６４Ａの側面までのｘ方向の距離をＭｘ２と表記する。開口６３Ａの上側開口面から、開口６４Ａの下側開口面までのｚ方向（高さ方向）の距離をＭｚ２と表記する。距離Ｍｘと距離Ｍｚとの関係と同様に、距離Ｍｘ２が距離Ｍｚ２以上になるように、開口６３Ａ及び開口６４Ａが配置されている。
次に、第２実施例の優れた効果について説明する。
第２実施例において、２層目のエミッタ配線４２Ｅが、１層目のエミッタ配線４１Ｅから３層目のエミッタ配線４３Ｅまでの伝熱経路においてヒートスプレッダとして機能する。距離Ｍｘ２を距離Ｍｚ２以上にすることにより、１層目のエミッタ配線４１Ｅから３層目のエミッタ配線４３Ｅまで、効率的に熱を伝導させることができる。これにより、導体膜の数を増やしたことによる放熱性の低下を抑制することができる。
次に、第２実施例の変形例について説明する。
第２実施例による半導体装置では、エミッタ電極３５Ｅとバンプ４５との間に、３層の層間絶縁膜と３層の導体膜とが交互に配置されているが、４層以上の層間絶縁膜と４層以上の導体膜とを交互に配置してもよい。このとき、複数の層間絶縁膜のうちある層の層間絶縁膜の開口が、それよりも下層の層間絶縁膜の開口を、平面視において包含するように、複数の開口を設けることが好ましい。なお、複数の層間絶縁膜のうちある層の層間絶縁膜の開口が、それよりも下層の層間絶縁膜の開口をｘ方向に関して包含するようにしてもよい。言い換えると、複数の層間絶縁膜のうち着目する１つの層間絶縁膜の開口のｘ方向の両端が、下層の層間絶縁膜の開口のｘ方向の両端より外側に位置する構成としてもよい。
さらに、複数の層間絶縁膜のうち着目する１層の層間絶縁膜の開口から、１層分上の層間絶縁膜の開口の側面までのｘ方向の距離が、着目する層間絶縁膜の開口の上側開口面から、１層分上の層間絶縁膜の開口の下側開口面までのｚ方向の距離以上になるように、複数の開口を設けることが好ましい。複数の開口をこのように設けることにより、導体膜の数を増やしたことによる放熱性の低下を抑制することができる。
［第３実施例］
次に、図７を参照して第３実施例による半導体装置について説明する。以下、第１実施例（図１、図２）による半導体装置と共通の構成については説明を省略する。
図７は、第３実施例による半導体装置の概略平面図である。複数のトランジスタ３０、１層目のエミッタ配線４１Ｅ、及び複数の開口６２Ａの配置は、第１実施例（図１）による半導体装置のこれらの配置と同一である。２層目のエミッタ配線４２Ｅが、平面視において１層目のエミッタ配線４１Ｅを包含する。１層目のエミッタ配線４１Ｅと２層目のエミッタ配線４２Ｅとの間の層間絶縁膜６３（図１）に設けられた開口６３Ａが、平面視において１層目のエミッタ配線４１Ｅに包含されている。複数の開口６２Ａは、平面視において１つの開口６３Ａに包含されている。
バンプ４５が、平面視において複数の開口６２Ａを包含する。２層目のエミッタ配線４２Ｅとバンプ４５との間の保護膜６５（図２）に設けられた開口６５Ａは、平面視において２層目のエミッタ配線４２Ｅに包含されている。開口６３Ａは、平面視においてバンプ用の開口６５Ａに包含されている。２層目のエミッタ配線４２Ｅの平面視における面積が、バンプ４５の面積より大きい。
次に、第３実施例の優れた効果について説明する。
第３実施例では、平面視において２層目のエミッタ配線４２Ｅ（最も上の導体膜）の面積がバンプ４５の面積より大きい。このため、２層目のエミッタ配線４２Ｅ自体からの放熱量が多くなる。その結果、動作領域３１（図２）からの放熱性を改善することができる。
［第４実施例］
次に、図８及び図９を参照して第４実施例による半導体装置について説明する。以下、第１実施例（図１、図２）による半導体装置と共通の構成については説明を省略する。
図８は、第４実施例による半導体装置の概略平面図である。第１実施例では、複数のトランジスタ３０の各々に、１つのエミッタメサ部３０ＥＭ（図２）が設けられている。これに対して第４実施例では、複数のトランジスタ３０の各々に、２つのエミッタメサ部３０ＥＭが設けられており、エミッタメサ部３０ＥＭのそれぞれに対して１つの開口６２Ａが配置されている。
図９は、図８の一点鎖線９−９における断面図である。
１つのベースメサ部３０ＢＭの上に、２つのエミッタメサ部３０ＥＭが配置されている。２つのエミッタメサ部３０ＥＭはｘ方向に並んで配置されている。エミッタメサ部３０ＥＭのそれぞれに対してエミッタ電極３５Ｅが配置されており、エミッタ電極３５Ｅのそれぞれに対応して開口６２Ａが配置されている。トランジスタ３０の各々に、２つのエミッタメサ部３０ＥＭに対応した２つの動作領域３１が画定される。
ｘ方向に並ぶ複数の開口６２Ａ（図８）のうち最も端に配置されている開口６２Ａから、開口６３Ａの縁までの距離Ｍｘが、開口６２Ａの上側開口面から開口６３Ａの下側開口面までのｚ方向の距離Ｍｚ以上である。
次に、第４実施例の優れた効果について説明する。第４実施例においても第１実施例と同様に、動作領域３１で発生した熱を効率的に放熱することができる。
次に、第４実施例の変型例について説明する。第４実施例では、１つのトランジスタ３０に対して２つのエミッタメサ部３０ＥＭが設けられているが、１つのトランジスタ３０に対して３つ以上のエミッタメサ部３０ＥＭを設けてもよい。この場合、エミッタ電極３５Ｅ及び開口６２Ａは、エミッタメサ部３０ＥＭごとに配置される。
［第５実施例］
次に、図１０を参照して第５実施例による半導体装置について説明する。以下、第１実施例（図１、図２）による半導体装置と共通の構成については説明を省略する。
図１０は、第５実施例による半導体装置の概略断面図である。第１実施例では、最も上のエミッタ配線４２Ｅの上にバンプ４５（図２）が配置されている。これに対して第５実施例では、最も上のエミッタ配線４２Ｅの一部が外部接続のためのパッドとして利用される。半導体装置をパッケージ基板に実装する際に、最も上のエミッタ配線４２Ｅの一部であるパッドにボンディングワイヤ４６をボンディングする。
次に、第５実施例の優れた効果について説明する。第５実施例においても第１実施例と同様に、エミッタ電極３５Ｅから１層目のエミッタ配線４１Ｅを介して２層目のエミッタ配線４２Ｅ（パッド）まで、効率的に熱を伝導させることができる。２層目のエミッタ配線４２Ｅまで伝導された熱がエミッタ配線４２Ｅから放熱される。さらに、ボンディングワイヤ４６が、エミッタ配線４２Ｅからパッケージ基板に至る伝熱経路として機能する。このため、動作領域３１からの放熱性を改善することができる。
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
２０ 基板
２１ サブコレクタ層
２１ａ 素子形成領域
２１ｂ 素子分離領域
３０ ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
３０Ｂ ベース層
３０Ｃ コレクタ層
３０Ｅ エミッタ層
３０ＢＭ ベースメサ部
３０ＥＭ エミッタメサ部
３１ 動作領域
３５Ｂ ベース電極
３５Ｃ コレクタ電極
３５Ｅ エミッタ電極（動作電極）
４１Ｃ コレクタ配線
４１Ｅ １層目のエミッタ配線（導体膜）
４２Ｅ ２層目のエミッタ配線（導体膜）
４３Ｅ ３層目のエミッタ配線（導体膜）
４５ バンプ
４５ａ アンダーバンプメタル
４５ｂ 導体バンプ
４５ｃ ハンダ層
４６ ボンディングワイヤ
６１、６２ 層間絶縁膜
６２Ａ 開口
６３ 層間絶縁膜
６３Ａ 開口
６４ 層間絶縁膜
６４Ａ 開口
６５ 保護膜
６５Ａ 開口

Claims (4)

  1. 基板と、
    前記基板の上に設けられたトランジスタと、
    前記トランジスタの上に配置され、前記トランジスタに動作電流を流す動作電極と、
    前記トランジスタ及び前記動作電極の上に交互に積層された複数の層間絶縁膜と複数の導体膜と
    を備え、
    前記複数の層間絶縁膜の各々に開口が設けられており、
    前記基板側から見て１層目の層間絶縁膜の開口は、第１方向に長い形状を持ち、平面視において前記動作電極に包含されており、
    １層目の導体膜は、平面視において１層目の層間絶縁膜の開口を包含しており、１層目の層間絶縁膜の開口を通って前記動作電極に接続されており、
    ２層目の層間絶縁膜の開口は、平面視において１層目の導体膜に包含されており、１層目の層間絶縁膜の開口から、前記第１方向と直交する第２方向を見て、２層目の層間絶縁膜の開口の側面が１層目の層間絶縁膜の開口の側面より遠い位置に配置されており、
    ２層目の導体膜は、平面視において２層目の層間絶縁膜の開口を包含しており、２層目の層間絶縁膜の開口を通って１層目の導体膜に接続されており、
    １層目の層間絶縁膜の開口から、２層目の層間絶縁膜の開口の側面までの前記第２方向の距離を前記第１方向に沿って平均した値が、１層目の層間絶縁膜の開口の上側開口面から、２層目の層間絶縁膜の開口の下側開口面までの高さ方向の距離以上である半導体装置。
  2. 前記複数の層間絶縁膜のうち着目する１つの層間絶縁膜の開口の前記第２方向の両端は、下層の層間絶縁膜の開口の前記第２方向の両端より外側に位置する請求項１に記載の半導体装置。
  3. 前記複数の層間絶縁膜のうち着目する１つの層間絶縁膜の開口から、１層分上の層間絶縁膜の開口の側面までの、前記第２方向の距離を前記第１方向に沿って平均した値が、着目する層間絶縁膜の開口の上側開口面から、１層分上の層間絶縁膜の開口の下側開口面までの高さ方向の距離以上である請求項２に記載の半導体装置。
  4. 前記複数の導体膜のうち最も上の導体膜の上に配置され、開口が設けられている保護膜と、
    前記保護膜の開口の中、及び前記保護膜の上に配置され、前記複数の導体膜のうち最も上の導体膜に接続されたバンプと
    をさらに有し、
    平面視において、前記複数の導体膜のうち最も上の導体膜の面積が、前記バンプの面積より大きい請求項１乃至３のいずれか１項に記載の半導体装置。
JP2020103785A 2020-06-16 2020-06-16 半導体装置 Pending JP2021197473A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020103785A JP2021197473A (ja) 2020-06-16 2020-06-16 半導体装置
US17/345,581 US11652016B2 (en) 2020-06-16 2021-06-11 Semiconductor device
CN202110666803.0A CN113809036B (zh) 2020-06-16 2021-06-16 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020103785A JP2021197473A (ja) 2020-06-16 2020-06-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2021197473A true JP2021197473A (ja) 2021-12-27

Family

ID=78825872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020103785A Pending JP2021197473A (ja) 2020-06-16 2020-06-16 半導体装置

Country Status (3)

Country Link
US (1) US11652016B2 (ja)
JP (1) JP2021197473A (ja)
CN (1) CN113809036B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132233A1 (ja) * 2022-01-07 2023-07-13 株式会社村田製作所 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4303903B2 (ja) 2001-09-05 2009-07-29 株式会社東芝 半導体装置及びその製造方法
JP2006114732A (ja) * 2004-10-15 2006-04-27 Renesas Technology Corp 半導体装置及びその製造方法、並びに半導体モジュール
JP2006210584A (ja) * 2005-01-27 2006-08-10 Seiko Epson Corp 半導体装置およびその製造方法
JP5008263B2 (ja) * 2005-03-02 2012-08-22 日亜化学工業株式会社 半導体発光素子
JP2007150335A (ja) * 2007-01-09 2007-06-14 Matsushita Electric Ind Co Ltd 半導体装置
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US10559547B2 (en) * 2017-06-28 2020-02-11 Murata Manufacturing Co., Ltd. Semiconductor chip
US10847436B2 (en) * 2017-10-11 2020-11-24 Murata Manufacturing Co., Ltd. Power amplifier module
JP2019149485A (ja) 2018-02-27 2019-09-05 株式会社村田製作所 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132233A1 (ja) * 2022-01-07 2023-07-13 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
CN113809036A (zh) 2021-12-17
US11652016B2 (en) 2023-05-16
CN113809036B (zh) 2024-04-02
US20210391233A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
US20210043535A1 (en) Power amplifier module
TWI750417B (zh) 功率放大器模組
CN111384161B (zh) 双极晶体管
US11158592B2 (en) Semiconductor device
JP2019192729A (ja) 半導体装置
CN113809036B (zh) 半导体装置
US11948986B2 (en) Semiconductor device
TWI820831B (zh) 半導體裝置
JP2022080639A (ja) 半導体装置
US20240047398A1 (en) Semiconductor device
US20240014297A1 (en) Semiconductor device
US11817493B2 (en) Semiconductor device
TWI787909B (zh) 半導體裝置
TWI841139B (zh) 半導體裝置
WO2023132233A1 (ja) 半導体装置
CN113809035B (zh) 半导体装置
US20200235026A1 (en) Semiconductor apparatus
TWM596973U (zh) 具有高散熱異質接面雙載子電晶體的半導體元件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200715