TWI750417B - 功率放大器模組 - Google Patents

功率放大器模組 Download PDF

Info

Publication number
TWI750417B
TWI750417B TW107134956A TW107134956A TWI750417B TW I750417 B TWI750417 B TW I750417B TW 107134956 A TW107134956 A TW 107134956A TW 107134956 A TW107134956 A TW 107134956A TW I750417 B TWI750417 B TW I750417B
Authority
TW
Taiwan
Prior art keywords
emitter
layer
collector
region
pad
Prior art date
Application number
TW107134956A
Other languages
English (en)
Other versions
TW201929092A (zh
Inventor
近藤将夫
柴田雅博
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW201929092A publication Critical patent/TW201929092A/zh
Application granted granted Critical
Publication of TWI750417B publication Critical patent/TWI750417B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors

Landscapes

  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供能夠提高散熱效率的功率放大器模組。基板在其上表面內包含活性區域和元件分離區域。在活性區域上積層有集極層、基極層以及射極層。由層間絕緣膜覆蓋集極層、基極層以及射極層。墊片與元件分離區域熱耦合。在層間絕緣膜上配置有射極凸塊。射極凸塊經由設置於層間絕緣膜的通孔而與射極層電連接,且也與墊片電連接。在俯視時,射極凸塊與射極層中的流過射極電流的區域即射極區域部分地重疊。

Description

功率放大器模組
本發明涉及功率放大器模組,特別是涉及適用於行動電話等發送系統的功率放大器模組。
在功率放大器模組運作時電晶體自身發熱,因而電晶體的溫度上升並且功率放大器模組的性能降低。為了抑制性能的降低,期望從電晶體的發熱源向功率放大器模組的外部有效地進行散熱。在將包含該電晶體的半導體晶片經由凸塊安裝在印刷基板的構成中,通過從電晶體經由凸塊到印刷基板的熱路徑進行散熱。
在下述的專利文獻1中公開了通過縮短散熱路徑來改善散熱特性的半導體裝置。該半導體裝置包含HBT,在HBT的射極區域上配置有射極電極。在射極電極上,隔著第一層的層間絕緣膜配置有射極用的佈線。射極用的佈線通過設置於第一層的層間絕緣膜的開口與射極電極連接。在射極用的佈線上隔著第二層的層間絕緣膜配置有射極主電極端子。射極主電極端子通過設置於第二層的層間絕緣膜的開口與射極用的佈線連接。在射極主電極端子上具備凸塊電極。
在該HBT中,從射極層經由射極電極、射極用的佈線以及射極主電極端子到達凸塊電極的熱路徑作為釋放在HBT產生的熱的散熱路徑發揮作用。由於在基板的厚度方向依序積層射極層、射極電極、射極用的佈線、射極 主電極端子以及凸塊電極,所以與向基板的橫向釋放熱的構成相比,能夠得到縮短散熱路徑的效果。
專利文獻1:日本特開2003-77930號公報
在專利文獻1所公開的HBT中,將射極、基極、集極與和它們對應的凸塊電極連接的散熱路徑的截面積因射極、基極、集極的面積而受到限制。例如,為了連接射極電極與射極用的佈線而設置於第一層的層間絕緣膜的開口的部分的散熱路徑的截面積不能夠比射極電極大。如此,難以無條件地增大散熱路徑的截面積。因此,難以充分降低從HBT到凸塊電極的熱路徑的熱阻。
本發明的目的在於提供能夠通過不受到射極、基極、集極的面積的限制而增大散熱路徑的截面積來提高散熱效率的功率放大器模組。
本發明的一觀點的功率放大器模組具有:基板,在上表面內包含導電性的活性區域和與上述活性區域相鄰的絕緣性的元件分離區域;集極層、基極層以及射極層,依次積層在上述活性區域上;層間絕緣膜,覆蓋上述集極層、上述基極層以及上述射極層;墊片,與上述元件分離區域熱耦合;以及射極凸塊,配置在上述層間絕緣膜上,經由設置於上述層間絕緣膜的通孔與上述射極層電連接,並且也與上述墊片電連接,在俯視時,上述射極凸塊與上述射極層中的流過射極電流的區域亦即射極區域部分地重疊。
由於墊片與射極凸塊電連接,所以與經由絕緣層連接的構成相 比,從墊片到射極凸塊的熱路徑的熱阻降低。因此,形成使在集極層、基極層以及射極層的發熱源產生的熱通過基板傳導至墊片並從墊片傳導至射極凸塊的散熱路徑。該散熱路徑加入至在射極區域與射極凸塊重疊的區域形成的散熱路徑。因此,散熱路徑的實際的截面積增大。其結果是,能夠提高散熱效率。
20‧‧‧基板
21‧‧‧活性區域
22‧‧‧元件分離區域
30‧‧‧檯面結構
31‧‧‧集極層
32‧‧‧基極層
33‧‧‧射極層
34‧‧‧射極接觸層
36‧‧‧射極區域
37‧‧‧發熱源
40、41‧‧‧層間絕緣膜
41a‧‧‧在俯視時第二層射極佈線與集極電極重疊的區域
41b‧‧‧在俯視時第一層射極佈線與第二層集極佈線重疊的區域
42‧‧‧保護膜
43‧‧‧第一通孔
44‧‧‧第二通孔
45‧‧‧第三通孔
51‧‧‧柱
52‧‧‧焊料
60‧‧‧半導體晶片
70‧‧‧HBT單元
80‧‧‧模組基板
80a‧‧‧第一面
80b‧‧‧第二面
81‧‧‧第一焊盤
82‧‧‧第二焊盤
83‧‧‧第三焊盤
85‧‧‧通孔導體
86‧‧‧內層導體
87‧‧‧絕緣膜
B0‧‧‧基極電極
B1‧‧‧第一層基極佈線
B2‧‧‧第二層基極佈線
C‧‧‧DC切斷電容器
C0‧‧‧集極電極
C1‧‧‧第一層集極佈線
C1a‧‧‧集極連接部分
C2‧‧‧第二層集極佈線
CB‧‧‧集極凸塊
E0‧‧‧射極電極
E1‧‧‧第一層射極佈線
E2‧‧‧第二層射極佈線
EB‧‧‧射極凸塊
L2‧‧‧第二層偏置佈線
Q‧‧‧電晶體
R‧‧‧鎮流電阻
T0‧‧‧散熱用的墊片
T1‧‧‧導熱膜
TP1‧‧‧第一熱路徑
TP2‧‧‧第二熱路徑
TP3‧‧‧第三熱路徑
TP4‧‧‧第四熱路徑
TP5‧‧‧第五熱路徑
TP6‧‧‧第六熱路徑
TP7‧‧‧第七熱路徑
TP8‧‧‧第八熱路徑
圖1A是第一實施例的功率放大器模組的電晶體的分別與射極層、基極層以及集極層連接的由金屬構成的射極電極、基極電極以及集極電極、和與這些電極相比上層的由金屬構成的佈線的俯視圖,圖1B是圖1A的一點鏈線1B-1B處的剖視圖。
圖2是第二實施例的功率放大器模組的電晶體的分別與射極層、基極層以及集極層連接的由金屬構成的射極電極、基極電極以及集極電極、和與這些電極相比上層的由金屬構成的佈線的俯視圖。
圖3是圖2的一點鏈線3-3處的剖視圖。
圖4是第三實施例的功率放大器模組的電晶體的分別與射極層、基極層以及集極層連接的由金屬構成的射極電極、基極電極以及集極電極、和與這些電極相比上層的由金屬構成的佈線的俯視圖。
圖5A是圖4的一點鏈線5A-5A處的剖視圖,圖5B是圖4的一點鏈線5B-5B處的剖視圖。
圖6是圖4的一點鏈線6-6處的剖視圖。
圖7A以及圖7B是第三實施例的變形例的功率放大器模組的剖視圖。
圖8是第四實施例的功率放大器模組的電晶體的分別與射極層、基極層以及集極層連接的由金屬構成的射極電極、基極電極以及集極電極、和與這些電極相比上層的由金屬構成的佈線的俯視圖。
圖9A是圖8的一點鏈線9A-9A處的剖視圖,圖9B是圖8的一點鏈線9B-9B處的剖視圖。
圖10是圖8的一點鏈線10-10處的剖視圖。
圖11A以及圖11B是第四實施例的變形例的功率放大器模組的剖視圖。
圖12是第五實施例的功率放大器模組的剖視圖。
圖13是第六實施例的功率放大器模組的輸出級放大器的主要部分的俯視圖。
圖14是第六實施例的功率放大器的輸出級的等效電路圖。
圖15是第七實施例的功率放大器模組的輸出級放大器的主要部分的俯視圖。
圖16是第八實施例的功率放大器模組的輸出級放大器的主要部分的俯視圖。
〔第一實施例〕
參照圖1A以及圖1B,對第一實施例的功率放大器模組進行說明。
圖1A是第一實施例的功率放大器模組所包含的電晶體的分別與射極層、基極層以及集極層連接的由金屬構成的射極電極、基極電極以及集極電極、和與這些電極相比上層的由金屬構成的佈線的俯視圖。在圖1A中,對第一層射極佈線E1以及第一層集極佈線C1附加陰影線。
具有馬蹄形(U形)的平面形狀的基極電極B0被配置成在寬度方向上夾著具有在一個方向(在圖1A中是縱向)上較長的平面形狀(例如長方形)的射極電極E0。例如,在圖1A中,基極電極B0配置在射極電極E0的左右方向的兩側以及縱向的下側。在基極電極B0的兩側分別配置有集極電極C0。集 極電極C0的各個也具有在與射極電極E0的長邊方向平行的方向上較長的平面形狀(例如長方形)。集極電極C0、基極電極B0以及射極電極E0配置在活性區域21的內側。
第一層射極佈線E1被配置成在俯視時與射極電極E0基本上重疊。第一層集極佈線C1被配置成與集極電極C0的各個基本上重疊。第一層集極佈線C1比集極電極C0的長邊方向的端部延長到外側,並且包含將延長的部分相互連接的集極連接部分C1a。
關於射極電極E0的寬度方向(在圖1A中為橫向),在與一對集極電極C0相比靠外側分別配置散熱用的墊片T0,在其上重疊地配置導熱用的導熱膜T1。散熱用的墊片T0配置在與集極電極C0相同的層內,導熱膜T1配置在與第一層集極佈線C1相同的層內。
第二層射極佈線E2被配置成與射極層中的實際上流過射極電流的區域部分地重疊。將射極層中的流過射極電流的區域稱為射極區域36。射極凸塊EB被配置成與第二層射極佈線E2基本上重疊。第二層射極佈線E2經由設置於層間絕緣膜的通孔內部而與其下的第一層射極佈線E1電連接。
這裡,兩個區域“部分地重疊”如此的構成包含在俯視時一方的區域的一部分與另一方的區域的一部分地重疊的構成、以及一方的區域的整體與另一方的區域的一部分地重疊的構成這雙方。射極區域36與配置有射極電極E0的區域基本上一致。在圖1A所示的例子中,射極區域36的整個區域與第二層射極佈線E2以及射極凸塊EB的一部分地重疊。
第二層射極佈線E2以及射極凸塊EB通過分別配置在射極電極E0的兩側的集極電極C0的上方並伸展至散熱用的墊片T0以及導熱膜T1的上方。第二層射極佈線E2經由設置於層間絕緣膜的通孔內部與導熱膜T1電連接。
第一層集極佈線C1的集極連接部分C1a配置在第二層射極佈線 E2以及射極凸塊EB的外側。第二層集極佈線C2被配置成與集極連接部分C1a重疊。第二層集極佈線C2經由設置於層間絕緣膜的通孔內部與第一層集極佈線C1電連接。集極凸塊CB被配置成與第二層集極佈線C2基本上重疊。集極凸塊CB與第二層集極佈線C2電連接。
圖1B是圖1A的一點鏈線1B-1B處的剖視圖。在該剖視圖中,不僅示出電極以及佈線,也示出基板以及半導體層。在第一實施例的功率放大器模組中包含有異質結雙極電晶體(HBT)。
在基板20的上表面劃分有給予了導電性的活性區域21和絕緣性的元件分離區域22。元件分離區域22與活性區域21相鄰,並且包圍活性區域21。基板20例如包含由半絕緣性的化合物半導體構成的基底基板和在基底基板上生長的由n型化合物半導體構成的磊晶生長層。通過對磊晶生長層的一部分進行絕緣注入來形成元件分離區域22。這裡,“絕緣注入”是指為了使半導體變化為絕緣性而進行的離子注入。未進行絕緣注入的區域相當於活性區域21。
在基板20的活性區域21的一部分的區域上形成依序積層了集極層31、基極層32以及射極層33的檯面結構30。在射極層33的一部分的區域上配置有射極接觸層34。未配置射極接觸層34的區域的射極層33被空乏化。射極電流在射極層33與基極層32的接合介面中的在俯視時與射極接觸層34重疊的射極區域36流動。如圖1A所示,射極區域36在俯視時與射極電極E0以及射極接觸層34基本上一致。在HBT的動作時,射極區域36以及其正下方的基極層32以及集極層31成為發熱源37。
在檯面結構30的兩側的活性區域21上分別配置有集極電極C0。集極電極C0與活性區域21歐姆連接。在射極接觸層34的兩側分別配置有基極電極B0。基極電極B0配置在形成於射極層33的開口內,並且與基極層32歐姆連接。在射極接觸層34上配置有射極電極E0。
在活性區域21的兩側的元件分離區域22分別配置有散熱用的墊片T0。散熱用的墊片T0與基板20的上表面的元件分離區域22直接接觸,並且熱耦合。集極電極C0、基極電極B0、射極電極E0以及散熱用的墊片T0由金屬膜或者金屬多層膜構成。
層間絕緣膜40覆蓋檯面結構30、射極接觸層34、集極電極C0、基極電極B0、射極電極E0以及散熱用的墊片T0。
在射極電極E0、集極電極C0以及散熱用的墊片T0上分別配置有第一層射極佈線E1、第一層集極佈線C1以及導熱膜T1。第一層射極佈線E1、第一層集極佈線C1、導熱膜T1分別經由形成於層間絕緣膜40的開口內部與射極電極E0、集極電極C0以及散熱用的墊片T0電連接。導熱膜T1與其下的墊片T0不經由絕緣膜而電連接,從而確保兩者之間的良好的導熱效率。
在層間絕緣膜40、第一層射極佈線E1、第一層集極佈線C1以及導熱膜T1上配置有層間絕緣膜41。層間絕緣膜41例如由絕緣性的樹脂形成,其上表面被基本上平坦化。
在層間絕緣膜41上配置有第二層射極佈線E2。第二層射極佈線E2經由形成於層間絕緣膜41的第一通孔43內部與第一層射極佈線E1電連接。並且,第二層射極佈線E2經由形成於層間絕緣膜41的第二通孔44內部與導熱膜T1電連接。第二層射極佈線E2經由導熱膜T1與墊片T0熱耦合。
在第二層射極佈線E2以及層間絕緣膜41上配置有保護膜42。在保護膜42設置有在俯視時與第二層射極佈線E2基本上重疊的開口部。在該開口部內的第二層射極佈線E2上配置有射極凸塊EB。射極凸塊EB例如包含由銅(Cu)構成的柱51和配置在其上表面的焊料52。這種結構的凸塊被稱為Cu柱凸塊。
接下來,對第一實施例的功率放大器模組具有的優異效果進行 說明。
在發熱源37產生的熱經由由射極電極E0、第一層射極佈線E1、第一通孔43內的導體、第二層射極佈線E2構成的第一熱路徑TP1傳遞到射極凸塊EB。由於射極凸塊EB與射極區域(發熱源37)部分地重疊,所以第一熱路徑TP1在厚度方向上最短地連接發熱源37與射極凸塊EB。因此,能夠提高經由第一熱路徑TP1的散熱效率。另外,較佳構成為在俯視時射極區域的90%以上的部分與射極凸塊EB重疊。通過採用該構成,能夠增大第一熱路徑TP1的平截面的截面積,提高經由第一熱路徑TP1的散熱效率。“平截面”是指用與基板20的上表面平行的假想平面切取的截面。
另外,由導體構成的散熱用的墊片T0、導熱膜T1以及第二通孔44內的導體的導熱率比層間絕緣膜41的導熱率高。因此,在發熱源37產生的熱經由由基板20、散熱用的墊片T0、導熱膜T1、第二通孔44內的導體以及第二層射極佈線E2構成的第二熱路徑TP2傳遞到射極凸塊EB。
配置在第一熱路徑TP1的第一通孔43的平截面的面積因射極電極E0的面積而受到限制。與此相對,由於第二通孔44配置在元件分離區域22上,所以第二通孔44的平截面的面積不受到如此的限制。同樣地,為了將墊片T0與導熱膜T1連接而設置於層間絕緣膜40的通孔的平截面的面積也不受到如此的限制。因此,能夠使第二熱路徑TP2的截面比第一熱路徑TP1的最小截面擴大。通過擴大第二通孔44的平截面以及為了將墊片T0與導熱膜T1連接而設置於層間絕緣膜40的通孔的平截面的面積,能夠提高經由第二熱路徑TP2的散熱效率。
並且,由於被配置成在俯視時射極凸塊EB與散熱用的墊片T0部分地重疊,所以能夠縮短第二熱路徑TP2。由此,能夠進一步提高經由第二熱路徑TP2的散熱效率。
第一熱路徑TP1的平截面相當於連接射極凸塊EB與射極層33的電流路徑的平截面。為了提高散熱效率,較佳使將射極凸塊EB與散熱用的墊片T0連接的導體部分的平截面的面積的最小值比將射極凸塊EB與射極層33電連接的電流路徑的平截面的面積的最小值大。在第一實施例中,例如在分別設置於配置在第二層射極佈線E2與射極層33之間的層間絕緣膜40、41的通孔的任意一個的位置處給予將射極凸塊EB與射極層33連接的電流路徑的平截面的面積的最小值。在為了將墊片T0與導熱膜T1連接而設置於層間絕緣膜40的通孔或者設置於層間絕緣膜41的第二通孔44的任意一個給予將射極凸塊EB與墊片T0連接的導體部分的平截面的面積的最小值。
並且,在第一實施例中,從發熱源37經由第一熱路徑TP1和第二熱路徑TP2兩種熱路徑進行散熱。因此,與僅利用任意一方的熱路徑的構成相比能夠提高散熱效率。
〔第二實施例〕
接下來,參照圖2以及圖3對第二實施例的功率放大器模組進行說明。以下,對與第一實施例的功率放大器模組相同的構成省略說明。
圖2是第二實施例的功率放大器模組所包含的電晶體的分別與射極層、基極層以及集極層連接的由金屬構成的射極電極、基極電極以及集極電極、和與這些電極相比上層的由金屬構成的佈線的俯視圖。對圖2所示的構成部分標註與附加給圖1A所示的第一實施例的功率放大器模組的對應的構成部分的元件符號相同的元件符號。
在第一實施例中,散熱用的墊片T0、導熱膜T1(圖1A)配置在與使射極區域向與其長邊方向正交的方向延長後的假想直線交叉的區域。在第二實施例中,散熱用的墊片T0、導熱膜T1配置在與使射極區域36向其長邊方向延長後的假想直線交叉的區域。
圖3是圖2的一點鏈線3-3處的剖視圖。在射極電極E0的左側的元件分離區域22上配置有散熱用的墊片T0、導熱膜T1。配置在層間絕緣膜41上的第二層射極佈線E2經由設置於層間絕緣膜41的第二通孔44內部而與導熱膜T1電連接。
在從射極電極E0觀察與配置了散熱用的墊片T0以及導熱膜T1的一側相反側的元件分離區域22上隔著層間絕緣膜40配置有第一層集極佈線C1。在層間絕緣膜41上配置有第二層集極佈線C2。第二層集極佈線C2經由設置於層間絕緣膜41的第三通孔45內部與第一層集極佈線C1電連接。
在第二層集極佈線C2上配置有集極凸塊CB。集極凸塊CB具有與射極凸塊EB相同的積層結構。
接下來,對第二實施例的功率放大器模組具有的優異效果進行說明。在第二實施例中,也形成與第一實施例相同的第一熱路徑TP1以及第二熱路徑TP2。因此,與第一實施例相同地,能夠提高從發熱源37的散熱效率。
並且,在第二實施例中,關於射極電極E0的寬度方向,配置檯面結構30、散熱用的墊片T0以及導熱膜T1的區域的尺寸比第一實施例的功率放大器模組的對應的區域的尺寸小。該構成在如後面參照圖13說明的實施例那樣在射極電極E0的寬度方向排列多個HBT的情況下有利。
〔第三實施例〕
接下來,參照圖4~圖6的圖式,對第三實施例的功率放大器模組進行說明。以下,對與第二實施例的功率放大器模組(圖2、圖3)相同的構成省略說明。
圖4是第三實施例的功率放大器模組所包含的電晶體的分別與射極層、基極層以及集極層連接的由金屬構成的射極電極、基極電極以及集極電極、和與這些電極相比上層的由金屬構成的佈線的俯視圖。對圖4所示的構成 部分標註與附加給圖2所示的第二實施例的功率放大器模組的對應的構成部分的元件符號相同的元件符號。在第二實施例中,在俯視時集極電極C0配置在活性區域21的內側。在第三實施例中,集極電極C0伸展到活性區域21的外側。
配置在射極電極E0的兩側的集極電極C0在射極電極E0的寬度方向上,朝向活性區域21的外側擴展。並且,集極電極C0朝向射極電極E0的長邊方向的一側,延伸到活性區域21的外側。集極電極C0延伸的方向從活性區域21觀察與朝向散熱用的墊片T0以及導熱膜T1的方向相反。配置在射極電極E0的兩側的集極電極C0在活性區域21的外側相互連續。第一層集極佈線C1具有與集極電極C0基本上重疊的平面形狀。
圖5A是圖4的一點鏈線5A-5A處的剖視圖。集極電極C0從活性區域21朝向右側延伸到活性區域21的外側並到達元件分離區域22。配置在集極電極C0上的第一層集極佈線C1也延伸到元件分離區域22。集極電極C0與活性區域21以及元件分離區域22的表面直接接觸。
配置在層間絕緣膜41上的第二層集極佈線C2經由設置於層間絕緣膜41的第三通孔45內部與第一層集極佈線C1電連接。在第二層集極佈線C2上配置有集極凸塊CB。集極凸塊CB在俯視時與集極電極C0部分地重疊。
圖5B是圖4的一點鏈線5B-5B處的剖視圖。圖5B的剖視圖與第二實施例的功率放大器模組的圖3所示的剖視圖對應。在第二實施例中,在第一層集極佈線C1與元件分離區域22之間配置有層間絕緣膜40。在第三實施例中,第一層集極佈線C1與集極電極C0直接接觸,集極電極C0與元件分離區域22直接接觸。在圖5B所示的截面中,集極凸塊CB在俯視時也與集極電極C0部分地重疊。
圖6是圖4的一點鏈線6-6處的剖視圖。配置在檯面結構30的兩側的集極電極C0向射極電極E0的寬度方向(在圖6中是右方向以及左方向)擴 展,並到達至元件分離區域22上。在集極電極C0上配置有第一層集極佈線C1。
接下來,對第三實施例的功率放大器模組具有的優異效果進行說明。在第三實施例中,也與第二實施例相同地,能夠從發熱源37經由第一熱路徑TP1(圖5B、圖6)以及第二熱路徑TP2(圖5B)進行有效的散熱。
並且,在第三實施例中,通過基板20、集極電極C0、第一層集極佈線C1、第三通孔45內的導體以及第二層集極佈線C2,形成第三熱路徑TP3(圖5A、圖5B、圖6)。因此,能夠進一步提高散熱效率。
如圖6所示,在發熱源37產生的熱在基板20沿橫向進行傳遞並到達最近的集極電極C0。其後,如圖5A所示,在集極電極C0以及第一層集極佈線C1在面內方向進行傳遞並到達第三通孔45。由於第三熱路徑TP3中的在射極電極E0的長邊方向上較長的部分包含由金屬構成的集極電極C0以及第一層集極佈線C1,所以能夠進行有效的熱傳遞。
並且,在第三實施例中,集極電極C0伸展到與活性區域21相鄰的元件分離區域22,所以能夠增大第三熱路徑TP3的平截面的面積。其結果是,能夠進一步提高散熱效率。
並且,在第三實施例中,第二層射極佈線E2以及射極凸塊EB(圖5A、圖6)與和基板20的上表面接觸的集極電極C0(圖5A、圖6)在俯視時部分地重疊。在兩者重疊的部分中,形成從集極電極C0通過第一層集極佈線C1以及層間絕緣膜41並朝向第二層射極佈線E2的第四熱路徑TP4(圖5A)。雖然層間絕緣膜41的導熱率與金屬相比較低,但在第二層射極佈線E2與集極電極C0的重疊的部分的面積較大的情況下,該第四熱路徑TP4也作為在發熱源37(圖6)產生的熱的散熱路徑充分發揮作用。因此,能夠提高散熱效率。
〔第三實施例的變形例〕
接下來,參照圖7A以及圖7B,對第三實施例的變形例的功率放大器模組進 行說明。
圖7A以及圖7B是第三實施例的變形例的功率放大器模組的剖視圖,分別與第三實施例的功率放大器模組的圖5A以及圖6的剖視圖對應。在本變形例中,第二層射極佈線E2與集極電極C0在俯視時重疊的區域41a的層間絕緣膜41的導熱率比其它的區域的層間絕緣膜41的導熱率高。通過使重疊的區域41a的層間絕緣膜41摻雜有導熱率較高的粒子,能夠提高該部分的導熱率。例如,能夠通過在整個區域形成了聚醯亞胺等樹脂膜之後,除去區域41a的樹脂膜,並在進行了除去的區域埋入包含具有比樹脂膜高的導熱率的多個粒子的絕緣材料,從而形成如此的層間絕緣膜41。
在本變形例中,能夠降低從集極電極C0經由第一層集極佈線C1以及層間絕緣膜41朝向第二層射極佈線E2的第四熱路徑TP4的熱阻。其結果是,能夠通過第四熱路徑TP4有效地對通過第三熱路徑TP3傳遞到集極電極C0的熱進行散熱。
在第三實施例的上述變形例中,僅對層間絕緣膜41的一部分使用具有較高的導熱率的材料,但也可以對層間絕緣膜41的整體使用具有較高的導熱率的材料。例如,也可以利用包含由具有比樹脂高的導熱率的無機材料構成的多個粒子的絕緣材料形成層間絕緣膜41的整體。
〔第四實施例〕
接下來,參照圖8~圖10的圖式,對第四實施例的功率放大器模組進行說明。以下,對與第三實施例的功率放大器模組相同的構成省略說明。
圖8是第四實施例的功率放大器模組所包含的電晶體的分別與射極層、基極層以及集極層連接的由金屬構成的射極電極、基極電極以及集極電極、和與這些電極相比上層的由金屬構成的佈線的俯視圖。對圖8所示的構成部分標註與附加給圖4所示的第三實施例的功率放大器模組的對應的構成部分 的元件符號相同的元件符號。
在第三實施例中,第二層射極佈線E2以及射極凸塊EB(圖4)與射極區域36部分地重疊。與此相對,在第四實施例中,第二層集極佈線C2以及集極凸塊CB與射極區域36部分地重疊。第二層射極佈線E2以及射極凸塊EB不與射極區域36重疊。第二層集極佈線C2以及集極凸塊CB也與配置在射極電極E0的兩側的集極電極C0部分地重疊。
與射極電極E0重疊地配置的第一層射極佈線E1在俯視時引出到第二層集極佈線C2的外側(在圖8中是縱向的下側)。第一層射極佈線E1在第二層集極佈線C2的外側展寬,面積變大。在該展寬的區域重疊地配置第二層射極佈線E2以及射極凸塊EB。並且,散熱用的墊片T0也被配置成與該展寬的區域重疊。
圖9A是圖8的一點鏈線9A-9A處的剖視圖,與第三實施例的功率放大器模組的圖5A所示的剖視圖對應。在第三實施例中,第二層射極佈線E2(圖5A)以及射極凸塊EB(圖5A)擴展至集極電極C0(圖5)的上方。在第四實施例中,第二層射極佈線E2以及射極凸塊EB不與集極電極C0重疊。第二層集極佈線C2以及集極凸塊CB配置在集極電極C0以及第一層集極佈線C1的正上方。第二層集極佈線C2經由設置於層間絕緣膜41的第三通孔45內部與第一層集極佈線C1電連接。
圖9B是圖8的一點鏈線9B-9B處的剖視圖,與第三實施例的功率放大器模組的圖5B所示的剖視圖對應。在第三實施例中,在射極電極E0(圖5B)的正上方配置第二層射極佈線E2(圖5B)。在第四實施例中,配置在射極電極E0上的第一層射極佈線E1朝向圖9B的左側延伸,並到達至配置在元件分離區域22上的散熱用的墊片T0。
在層間絕緣膜41上,將第二層射極佈線E2以及射極凸塊EB配置 成在俯視時與散熱用的墊片T0重疊。第二層射極佈線E2經由設置於層間絕緣膜41的第一通孔43內部與第一層射極佈線E1電連接。與第二實施例的功率放大器模組的第二熱路徑TP2(圖3)相同,形成從發熱源37到射極凸塊EB的第二熱路徑TP2。並且,形成從發熱源37經由射極電極E0、第一層射極佈線E1、第一通孔43內的導體以及第二層射極佈線E2到達射極凸塊EB的第五熱路徑TP5。
被配置成與配置在元件分離區域22上的集極電極C0部分地重疊的第二層集極佈線C2以及集極凸塊CB擴展至射極電極E0的上方的區域。
圖10是圖8的一點鏈線10-10處的剖視圖,與第三實施例的功率放大器模組的圖6所示的剖視圖對應。在第三實施例中,第二層射極佈線E2(圖6)配置在射極電極E0(圖6)的正上方。在第四實施例中,第二層集極佈線C2以及集極凸塊CB隔著層間絕緣膜41配置在射極電極E0的正上方。
第二層集極佈線C2經由設置於層間絕緣膜41的第三通孔45內部與配置在檯面結構30的兩側的第一層集極佈線C1電連接。
接下來,對第四實施例的功率放大器模組具有的優異效果進行說明。
在第四實施例中,形成從發熱源37通過基板20、集極電極C0、第一層集極佈線C1、第三通孔45內的導體以及第二層集極佈線C2並到達集極凸塊CB的第三熱路徑TP3(圖10)。在第三實施例中,在發熱源37產生的熱在基板20進行傳遞並到達集極電極C0(圖6),之後在集極電極C0(圖5A)以及第一層集極佈線C1(圖5A)向面內方向傳遞並到達集極凸塊CB。在第四實施例中,配置在發熱源37的兩側的集極電極C0與配置在其正上方的集極凸塊CB經由第三通孔45內的導體連接。因此,與第三實施例的構成相比,第三熱路徑TP3較短。其結果是,能夠提高從發熱源37經由集極凸塊CB的散熱效率。
並且,在第四實施例中,與第一實施例的功率放大器模組(圖 1B)相同地包含散熱用的墊片T0(圖9B)的第二熱路徑TP2也作為散熱路徑被利用。因此,與第一實施例的情況相同地,能夠提高散熱效率。
〔第四實施例的變形例〕
接下來,參照圖11A以及圖11B,對第四實施例的變形例進行說明。
圖11A以及圖11B是第四實施例的變形例的功率放大器模組的剖視圖,分別與第四實施例的功率放大器模組的圖9B以及圖10的剖視圖對應。在本變形例中,第一層射極佈線E1與第二層集極佈線C2在俯視時重疊的區域41b的層間絕緣膜41的導熱率比其它的區域的層間絕緣膜41的導熱率高。
在本變形例中,形成從發熱源37通過射極電極E0、第一層射極佈線E1、區域41b的層間絕緣膜41以及第二層集極佈線C2並到達集極凸塊CB的第六熱路徑TP6。由此,與第四實施例相比能夠進一步提高散熱效率。
〔第五實施例〕
接下來,參照圖12,對第五實施例的功率放大器模組進行說明。
圖12是第五實施例的功率放大器模組的剖視圖。第五實施例的功率放大器模組包含模組基板80以及安裝於模組基板80的半導體晶片60。半導體晶片60具有與第四實施例或者第四實施例的變形例的功率放大器模組相同的構成。
模組基板80在一面(第一面)80a具有第一焊盤81以及第二焊盤82,在另一面(第二面)80b具有第三焊盤83。第一焊盤81經由從第一面80a貫通到第二面80b的多個通孔導體85與第三焊盤83電連接。模組基板80還包含配置在內層的內層導体86。內層導體86經由通孔導體85與第一焊盤81以及第三焊盤83電連接。內層導體86例如作為接地平面發揮作用。在俯視時,內層導體86與第二焊盤82部分地重疊。內層導體86與第二焊盤82之間的絕緣膜87的導熱率比模組基板80的其它的絕緣部分的導熱率高。
半導體晶片60的射極凸塊EB以及集極凸塊CB分別接合於第一 焊盤81以及第二焊盤82。第三焊盤83與主機板等印刷基板的例如接地用焊盤接合。接地用焊盤與印刷基板內的面積較大的接地平面連接。該接地平面作為散熱片發揮作用。
接下來,對第五實施例的功率放大器模組具有的優異效果進行說明。
在半導體晶片60的發熱源37產生的熱通過第二熱路徑TP2(圖9B)以及第五熱路徑TP5(圖9B)傳遞到射極凸塊EB。傳遞到射極凸塊EB的熱進一步經由包含第一焊盤81、通孔導體85以及第三焊盤83的第七熱路徑TP7散熱到功率放大器模組的外部。
並且,在發熱源37產生的熱通過第三熱路徑TP3(圖12)傳遞到集極凸塊CB。傳遞到集極凸塊CB的熱通過包含第二焊盤82、絕緣膜87、內層導體86、通孔導體85以及第三焊盤83的第八熱路徑TP8散熱到功率放大器模組的外部。
由於第二焊盤82與內層導體86部分地重疊,所以能夠減少第八熱路徑TP8的熱阻。並且,通過使配置在第二焊盤82與內層導體86之間的絕緣膜87的導熱率比模組基板80的其它的絕緣部分的導熱率高,能夠使第八熱路徑TP8的熱阻進一步降低。由此,能夠提高從半導體晶片60的發熱源37向功率放大器模組的外部的散熱效率。在第五實施例中,使絕緣膜87的整個區域的導熱率比其它的絕緣部分的導熱率高,但也可以使絕緣膜87中的內層導體86與第二焊盤82重疊的區域的至少一部分的導熱率比其它的絕緣部分的導熱率高。
在第五實施例中,作為半導體晶片60使用了與第四實施例的功率放大器模組相同的構成的晶片,但也可以使用與第一實施例~第三實施例中的任意一個實施例或者變形例的功率放大器模組相同的構成的晶片。
〔第六實施例〕
接下來,參照圖13以及圖14,對第六實施例的功率放大器模組進行說明。第六實施例的功率放大器模組包含具有與第二實施例的功率放大器模組的電晶體(圖2、圖3)相同的結構的電晶體Q。以下,對電晶體Q的詳細的構成省略說明。
圖13是第六實施例的功率放大器模組的輸出級放大器的主要部分的俯視圖。在圖13中,對電晶體Q的各構成部分標註與附加給第二實施例的功率放大器模組(圖2、圖3)的對應的構成部分的元件符號相同的元件符號。並排地配置多個HBT单元70。各個HBT單元70包含電晶體Q(圖2)、鎮流電阻R以及DC切斷電容器C。多個HBT單元70的排列的方向與電晶體Q的射極電極E0的長邊方向正交。
第二層射極佈線E2以及射極凸塊EB在多個HBT單元70的排列的方向上擴展,被多個電晶體Q共用。如此,射極凸塊EB與多個HBT單元70的射極電極E0重疊。射極凸塊EB也與在每個HBT單元70中配置的散熱用的墊片T0以及導熱膜T1重疊。
第一層集極佈線C1具有梳齒狀的平面形狀。第一層集極佈線C1的梳齒部分配置在射極電極E0的兩側。配置在第二層射極佈線E2的外側的集極連接部分C1a在多個HBT單元70的排列的方向上延伸,將多個HBT單元70的多個梳齒部分相互連接。第二層集極佈線C2被配置成與集極連接部分C1a重疊。
與多個電晶體Q的各個對應地配置鎮流電阻R以及DC切斷電容器C。在基極電極B0連接有第一層基極佈線B1。第一層基極佈線B1引出到未配置射極凸塊EB的區域,並經由鎮流電阻R與第二層偏置佈線L2連接。並且,第一層基極佈線B1作為DC切斷電容器C的下部電極發揮作用。被配置成與第一層基極佈線B1部分地重疊的第二層基極佈線B2作為DC切斷電容器C的上部電極發揮作用。例如,第二層基極佈線B2的整個區域在俯視時配置在第一層基極佈線 B1的內部。
圖14是第六實施例的功率放大器的輸出級的等效電路圖。多個HBT單元70並聯連接。HBT單元70包含電晶體Q、鎮流電阻R以及DC切斷電容器C。多個HBT单元70的電晶體Q並聯連接。經由電感器對電晶體Q的集極施加電源電壓Vcc。電晶體Q的集極與高頻信號的輸出端子RFo連接。電晶體Q的射極接地。
高頻信號經由DC切斷電容器C輸入到電晶體Q的基極。偏置電流經由鎮流電阻R給予至基極。在圖13以及圖14中,示出了並聯連接了四個HBT單元70的例子,但並聯連接的HBT單元70的個數並不限定於四個。一般而言,並聯連接十個以上四十個以下左右的HBT單元70。
接下來,對第六實施例的功率放大器具有的優異效果進行說明。
第六實施例的功率放大器使用具有與第二實施例的功率放大器模組的電晶體相同的構成的電晶體Q。因此,能夠進行從電晶體Q的發熱源的有效的散熱。
並且,在第六實施例中,散熱用的墊片T0以及導熱膜T1配置於在射極電極E0沿長邊方向延長後的延長線上。因此,與採用在射極電極E0的兩側配置散熱用的墊片T0以及導熱膜T1的構成(圖1A)的情況相比,能夠縮短在射極電極E0的寬度方向排列的多個HBT單元70的總共的尺寸。
〔第七實施例〕
接下來,參照圖15,對第七實施例的功率放大器進行說明。第七實施例的功率放大器包含具有與第三實施例的功率放大器模組的電晶體(圖4、圖5A、圖5B、圖6)相同的結構的電晶體Q。以下,對電晶體Q的詳細的構成省略說明。
圖15是第七實施例的功率放大器模組的輸出級放大器的主要部分的俯視圖。在圖15中,對電晶體Q的各構成部分標註與附加給第三實施例的功率放大器模組(圖4)的對應的構成部分的元件符號相同的元件符號。與第六實施例(圖13)相同地,並排地配置多個HBT單元70。各個HBT單元70包含電晶體Q、鎮流電阻R以及DC切斷電容器C。電晶體Q、鎮流電阻R以及DC切斷電容器C的連接構成與第六實施例的情況相同。
集極電極C0具有梳齒狀的平面形狀。集極電極C0的梳齒部分配置在射極電極E0的兩側。相互相鄰的兩個HBT單元70的相鄰的梳齒部分連續而被一體化。第一層集極佈線C1與集極電極C0基本上重疊,第一層集極佈線C1也具有梳齒狀的平面形狀。
在第七實施例中,也與第六實施例相同地,第二層射極佈線E2以及射極凸塊EB被多個HBT單元70共用。
接下來,對第七實施例的功率放大器模組具有的優異效果進行說明。
由於第七實施例的功率放大器模組使用與第三實施例的功率放大器模組的電晶體相同結構的電晶體Q,所以能夠進行從電晶體Q的發熱源的有效的散熱。
〔第七實施例的變形例〕
接下來,對第七實施例的變形例進行說明。
在第七實施例中,使用與第三實施例的功率放大器模組的電晶體相同結構的電晶體作為構成HBT單元70的電晶體Q。作為其它的構成,也可以使用與第三實施例的變形例的功率放大器模組的電晶體(圖7A、圖7B)相同的結構的電晶體。
〔第八實施例〕
接下來,參照圖16,對第八實施例的功率放大器模組進行說明。第八實施例的功率放大器模組包含具有與第四實施例的功率放大器模組的電晶體(圖8、圖9A、圖9B、圖10)相同的結構的電晶體Q。以下,對電晶體Q的詳細的構成省略說明。
圖16是第八實施例的功率放大器模組的輸出級放大器的主要部分的俯視圖。在圖16中,對電晶體Q的各構成部分標註與附加給第四實施例的功率放大器模組(圖8)的對應的構成部分的元件符號相同的元件符號。與第六實施例(圖13)相同地,並排地配置多個HBT單元70。各個HBT單元70包含電晶體Q、鎮流電阻R以及DC切斷電容器C。電晶體Q、鎮流電阻R以及DC切斷電容器C的連接構成與第六實施例的情況相同。
集極電極C0具有梳齒狀的平面形狀。集極電極C0的梳齒部分配置在射極電極E0的兩側。相互相鄰的兩個HBT單元70的相鄰的梳齒部分連續而被一體化。第一層集極佈線C1與集極電極C0基本上重疊,第一層集極佈線C1也具有梳齒狀的平面形狀。
第二層集極佈線C2以及集極凸塊CB被多個HBT單元70共用。第二層射極佈線E2以及射極凸塊EB沿多個HBT單元70的排列方向延伸,並被多個HBT單元70共用。
接下來,對第八實施例的功率放大器模組具有的優異效果進行說明。
由於第八實施例的功率放大器模組使用與第四實施例的功率放大器模組的電晶體相同結構的電晶體Q,所以能夠進行從電晶體Q的發熱源的有效的散熱。
〔第八實施例的變形例〕
接下來,對第八實施例的變形例進行說明。
在第八實施例中,使用與第四實施例的功率放大器模組的電晶體相同結構的電晶體作為構成HBT單元70的電晶體Q。作為其它的構成,也可以使用與第四實施例的變形例的功率放大器模組的電晶體(圖11A、圖11B)相同的結構的電晶體。
上述的各實施例是例示,當然能夠進行不同的實施例所示的構成的部分置換或者組合。對於多個實施例的相同的構成所帶來的相同的作用效果,並不對每個實施例逐一提及。並且,本發明並不限制於上述的實施例。例如能夠進行各種變更、改進、組合等,這對於本技術領域中具有通常知識者來說是顯而易見的。
21‧‧‧活性區域
36‧‧‧射極區域
B0‧‧‧基極電極
C0‧‧‧集極電極
C1‧‧‧第一層集極佈線
C1a‧‧‧集極連接部分
C2‧‧‧第二層集極佈線
CB‧‧‧集極凸塊
E0‧‧‧射極電極
E1‧‧‧第一層射極佈線
E2‧‧‧第二層射極佈線
EB‧‧‧射極凸塊
T0‧‧‧散熱用的墊片
T1‧‧‧導熱膜

Claims (14)

  1. 一種功率放大器模組,其具有:半導體基板,在上表面內包含導電性的活性區域、以及與該活性區域相鄰但在與該半導體基板之表面平行之方向的剖視下不與該活性區域重疊的絕緣性的元件分離區域;集極層、基極層以及射極層,依序積層在該活性區域上;層間絕緣膜,覆蓋該集極層、該基極層以及該射極層;墊片,位於該元件分離區域之上方,與該元件分離區域熱耦合;以及射極凸塊,配置在該層間絕緣膜上,經由設置於該層間絕緣膜的通孔而與該射極層電連接,並且也與該墊片電連接,在俯視時,該射極凸塊與該射極層中的流過射極電流的區域即射極區域部分地重疊。
  2. 如請求項1的功率放大器模組,其中,該射極區域具有在一個方向上長的平面形狀,該墊片配置在該射極區域沿長邊方向延長的延長線上。
  3. 如請求項1或2的功率放大器模組,其中,該射極凸塊在俯視時與該墊片部分地重疊,並且經由設置於該層間絕緣膜的其它的通孔而與該墊片電連接。
  4. 如請求項1或2的功率放大器模組,其中,在俯視時,該射極區域的90%以上的部分與該射極凸塊重疊。
  5. 如請求項1或2的功率放大器模組,其中,還具有與該活性區域電連接且被該層間絕緣膜覆蓋的集極電極,在俯視時,該射極凸塊與該集極電極部分地重疊。
  6. 如請求項5的功率放大器模組,其中, 該集極電極伸展到與該活性區域相鄰的該元件分離區域。
  7. 如請求項5的功率放大器模組,其中,該射極凸塊與該集極電極重疊的區域的至少一部分該層間絕緣膜的導熱率比其它的區域的該層間絕緣膜的導熱率高。
  8. 如請求項1或2的功率放大器模組,其中,與將該射極凸塊與該射極層連接的電流路徑的平截面的面積的最小值相比,將該射極凸塊與該墊片連接的導體部分的平截面的面積的最小值較大。
  9. 如請求項1或2的功率放大器模組,其中,還具有:集極凸塊,配置在該層間絕緣膜上,且與該集極層電連接;以及模組基板,安裝有包含該半導體基板的晶片,該模組基板具有:第一焊盤,配置在第一面,且與該射極凸塊電連接;第二焊盤,配置在該第一面,且與該集極凸塊電連接;第三焊盤,配置在與該第一面相反側的第二面;通孔導體,從該第一面到達至該第二面,將該第一焊盤與該第三焊盤電連接;以及內層導體,配置在內層並與該通孔導體電連接,且與該第二焊盤部分地重疊。
  10. 如請求項9的功率放大器模組,其中,該內層導體與該第二焊盤重疊的區域的該內層導體與該第二焊盤之間的至少一部分絕緣膜的導熱率比該模組基板的其它的區域的絕緣部分的導熱率高。
  11. 一種功率放大器模組,其具有:半導體基板,在上表面內包含導電性的活性區域、以及與該活性區域相鄰但在與該半導體基板之表面平行之方向的剖視下不與該活性區域重疊的絕緣性 的元件分離區域;集極層、基極層以及射極層,依序積層在該活性區域上;集極電極,在俯視時,與該活性區域部分地重疊,且與該活性區域電連接;層間絕緣膜,覆蓋該集極層、該基極層、該射極層以及該集極電極;墊片,位於該元件分離區域之上方,與該元件分離區域熱耦合;以及射極凸塊,配置在該層間絕緣膜上,經由設置於該層間絕緣膜的通孔而與該射極層電連接,且也與該墊片電連接;在俯視時,該射極凸塊與該射極層中的流過射極電流的區域即射極區域部分地重疊;與將該射極凸塊與該射極層連接的電流路徑的平截面的面積的最小值相比,將該射極凸塊與該墊片連接的導體部分的平截面的面積的最小值較大。
  12. 如請求項11的功率放大器模組,其中,該射極區域與該集極凸塊重疊的區域的至少一部分該層間絕緣膜的導熱率比其它的區域的該層間絕緣膜的導熱率高。
  13. 如請求項11的功率放大器模組,其中,還具有安裝有包含該半導體基板的晶片的模組基板,該模組基板具有:第一焊盤,配置在第一面,且與該射極凸塊電連接;第二焊盤,配置在該第一面,且與該集極凸塊電連接;第三焊盤,配置在與該第一面相反側的第二面;通孔導體,從該第一面到達至該第二面,將該第一焊盤與該第三焊盤電連接;以及內層導體,配置在內層並與該通孔導體電連接,且與該第二焊盤部分地重 疊。
  14. 如請求項13的功率放大器模組,其中,該內層導體與該第二焊盤重疊的區域的該內層導體與該第二焊盤之間的至少一部分絕緣膜的導熱率比該模組基板的其它的區域的絕緣部分的導熱率高。
TW107134956A 2017-10-11 2018-10-03 功率放大器模組 TWI750417B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017197352 2017-10-11
JPJP2017-197352 2017-10-11
JP2018125927A JP2019075536A (ja) 2017-10-11 2018-07-02 パワーアンプモジュール
JPJP2018-125927 2018-07-02

Publications (2)

Publication Number Publication Date
TW201929092A TW201929092A (zh) 2019-07-16
TWI750417B true TWI750417B (zh) 2021-12-21

Family

ID=66545209

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110128166A TWI781704B (zh) 2017-10-11 2018-10-03 功率放大器模組
TW107134956A TWI750417B (zh) 2017-10-11 2018-10-03 功率放大器模組

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110128166A TWI781704B (zh) 2017-10-11 2018-10-03 功率放大器模組

Country Status (2)

Country Link
JP (1) JP2019075536A (zh)
TW (2) TWI781704B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6969487B2 (ja) * 2018-04-24 2021-11-24 日本電信電話株式会社 バイポーラトランジスタおよびその製造方法
JP2021170582A (ja) * 2020-04-15 2021-10-28 株式会社村田製作所 増幅モジュール
WO2022259923A1 (ja) * 2021-06-11 2022-12-15 株式会社村田製作所 半導体装置
WO2023132231A1 (ja) * 2022-01-07 2023-07-13 株式会社村田製作所 半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373185A (en) * 1992-09-18 1994-12-13 Sharp Kabushiki Kaisha Multilayer vertical transistor having an overlay electrode connected to the top layer of the transistor and to the transistor substrate
TW315502B (zh) * 1995-12-06 1997-09-11 Nippon Electric Co
TW399336B (en) * 1997-11-25 2000-07-21 Mitsubishi Electric Corp Semiconductor device and its manufacturing method
JP2003077930A (ja) * 2001-09-05 2003-03-14 Toshiba Corp 半導体装置及びその製造方法
TW201003896A (en) * 2008-07-03 2010-01-16 Panasonic Corp Semiconductor device
TW201301482A (zh) * 2011-05-24 2013-01-01 Semiconductor Components Ind 半導體裝置及其製造方法
TWI438896B (zh) * 2007-08-30 2014-05-21 Seiko Instr Inc Semiconductor device
TW201519408A (zh) * 2013-08-06 2015-05-16 Hitachi Ltd 半導體裝置
TW201528507A (zh) * 2013-10-17 2015-07-16 Renesas Electronics Corp 半導體裝置
TW201635528A (zh) * 2015-03-16 2016-10-01 Toshiba Kk 半導體裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2005327805A (ja) * 2004-05-12 2005-11-24 Renesas Technology Corp 半導体装置およびその製造方法
JP5261636B2 (ja) * 2006-10-27 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
CN105849873B (zh) * 2014-01-10 2019-01-11 株式会社村田制作所 半导体装置
TWI559449B (zh) * 2015-10-19 2016-11-21 穩懋半導體股份有限公司 化合物半導體積體電路之電路佈局方法
CN109346464B (zh) * 2015-10-23 2023-11-28 稳懋半导体股份有限公司 化合物半导体集成电路的电路布局方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373185A (en) * 1992-09-18 1994-12-13 Sharp Kabushiki Kaisha Multilayer vertical transistor having an overlay electrode connected to the top layer of the transistor and to the transistor substrate
TW315502B (zh) * 1995-12-06 1997-09-11 Nippon Electric Co
TW399336B (en) * 1997-11-25 2000-07-21 Mitsubishi Electric Corp Semiconductor device and its manufacturing method
JP2003077930A (ja) * 2001-09-05 2003-03-14 Toshiba Corp 半導体装置及びその製造方法
TWI438896B (zh) * 2007-08-30 2014-05-21 Seiko Instr Inc Semiconductor device
TW201003896A (en) * 2008-07-03 2010-01-16 Panasonic Corp Semiconductor device
TW201301482A (zh) * 2011-05-24 2013-01-01 Semiconductor Components Ind 半導體裝置及其製造方法
TW201519408A (zh) * 2013-08-06 2015-05-16 Hitachi Ltd 半導體裝置
TW201528507A (zh) * 2013-10-17 2015-07-16 Renesas Electronics Corp 半導體裝置
TW201635528A (zh) * 2015-03-16 2016-10-01 Toshiba Kk 半導體裝置

Also Published As

Publication number Publication date
JP2019075536A (ja) 2019-05-16
TWI781704B (zh) 2022-10-21
TW201929092A (zh) 2019-07-16
TW202143334A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
CN109659286B (zh) 功率放大器模块
TWI750417B (zh) 功率放大器模組
US9059334B2 (en) Power semiconductor module and method of manufacturing the same
US8537550B2 (en) Wiring board and power conversion device
US10957617B2 (en) Semiconductor device
JP6096614B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP6834841B2 (ja) 半導体装置
JP7014298B2 (ja) 半導体装置
US20210242103A1 (en) Semiconductor module and semiconductor module manufacturing method
JP2021141220A (ja) 半導体モジュール
JP2020098865A (ja) 半導体装置
CN114122004A (zh) 射频功率管芯和包含所述射频功率管芯的功率放大器模块
JP2021141221A (ja) 半導体モジュール
US12009359B2 (en) Semiconductor device
CN113809036B (zh) 半导体装置
JP2007053148A (ja) 半導体モジュール
JP2005310923A (ja) 半導体装置のチップ実装方法及び半導体装置
TWI787909B (zh) 半導體裝置
US20220102299A1 (en) Package with pad having open notch
US20230107764A1 (en) Semiconductor device and semiconductor device manufacturing method
KR101958568B1 (ko) 반도체 장치
JP2023023154A (ja) 半導体装置
CN116705709A (zh) 用于包括底部冷却式半导体功率开关器件的功率级组件的基板