JP2019075536A - パワーアンプモジュール - Google Patents

パワーアンプモジュール Download PDF

Info

Publication number
JP2019075536A
JP2019075536A JP2018125927A JP2018125927A JP2019075536A JP 2019075536 A JP2019075536 A JP 2019075536A JP 2018125927 A JP2018125927 A JP 2018125927A JP 2018125927 A JP2018125927 A JP 2018125927A JP 2019075536 A JP2019075536 A JP 2019075536A
Authority
JP
Japan
Prior art keywords
emitter
layer
collector
region
power amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018125927A
Other languages
English (en)
Inventor
将夫 近藤
Masao Kondo
将夫 近藤
雅博 柴田
Masahiro Shibata
雅博 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to TW107134956A priority Critical patent/TWI750417B/zh
Priority to TW110128166A priority patent/TWI781704B/zh
Priority to US16/153,310 priority patent/US10847436B2/en
Priority to CN201811182641.8A priority patent/CN109659286B/zh
Publication of JP2019075536A publication Critical patent/JP2019075536A/ja
Priority to US17/081,833 priority patent/US11502016B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

【課題】放熱効率を高めることが可能なパワーアンプモジュールを提供する。【解決手段】基板が、その上面内に、活性領域と素子分離領域とを含む。活性領域の上にコレクタ層、ベース層、及びエミッタ層が積層されている。コレクタ層、ベース層、及びエミッタ層を層間絶縁膜が覆う。パッドが、素子分離領域に熱的に結合する。層間絶縁膜の上にエミッタバンプが配置されている。エミッタバンプは、層間絶縁膜に設けられたビアホールを経由してエミッタ層に電気的に接続され、かつパッドにも電気的に接続されている。平面視において、エミッタ層のうちエミッタ電流が流れる領域であるエミッタ領域に、エミッタバンプが部分的に重なっている。【選択図】図1

Description

本発明は、パワーアンプモジュールに関し、特に、携帯電話等の送信システムに適したパワーアンプモジュールに関する。
パワーアンプモジュールの動作時にはトランジスタが自己発熱し、トランジスタの温度上昇と共にパワーアンプモジュールの性能が低下する。性能の低下を抑制するために、トランジスタの発熱源からパワーアンプモジュールの外に効率的に放熱することが望ましい。このトランジスタを含む半導体チップを、バンプを介してプリント基板に実装する構成では、トランジスタからバンプを経由してプリント基板に至る熱経路を通って放熱が行われる。
下記の特許文献1に、放熱経路を短くすることによって放熱特性を改善した半導体装置が開示されている。この半導体装置はHBTを含み、HBTのエミッタ領域の上にエミッタ電極が配置されている。エミッタ電極の上に、1層目の層間絶縁膜を介してエミッタ用の配線が配置されている。エミッタ用の配線は、1層目の層間絶縁膜に設けられた開口を通してエミッタ電極に接続されている。エミッタ用の配線の上に、2層目の層間絶縁膜を介してエミッタ主電極端子が配置されている。エミッタ主電極端子は、2層目の層間絶縁膜に設けられた開口を通してエミッタ用の配線に接続されている。エミッタ主電極端子の上にバンプ電極が備えられている。
このHBTにおいては、エミッタ層から、エミッタ電極、エミッタ用の配線、及びエミッタ主電極端子を経由してバンプ電極に至る熱経路が、HBTで発生した熱を逃がす放熱経路として機能する。エミッタ層、エミッタ電極、エミッタ用の配線、エミッタ主電極端子、及びバンプ電極が、この順番に基板の厚さ方向に積み重ねられているため、熱を基板の横方向に逃がす構成と比べて、放熱経路が短くなるという効果が得られる。
特開2003−77930号公報
特許文献1に開示されたHBTにおいては、エミッタ、ベース、コレクタと、これらに対応するバンプ電極とを接続する放熱経路の断面積は、エミッタ、ベース、コレクタの面積によって制約を受ける。例えば、エミッタ電極とエミッタ用の配線を接続するために1層目の層間絶縁膜に設けられた開口の部分における放熱経路の断面積は、エミッタ電極より大きくすることができない。このように、放熱経路の断面積を無条件に大きくすることは困難である。このため、HBTからバンプ電極までの熱経路の熱抵抗を十分低くすることが困難である。
本発明の目的は、エミッタ、ベース、コレクタの面積の制約を受けることなく放熱経路の断面積を大きくすることによって、放熱効率を高めることが可能なパワーアンプモジュールを提供することである。
本発明の一観点によるパワーアンプモジュールは、
上面内に、導電性の活性領域と、前記活性領域に隣接する絶縁性の素子分離領域とを含む基板と、
前記活性領域の上に順番に積層されたコレクタ層、ベース層、及びエミッタ層と、
前記コレクタ層、前記ベース層、及び前記エミッタ層を覆う層間絶縁膜と、
前記素子分離領域に熱的に結合するパッドと、
前記層間絶縁膜の上に配置され、前記層間絶縁膜に設けられたビアホールを経由して前記エミッタ層に電気的に接続され、かつ前記パッドにも電気的に接続されたエミッタバンプと
を有し、
平面視において、前記エミッタ層のうちエミッタ電流が流れる領域であるエミッタ領域に、前記エミッタバンプが部分的に重なっている。
パッドとエミッタバンプとが電気的に接続されているため、絶縁層を介して接続される構成と比べて、パッドからエミッタバンプまでの熱経路の熱抵抗が低くなる。このため、コレクタ層、ベース層、及びエミッタ層の発熱源で発生した熱を、基板を通ってパッドまで伝導させ、さらにパッドからエミッタバンプまで伝導させる放熱経路が形成される。この放熱経路が、エミッタ領域とエミッタバンプとが重なる領域に形成される放熱経路に加わる。このため、放熱経路の実質的な断面積が大きくなる。その結果、放熱効率を高めることができる。
図1Aは、第1実施例によるパワーアンプモジュールのトランジスタのエミッタ層、ベース層、及びコレクタ層にそれぞれ接続される金属からなるエミッタ電極、ベース電極、及びコレクタ電極と、これらの電極より上層の金属からなる配線の平面図であり、図1Bは、図1Aの一点鎖線1B−1Bにおける断面図である。 図2は、第2実施例によるパワーアンプモジュールのトランジスタのエミッタ層、ベース層、及びコレクタ層にそれぞれ接続される金属からなるエミッタ電極、ベース電極、及びコレクタ電極と、これらの電極より上層の金属からなる配線の平面図である。 図3は、図2の一点鎖線3−3における断面図である。 図4は、第3実施例によるパワーアンプモジュールのトランジスタのエミッタ層、ベース層、及びコレクタ層にそれぞれ接続される金属からなるエミッタ電極、ベース電極、及びコレクタ電極と、これらの電極より上層の金属からなる配線の平面図である。 図5Aは、図4の一点鎖線5A−5Aにおける断面図であり、図5Bは、図4の一点鎖線5B−5Bにおける断面図である。 図6は、図4の一点鎖線6−6における断面図である。 図7A及び図7Bは、第3実施例の変形例によるパワーアンプモジュールの断面図である。 図8は、第4実施例によるパワーアンプモジュールのトランジスタのエミッタ層、ベース層、及びコレクタ層にそれぞれ接続される金属からなるエミッタ電極、ベース電極、及びコレクタ電極と、これらの電極より上層の金属からなる配線の平面図である。 図9Aは、図8の一点鎖線9A−9Aにおける断面図であり、図9Bは、図8の一点鎖線9B−9Bにおける断面図である。 図10は、図8の一点鎖線10−10における断面図である。 図11A及び図11Bは、第4実施例の変形例によるパワーアンプモジュールの断面図である。 図12は、第5実施例によるパワーアンプモジュールの断面図である。 図13は、第6実施例によるパワーアンプモジュールの出力段アンプの主要部分の平面図である。 図14は、図6実施例によるパワーアンプの出力段の等価回路図である。 図15は、第7実施例によるパワーアンプモジュールの出力段アンプの主要部分の平面図である。 図16は、第8実施例によるパワーアンプモジュールの出力段アンプの主要部分の平面図である。
[第1実施例]
図1A及び図1Bを参照して、第1実施例によるパワーアンプモジュールについて説明する。
図1Aは、第1実施例によるパワーアンプモジュールに含まれるトランジスタのエミッタ層、ベース層、及びコレクタ層にそれぞれ接続される金属からなるエミッタ電極、ベース電極、及びコレクタ電極と、これらの電極より上層の金属からなる配線の平面図である。図1Aにおいて、1層目エミッタ配線E1及び1層目コレクタ配線C1にハッチングを付している。
一方向(図1Aにおいて縦方向)に長い平面形状(例えば長方形状)を有するエミッタ電極E0を、幅方向に挟むように馬蹄形(U字形)の平面形状を有するベース電極B0が配置されている。例えば、ベース電極B0は、図1Aにおいて、エミッタ電極E0の左右方向の両側、及び縦方向の下側に配置されている。ベース電極B0の両側に、それぞれコレクタ電極C0が配置されている。コレクタ電極C0の各々も、エミッタ電極E0の長手方向と平行な方向に長い平面形状(例えば長方形状)を有する。コレクタ電極C0、ベース電極B0、及びエミッタ電極E0は、活性領域21の内側に配置されている。
平面視においてエミッタ電極E0とほぼ重なるように、1層目エミッタ配線E1が配置されている。コレクタ電極C0の各々にほぼ重なるように1層目コレクタ配線C1が配置されている。1層目コレクタ配線C1は、コレクタ電極C0の長手方向の端部よりも外側まで延長されており、延長された部分を相互に接続するコレクタ接続部分C1aを含む。
エミッタ電極E0の幅方向(図1Aにおいて横方向)に関して、一対のコレクタ電極C0より外側に、それぞれ放熱用のパッドT0が配置され、その上に熱伝導用の熱伝導膜T1が重ねて配置されている。放熱用のパッドT0は、コレクタ電極C0と同一の層内に配置され、熱伝導膜T1は、1層目コレクタ配線C1と同一の層内に配置される。
2層目エミッタ配線E2が、エミッタ層のうち実質的にエミッタ電流が流れる領域と部分的に重なるように配置されている。エミッタ層のうちエミッタ電流が流れる領域をエミッタ領域36ということとする。2層目エミッタ配線E2とほぼ重なるように、エミッタバンプEBが配置されている。2層目エミッタ配線E2は、層間絶縁膜に設けられたビアホール内を経由して、その下の1層目エミッタ配線E1に電気的に接続されている。
ここで、2つの領域が「部分的に重なる」という構成は、平面視において一方の領域の一部分と他方の領域の一部分とが重なる構成、及び一方の領域の全体が他方の領域の一部分と重なる構成の両方を含む。エミッタ領域36は、エミッタ電極E0が配置されている領域にほぼ一致する。図1Aに示した例では、エミッタ領域36の全域が2層目エミッタ配線E2及びエミッタバンプEBの一部分と重なっている。
2層目エミッタ配線E2及びエミッタバンプEBは、エミッタ電極E0の両側にそれぞれ配置されたコレクタ電極C0の上方を通過して放熱用のパッドT0及び熱伝導膜T1の上方まで伸展している。2層目エミッタ配線E2は、層間絶縁膜に設けられたビアホール内を経由して熱伝導膜T1に電気的に接続されている。
1層目コレクタ配線C1のコレクタ接続部分C1aは、2層目エミッタ配線E2及びエミッタバンプEBの外側に配置されている。コレクタ接続部分C1aに重なるように2層目コレクタ配線C2が配置されている。2層目コレクタ配線C2は、層間絶縁膜に設けられたビアホール内を経由して1層目コレクタ配線C1に電気的に接続されている。2層目コレクタ配線C2にほぼ重なるように、コレクタバンプCBが配置されている。コレクタバンプCBは2層目コレクタ配線C2に電気的に接続されている。
図1Bは、図1Aの一点鎖線1B−1Bにおける断面図である。この断面図においては、電極及び配線のみならず、基板及び半導体層も示されている。第1実施例によるパワーアンプモジュールには、ヘテロ接合バイポーラトランジスタを(HBT)が含まれる。
基板20の上面に、導電性が付与された活性領域21と絶縁性の素子分離領域22とが画定されている。素子分離領域22は活性領域21に隣接し、活性領域21を取り囲んでいる。基板20は、例えば、半絶縁性の化合物半導体からなる下地基板と、下地基板の上に成長されたn型化合物半導体からなるエピタキシャル成長層とを含む。エピタキシャル成長層の一部に絶縁注入を行うことにより素子分離領域22が形成される。ここで、「絶縁注入」とは、半導体を絶縁性に変化させるために行うイオン注入を意味する。絶縁注入されていない領域が活性領域21に相当する。
基板20の活性領域21の一部の領域の上にコレクタ層31、ベース層32、及びエミッタ層33が順番に積層されたメサ構造30が形成されている。エミッタ層33の一部の領域の上に、エミッタコンタクト層34が配置されている。エミッタコンタクト層34が配置されていない領域のエミッタ層33は空乏化されている。エミッタ層33とベース層32との接合界面のうち、平面視においてエミッタコンタクト層34と重なるエミッタ領域36をエミッタ電流が流れる。エミッタ領域36は、図1Aに示すように、平面視においてエミッタ電極E0及びエミッタコンタクト層34とほぼ一致する。HBTの動作時に、エミッタ領域36、及びその直下のベース層32及びコレクタ層31が発熱源37となる。
メサ構造30の両側の活性領域21の上に、それぞれコレクタ電極C0が配置されている。コレクタ電極C0は活性領域21にオーミックに接続されている。エミッタコンタクト層34の両側に、それぞれベース電極B0が配置されている。ベース電極B0は、エミッタ層33に形成された開口内に配置され、ベース層32にオーミックに接続されている。エミッタコンタクト層34の上にエミッタ電極E0が配置されている。
活性領域21の両側の素子分離領域22に、それぞれ放熱用のパッドT0が配置されている。放熱用のパッドT0は、基板20の上面の素子分離領域22に直接接触し、熱的に結合している。コレクタ電極C0、ベース電極B0、エミッタ電極E0、及び放熱用のパッドT0は、金属膜、または金属多層膜で構成される。
メサ構造30、エミッタコンタクト層34、コレクタ電極C0、ベース電極B0、エミッタ電極E0、及び放熱用のパッドT0を、層間絶縁膜40が覆っている。
エミッタ電極E0、コレクタ電極C0、及び放熱用のパッドT0の上に、それぞれ1層目エミッタ配線E1、1層目コレクタ配線C1、及び熱伝導膜T1が配置されている。1層目エミッタ配線E1、1層目コレクタ配線C1、熱伝導膜T1は、それぞれ層間絶縁膜40に形成された開口内を経由してエミッタ電極E0、コレクタ電極C0、及び放熱用のパッドT0に電気的に接続されている。熱伝導膜T1がその下のパッドT0に、絶縁膜を介さず電気的に接続されることにより、両者の間の良好な熱伝達効率が確保される。
層間絶縁膜40、1層目エミッタ配線E1、1層目コレクタ配線C1、及び熱伝導膜T1の上に、層間絶縁膜41が配置されている。層間絶縁膜41は、例えば絶縁性の樹脂で形成されており、その上面はほぼ平坦化されている。
層間絶縁膜41の上に2層目エミッタ配線E2が配置されている。2層目エミッタ配線E2は、層間絶縁膜41に形成された第1のビアホール43内を経由して、1層目エミッタ配線E1に電気的に接続されている。さらに、2層目エミッタ配線E2は、層間絶縁膜41に形成された第2のビアホール44内を経由して熱伝導膜T1に電気的に接続されている。2層目のエミッタ配線E2は、熱伝導膜T1を介してパッドT0に熱的に結合する。
2層目エミッタ配線E2及び層間絶縁膜41の上に、保護膜42が配置されている。保護膜42に、平面視において2層目エミッタ配線E2にほぼ重なる開口部が設けられている。この開口部内の2層目エミッタ配線E2の上に、エミッタバンプEBが配置されている。エミッタバンプEBは、例えば銅(Cu)からなるピラー51と、その上面に配置されたハンダ52とを含む。このような構造のバンプは、Cuピラーバンプと呼ばれる。
次に、第1実施例によるパワーアンプモジュールが持つ優れた効果について説明する。
発熱源37で発生した熱は、エミッタ電極E0、1層目エミッタ配線E1、第1のビアホール43内の導体、2層目エミッタ配線E2で構成される第1の熱経路TP1を経由してエミッタバンプEBに伝達される。エミッタ領域(発熱源37)に、エミッタバンプEBが部分的に重なっているため、第1の熱経路TP1は、発熱源37とエミッタバンプEBとを厚さ方向に最短で接続する。このため、第1の熱経路TP1を介する放熱効率を高めることができる。また、平面視においてエミッタ領域の90%以上の部分が、エミッタバンプEBと重なるような構成とすることが好ましい。この構成を採用することにより、第1の熱経路TP1の平断面の断面積を大きくして、第1の熱経路TP1を介する放熱効率を高めることができる。「平断面」とは、基板20の上面に平行な仮想平面で切り取られた断面を意味する。
また、導体からなる放熱用のパッドT0、熱伝導膜T1、及び第2のビアホール44内の導体の熱伝導率は、層間絶縁膜41の熱伝導率より高い。このため、発熱源37で発生した熱は、基板20、放熱用のパッドT0、熱伝導膜T1、第2のビアホール44内の導体、及び2層目エミッタ配線E2で構成される第2の熱経路TP2を経由してエミッタバンプEBまで伝達される。
第1の熱経路TP1に配置される第1のビアホール43の平断面の面積は、エミッタ電極E0の面積によって制約を受ける。これに対し、第2のビアホール44は素子分離領域22の上に配置されるため、第2のビアホール44の平断面の面積は、このような制約を受けない。同様に、パッドT0と熱伝導膜T1とを接続するために層間絶縁膜40に設けられたビアホールの平断面の面積も、このような制約を受けない。このため、第2の熱経路TP2の断面を、第1の熱経路TP1の最小断面より広くすることが可能である。第2のビアホール44の平断面、及びパッドT0と熱伝導膜T1とを接続するために層間絶縁膜40に設けられたビアホールの平断面の面積を広くすることにより、第2の熱経路TP2を介した放熱効率を高めることができる。
さらに、平面視においてエミッタバンプEBが放熱用のパッドT0と部分的に重なるように配置されているため、第2の熱経路TP2を短くすることができる。これにより、第2の熱経路TP2を介した放熱効率をより高めることができる。
第1の熱経路TP1の平断面は、エミッタバンプEBとエミッタ層33とを接続する電流路の平断面に相当する。放熱効率を高めるために、エミッタバンプEBと放熱用のパッドT0とを接続する導体部分の平断面の面積の最小値を、エミッタバンプEBとエミッタ層33とを電気的に接続する電流路の平断面の面積の最小値よりも大きくすることが好ましい。第1実施例では、例えばエミッタバンプEBとエミッタ層33とを接続する電流路の平断面の面積の最小値は、2層目エミッタ配線E2とエミッタ層33との間に配置された層間絶縁膜40、41にそれぞれ設けられたビアホールのいずれかの位置において与えられる。エミッタバンプEBとパッドT0とを接続する導体部分の平断面の面積の最小値は、パッドT0と熱伝導膜T1とを接続するために層間絶縁膜40に設けられたビアホールまたは層間絶縁膜41に設けられた第2のビアホール44とのいずれかにおいて与えられる。
さらに、第1実施例では、発熱源37から第1の熱経路TP1と第2の熱経路TP2の2種類の熱経路を経由して放熱される。このため、いずれか一方の熱経路のみを利用する構成と比べて放熱効率を高めることができる。
[第2実施例]
次に、図2及び図3を参照して第2実施例によるパワーアンプモジュールについて説明する。以下、第1実施例によるパワーアンプモジュールと共通の構成については説明を省略する。
図2は、第2実施例によるパワーアンプモジュールに含まれるトランジスタのエミッタ層、ベース層、及びコレクタ層にそれぞれ接続される金属からなるエミッタ電極、ベース電極、及びコレクタ電極と、これらの電極より上層の金属からなる配線の平面図である。図2に示された構成部分には、図1Aに示した第1実施例によるパワーアンプモジュールの対応する構成部分に付された参照符号と同一の参照符号が付されている。
第1実施例では、放熱用のパッドT0、熱伝導膜T1(図1A)が、エミッタ領域を、その長手方向に対して直交する方向に延ばした仮想直線と交差する領域に配置されていた。第2実施例では、放熱用のパッドT0、熱伝導膜T1が、エミッタ領域36を、その長手方向に延ばした仮想直線と交差する領域に配置されている。
図3は、図2の一点鎖線3−3における断面図である。エミッタ電極E0の左側の素子分離領域22の上に、放熱用のパッドT0、熱伝導膜T1が配置されている。層間絶縁膜41の上に配置された2層目エミッタ配線E2が、層間絶縁膜41に設けられた第2のビアホール44内を経由して熱伝導膜T1に電気的に接続されている。
エミッタ電極E0から見て放熱用のパッドT0及び熱伝導膜T1が配置された側とは反対側の素子分離領域22の上に、層間絶縁膜40を介して1層目コレクタ配線C1が配置されている。層間絶縁膜41の上に2層目コレクタ配線C2が配置されている。2層目コレクタ配線C2は、層間絶縁膜41に設けられた第3のビアホール45内を経由して1層目コレクタ配線C1に電気的に接続されている。
2層目コレクタ配線C2の上に、コレクタバンプCBが配置されている。コレクタバンプCBは、エミッタバンプEBと同一の積層構造を有する。
次に、第2実施例によるパワーアンプモジュールの持つ優れた効果について説明する。第2実施例においても、第1実施例と同様の第1の熱経路TP1及び第2の熱経路TP2が形成される。このため、第1実施例と同様に、発熱源37からの放熱効率を高めることができる。
さらに、第2実施例においては、エミッタ電極E0の幅方向に関して、メサ構造30、放熱用のパッドT0、及び熱伝導膜T1が配置される領域の寸法が、第1実施例によるパワーアンプモジュールの対応する領域の寸法より小さい。この構成は、後に図13を参照して説明する実施例のように、エミッタ電極E0の幅方向に複数のHBTを配列する場合に有利である。
[第3実施例]
次に、図4から図6までの図面を参照して、第3実施例によるパワーアンプモジュールについて説明する。以下、第2実施例によるパワーアンプモジュール(図2、図3)と共通の構成については説明を省略する。
図4は、第3実施例によるパワーアンプモジュールに含まれるトランジスタのエミッタ層、ベース層、及びコレクタ層にそれぞれ接続される金属からなるエミッタ電極、ベース電極、及びコレクタ電極と、これらの電極より上層の金属からなる配線の平面図である。図4に示された構成部分には、図2に示した第2実施例によるパワーアンプモジュールの対応する構成部分に付された参照符号と同一の参照符号が付されている。第2実施例では、平面視においてコレクタ電極C0が活性領域21の内側に配置されていた。第3実施例では、コレクタ電極C0が活性領域21の外側まで伸展している。
エミッタ電極E0の両側に配置されたコレクタ電極C0は、エミッタ電極E0の幅方向に、活性領域21の外側に向かって広がっている。さらに、コレクタ電極C0は、エミッタ電極E0の長手方向の一方の側に向かって、活性領域21の外側まで延びている。コレクタ電極C0が延びる方向は、活性領域21から見て放熱用のパッドT0及び熱伝導膜T1に向かう方向とは反対である。エミッタ電極E0の両側に配置されたコレクタ電極C0は、活性領域21の外側において相互に連続している。1層目コレクタ配線C1は、コレクタ電極C0とほぼ重なる平面形状を有する。
図5Aは、図4の一点鎖線5A−5Aにおける断面図である。コレクタ電極C0が、活性領域21から右側に向かって、活性領域21の外側まで延び、素子分離領域22まで達している。コレクタ電極C0の上に配置された1層目コレクタ配線C1も、素子分離領域22まで延びている。コレクタ電極C0は、活性領域21及び素子分離領域22の表面に直接接している。
層間絶縁膜41の上に配置された2層目コレクタ配線C2が、層間絶縁膜41に設けられた第3のビアホール45内を経由して1層目コレクタ配線C1に電気的に接続されている。2層目コレクタ配線C2の上にコレクタバンプCBが配置されている。コレクタバンプCBは、平面視においてコレクタ電極C0と部分的に重なっている。
図5Bは、図4の一点鎖線5B−5Bにおける断面図である。図5Bの断面図は、第2実施例によるパワーアンプモジュールの図3に示した断面図に対応する。第2実施例では、1層目コレクタ配線C1と素子分離領域22との間に層間絶縁膜40が配置されていた。第3実施例では、1層目コレクタ配線C1がコレクタ電極C0に直接接触し、コレクタ電極C0が素子分離領域22に直接接触している。図5Bに示した断面においても、コレクタバンプCBは、平面視においてコレクタ電極C0と部分的に重なっている。
図6は、図4の一点鎖線6−6における断面図である。メサ構造30の両側に配置されたコレクタ電極C0が、エミッタ電極E0の幅方向(図6において右方向及び左方向)に広がり、素子分離領域22の上まで達している。コレクタ電極C0の上に1層目コレクタ配線C1が配置されている。
次に、第3実施例によるパワーアンプモジュールの持つ優れた効果について説明する。第3実施例においても、第2実施例と同様に、発熱源37から第1の熱経路TP1(図5B、図6)及び第2の熱経路TP2(図5B)を経由して、効率的な放熱を行うことができる。
さらに、第3実施例では、基板20、コレクタ電極C0、1層目コレクタ配線C1、第3のビアホール45内の導体、及び2層目コレクタ配線C2によって、第3の熱経路TP3(図5A、図5B、図6)が形成される。このため、さらに放熱効率を高めることができる。
発熱源37で発生した熱は、図6に示すように、基板20を横方向に伝達されて直近のコレクタ電極C0まで達する。その後、図5Aに示すように、コレクタ電極C0及び1層目コレクタ配線C1を面内方向に伝達されて第3のビアホール45まで達する。第3の熱経路TP3のうちエミッタ電極E0の長手方向に長い部分が、金属からなるコレクタ電極C0及び1層目コレクタ配線C1を含むため、効率的な熱伝達を行うことができる。
さらに、第3実施例においては、コレクタ電極C0が活性領域21に隣接する素子分離領域22まで伸展しているため、第3の熱経路TP3の平断面の面積を大きくすることができる。その結果、放熱効率をより高めることができる。
さらに、第3実施例においては、2層目エミッタ配線E2及びエミッタバンプEB(図5A、図6)と、基板20の上面に接しているコレクタ電極C0(図5A、図6)とが、平面視において部分的に重なっている。両者の重なり部分においいて、コレクタ電極C0から1層目コレクタ配線C1及び層間絶縁膜41を通って2層目エミッタ配線E2に向かう第4の熱経路TP4(図5A)が形成される。層間絶縁膜41の熱伝導率は金属に比べて低いが、2層目エミッタ配線E2とコレクタ電極C0との重なり部分の面積が大きい場合には、この第4の熱経路TP4も、発熱源37(図6)で発生した熱の放熱経路として十分機能する。このため、放熱効率を高めることができる。
[第3実施例の変形例]
次に、図7A及び図7Bを参照して、第3実施例の変形例によるパワーアンプモジュールについて説明する。
図7A及び図7Bは、第3実施例の変形例によるパワーアンプモジュールの断面図であり、それぞれ第3実施例によるパワーアンプモジュールの図5A及び図6の断面図に対応する。本変形例においては、2層目エミッタ配線E2とコレクタ電極C0とが平面視において重なる領域41aの層間絶縁膜41の熱伝導率が、他の領域の層間絶縁膜41の熱伝導率より高くなっている。重なり領域41aの層間絶縁膜41に、熱伝導率の高い粒子を混入させることにより、この部分の熱伝導率を高めることができる。例えば、全域にポリイミド等の樹脂膜を形成した後、領域41aの樹脂膜を除去し、除去した領域に、樹脂膜より高い熱伝導率を持つ複数の粒子を含む絶縁材料を埋め込むことにより、このような層間絶縁膜41を形成することができる。
本変形例では、コレクタ電極C0から1層目コレクタ配線C1及び層間絶縁膜41を経由して2層目エミッタ配線E2に向かう第4の熱経路TP4の熱抵抗を下げることができる。その結果、第3の熱経路TP3を通ってコレクタ電極C0まで伝達された熱を、第4の熱経路TP4を通して効率的に放熱することができる。
第3実施例の上記変形例では、層間絶縁膜41の一部分のみに高い熱伝導率を持つ材料を用いたが、層間絶縁膜41の全体に高い熱伝導率を持つ材料を用いてもよい。例えば、層間絶縁膜41の全体を、樹脂より高い熱伝導率を持つ無機材料からなる複数の粒子を含む絶縁材料で形成してもよい。
[第4実施例]
次に、図8から図10までの図面を参照して、第4実施例によるパワーアンプモジュールについて説明する。以下、第3実施例によるパワーアンプモジュールと共通の構成については説明を省略する。
図8は、第4実施例によるパワーアンプモジュールに含まれるトランジスタのエミッタ層、ベース層、及びコレクタ層にそれぞれ接続される金属からなるエミッタ電極、ベース電極、及びコレクタ電極と、これらの電極より上層の金属からなる配線の平面図である。図8に示された構成部分には、図4に示した第3実施例によるパワーアンプモジュールの対応する構成部分に付された参照符号と同一の参照符号が付されている。
第3実施例では、2層目エミッタ配線E2及びエミッタバンプEB(図4)がエミッタ領域36と部分的に重なっていた。これに対し、第4実施例では、2層目コレクタ配線C2及びコレクタバンプCBがエミッタ領域36と部分的に重なっている。2層目エミッタ配線E2及びエミッタバンプEBはエミッタ領域36と重なっていない。2層目コレクタ配線C2及びコレクタバンプCBは、エミッタ電極E0の両側に配置されたコレクタ電極C0とも部分的に重なっている。
エミッタ電極E0に重なって配置された1層目エミッタ配線E1は、平面視において2層目コレクタ配線C2の外側(図8において縦方向の下側)まで引き出されている。1層目エミッタ配線E1は、2層目コレクタ配線C2の外側において拡幅され、面積が大きくされている。この拡幅された領域に、2層目エミッタ配線E2及びエミッタバンプEBが重なるように配置されている。さらに、この拡幅された領域に重なるように、放熱用のパッドT0も配置されている。
図9Aは、図8の一点鎖線9A−9Aにおける断面図であり、第3実施例によるパワーアンプモジュールの図5Aに示した断面図に対応する。第3実施例では、2層目エミッタ配線E2(図5A)及びエミッタバンプEB(図5A)がコレクタ電極C0(図5)の上方まで広げられていた。第4実施例では、2層目エミッタ配線E2及びエミッタバンプEBが、コレクタ電極C0と重なっていない。コレクタ電極C0及び1層目コレクタ配線C1の直上に2層目コレクタ配線C2及びコレクタバンプCBが配置されている。2層目コレクタ配線C2は、層間絶縁膜41に設けられた第3のビアホール45内を経由して1層目コレクタ配線C1に電気的に接続されている。
図9Bは、図8の一点鎖線9B−9Bにおける断面図であり、第3実施例によるパワーアンプモジュールの図5Bに示した断面図に対応する。第3実施例では、エミッタ電極E0(図5B)の真上に2層目エミッタ配線E2(図5B)が配置されていた。第4実施例では、エミッタ電極E0の上に配置された1層目エミッタ配線E1が図9Bの左側に向かって延び、素子分離領域22の上に配置された放熱用のパッドT0まで達している。
層間絶縁膜41の上に、平面視において放熱用のパッドT0と重なるように2層目エミッタ配線E2及びエミッタバンプEBが配置されている。2層目エミッタ配線E2は、層間絶縁膜41に設けられた第1のビアホール43内を経由して1層目エミッタ配線E1に電気的に接続されている。第2実施例によるパワーアンプモジュールの第2の熱経路TP2(図3)と同様に、発熱源37からエミッタバンプEBに至る第2の熱経路TP2が形成される。さらに、発熱源37からエミッタ電極E0、1層目エミッタ配線E1、第1のビアホール43内の導体、及び2層目エミッタ配線E2を経由してエミッタバンプEBに至る第5の熱経路TP5が形成される。
素子分離領域22の上に配置されたコレクタ電極C0と部分的に重なるように配置された2層目コレクタ配線C2及びコレクタバンプCBが、エミッタ電極E0の上方の領域まで広げられている。
図10は、図8の一点鎖線10−10における断面図であり、第3実施例によるパワーアンプモジュールの図6に示した断面図に対応する。第3実施例では、エミッタ電極E0(図6)の真上に2層目エミッタ配線E2(図6)が配置されていた。第4実施例では、エミッタ電極E0の真上に、層間絶縁膜41を介して2層目コレクタ配線C2及びコレクタバンプCBが配置されている。
2層目コレクタ配線C2は、メサ構造30の両側に配置された1層目コレクタ配線C1に、層間絶縁膜41に設けられた第3のビアホール45内を経由して電気的に接続されている。
次に、第4実施例によるパワーアンプモジュールの持つ優れた効果について説明する。
第4実施例では、発熱源37から基板20、コレクタ電極C0、1層目コレクタ配線C1、第3のビアホール45内の導体、及び2層目コレクタ配線C2を通ってコレクタバンプCBまで達する第3の熱経路TP3(図10)が形成される。第3実施例では、発熱源37で発生した熱が基板20を伝達されてコレクタ電極C0(図6)に達した後、コレクタ電極C0(図5A)及び1層目コレクタ配線C1(図5A)を面内方向に伝達されてコレクタバンプCBまで達する。第4実施例では、発熱源37の両側に配置されたコレクタ電極C0と、その真上に配置されたコレクタバンプCBとが、第3のビアホール45内の導体を介して接続されている。このため、第3実施例の構成に比べて、第3の熱経路TP3が短くなる。その結果、発熱源37からコレクタバンプCBを介した放熱効率を高めることができる。
さらに、第4実施例においては、第1実施例によるパワーアンプモジュール(図1B)と同様に放熱用のパッドT0(図9B)を含む第2の熱経路TP2も、放熱経路として利用される。このため、第1実施例の場合と同様に、放熱効率を高めることができる。
[第4実施例の変形例]
次に、図11A及び図11Bを参照して、第4実施例の変形例について説明する。
図11A及び図11Bは、第4実施例の変形例によるパワーアンプモジュールの断面図であり、それぞれ第4実施例によるパワーアンプモジュールの図9B及び図10の断面図に対応する。本変形例においては、1層目エミッタ配線E1と2層目コレクタ配線C2とが平面視において重なる領域41bの層間絶縁膜41の熱伝導率が、他の領域の層間絶縁膜41の熱伝導率より高くなっている。
本変形例では、発熱源37から、エミッタ電極E0、1層目エミッタ配線E1、領域41bの層間絶縁膜41、及び2層目コレクタ配線C2を通ってコレクタバンプCBに至る第6の熱経路TP6が形成される。これにより、第4実施例に比べて放熱効率をより高めることができる。
[第5実施例]
次に、図12を参照して、第5実施例によるパワーアンプモジュールについて説明する。
図12は、第5実施例によるパワーアンプモジュールの断面図である。第5実施例によるパワーアンプモジュールは、モジュール基板80、及びモジュール基板80に実装された半導体チップ60を含む。半導体チップ60は、第4実施例または第4実施例の変形例によるパワーアンプモジュールと同一の構成を有する。
モジュール基板80は、一方の面(第1の面)80aに第1のランド81及び第2のランド82を有し、他方の面(第2の面)80bに第3のランド83を有している。第1のランド81は、第1の面80aから第2の面80bまで貫通する複数のビア導体85を介して第3のランド83に電気的に接続されている。モジュール基板80は、さらに、内層に配置された内層導体86を含む。内層導体86は、ビア導体85を介して第1のランド81及び第3のランド83に電気的に接続されている。内層導体86は、例えばグランドプレーンとして機能する。平面視において、内層導体86と第2のランド82とは部分的に重なっている。内層導体86と第2のランド82との間の絶縁膜87の熱伝導率は、モジュール基板80の他の絶縁部分の熱伝導率より高い。
半導体チップ60のエミッタバンプEB及びコレクタバンプCBが、それぞれ第1のランド81及び第2のランド82にボンディングされている。第3のランド83は、マザーボード等のプリント基板の、例えばグランド用のランドにボンディングされる。グランド用ランドは、プリント基板内の面積の大きなグランドプレーンに接続されている。このグランドプレーンがヒートシンクとして機能する。
次に、第5実施例によるパワーアンプモジュールの持つ優れた効果について説明する。
半導体チップ60の発熱源37で発生した熱が、第2の熱経路TP2(図9B)及び第5の熱経路TP5(図9B)を通ってエミッタバンプEBまで伝達される。エミッタバンプEBに伝達された熱は、さらに第1のランド81、ビア導体85、及び第3のランド83を含む第7の熱経路TP7を経由してパワーアンプモジュールの外部に放熱される。
さらに、発熱源37で発生した熱は、第3の熱経路TP3(図12)を通ってコレクタバンプCBまで伝達される。コレクタバンプCBまで伝達された熱は、第2のランド82、絶縁膜87、内層導体86、ビア導体85、及び第3のランド83を含む第8の熱経路TP8を通ってパワーアンプモジュールの外部に放熱される。
第2のランド82と内層導体86とが部分的に重なっているため、第8の熱経路TP8の熱抵抗を小さくすることができる。さらに、第2のランド82と内層導体86との間に配置された絶縁膜87の熱伝導率を、モジュール基板80の他の絶縁部分の熱伝導率より高くすることにより、第8の熱経路TP8の熱抵抗をより低下させることができる。これにより、半導体チップ60の発熱源37からパワーアンプモジュールの外部への放熱効率を高めることができる。第5実施例では、絶縁膜87の全域の熱伝導率を他の絶縁部分の熱伝導率より高くしたが、絶縁膜87のうち内層導体86と第2のランド82とが重なっている領域の少なくとも一部分の熱伝導率を、他の絶縁部分の熱伝導率より高くしてもよい。
第5実施例では、半導体チップ60として第4実施例によるパワーアンプモジュールと同一の構成のものを用いたが、第1実施例から第3実施例までのいずれかの実施例、または変形例によるパワーアンプモジュールと同一の構成のものを用いてもよい。
[第6実施例]
次に、図13及び図14を参照して、第6実施例によるパワーアンプモジュールについて説明する。第6実施例によるパワーアンプモジュールは、第2実施例によるパワーアンプモジュールのトランジスタ(図2、図3)と同一の構造を持つトランジスタQを含む。以下、トランジスタQの詳細な構成については説明を省略する。
図13は、第6実施例によるパワーアンプモジュールの出力段アンプの主要部分の平面図である。図13において、トランジスタQの各構成部分に、第2実施例によるパワーアンプモジュール(図2、図3)の対応する構成部分に付された参照符号と同一の参照符号を付している。複数のHBTユニット70が並んで配置されている。HBTユニット70の各々は、トランジスタQ(図2)、バラスト抵抗R、及びDCカットキャパシタCを含む。複数のHBTユニット70の配列する方向は、トランジスタQのエミッタ電極E0の長手方向と直交する。
2層目エミッタ配線E2及びエミッタバンプEBは、複数のHBTユニット70の配列する方向に広がって、複数のトランジスタQで共用される。このように、エミッタバンプEBは、複数のHBTユニット70のエミッタ電極E0と重なっている。エミッタバンプEBは、HBTユニット70ごとに配置された複数の放熱用のパッドT0及び熱伝導膜T1とも重なっている。
1層目コレクタ配線C1は、櫛歯型の平面形状を有する。1層目コレクタ配線C1の櫛歯部分がエミッタ電極E0の両側に配置されている。2層目エミッタ配線E2の外側に配置されたコレクタ接続部分C1aが、複数のHBTユニット70の配列する方向に延びて、複数のHBTユニット70の複数の櫛歯部分を相互に接続している。2層目コレクタ配線C2は、コレクタ接続部分C1aと重なるように配置されている。
複数のトランジスタQの各々に対応して、バラスト抵抗R及びDCカットキャパシタCが配置されている。ベース電極B0に1層目ベース配線B1が接続されている。1層目ベース配線B1は、エミッタバンプEBが配置されていない領域まで引き出されており、バラスト抵抗Rを介して2層目バイアス配線L2に接続されている。さらに、1層目ベース配線B1は、DCカットキャパシタCの下部電極として機能する。1層目ベース配線B1と部分的に重なるように配置された2層目ベース配線B2が、DCカットキャパシタCの上部電極として機能する。例えば、2層目ベース配線B2の全域が、平面視において1層目ベース配線B1の内部に配置される。
図14は、第6実施例によるパワーアンプの出力段の等価回路図である。複数のHBTユニット70が並列に接続されている。HBTユニット70は、トランジスタQ、バラスト抵抗R、及びDCカットキャパシタCを含む。複数のHBTユニット70のトランジスタQが並列に接続されている。トランジスタQのコレクタにインダクタを介して電源電圧Vccが印加される。トランジスタQのコレクタが、高周波信号の出力端子RFoに接続されている。トランジスタQのエミッタは接地される。
高周波信号がDCカットキャパシタCを介してトランジスタQのベースに入力される。バイアス電流が、バラスト抵抗Rを介してベースに与えられる。図13及び図14では、4つのHBTユニット70が並列に接続された例を示したが、並列に接続されるHBTユニット70の個数は4個に限定されない。一般的には、10個以上40個以下程度のHBTユニット70が並列に接続される。
次に、第6実施例によるパワーアンプの持つ優れた効果について説明する。
第6実施例によるパワーアンプには第2実施例によるパワーアンプモジュールのトランジスタと同一の構成を持つトランジスタQが用いられている。このため、トランジスタQの発熱源からの効率的な放熱を行うことができる。
さらに、第6実施例では、放熱用のパッドT0及び熱伝導膜T1が、エミッタ電極E0を長手方向に延長した延長線上に配置されている。このため、エミッタ電極E0の両側に放熱用のパッドT0及び熱伝導膜T1を配置する構成(図1A)を採用する場合と比べて、エミッタ電極E0の幅方向に並んだ複数のHBTユニット70の合計の寸法を短くすることができる。
[第7実施例]
次に、図15を参照して、第7実施例によるパワーアンプについて説明する。第7実施例によるパワーアンプは、第3実施例によるパワーアンプモジュールのトランジスタ(図4、図5A、図5B、図6)と同一の構造を持つトランジスタQを含む。以下、トランジスタQの詳細な構成については説明を省略する。
図15は、第7実施例によるパワーアンプモジュールの出力段アンプの主要部分の平面図である。図15において、トランジスタQの各構成部分に、第3実施例によるパワーアンプモジュール(図4)の対応する構成部分に付された参照符号と同一の参照符号を付している。第6実施例(図13)と同様に、複数のHBTユニット70が並んで配置されている。HBTユニット70の各々は、トランジスタQ、バラスト抵抗R、及びDCカットキャパシタCを含む。トランジスタQ、バラスト抵抗R、及びDCカットキャパシタCの接続構成は、第6実施例の場合と同様である。
コレクタ電極C0は櫛歯型の平面形状を有する。コレクタ電極C0の櫛歯部分がエミッタ電極E0の両側に配置されている。相互に隣り合う2つのHBTユニット70の隣り合う櫛歯部分は、連続して一体化されている。1層目コレクタ配線C1は、コレクタ電極C0とほぼ重なり、1層目コレクタ配線C1も櫛歯型の平面形状を有する。
第7実施例においても、第6実施例と同様に、2層目エミッタ配線E2及びエミッタバンプEBが複数のHBTユニット70で共用されている。
次に、第7実施例によるパワーアンプモジュールの持つ優れた効果について説明する。
第7実施例によるパワーアンプモジュールには第3実施例によるパワーアンプモジュールのトランジスタと同一構造のトランジスタQが用いられているため、トランジスタQの発熱源からの効率的な放熱を行うことができる。
[第7実施例の変形例]
次に、第7実施例の変形例について説明する。
第7実施例では、HBTユニット70を構成するトランジスタQとして第3実施例によるパワーアンプモジュールのトランジスタと同一構造のものを用いた。その他の構成として、第3実施例の変形例によるパワーアンプモジュールのトランジスタ(図7A、図7B)と同一の構造のものを用いてもよい。
[第8実施例]
次に、図16を参照して、第8実施例によるパワーアンプモジュールについて説明する。第8実施例によるパワーアンプモジュールは、第4実施例によるパワーアンプモジュールのトランジスタ(図8、図9A、図9B、図10)と同一の構造を持つトランジスタQを含む。以下、トランジスタQの詳細な構成については説明を省略する。
図16は、第8実施例によるパワーアンプモジュールの出力段アンプの主要部分の平面図である。図16において、トランジスタQの各構成部分に、第4実施例によるパワーアンプモジュール(図8)の対応する構成部分に付された参照符号と同一の参照符号を付している。第6実施例(図13)と同様に、複数のHBTユニット70が並んで配置されている。HBTユニット70の各々は、トランジスタQ、バラスト抵抗R、及びDCカットキャパシタCを含む。トランジスタQ、バラスト抵抗R、及びDCカットキャパシタCの接続構成は、第6実施例の場合と同様である。
コレクタ電極C0は櫛歯型の平面形状を有する。コレクタ電極C0の櫛歯部分がエミッタ電極E0の両側に配置されている。相互に隣り合う2つのHBTユニット70の隣り合う櫛歯部分は、連続して一体化されている。1層目コレクタ配線C1は、コレクタ電極C0とほぼ重なり、1層目コレクタ配線C1も櫛歯型の平面形状を有する。
2層目コレクタ配線C2及びコレクタバンプCBが複数のHBTユニット70で共用されている。2層目エミッタ配線E2及びエミッタバンプEBが、複数のHBTユニット70の配列する方向に延び、複数のHBTユニット70で共用されている。
次に、第8実施例によるパワーアンプモジュールの持つ優れた効果について説明する。
第8実施例によるパワーアンプモジュールには第4実施例によるパワーアンプモジュールのトランジスタと同一構造のトランジスタQが用いられているため、トランジスタQの発熱源からの効率的な放熱を行うことができる。
[第8実施例の変形例]
次に、第8実施例の変形例について説明する。
第8実施例では、HBTユニット70を構成するトランジスタQとして第4実施例によるパワーアンプモジュールのトランジスタと同一構造のものを用いた。その他の構成として、第4実施例の変形例によるパワーアンプモジュールのトランジスタ(図11A、図11B)と同一の構造のものを用いてもよい。
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
20 基板
21 活性領域
22 素子分離領域
30 メサ構造
31 コレクタ層
32 ベース層
33 エミッタ層
34 エミッタコンタクト層
36 エミッタ領域
37 発熱源
40、41 層間絶縁膜
41a 2層目エミッタ配線とコレクタ電極とが平面視において重なる領域
41b 1層目エミッタ配線と2層目コレクタ配線とが平面視において重なる領域
42 保護膜
43 第1のビアホール
44 第2のビアホール
45 第3のビアホール
51 ピラー
52 ハンダ
60 半導体チップ
70 HBTユニット
80 モジュール基板
80a 第1の面
80b 第2の面
81 第1のランド
82 第2のランド
83 第3のランド
85 ビア導体
86 内層導体
87 絶縁膜
B0 ベース電極
B1 1層目ベース配線
B2 2層目ベース配線
C DCカットキャパシタ
C0 コレクタ電極
C1 1層目コレクタ配線
C1a コレクタ接続部分
C2 2層目コレクタ配線
CB コレクタバンプ
E0 エミッタ電極
E1 1層目エミッタ配線
E2 2層目エミッタ配線
EB エミッタバンプ
L2 2層目バイアス配線
Q トランジスタ
R バラスト抵抗
T0 放熱用のパッド
T1 熱伝導膜
TP1 第1の熱経路
TP2 第2の熱経路
TP3 第3の熱経路
TP4 第4の熱経路
TP5 第5の熱経路
TP6 第6の熱経路
TP7 第7の熱経路
TP8 第8の熱経路
図1Aは、第1実施例によるパワーアンプモジュールのトランジスタのエミッタ層、ベース層、及びコレクタ層にそれぞれ接続される金属からなるエミッタ電極、ベース電極、及びコレクタ電極と、これらの電極より上層の金属からなる配線の平面図であり、図1Bは、図1Aの一点鎖線1B−1Bにおける断面図である。 図2は、第2実施例によるパワーアンプモジュールのトランジスタのエミッタ層、ベース層、及びコレクタ層にそれぞれ接続される金属からなるエミッタ電極、ベース電極、及びコレクタ電極と、これらの電極より上層の金属からなる配線の平面図である。 図3は、図2の一点鎖線3−3における断面図である。 図4は、第3実施例によるパワーアンプモジュールのトランジスタのエミッタ層、ベース層、及びコレクタ層にそれぞれ接続される金属からなるエミッタ電極、ベース電極、及びコレクタ電極と、これらの電極より上層の金属からなる配線の平面図である。 図5Aは、図4の一点鎖線5A−5Aにおける断面図であり、図5Bは、図4の一点鎖線5B−5Bにおける断面図である。 図6は、図4の一点鎖線6−6における断面図である。 図7A及び図7Bは、第3実施例の変形例によるパワーアンプモジュールの断面図である。 図8は、第4実施例によるパワーアンプモジュールのトランジスタのエミッタ層、ベース層、及びコレクタ層にそれぞれ接続される金属からなるエミッタ電極、ベース電極、及びコレクタ電極と、これらの電極より上層の金属からなる配線の平面図である。 図9Aは、図8の一点鎖線9A−9Aにおける断面図であり、図9Bは、図8の一点鎖線9B−9Bにおける断面図である。 図10は、図8の一点鎖線10−10における断面図である。 図11A及び図11Bは、第4実施例の変形例によるパワーアンプモジュールの断面図である。 図12は、第5実施例によるパワーアンプモジュールの断面図である。 図13は、第6実施例によるパワーアンプモジュールの出力段アンプの主要部分の平面図である。 図14は、6実施例によるパワーアンプの出力段の等価回路図である。 図15は、第7実施例によるパワーアンプモジュールの出力段アンプの主要部分の平面図である。 図16は、第8実施例によるパワーアンプモジュールの出力段アンプの主要部分の平面図である。
図9Aは、図8の一点鎖線9A−9Aにおける断面図であり、第3実施例によるパワーアンプモジュールの図5Aに示した断面図に対応する。第3実施例では、2層目エミッタ配線E2(図5A)及びエミッタバンプEB(図5A)がコレクタ電極C0(図5)の上方まで広げられていた。第4実施例では、2層目エミッタ配線E2及びエミッタバンプEBが、コレクタ電極C0と重なっていない。コレクタ電極C0及び1層目コレクタ配線C1の直上に2層目コレクタ配線C2及びコレクタバンプCBが配置されている。2層目コレクタ配線C2は、層間絶縁膜41に設けられた第3のビアホール45内を経由して1層目コレクタ配線C1に電気的に接続されている。
[第7実施例]
次に、図15を参照して、第7実施例によるパワーアンプモジュールについて説明する。第7実施例によるパワーアンプモジュールは、第3実施例によるパワーアンプモジュールのトランジスタ(図4、図5A、図5B、図6)と同一の構造を持つトランジスタQを含む。以下、トランジスタQの詳細な構成については説明を省略する。

Claims (15)

  1. 上面内に、導電性の活性領域と、前記活性領域に隣接する絶縁性の素子分離領域とを含む基板と、
    前記活性領域の上に順番に積層されたコレクタ層、ベース層、及びエミッタ層と、
    前記コレクタ層、前記ベース層、及び前記エミッタ層を覆う層間絶縁膜と、
    前記素子分離領域に熱的に結合するパッドと、
    前記層間絶縁膜の上に配置され、前記層間絶縁膜に設けられたビアホールを経由して前記エミッタ層に電気的に接続され、かつ前記パッドにも電気的に接続されたエミッタバンプと
    を有し、
    平面視において、前記エミッタ層のうちエミッタ電流が流れる領域であるエミッタ領域に、前記エミッタバンプが部分的に重なっているパワーアンプモジュール。
  2. 前記エミッタ領域が一方向に長い平面形状を有し、前記パッドが、前記エミッタ領域を長手方向に延長した延長線上に配置されている請求項1に記載のパワーアンプモジュール。
  3. 前記エミッタバンプは、平面視において前記パッドと部分的に重なっており、前記層間絶縁膜に設けられた他のビアホールを経由して前記パッドに電気的に接続されている請求項1または2に記載のパワーアンプモジュール。
  4. 平面視において、前記エミッタ領域の90%以上の部分が前記エミッタバンプと重なっている請求項1乃至3のいずれか1項に記載のパワーアンプモジュール。
  5. さらに、前記活性領域に電気的に接続され、前記層間絶縁膜で覆われたコレクタ電極を有し、
    平面視において、前記エミッタバンプと前記コレクタ電極とが部分的に重なっている請求項1乃至4のいずれか1項に記載のパワーアンプモジュール。
  6. 前記コレクタ電極が、前記活性領域に隣接する前記素子分離領域まで伸展している請求項5に記載のパワーアンプモジュール。
  7. 前記エミッタバンプと前記コレクタ電極とが重なっている領域の前記層間絶縁膜の少なくとも一部分の熱伝導率が、他の領域の前記層間絶縁膜の熱伝導率より高い請求項5または6に記載のパワーアンプモジュール。
  8. 前記エミッタバンプと前記エミッタ層とを接続する電流路の平断面の面積の最小値よりも、前記エミッタバンプと前記パッドとを接続する導体部分の平断面の面積の最小値の方が大きい請求項1乃至7のいずれか1項に記載のパワーアンプモジュール。
  9. さらに、
    前記層間絶縁膜の上に配置され、前記コレクタ層に電気的に接続されたコレクタバンプと、
    前記基板を含むチップが実装されたモジュール基板と
    を有し、
    前記モジュール基板は、
    第1の面に配置され、前記エミッタバンプに電気的に接続された第1のランドと、
    前記第1の面に配置され、前記コレクタバンプに電気的に接続された第2のランドと、
    前記第1の面とは反対側の第2の面に配置された第3のランドと、
    前記第1の面から前記第2の面まで達し、前記第1のランドと前記第3のランドとを電気的に接続するビア導体と、
    内層に配置されて前記ビア導体に電気的に接続され、前記第2のランドと部分的に重なっている内層導体と
    を有する請求項1乃至8のいずれか1項に記載のパワーアンプモジュール。
  10. 前記内層導体と前記第2のランドとが重なっている領域の前記内層導体と前記第2のランドとの間の絶縁膜の少なくとも一部分の熱伝導率が、前記モジュール基板の他の領域の絶縁部分の熱伝導率より高い請求項9に記載のパワーアンプモジュール。
  11. 上面内に、導電性の活性領域と、前記活性領域に隣接する絶縁性の素子分離領域とを含む基板と、
    前記活性領域の上に順番に積層されたコレクタ層、ベース層、及びエミッタ層と、
    平面視において、前記活性領域と部分的に重なり、前記活性領域に電気的に接続されたコレクタ電極と、
    前記コレクタ層、前記ベース層、前記エミッタ層、及び前記コレクタ電極を覆う層間絶縁膜と、
    前記層間絶縁膜の上に配置され、前記層間絶縁膜に設けられたビアホールを経由して前記コレクタ電極に電気的に接続されており、平面視において、前記エミッタ層のうちエミッタ電流が流れる領域であるエミッタ領域と部分的に重なっているコレクタバンプと
    を有するパワーアンプモジュール。
  12. 前記エミッタ領域と前記コレクタバンプとが重なっている領域の前記層間絶縁膜の少なくとも一部分の熱伝導率が、他の領域の前記層間絶縁膜の熱伝導率より高い請求項11に記載のパワーアンプモジュール。
  13. さらに、
    前記素子分離領域に熱的に結合するパッドと、
    前記層間絶縁膜の上に配置され、前記エミッタ層に電気的に接続されており、平面視において前記パッドと部分的に重なるエミッタバンプと
    を有し、
    前記エミッタバンプは、前記層間絶縁膜に設けられた他のビアホールを経由して前記パッドに電気的に接続されている請求項11または12に記載のパワーアンプモジュール。
  14. さらに、前記基板を含むチップが実装されたモジュール基板を有し、
    前記モジュール基板は、
    第1の面に配置され、前記エミッタバンプに電気的に接続された第1のランドと、
    前記第1の面に配置され、前記コレクタバンプに電気的に接続された第2のランドと、
    前記第1の面とは反対側の第2の面に配置された第3のランドと、
    前記第1の面から前記第2の面まで達し、前記第1のランドと前記第3のランドとを電気的に接続するビア導体と、
    内層に配置されて前記ビア導体に電気的に接続され、前記第2のランドと部分的に重なっている内層導体と
    を有する請求項13に記載のパワーアンプモジュール。
  15. 前記内層導体と前記第2のランドとが重なっている領域の前記内層導体と前記第2のランドとの間の絶縁膜の少なくとも一部分の熱伝導率が、前記モジュール基板の他の領域の絶縁部分の熱伝導率より高い請求項14に記載のパワーアンプモジュール。
JP2018125927A 2017-10-11 2018-07-02 パワーアンプモジュール Pending JP2019075536A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW107134956A TWI750417B (zh) 2017-10-11 2018-10-03 功率放大器模組
TW110128166A TWI781704B (zh) 2017-10-11 2018-10-03 功率放大器模組
US16/153,310 US10847436B2 (en) 2017-10-11 2018-10-05 Power amplifier module
CN201811182641.8A CN109659286B (zh) 2017-10-11 2018-10-11 功率放大器模块
US17/081,833 US11502016B2 (en) 2017-10-11 2020-10-27 Power amplifier module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017197352 2017-10-11
JP2017197352 2017-10-11

Publications (1)

Publication Number Publication Date
JP2019075536A true JP2019075536A (ja) 2019-05-16

Family

ID=66545209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018125927A Pending JP2019075536A (ja) 2017-10-11 2018-07-02 パワーアンプモジュール

Country Status (2)

Country Link
JP (1) JP2019075536A (ja)
TW (2) TWI781704B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019192745A (ja) * 2018-04-24 2019-10-31 日本電信電話株式会社 バイポーラトランジスタおよびその製造方法
CN113543458A (zh) * 2020-04-15 2021-10-22 株式会社村田制作所 放大模块
WO2022259923A1 (ja) * 2021-06-11 2022-12-15 株式会社村田製作所 半導体装置
WO2023132231A1 (ja) * 2022-01-07 2023-07-13 株式会社村田製作所 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3084541B2 (ja) * 1992-09-18 2000-09-04 シャープ株式会社 縦型構造トランジスタ
JP2907323B2 (ja) * 1995-12-06 1999-06-21 日本電気株式会社 半導体装置およびその製造方法
JPH11163278A (ja) * 1997-11-25 1999-06-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4303903B2 (ja) * 2001-09-05 2009-07-29 株式会社東芝 半導体装置及びその製造方法
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2005327805A (ja) * 2004-05-12 2005-11-24 Renesas Technology Corp 半導体装置およびその製造方法
JP5261636B2 (ja) * 2006-10-27 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP5270882B2 (ja) * 2007-08-30 2013-08-21 セイコーインスツル株式会社 半導体装置
JP2010016180A (ja) * 2008-07-03 2010-01-21 Panasonic Corp 半導体装置
JP5755939B2 (ja) * 2011-05-24 2015-07-29 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP2015032767A (ja) * 2013-08-06 2015-02-16 株式会社日立製作所 半導体装置
JP6284336B2 (ja) * 2013-10-17 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置
JP5967317B2 (ja) * 2014-01-10 2016-08-10 株式会社村田製作所 半導体装置
JP2016174029A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
TWI559449B (zh) * 2015-10-19 2016-11-21 穩懋半導體股份有限公司 化合物半導體積體電路之電路佈局方法
CN106611760B (zh) * 2015-10-23 2019-06-14 稳懋半导体股份有限公司 化合物半导体集成电路的电路布局方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019192745A (ja) * 2018-04-24 2019-10-31 日本電信電話株式会社 バイポーラトランジスタおよびその製造方法
CN113543458A (zh) * 2020-04-15 2021-10-22 株式会社村田制作所 放大模块
CN113543458B (zh) * 2020-04-15 2023-09-29 株式会社村田制作所 放大模块
WO2022259923A1 (ja) * 2021-06-11 2022-12-15 株式会社村田製作所 半導体装置
WO2023132231A1 (ja) * 2022-01-07 2023-07-13 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
TW201929092A (zh) 2019-07-16
TWI781704B (zh) 2022-10-21
TW202143334A (zh) 2021-11-16
TWI750417B (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
CN109659286B (zh) 功率放大器模块
TWI781704B (zh) 功率放大器模組
US8537550B2 (en) Wiring board and power conversion device
US10957617B2 (en) Semiconductor device
JP6623283B2 (ja) パワー半導体モジュール
JP7014298B2 (ja) 半導体装置
JP6834841B2 (ja) 半導体装置
CN111384161B (zh) 双极晶体管
TWI793753B (zh) 半導體裝置
CN113809036B (zh) 半导体装置
JP7353482B2 (ja) 半導体装置
US11251162B2 (en) Semiconductor device with reduced thermal resistance
US12009359B2 (en) Semiconductor device
JP2005310923A (ja) 半導体装置のチップ実装方法及び半導体装置
US11658231B2 (en) Semiconductor device
KR101958568B1 (ko) 반도체 장치
JP2022051054A (ja) 半導体装置
JP2023023154A (ja) 半導体装置
CN116705709A (zh) 用于包括底部冷却式半导体功率开关器件的功率级组件的基板
CN111683471A (zh) 多层布线基板
CN116897423A (zh) 一种半导体封装
CN115702495A (zh) 功率半导体模块

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181005