JP3084541B2 - 縦型構造トランジスタ - Google Patents
縦型構造トランジスタInfo
- Publication number
- JP3084541B2 JP3084541B2 JP04249400A JP24940092A JP3084541B2 JP 3084541 B2 JP3084541 B2 JP 3084541B2 JP 04249400 A JP04249400 A JP 04249400A JP 24940092 A JP24940092 A JP 24940092A JP 3084541 B2 JP3084541 B2 JP 3084541B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- emitter
- layer
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000605 extraction Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 25
- 239000010410 layer Substances 0.000 description 68
- 239000010931 gold Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- -1 O + Chemical class 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
・バイポーラ・トランジスタ(HBT)のようなエミッ
タトップ型またはコレクタトップ型の縦型構造トランジ
スタに係り、詳しくは、マイクロ波帯での電力増幅用の
トランジスタ(MMIC(モノリシック・マイクロ波I
C))に関する。
ミッタトップ型)の構成を示す平面図である。図におい
て、1はエミッタ電極、2はベース電極、3はコレクタ
電極、11はエミッタ引き出し電極、12はベース引き
出し電極、13はコレクタ引き出し電極である。エミッ
タ電極1の先端側はフィンガー状に形成され、そのエミ
ッタフィンガー部1aがトランジスタのエミッタ層に接
合されている。ベース電極2の先端側もフィンガー状に
形成され、そのベースフィンガー部2aがトランジスタ
のベース層に接合されている。エミッタフィンガー部1
aとベースフィンガー部2aとは互いに平行であり、か
つ、互いに反対側から延出され、相互に入り込み状態と
なっている。エミッタフィンガー部1aの基部はまとめ
られてエミッタ電極1となり、エミッタフィンガー部1
aに対して半導体基板20上で直交する方向のエミッタ
引き出し電極11へと連絡されている。コレクタ電極3
から連絡されたコレクタ引き出し電極13に対してエミ
ッタ引き出し電極11が立体的に交差している。エミッ
タ引き出し電極11、ベース引き出し電極12およびコ
レクタ引き出し電極13は半導体基板20上に形成され
るが、エミッタ引き出し電極11は、トランジスタの並
び列の一側においてその並び方向に沿う状態で半導体基
板20上にパターニングされている。これは、そのよう
にパターニングすることが比較的容易であるからであ
る。
の構成を示す側面図である。エミッタフィンガー部1a
およびベースフィンガー部2aにそれぞれ接続されるエ
ミッタ引き出し電極およびベース引き出し電極は半導体
基板20上にパターニングされているが、コレクタ電極
3に接続されるべきコレクタ引き出し電極13はエアー
ブリッジ技術により、エミッタフィンガー部1aとベー
スフィンガー部2aの上方に空間を隔てて宙に浮かす状
態で配線されている。
タ、特に高速・高周波デバイスとして期待されているH
BTは、高電流密度で動作するために発熱密度が高いも
のとなる。発熱は特にトップ層接合部の直下において著
しい。図4に示す従来例の場合、エミッタ部で発生した
熱を半導体基板20の裏面側へ放散するようにしてい
る。すなわち、半導体基板20を薄く削るとともに、各
接合部から周辺へ引き出した電極の直下にバイアホール
(貫通孔)を設け、そのバイアホールに熱伝導性の良好
な金属材料を埋め込んでいる。しかしながら、このよう
な構造では、エミッタ部で発生した熱を効率良く放散す
ることがむずかしく、トランジスタにおける熱抵抗を高
いものにしている。また、共通にグランドGNDに接続
されるべきエミッタ引き出し電極11が細長いために、
高周波に対してエミッタインダクタンスが無視できない
ほど大きなものとなり、高周波での動作特性においてゲ
インの低下が著しくなるために、高周波領域での縦型構
造トランジスタとして実用化することが困難であった。
フィンガー部1aおよびベースフィンガー部2a上にコ
レクタ引き出し電極13がエアーブリッジ構造でアーチ
状に配線されているため、ベース−コレクタ間の寄生容
量CBCが無視できないレベルにまで増大し、特にトラン
ジスタの高周波特性に劣化をもたらすという問題があ
る。さらに、エアーブリッジ構造を構築することが技術
的にむずかしいものであり、歩留まりの低下やコストア
ップを招く原因となりやすい。特に、トップ層であるエ
ミッタメサ部の上方でブリッジしなければならないの
で、エミッタフィンガー上の配線厚を所要値だけ確保す
ることがむずかしく、これも歩留まり低下の大きな原因
となっている。そして、共通にグランドGNDに接続さ
れるべきエミッタ引き出し電極がトランジスタの並び列
に対して一側においてしかパターニングできないので、
マイクロ波帯での電力増幅用のトランジスタであるMM
IC(モノリシック・マイクロ波IC)には適用しにく
いという問題がある。さらに、エミッタ部の上方にコレ
クタ引き出し電極13のブリッジがあるので、エミッタ
部からの放熱箇所を上方に求めることがむずかしく、図
4の従来例の場合と同様に熱放散の面でも問題があっ
た。
れたものであって、縦型構造トランジスタにおいて接合
部で発生した熱を効率良く放散することができるととも
に、引き出し配線がもつインダクタンスを充分に低減で
きてマイクロ波帯での電力増幅用として実用化できるよ
うにすることを目的とする。
ランジスタは、エミッタトップ型またはコレクタトップ
型の縦型構造トランジスタにおいて、トップ層以外の電
極から連絡された引き出し電極はその全体が半導体基板
上で設けられている一方、トップ層の電極に対してはそ
のトップ層電極の上面からそのトップ層の長さ方向に対
する直交方向の両側に向かう状態で引き出し電極をアー
チ状に引き出し、かつ、前記引き出し延在部分が半導体
基板上に設けられていることを特徴とするものである。
たトップ層引き出し電極は半導体基板上において両側に
向けて引き出されているから、半導体基板の裏面側に放
熱しなくても、この両側引き出しのトップ層引き出し電
極を介して放熱することができるため、その熱放散を効
率の良いものにすることができる。また、このトップ層
引き出し電極はそのアーチ状の中央部がトップ層電極の
上面によって支持されることから太いものを用いること
ができ、そのインダクタンスを充分に低減することがで
きる。
実施例を図面に基づいて詳細に説明する。
のnpnエミッタトップ型のヘテロジャンクション・バ
イポーラ・トランジスタ(HBT)の平面パターンの一
部分を示し、図2はそのHBTの断面の一部分を示して
いる。
の表面において順次的にサブコレクタ層41a、コレク
タ層41、ベース層42、エミッタ層43が形成されて
縦型トランジスタ40が構築されている。この場合、エ
ミッタ層43がトップ層となっている。接合部として、
コレクタ層41とベース層42との界面にベース/コレ
クタ接合が形成され、ベース層42とエミッタ層43と
の界面にベース/エミッタ接合が形成されている。コレ
クタ層41の上面にフィンガー状のコレクタ電極51が
形成され、ベース層42の上面にもフィンガー状のベー
ス電極52が形成され、エミッタ層43の上面にエミッ
タ電極53が形成されている。エミッタ電極53がトッ
プ層電極である。
電極52とは互いに平行であり、かつ、互いに反対側か
ら延出され、相互に入り込み状態となっている。フィン
ガー状のコレクタ電極51は基部でまとめられてコレク
タ引き出し電極61へと連絡され、また、フィンガー状
のベース電極52は基部でまとめられてベース引き出し
電極62へと連絡されている(図3参照)。コレクタ引
き出し電極61とベース引き出し電極62とは、半導体
基板30上にパターニングされている。エミッタ層43
とベース層42とコレクタ層41とサブコレクタ層41
aとの間にわたって層間絶縁膜70が介在され、エミッ
タ電極53とフィンガー状のベース電極52およびコレ
クタ電極51とが電気的に絶縁されている。
フィンガー状のベース電極52およびコレクタ電極51
と平行になっているが、エミッタ電極53の上面よりこ
れらの電極51〜53の長さ方向に対する直交方向の両
側に向けてエミッタ引き出し電極63がアーチ状に引き
出されている。このトップ層引き出し電極であるエミッ
タ引き出し電極63は、縦型トランジスタ40の上方を
アーチ状に湾曲して両サイドの層間絶縁膜70の上面に
接触して支持されているとともに、その引き出し延在部
分63aは半導体基板30の上面にパターニングされて
いる。エミッタ引き出し電極63の幅はエミッタ電極5
3の長さとほぼ同程度であり、また、その厚みは充分に
大きなものとなっている。
れた縦型トランジスタ40が複数個並列に形成されてお
り、各縦型トランジスタ40のエミッタ引き出し電極6
3が一連に連なった状態で連絡されている。そして、エ
ミッタ引き出し電極63のうち半導体基板30上に位置
する引き出し延在部分63a上にTi層80が形成さ
れ、Ti層80の上部に金(Au)からなる円柱状のバ
ンプ電極90がメッキ法により形成されている。
BT)は、次のようにして作製される。まず、公知の手
順により(例えば電子通信学会技術研究報告ED90−
135に記載されている)、半導体基板(半絶縁性Ga
As基板)30の表面にAlGaAs/GaAsからな
るサブコレクタ層41a、コレクタ層41、ベース層4
2およびエミッタ層(トップ層)43を積層形成し、さ
らにフィンガー状のコレクタ電極51、ベース電極52
を接合形成する。次に、層間絶縁膜(感光性ポリイミ
ド)70によってベース電極52、コレクタ電極51上
をカバーする一方、トップ層電極であるエミッタ電極5
3の真上にフォトリソグラフィ法を用いて開口部を形成
する。また、ベース電極52およびコレクタ電極51を
素子外部に接続するための開口部を形成する。次いで、
エミッタ電極53の上面より一旦真上に引き出しかつこ
のエミッタ電極53の長さ方向に対する直交方向の両側
に向けて、Ti/Pt/Auからなるエミッタ引き出し
電極63を層間絶縁膜70に接触する状態のアーチ状に
引き出すとともに、その引き出し延在部分63aを半導
体基板30上にパターニングする。エミッタ引き出し電
極63の厚みは3μmとした。
イション膜として全面に堆積し、エミッタ引き出し電極
63における引き出し延在部分63a上でのバンプ電極
90を設けるべき領域においてSiNx 膜に円状の開口
部を形成する。その開口位置はエミッタ電極53の端か
ら7μm離れた箇所とした。次に、Ti層80を全面に
蒸着する。そして、フォトレジストを塗布し、フォトリ
ソグラフィ法を用いてバンプ電極90を設けるべき箇所
に円状の開口部を形成する。そして、メッキ法により、
金(Au)からなるバンプ電極90を形成する。最後
に、残っているレジストを除去し、バンプ電極90以外
の領域に存するTi層80をウェットエッチングにより
除去し、作製を完了する。
合部とバンプ電極90との間の距離は7μmであり、そ
れら両者間が熱伝導率がGaAsに比べて6倍以上も高
いAuを含む金属からなるエミッタ引き出し電極63で
接続されている。したがって、そのバンプ電極90をヒ
ートシンク(図示せず)に対してフリップチップボンデ
ィングすることにより、放熱効率を著しく高めることが
でき、熱抵抗を大幅に軽減することができる。
90までの間のエミッタ引き出し電極63は短く(7μ
m)、かつ、その厚みが3μmと太いために、グランド
GNDに接続されるべきエミッタ引き出し電極63のイ
ンダクタンスを充分に小さなものにすることができる。
また、バンプ電極90を金(Au)から構成してあるの
で、一般的な鉛−スズ合金(Pb/Sn)で構成する場
合に比べて熱伝導率を高くでき、したがって、熱抵抗を
さらに低減することができる。
面からアーチ状にエミッタ引き出し電極63を引き出し
ているので、ベース−エミッタ間の寄生容量CBEおよび
コレクタ−エミッタ間の寄生容量CCEは若干増大する
が、これらはトランジスタの高周波特性にほとんど影響
を与えない。そして、ベース−コレクタ間の寄生容量C
BCを増大させないですむので、高周波特性の劣化を免れ
る。
53の長さ方向に対する直交方向の両側に向けてトップ
層電極であるエミッタ電極53より引き出したエミッタ
引き出し電極63は、複数の縦型トランジスタ40を有
する半導体装置において、それら複数の縦型トランジス
タ40の各エミッタ電極53を並列に接続し、かつ、入
力側のベース引き出し電極62と出力側のコレクタ引き
出し電極61とを分離する状態で中央ラインを両側に向
けて走る状態にパターニングすることができるから、こ
の縦型トランジスタ(HBT)をマイクロ波帯での電力
増幅用(MMIC(モノリシック・マイクロ波IC))
として実用に供することができる。
法として、メッキ法を用いるか、あるいはエミッタ引き
出し電極63の真上にメッキ法で厚い金属(例えばA
u)を形成することも可能であり、そのように構成する
ことにより、放熱効率を一層高めることができる。
面側からの放熱を特に図らなかったが、当然ながら、半
導体基板30の裏面を薄く削って、伝熱用ハンダ、ケー
スキャップなどを経由して放熱する手段と組み合わせて
もよい。また、上記HBT(ヘテロジャンクション・バ
イポーラ・トランジスタ)ではバンプ電極90がエミッ
タ電極としての役割も果たしているが、これに限定する
必要はない。バンプ電極90をエミッタ引き出し電極6
3ではなくベース引き出し電極62またはコレクタ引き
出し電極61と接続してもよく、また、バンプ電極90
を電極としては使用せず、絶縁膜を介して熱放散のみを
行うようにしてもよい。
コレクタ層41、ベース層42、エミッタ層43をこの
順に形成したが、これとは反対に、エミッタ層、ベース
層、コレクタ層の順に形成し、コレクタ層をトップ層と
してもよい。この場合、上記実施例の「コレクタ」を
『エミッタ』に、「エミッタ」を『コレクタ』にそれぞ
れ読み替えた状態で構成すればよい。また、コレクタ
層、ベース層、エミッタ層の導電型をnpn型からpn
p型に反転させた状態に構成してもよい。
ミッタ層のみがバンドギャップの大きいいわゆるシング
ルヘテロ・バイポーラ・トランジスタ(SHBT)でも
よいし、コレクタ層にもワイドバンドギャップ材料を用
いたダブルヘテロ・バイポーラトランジスタ(DHB
T)でもよい。また、トランジスタは、縦型構造トラン
ジスタであればよく、例えば、ホットエレクトロントラ
ンジスタ、共鳴トンネルトランジスタなどバイポーラ動
作を基本原理としないトランジスタであってもよい。
は、AlGaAs/GaAsに限定されるものではな
く、例えばInGaAs/InAlAs系、InGaA
s/InP系など他の格子整合系でもよく、また、In
GaAs/AlGaAsなど格子不整合系であってもよ
い。
O+ ,B+ ,H+ などのイオンを外部ベース直下に注入
してベース−コレクタ間の寄生容量CBCを低減する構成
にしてもよく、イオン注入による素子間分離構造として
もよい。
電極の上面からアーチ状に両側に向けてトップ層引き出
し電極を引き出してあるので、接合部で発生した熱をこ
のトップ層引き出し電極を介して効率良く放散すること
ができるとともに、そのトップ層引き出し電極を太いも
のにしてインダクタンスを充分に低減できるため、マイ
クロ波帯での電力増幅用の縦型構造トランジスタとして
実用化することができる。
(HBT)の構成を示す平面図である。
面図である。
半導体装置の概略的なパターンを示す平面図である。
ンジスタの構成を示す平面図である。
を示す側面図である。
Claims (2)
- 【請求項1】 エミッタトップ型またはコレクタトップ
型の縦型構造トランジスタにおいて、トップ層以外の電
極から連絡された引き出し電極はその全体が半導体基板
上で設けられている一方、トップ層の電極に対してはそ
のトップ層電極の上面からそのトップ層の長さ方向に対
する直交方向の両側に向かう状態で引き出し電極をアー
チ状に引き出し、かつ、前記引き出し延在部分が半導体
基板上に設けられていることを特徴とする縦型構造トラ
ンジスタ。 - 【請求項2】 前記引出し電極の上にバンプ電極を有す
る前記請求項第1項記載の縦型構造トランジスタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04249400A JP3084541B2 (ja) | 1992-09-18 | 1992-09-18 | 縦型構造トランジスタ |
US08/121,500 US5373185A (en) | 1992-09-18 | 1993-09-16 | Multilayer vertical transistor having an overlay electrode connected to the top layer of the transistor and to the transistor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04249400A JP3084541B2 (ja) | 1992-09-18 | 1992-09-18 | 縦型構造トランジスタ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03526599A Division JP3243454B2 (ja) | 1999-02-15 | 1999-02-15 | 縦型構造トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06104275A JPH06104275A (ja) | 1994-04-15 |
JP3084541B2 true JP3084541B2 (ja) | 2000-09-04 |
Family
ID=17192427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04249400A Expired - Lifetime JP3084541B2 (ja) | 1992-09-18 | 1992-09-18 | 縦型構造トランジスタ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5373185A (ja) |
JP (1) | JP3084541B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5521406A (en) * | 1994-08-31 | 1996-05-28 | Texas Instruments Incorporated | Integrated circuit with improved thermal impedance |
JPH0945692A (ja) * | 1995-07-27 | 1997-02-14 | Sharp Corp | 縦型構造トランジスタ及びその製造方法、並びに半導体装置 |
US5793067A (en) * | 1995-11-27 | 1998-08-11 | Mitsubishi Denki Kabushiki Kaisha | Hybrid transistor structure with widened leads for reduced thermal resistance |
JP2005260255A (ja) * | 1996-02-19 | 2005-09-22 | Sharp Corp | 化合物半導体装置及びその製造方法 |
US6133592A (en) * | 1996-02-19 | 2000-10-17 | Sharp Kabushiki Kaisha | Compound semiconductor device and method for producing the same |
US5939739A (en) * | 1996-05-31 | 1999-08-17 | The Whitaker Corporation | Separation of thermal and electrical paths in flip chip ballasted power heterojunction bipolar transistors |
US5841184A (en) * | 1997-09-19 | 1998-11-24 | The Whitaker Corporation | Integrated emitter drain bypass capacitor for microwave/RF power device applications |
US6127716A (en) * | 1998-10-09 | 2000-10-03 | Kabushiki Kaisha Toshiba | Heterojunction bipolar transistor and manufacturing method thereof |
SE516338C2 (sv) * | 1999-05-31 | 2001-12-17 | Ericsson Telefon Ab L M | RF-effekttransistor med kollektor upp |
US6297562B1 (en) | 1999-09-20 | 2001-10-02 | Telefonaktieboalget Lm Ericsson (Publ) | Semiconductive chip having a bond pad located on an active device |
JP4077617B2 (ja) * | 2001-09-11 | 2008-04-16 | シャープ株式会社 | 半導体装置およびそれを備えた高周波増幅器 |
JP2003257988A (ja) * | 2002-03-05 | 2003-09-12 | Sharp Corp | トランジスタ回路および通信装置 |
KR100818418B1 (ko) * | 2002-03-13 | 2008-04-01 | 주식회사 엘지이아이 | 이종접합 바이폴라 트랜지스터 |
DE102004059884A1 (de) * | 2004-12-10 | 2006-06-29 | Forschungsverbund Berlin E.V. | Verfahren zur Flip-Chip-Montage von Mikrochips und damit hergestellte elektronische Baugruppe |
US7391032B1 (en) | 2005-12-21 | 2008-06-24 | Searete Llc | Multi-stage waveform detector |
US10847436B2 (en) | 2017-10-11 | 2020-11-24 | Murata Manufacturing Co., Ltd. | Power amplifier module |
JP2019075536A (ja) * | 2017-10-11 | 2019-05-16 | 株式会社村田製作所 | パワーアンプモジュール |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH081914B2 (ja) * | 1987-03-31 | 1996-01-10 | 株式会社東芝 | 圧接型半導体装置 |
US5097312A (en) * | 1989-02-16 | 1992-03-17 | Texas Instruments Incorporated | Heterojunction bipolar transistor and integration of same with field effect device |
JPH03335A (ja) * | 1989-05-29 | 1991-01-07 | Mitsubishi Atom Power Ind Inc | 制振装置 |
US5084750A (en) * | 1991-02-20 | 1992-01-28 | Raytheon Company | Push-pull heterojunction bipolar transistor |
-
1992
- 1992-09-18 JP JP04249400A patent/JP3084541B2/ja not_active Expired - Lifetime
-
1993
- 1993-09-16 US US08/121,500 patent/US5373185A/en not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
IEEE Electron Device Letters,vol.14,no.10,pp.493−495(1993) |
Also Published As
Publication number | Publication date |
---|---|
US5373185A (en) | 1994-12-13 |
JPH06104275A (ja) | 1994-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3084541B2 (ja) | 縦型構造トランジスタ | |
JP4955384B2 (ja) | 半導体装置 | |
JPH08279562A (ja) | 半導体装置、及びその製造方法 | |
JP4216634B2 (ja) | 半導体装置 | |
JP2018186144A (ja) | 半導体装置及びパワーアンプモジュール | |
JP4493773B2 (ja) | ガンダイオード及びその製造方法 | |
US5349239A (en) | Vertical type construction transistor | |
JPH0945692A (ja) | 縦型構造トランジスタ及びその製造方法、並びに半導体装置 | |
JP4303903B2 (ja) | 半導体装置及びその製造方法 | |
JP2839795B2 (ja) | 半導体装置 | |
JP6969487B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
JP3264517B2 (ja) | 縦型構造へテロ接合バイポーラトランジスタ | |
JP3243454B2 (ja) | 縦型構造トランジスタ | |
US11876032B2 (en) | Semiconductor device | |
US5929468A (en) | Compound semiconductor device | |
JP2006114732A (ja) | 半導体装置及びその製造方法、並びに半導体モジュール | |
JP3674881B2 (ja) | 半導体装置 | |
JP2554672B2 (ja) | 電界効果型半導体装置 | |
JP3268064B2 (ja) | 半導体装置 | |
JP2000349088A (ja) | 半導体装置及びその製造方法 | |
TW202221791A (zh) | 半導體裝置 | |
JP3715549B2 (ja) | 半導体装置 | |
JP3715548B2 (ja) | 半導体装置 | |
JP3229185B2 (ja) | 半導体チップ、その製造方法、半導体素子、および半導体装置 | |
JPH10144801A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070707 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 13 |